JPH0584589B2 - - Google Patents
Info
- Publication number
- JPH0584589B2 JPH0584589B2 JP61304749A JP30474986A JPH0584589B2 JP H0584589 B2 JPH0584589 B2 JP H0584589B2 JP 61304749 A JP61304749 A JP 61304749A JP 30474986 A JP30474986 A JP 30474986A JP H0584589 B2 JPH0584589 B2 JP H0584589B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switching
- phase difference
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 239000008186 active pharmaceutical agent Substances 0.000 claims description 22
- 238000005070 sampling Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 7
- 239000000284 extract Substances 0.000 description 6
- 230000010355 oscillation Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、信号判別回路に関し、さらに詳しく
はデジタル音響システムにおけるサンプリング信
号の周波数判別と切換えなどに好適に実施される
信号判別回路に関する。
はデジタル音響システムにおけるサンプリング信
号の周波数判別と切換えなどに好適に実施される
信号判別回路に関する。
背景技術
たとえばコンパクトデイスク（いわゆるCD）
や、デジタルオーデイオテープ（いわゆるDAT）
などの記録媒体に記録された情報内容を信号源と
し、これをたとえばカセツトテープなどの他の記
録媒体に転送し記録する、いわゆるダビング操作
を行なうにあたつて、信号対雑音比などの記録特
性の向上と高忠実度の保持を図るために、信号源
のデジタル信号を、記録側で直接デジタル信号で
記録するダイレクトデジタル記録方式が用いられ
る。
や、デジタルオーデイオテープ（いわゆるDAT）
などの記録媒体に記録された情報内容を信号源と
し、これをたとえばカセツトテープなどの他の記
録媒体に転送し記録する、いわゆるダビング操作
を行なうにあたつて、信号対雑音比などの記録特
性の向上と高忠実度の保持を図るために、信号源
のデジタル信号を、記録側で直接デジタル信号で
記録するダイレクトデジタル記録方式が用いられ
る。
このようにデジタル信号に基づいて情報信号を
記録側に伝送する場合、記録側では、信号源のサ
ンプリング周波数と同一のサンプリング周波数で
伝送内容を記録しなければならず、しかもサンプ
リング周波数は記録媒体によつて異なり、たとえ
ばコンパクトデイスク（CD）では44.1kHz、また
デジタルオーデイオテープ（DAT）では48kHz
であるなど、各種の周波数が用いられている。そ
のため記録側では、信号源の記録媒体が異なれば
それに対応して、サンプリング周波数を設定しな
ければならない。このためデジタル信号入力から
信号源のサンプリング周波数を判別し、自己のサ
ンプリング周波数を設定するための信号判別回路
が用いられている。
記録側に伝送する場合、記録側では、信号源のサ
ンプリング周波数と同一のサンプリング周波数で
伝送内容を記録しなければならず、しかもサンプ
リング周波数は記録媒体によつて異なり、たとえ
ばコンパクトデイスク（CD）では44.1kHz、また
デジタルオーデイオテープ（DAT）では48kHz
であるなど、各種の周波数が用いられている。そ
のため記録側では、信号源の記録媒体が異なれば
それに対応して、サンプリング周波数を設定しな
ければならない。このためデジタル信号入力から
信号源のサンプリング周波数を判別し、自己のサ
ンプリング周波数を設定するための信号判別回路
が用いられている。
第４図は、先行技術による信号判別回路１の電
気的構成を示すブロツク図である。図示しない第
１および第２の信号源からのデジタル入力信号
DSは、ラインｌ１を介して復調回路２、第１バ
ンドパスフイルタ３および第２バンドパスフイル
タ４に入力される。第１バンドパスフイルタ３と
第２バンドパスフイルタ４の中心周波数は、第１
信号源に基づく第１サンプリング周波数Fs１と、
第２信号源に基づく第２サンプリング周波数Fs
２に対応し、上記周波数Fs１またはFs２が、第
１バンドパスフイルタ３または第２バンドパスフ
イルタ４により選択されて、いずれかの信号がラ
インｌ２またはラインｌ３を介して切換回路５に
入力される。
気的構成を示すブロツク図である。図示しない第
１および第２の信号源からのデジタル入力信号
DSは、ラインｌ１を介して復調回路２、第１バ
ンドパスフイルタ３および第２バンドパスフイル
タ４に入力される。第１バンドパスフイルタ３と
第２バンドパスフイルタ４の中心周波数は、第１
信号源に基づく第１サンプリング周波数Fs１と、
第２信号源に基づく第２サンプリング周波数Fs
２に対応し、上記周波数Fs１またはFs２が、第
１バンドパスフイルタ３または第２バンドパスフ
イルタ４により選択されて、いずれかの信号がラ
インｌ２またはラインｌ３を介して切換回路５に
入力される。
切換回路５はこれにより自身の内蔵する切換ス
イツチ５ａを駆動し、上記サンプリング周波数
Fs１，Fs２の一方に対応する側に切換え、水晶
発振子などで実現される振動子６，７の一方を
PLL回路８に接続する。PLL回路８は、その内
部に図示しない発振回路を有し、上記振動子６，
７で定まる周波数のマスタクロツク信号MCを、
ラインｌ４を介して復調回路２のクロツク入力端
子に入力する。
イツチ５ａを駆動し、上記サンプリング周波数
Fs１，Fs２の一方に対応する側に切換え、水晶
発振子などで実現される振動子６，７の一方を
PLL回路８に接続する。PLL回路８は、その内
部に図示しない発振回路を有し、上記振動子６，
７で定まる周波数のマスタクロツク信号MCを、
ラインｌ４を介して復調回路２のクロツク入力端
子に入力する。
復調回路２は、デジタル入力信号DSから同期
信号SNCを取り出し、マスタクロツク信号MCと
同期信号SNCとから、図示しない記録側の機器
の動作に必要な各種のクロツク信号、たとえばデ
ジタル／アナログ変換に必要な切換信号LRを作
成し、これらはラインｌ４，ｌ５を介して記録側
の機器に導出される。さらにデジタル入力信号
DSとPLL回路８のマスタクロツク信号MCとの
周波数誤差を検出して、誤差信号ERをラインｌ
５を介してPLL回路８に送り、PLL回路８はこ
れにより自己の発振周波数を修正し、マスタクロ
ツク信号MCをデジタル入力信号DSに対応して
一定に保持する。
信号SNCを取り出し、マスタクロツク信号MCと
同期信号SNCとから、図示しない記録側の機器
の動作に必要な各種のクロツク信号、たとえばデ
ジタル／アナログ変換に必要な切換信号LRを作
成し、これらはラインｌ４，ｌ５を介して記録側
の機器に導出される。さらにデジタル入力信号
DSとPLL回路８のマスタクロツク信号MCとの
周波数誤差を検出して、誤差信号ERをラインｌ
５を介してPLL回路８に送り、PLL回路８はこ
れにより自己の発振周波数を修正し、マスタクロ
ツク信号MCをデジタル入力信号DSに対応して
一定に保持する。
信号源が一方の信号源から他方の信号源に変わ
ると、バンドパスフイルタ３，４の選択が変わ
り、PLL回路８に接続される振動子６，７が切
換わる。マスタクロツク信号MCも当然に一方か
ら他方の周波数に切換わり、デジタル入力信号
DSの変化に対応する。このように先行技術では
信号源からのデジタル入力信号DSのサンプリン
グ周波数Fs１，Fs２の変化をバンドパスフイル
３，４を用いて選択判別し、その出力レベルの大
小によつてPLL回路８に接続される振動子６，
７を切換え、自己のサンプリング周波数を設定し
ている。
ると、バンドパスフイルタ３，４の選択が変わ
り、PLL回路８に接続される振動子６，７が切
換わる。マスタクロツク信号MCも当然に一方か
ら他方の周波数に切換わり、デジタル入力信号
DSの変化に対応する。このように先行技術では
信号源からのデジタル入力信号DSのサンプリン
グ周波数Fs１，Fs２の変化をバンドパスフイル
３，４を用いて選択判別し、その出力レベルの大
小によつてPLL回路８に接続される振動子６，
７を切換え、自己のサンプリング周波数を設定し
ている。
発明が解決しようとする問題点
しかしながら先行技術のようにバンドパスフイ
ルタを信号検出に用いる方法は、バンドパスフイ
ルタを含む判別回路の規模が大きくなり、回路が
複雑で、部品点数も増加し、生産コストの低減化
と機器の小形化にとつて障害となつていた。した
がつて簡単な回路構成で確実に動作する信号判別
回路が所望されていた。
ルタを信号検出に用いる方法は、バンドパスフイ
ルタを含む判別回路の規模が大きくなり、回路が
複雑で、部品点数も増加し、生産コストの低減化
と機器の小形化にとつて障害となつていた。した
がつて簡単な回路構成で確実に動作する信号判別
回路が所望されていた。
本発明は、上記の問題点に鑑みなされたもので
あつて、簡単な回路構成によつて実現される信号
判別回路を提供することをその目的とする。
あつて、簡単な回路構成によつて実現される信号
判別回路を提供することをその目的とする。
問題点を解決するための手段
本発明は、互いに異なる所定の周波数を有し、
時間を隔てて入力される少なくとも二種類の入力
信号に対応する、互いに異なる周波数を有する基
本信号を個別に作成する基本信号作成手段１２
と、 現在の入力信号DSから同期信号SNCを抽出す
る同期信号抽出手段１３と、 上記同期信号SNCに基づいてその周波数とタ
イミングを、また、予め定められた時間間隔ΔT
でそのパルス幅を、それぞれ決定される切換信号
LRを作成する切換信号作成手段１３と、 上記同期信号SNCと、上記切換信号LRとの位
相差を検出し、位相差が生じたとき、位相差検出
信号を出力する位相差検出手段１４と、 上記位相差検出信号に基づき、基本信号作成手
段１２による上記基本信号を、現在の基本信号か
ら、他の基本信号に切換える切換手段１５とを備
えたことを特徴とする信号判別回路である。
時間を隔てて入力される少なくとも二種類の入力
信号に対応する、互いに異なる周波数を有する基
本信号を個別に作成する基本信号作成手段１２
と、 現在の入力信号DSから同期信号SNCを抽出す
る同期信号抽出手段１３と、 上記同期信号SNCに基づいてその周波数とタ
イミングを、また、予め定められた時間間隔ΔT
でそのパルス幅を、それぞれ決定される切換信号
LRを作成する切換信号作成手段１３と、 上記同期信号SNCと、上記切換信号LRとの位
相差を検出し、位相差が生じたとき、位相差検出
信号を出力する位相差検出手段１４と、 上記位相差検出信号に基づき、基本信号作成手
段１２による上記基本信号を、現在の基本信号か
ら、他の基本信号に切換える切換手段１５とを備
えたことを特徴とする信号判別回路である。
作 用
本発明に従えば、互いに異なる少なくとも二種
類の入力信号に対応して、基本信号作成手段１２
では、互いに異なる周波数を有する基本信号を個
別的に作成することができるようにし、同期信号
抽出手段１３によつて、現在の入力信号DSに含
まれている同期信号SNCを抽出し、この同期信
号に基づいて、切換信号LRを切換信号作成手段
１３によつて作成し、この切換信号LRの周波数
とタイミングとが上記同期信号SNCに基づいて
決定され、しかもそのパルス幅は、予め定められ
た時間間隔ΔTで決定されており、したがつて上
記同期信号SNCと、上記切換信号LRとの位相差
を位相差検出手段１４によつて検出することがで
き、この位相差検出信号に基づき、基本信号作成
手段１２による基本信号を、現在の基本信号か
ら、他の基本信号に切換手段１５によつて切換え
る。
類の入力信号に対応して、基本信号作成手段１２
では、互いに異なる周波数を有する基本信号を個
別的に作成することができるようにし、同期信号
抽出手段１３によつて、現在の入力信号DSに含
まれている同期信号SNCを抽出し、この同期信
号に基づいて、切換信号LRを切換信号作成手段
１３によつて作成し、この切換信号LRの周波数
とタイミングとが上記同期信号SNCに基づいて
決定され、しかもそのパルス幅は、予め定められ
た時間間隔ΔTで決定されており、したがつて上
記同期信号SNCと、上記切換信号LRとの位相差
を位相差検出手段１４によつて検出することがで
き、この位相差検出信号に基づき、基本信号作成
手段１２による基本信号を、現在の基本信号か
ら、他の基本信号に切換手段１５によつて切換え
る。
実施例
第１図は、本発明の一実施例の信号判別回路１
１の電気的構成を示すブロツク図である。信号判
別回路１１は、少なくとも２種類のデジタル入力
信号に対応する基本信号を個別的に作成する手段
としてのPLL回路１２と、入力信号と基本信号
とに基づき同期信号、切換信号および誤差信号を
作成する手段としての復調回路１３と、同期信号
と切換信号との位相差を検出する手段である位相
差検出回路１４と、位相差検出回路１４の出力に
より動作し、基本信号を当該入力信号に対応すべ
く、PLL回路１２に付属する振動子１６，１７
を切換える切換手段としての切換回路１５とを含
んで構成されている。
１の電気的構成を示すブロツク図である。信号判
別回路１１は、少なくとも２種類のデジタル入力
信号に対応する基本信号を個別的に作成する手段
としてのPLL回路１２と、入力信号と基本信号
とに基づき同期信号、切換信号および誤差信号を
作成する手段としての復調回路１３と、同期信号
と切換信号との位相差を検出する手段である位相
差検出回路１４と、位相差検出回路１４の出力に
より動作し、基本信号を当該入力信号に対応すべ
く、PLL回路１２に付属する振動子１６，１７
を切換える切換手段としての切換回路１５とを含
んで構成されている。
図示しない信号源からのデジタル入力信号DS
は、ラインｌ１１を介して復調回路１３の入力端
子dsに入力される。
は、ラインｌ１１を介して復調回路１３の入力端
子dsに入力される。
復調回路１３は、デジタル入力信号DSから同
期信号SNCを取り出し、後述するPLL回路１２
からラインｌ２を介して入力される基本信号とし
てのマスタクロツク信号MCと、上記の同期信号
SNCとから、図示しない記録側の機器の動作に
必要な各種のクロツク信号、たとえばデジタル／
アナログ変換に必要な切換信号LRを作成し、こ
れらはラインｌ３，ｌ４を介して記録側の機器
（図示せず）に接続される。
期信号SNCを取り出し、後述するPLL回路１２
からラインｌ２を介して入力される基本信号とし
てのマスタクロツク信号MCと、上記の同期信号
SNCとから、図示しない記録側の機器の動作に
必要な各種のクロツク信号、たとえばデジタル／
アナログ変換に必要な切換信号LRを作成し、こ
れらはラインｌ３，ｌ４を介して記録側の機器
（図示せず）に接続される。
PLL回路１２は、その内部に図示しない発振
回路を有し、水晶発振子などで実現される振動子
１６，１７のいずれか一方が、切換回路１５に内
蔵された切換スイツチ１５ａによつて接続されて
おり、上記振動子１６，１７で定まる周波数の第
１または第２マスタクロツク信号MC１または
MC２（総称するときはMCと記す）を、ライン
ｌ２を介して復調回路１３のクロツク入力端子
mcに入力する。
回路を有し、水晶発振子などで実現される振動子
１６，１７のいずれか一方が、切換回路１５に内
蔵された切換スイツチ１５ａによつて接続されて
おり、上記振動子１６，１７で定まる周波数の第
１または第２マスタクロツク信号MC１または
MC２（総称するときはMCと記す）を、ライン
ｌ２を介して復調回路１３のクロツク入力端子
mcに入力する。
第１マスタクロツク信号MC１は、たとえば
11.2896MHzで、第１サンプリング周波数Fs１で
ある44.1kHzの逓倍周波数に相当する。また第２
マスタクロツク信号MC２は、たとえば12.288M
Hzで、第２サンプリング周波数Fs２である48.0k
Hzの逓倍周波数に相当する。第１マスタクロツク
信号MC１または第２マスタクロツク信号MC２
は、復調回路１３に内蔵された分周回路（図示し
ない）により分周され、第１サンプリング周波数
Fs１あるいは第２サンプリング周波数Fs２（総
称するときはFsと記す）と等しくされる。
11.2896MHzで、第１サンプリング周波数Fs１で
ある44.1kHzの逓倍周波数に相当する。また第２
マスタクロツク信号MC２は、たとえば12.288M
Hzで、第２サンプリング周波数Fs２である48.0k
Hzの逓倍周波数に相当する。第１マスタクロツク
信号MC１または第２マスタクロツク信号MC２
は、復調回路１３に内蔵された分周回路（図示し
ない）により分周され、第１サンプリング周波数
Fs１あるいは第２サンプリング周波数Fs２（総
称するときはFsと記す）と等しくされる。
復調回路１３内の演算回路（図示しない）によ
つて、分周された第１マスタクロツク信号MC
１′は、入力信号DSに含まれる第１サンプリング
周波数Fs１と、また分周された第２マスタクロ
ツク信号MC２′（総称するときはMC′と記す）
は第２サンプリング周波数Fs２と比較され、そ
の周波数差は誤差信号ERとしてラインｌ５を介
してPLL回路１２に帰還される。PLL回路１２
はこれにより自己の発振周波数を修正し、マスタ
クロツク信号MCをデジタル入力信号DSに対応
して一定に保持する。
つて、分周された第１マスタクロツク信号MC
１′は、入力信号DSに含まれる第１サンプリング
周波数Fs１と、また分周された第２マスタクロ
ツク信号MC２′（総称するときはMC′と記す）
は第２サンプリング周波数Fs２と比較され、そ
の周波数差は誤差信号ERとしてラインｌ５を介
してPLL回路１２に帰還される。PLL回路１２
はこれにより自己の発振周波数を修正し、マスタ
クロツク信号MCをデジタル入力信号DSに対応
して一定に保持する。
位相差検出回路１４は、復調回路１３からの同
期信号SNCおよび切換信号LRを受け、信号源の
変化、したがつて入力信号DSの変化にともなう
上記二つの信号SNC，LR間の位相差を検出する
ものである。また切換回路１５は、位相差検出回
路１４の検出出力により入力信号DSの変化を判
別し、当該入力信号DSに対応する基本信号とし
てのマスタクロツク信号MCを作成するために、
振動子１６あるいは１７のいずれかをPLL回路
１２に接続するものである。次に第２図および第
３図をあわせて参照しつつ、位相差検出回路１４
の動作を説明する。
期信号SNCおよび切換信号LRを受け、信号源の
変化、したがつて入力信号DSの変化にともなう
上記二つの信号SNC，LR間の位相差を検出する
ものである。また切換回路１５は、位相差検出回
路１４の検出出力により入力信号DSの変化を判
別し、当該入力信号DSに対応する基本信号とし
てのマスタクロツク信号MCを作成するために、
振動子１６あるいは１７のいずれかをPLL回路
１２に接続するものである。次に第２図および第
３図をあわせて参照しつつ、位相差検出回路１４
の動作を説明する。
第２図は位相差検出回路１４における入出力信
号の波形図であり、第３図は位相差検出回路１４
の構成を示す電気回路である。
号の波形図であり、第３図は位相差検出回路１４
の構成を示す電気回路である。
第２図において、時刻ｔ０からｔ１までの区間
Ａは、第１入力信号DS１の第１サンプリング周
波数Fs１と、PLL回路１２により作成され、復
調回路１３によつて分周された第１マスタクロツ
ク信号MC１′との同期がとれている同期区間を
示し、時刻ｔ１〜ｔ２の区間はＢは、信号源が変
化し、したがつて第１入力信号DS１は第２入力
信号DS２に、第１サンプリング周波数FS１は第
２サンプリング周波数FS２にそれぞれ変化した
ため、上記第１マスタクロツク信号MC１′との
同期が外れた状態である非同期区間を示し、時刻
ｔ２以後の区間Ｃは、後述するようにPLL回路
１２のマスタクロツク信号MCが入力信号DSの
変化に追随して、第２入力信号DS２、したがつ
て第２サンプリング周波数Fs２と同期がとれた
状態の同期区間を示すものである。
Ａは、第１入力信号DS１の第１サンプリング周
波数Fs１と、PLL回路１２により作成され、復
調回路１３によつて分周された第１マスタクロツ
ク信号MC１′との同期がとれている同期区間を
示し、時刻ｔ１〜ｔ２の区間はＢは、信号源が変
化し、したがつて第１入力信号DS１は第２入力
信号DS２に、第１サンプリング周波数FS１は第
２サンプリング周波数FS２にそれぞれ変化した
ため、上記第１マスタクロツク信号MC１′との
同期が外れた状態である非同期区間を示し、時刻
ｔ２以後の区間Ｃは、後述するようにPLL回路
１２のマスタクロツク信号MCが入力信号DSの
変化に追随して、第２入力信号DS２、したがつ
て第２サンプリング周波数Fs２と同期がとれた
状態の同期区間を示すものである。
第２図における同期区間Ａでは、第２図１に示
される一定パルス幅λ１の同期信号SNCと、第
２図２で示されるパルス幅λ２の切換信号LRが
復調回路１３から導出されている。切換信号LR
は、同期信号SNCのパルスの立ち上がりから予
め定められた時間ΔT後に立ち上がり、同期信号
SNCのパルスの立ち上がりで同様に立ち下がり
となるように復調回路１３で設定されており、し
たがつて同期区間Ａでは、同期信号SNCと切換
信号LRとの位相差は一定である。この第２図１
に示される同期信号SNCと第２図２に示される
切換信号LRとから明らかなように、切換信号LR
は、同期信号SNCに基づいてその周波数とタイ
ミングとが決定され、また予め定められた時間間
隔ΔTでパルス幅が決定される構成を有してい
る。
される一定パルス幅λ１の同期信号SNCと、第
２図２で示されるパルス幅λ２の切換信号LRが
復調回路１３から導出されている。切換信号LR
は、同期信号SNCのパルスの立ち上がりから予
め定められた時間ΔT後に立ち上がり、同期信号
SNCのパルスの立ち上がりで同様に立ち下がり
となるように復調回路１３で設定されており、し
たがつて同期区間Ａでは、同期信号SNCと切換
信号LRとの位相差は一定である。この第２図１
に示される同期信号SNCと第２図２に示される
切換信号LRとから明らかなように、切換信号LR
は、同期信号SNCに基づいてその周波数とタイ
ミングとが決定され、また予め定められた時間間
隔ΔTでパルス幅が決定される構成を有してい
る。
この状態ではまた、第３図示の位相差検出回路
１４を構成する第１のＤ−フリツプフロツプ回路
１４ａのＤ入力端子に入力される切換信号LRと、
CK入力端子に入力される同期信号SNCとによる
反転出力端子Ｑは、第２図３に示されるようにロ
ーレベル「０」の状態となつており、続く第2D
−スリツプフロツプ回路１４ｂの出力端子Ｑの状
態もローレベル「０」であり、同期区間Ａにおい
ては変化しない。なお第2D−フリツプフロツプ
回路１４ｂは、反転出力端子Ｑと入力端子Ｄとを
結び第1D−フリツプフロツプ回路１４ａの出力
の1/2分周回路を形成している。
１４を構成する第１のＤ−フリツプフロツプ回路
１４ａのＤ入力端子に入力される切換信号LRと、
CK入力端子に入力される同期信号SNCとによる
反転出力端子Ｑは、第２図３に示されるようにロ
ーレベル「０」の状態となつており、続く第2D
−スリツプフロツプ回路１４ｂの出力端子Ｑの状
態もローレベル「０」であり、同期区間Ａにおい
ては変化しない。なお第2D−フリツプフロツプ
回路１４ｂは、反転出力端子Ｑと入力端子Ｄとを
結び第1D−フリツプフロツプ回路１４ａの出力
の1/2分周回路を形成している。
第２図を参照して、時刻ｔ１で第１信号源から
第２信号源に変わると、信号入力DSの変化によ
つて同期信号SNCが乱調となり、非同期区間Ｂ
となる。非同期区間Ｂでは、乱調の同期信号パル
スpa−pb−pc−pdに切換信号LRのパルスqa−
qbが追随せず、同期信号SNCと切換信号LRとの
位相差が不定となる。このため時刻ｔ２の両者の
レベル関係から第３図３に示されるように、第
1D−フリツプフロツプ回路１４ａの出力端子Ｑ
はハイレベル「１」となり、したがつて第2D−
フリツプフロツプ回路１４ｂの出力端子Ｑ、すな
わち位相差検出回路１４の出力はハイレベル
「１」となる。
第２信号源に変わると、信号入力DSの変化によ
つて同期信号SNCが乱調となり、非同期区間Ｂ
となる。非同期区間Ｂでは、乱調の同期信号パル
スpa−pb−pc−pdに切換信号LRのパルスqa−
qbが追随せず、同期信号SNCと切換信号LRとの
位相差が不定となる。このため時刻ｔ２の両者の
レベル関係から第３図３に示されるように、第
1D−フリツプフロツプ回路１４ａの出力端子Ｑ
はハイレベル「１」となり、したがつて第2D−
フリツプフロツプ回路１４ｂの出力端子Ｑ、すな
わち位相差検出回路１４の出力はハイレベル
「１」となる。
第１図を参照して、位相差検出回路１４の出力
「１」は、ラインｌ６を介して切換回路１５に与
えられる。切換回路１５は、これによつて内蔵す
る切換スイツチ１５ａを駆動し、振動子１６，１
７を一方から他方へ切換える。切換スイツチ１５
ａはたとえばアナログスイツチなどにより実現さ
れる。
「１」は、ラインｌ６を介して切換回路１５に与
えられる。切換回路１５は、これによつて内蔵す
る切換スイツチ１５ａを駆動し、振動子１６，１
７を一方から他方へ切換える。切換スイツチ１５
ａはたとえばアナログスイツチなどにより実現さ
れる。
振動子１６，１７が切換わることにより、
PLL回路１２から導出されていた第１マスタク
ロツク信号MC１が、第２信号入力DS２に対応
する第２マスタクロツク信号MC２に変化し、復
調回路１３に入力され、分周された第２マスタク
ロツク信号MC２′と第２信号入力DS２のサンプ
リング周波数Fs２とが比較される。ここで誤差
があれば誤差信号ERにより、PLL回路１２は基
本信号であるマタスクロツク信号MC２を第２サ
ンプリング周波数の逓倍数に一致させるように動
作する。
PLL回路１２から導出されていた第１マスタク
ロツク信号MC１が、第２信号入力DS２に対応
する第２マスタクロツク信号MC２に変化し、復
調回路１３に入力され、分周された第２マスタク
ロツク信号MC２′と第２信号入力DS２のサンプ
リング周波数Fs２とが比較される。ここで誤差
があれば誤差信号ERにより、PLL回路１２は基
本信号であるマタスクロツク信号MC２を第２サ
ンプリング周波数の逓倍数に一致させるように動
作する。
復調回路１３で分周された第２マスタクロツク
信号MC２′と第２サンプリング周波数Fs２とが
一致すると、第２図の時刻ｔ３において、第３図
示の第1D−フリツプフロツプ回路１４ａの出力
レベルはローレベル「０」となり、第2D−フリ
ツプフロツプ回路１４ｂの出力レベルはハイレベ
ル「１」を保持し、PLL回路１２のマスタクロ
ツク信号の作成を安定に保持する。
信号MC２′と第２サンプリング周波数Fs２とが
一致すると、第２図の時刻ｔ３において、第３図
示の第1D−フリツプフロツプ回路１４ａの出力
レベルはローレベル「０」となり、第2D−フリ
ツプフロツプ回路１４ｂの出力レベルはハイレベ
ル「１」を保持し、PLL回路１２のマスタクロ
ツク信号の作成を安定に保持する。
本実施例において使用される回路素子は、１チ
ツプの集積回路素子（いわゆるIC）によつて実
現され、先行技術の項で述べたバンドパスフイル
タのような複雑な構成を必要とせず、したがつて
小形で安定な信号判別回路を実現することができ
る。
ツプの集積回路素子（いわゆるIC）によつて実
現され、先行技術の項で述べたバンドパスフイル
タのような複雑な構成を必要とせず、したがつて
小形で安定な信号判別回路を実現することができ
る。
効 果
以上のように本発明によれば、基本信号作成手
段１２によつて、互いに異なる周波数を有する基
本信号を個別的に作成することができるように
し、各基本信号は、互いに異なる所定の周波数を
有し、時間を隔てて入力される少なくとも二種類
の入力信号に対応しており、同期信号抽出手段１
３によつて、現在の入力信号DSから同期信号
SNCを抽出し、こうして得られた同期信号SNC
に基づいて、切換信号作成手段１３では切換信号
LRを作成し、この切換信号LRは、同期信号
SNCに基づいてその周波数とタイミングとが決
定され、また予め定められた時間間隔ΔTでその
バルス幅が決定され、位相差検出手段１４では、
同期信号SNCと、切換信号LRとの位相差を検出
し、位相差が生じたとき、切換手段１５によつ
て、基本信号作成手段１２による現在の基本信号
から他の基本信号に切換える。したがつて本発明
では、前述の第４図に関連して述べたバンドパス
フイルタ３，４が不要となり、構成を小形化する
ことができる。さらにまた入力信号DSには、基
本信号を切換えるたとのいわばコントロール信号
などを含める必要がなく、在来の入力信号に基づ
いて、上述のようにその入力信号に対応する基本
信号を作成することができるという優れた効果が
達成される。
段１２によつて、互いに異なる周波数を有する基
本信号を個別的に作成することができるように
し、各基本信号は、互いに異なる所定の周波数を
有し、時間を隔てて入力される少なくとも二種類
の入力信号に対応しており、同期信号抽出手段１
３によつて、現在の入力信号DSから同期信号
SNCを抽出し、こうして得られた同期信号SNC
に基づいて、切換信号作成手段１３では切換信号
LRを作成し、この切換信号LRは、同期信号
SNCに基づいてその周波数とタイミングとが決
定され、また予め定められた時間間隔ΔTでその
バルス幅が決定され、位相差検出手段１４では、
同期信号SNCと、切換信号LRとの位相差を検出
し、位相差が生じたとき、切換手段１５によつ
て、基本信号作成手段１２による現在の基本信号
から他の基本信号に切換える。したがつて本発明
では、前述の第４図に関連して述べたバンドパス
フイルタ３，４が不要となり、構成を小形化する
ことができる。さらにまた入力信号DSには、基
本信号を切換えるたとのいわばコントロール信号
などを含める必要がなく、在来の入力信号に基づ
いて、上述のようにその入力信号に対応する基本
信号を作成することができるという優れた効果が
達成される。
第１図は本発明の一実施例の信号判別回路１１
の電気的構成を示すブロツク図、第２図は位相差
検出回路１４における入出力信号の波形図、第３
図は位相差検出回路１４の構成を示す電気回路
図、第４図は先行技術による信号判別回路１の電
気的構成を示すブロツク図である。 １，１１……信号判別回路、２，１３……復調
回路、３，４……バンドパスフイルタ、５，１５
……切換回路、５ａ，１５ａ……切換スイツチ、
６，７，１６，１７……振動子、８，１２……
PLL回路、１４……位相差検出回路。
の電気的構成を示すブロツク図、第２図は位相差
検出回路１４における入出力信号の波形図、第３
図は位相差検出回路１４の構成を示す電気回路
図、第４図は先行技術による信号判別回路１の電
気的構成を示すブロツク図である。 １，１１……信号判別回路、２，１３……復調
回路、３，４……バンドパスフイルタ、５，１５
……切換回路、５ａ，１５ａ……切換スイツチ、
６，７，１６，１７……振動子、８，１２……
PLL回路、１４……位相差検出回路。
Claims (1)
- 【特許請求の範囲】 １ 互いに異なる所定の周波数を有し、時間を隔
てて入力される少なくとも二種類の入力信号に対
応する、互いに異なる周波数を有する基本信号を
個別的に作成する基本信号作成手段１２と、 現在の入力信号DSから同期信号SNCを注出す
る同期信号抽出手段１３と、 上記同期信号SNCに基づいてその周波数とタ
イミングを、また、予め定められた時間間隔ΔT
でそのパルス幅を、それぞれ決定される切換信号
LRを作成する切換信号作成手段１３と、 上記同期信号SNCと、上記切換信号LRとの位
相差を検出し、位相差が生じたとき、位相差検出
信号を出力する位相差検出手段１４と、 上記位相差検出信号に基づき、基本信号作成手
段１２とによる上記基本信号を、現在の基本信号
から、他の基本信号に切換える切換手段１５とを
備えたことを特徴とする信号判別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30474986A JPS63157363A (ja) | 1986-12-20 | 1986-12-20 | 信号判別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30474986A JPS63157363A (ja) | 1986-12-20 | 1986-12-20 | 信号判別回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63157363A JPS63157363A (ja) | 1988-06-30 |
| JPH0584589B2 true JPH0584589B2 (ja) | 1993-12-02 |
Family
ID=17936756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30474986A Granted JPS63157363A (ja) | 1986-12-20 | 1986-12-20 | 信号判別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63157363A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11353653A (ja) * | 1998-06-08 | 1999-12-24 | Victor Co Of Japan Ltd | 光ディスク製造システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153159A (en) * | 1979-05-15 | 1980-11-28 | Sony Corp | Digital signal recorder |
| JPS60662A (ja) * | 1983-06-17 | 1985-01-05 | Hitachi Ltd | 回転ヘツド方式のデイジタル信号記録再生装置 |
-
1986
- 1986-12-20 JP JP30474986A patent/JPS63157363A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153159A (en) * | 1979-05-15 | 1980-11-28 | Sony Corp | Digital signal recorder |
| JPS60662A (ja) * | 1983-06-17 | 1985-01-05 | Hitachi Ltd | 回転ヘツド方式のデイジタル信号記録再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63157363A (ja) | 1988-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0584589B2 (ja) | ||
| KR860000187B1 (ko) | 전송 신호 처리 장치 | |
| JPH0434768A (ja) | クロツク抽出回路 | |
| JPS61233472A (ja) | デジタルオ−デイオデ−タの記録方式 | |
| KR960005511A (ko) | 장시간 녹화 재생 비데오 테이프 레코더 | |
| JP2844850B2 (ja) | Ｐｌｌ装置 | |
| JPH028234U (ja) | ||
| JPS63131375A (ja) | 回転ヘツド型記録再生装置 | |
| SU970445A1 (ru) | Устройство выделени синхроимпульсов | |
| KR840001041Y1 (ko) | 카셋트 녹음기의 음성 및 문자신호 제어회로 | |
| JPH0546034B2 (ja) | ||
| SU678510A1 (ru) | Устройство дл воспроизведени | |
| JPS60195781A (ja) | デイジタル情報復調装置 | |
| RU1795518C (ru) | Устройство дл воспроизведени фазомодулированных сигналов с носител магнитной записи | |
| JP2803100B2 (ja) | Ｆｍ磁気記録用復調回路 | |
| SU1278941A1 (ru) | Устройство дл синхронизации воспроизведени цифровой магнитной записи | |
| JPS54126519A (en) | Information reproducting phase synchronizing circuit | |
| JPS6043264A (ja) | 再生装置 | |
| JPS63122066A (ja) | クロツク同期回路 | |
| JPS58209252A (ja) | 符号識別再生回路 | |
| JP3462896B2 (ja) | Ｅｆｍ信号用同期信号発生器 | |
| SU896683A1 (ru) | Устройство дл формировани синхросигнала при воспроизведении с носител магнитной записи | |
| SU1081653A1 (ru) | Устройство дл записи и воспроизведени цифровой информации на магнитном носителе | |
| SU1425773A1 (ru) | Устройство дл синхронизации воспроизведени цифровой магнитной записи | |
| JPS62168439A (ja) | クロツク再生回路 |