JPH0546034B2 - - Google Patents
Info
- Publication number
- JPH0546034B2 JPH0546034B2 JP56048257A JP4825781A JPH0546034B2 JP H0546034 B2 JPH0546034 B2 JP H0546034B2 JP 56048257 A JP56048257 A JP 56048257A JP 4825781 A JP4825781 A JP 4825781A JP H0546034 B2 JPH0546034 B2 JP H0546034B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- pll
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 26
- 230000010355 oscillation Effects 0.000 claims description 21
- 230000005236 sound signal Effects 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 4
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000001115 scanning electrochemical microscopy Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、PLL回路、特にテレビジヨン方式
の相違に基づいて分周比が可変となる可変分周回
路をもうけ、記録媒体に記録されているPCMオ
ーデイオ信号を読出した再生信号から上記テレビ
ジヨン方式に対応した自己同期のクロツク信号を
作成するPLL回路に関するものである。
の相違に基づいて分周比が可変となる可変分周回
路をもうけ、記録媒体に記録されているPCMオ
ーデイオ信号を読出した再生信号から上記テレビ
ジヨン方式に対応した自己同期のクロツク信号を
作成するPLL回路に関するものである。
VTRを利用するPCMオーデイオ装置、例えば
PCMオーデイオ・アダプタでは再生時にVTRか
ら送られてくるデータのスピードに同期したマス
タ・クロツクまたは伝送クロツク（VTRから送
られてくるデータをラツチするクロツク）を作成
しなければならない。当該マスタ・クロツクまた
は伝送クロツクは通常VTRから送られてくる再
生信号の中から垂直同期信号を抽出し、これをも
とにPLL回路により作られている。
PCMオーデイオ・アダプタでは再生時にVTRか
ら送られてくるデータのスピードに同期したマス
タ・クロツクまたは伝送クロツク（VTRから送
られてくるデータをラツチするクロツク）を作成
しなければならない。当該マスタ・クロツクまた
は伝送クロツクは通常VTRから送られてくる再
生信号の中から垂直同期信号を抽出し、これをも
とにPLL回路により作られている。
VTRはビデオ信号波形から見るとNTSC方式
のものとPAL・SECAM方式のものと２種類に分
れ、PCMオーデイオ信号は、日本電子機械工業
会（EIAJ）によれば、例えばNTSC方式におい
て垂直同期信号周波数は59.94Hz、伝送クロツク
周波数は2.643MHzであるのに対し、PAL・
SECAM方式における垂直同期信号周波数は
50.00Hz、伝送クロツク周波数は2.625MHzとされ
ている。
のものとPAL・SECAM方式のものと２種類に分
れ、PCMオーデイオ信号は、日本電子機械工業
会（EIAJ）によれば、例えばNTSC方式におい
て垂直同期信号周波数は59.94Hz、伝送クロツク
周波数は2.643MHzであるのに対し、PAL・
SECAM方式における垂直同期信号周波数は
50.00Hz、伝送クロツク周波数は2.625MHzとされ
ている。
従来、VTRに記録されているPCMオーデイオ
信号を読出した再生信号からクロツク信号を作成
すると共に自己同期をとるための回路構成が第１
図に示されている。例えばNTSC方式においては
上記再生記号の中から抽出された59.94Hzの垂直
同期信号がPLL発振回路１に入力されており、
当該発振回路１では上記59.94Hzの垂直同期信号
を352800倍した21.15MHzのマスタ・クロツクが
作成される。当該21.15MHzのマスタ・クロツク
は分周回路２で1/8に分周され2.643MHzの伝送ク
ロツクが作られ、更に分周回路３で１／44100に
分周して得られた位相比較用クロツク59.94Hzの
信号をPLL発振回路１に入力させて上記59.94Hz
の垂直同期信号との位相比較を行ない自己同期の
周波数のマスタ・クロツク及び伝送クロツクを作
成している。
信号を読出した再生信号からクロツク信号を作成
すると共に自己同期をとるための回路構成が第１
図に示されている。例えばNTSC方式においては
上記再生記号の中から抽出された59.94Hzの垂直
同期信号がPLL発振回路１に入力されており、
当該発振回路１では上記59.94Hzの垂直同期信号
を352800倍した21.15MHzのマスタ・クロツクが
作成される。当該21.15MHzのマスタ・クロツク
は分周回路２で1/8に分周され2.643MHzの伝送ク
ロツクが作られ、更に分周回路３で１／44100に
分周して得られた位相比較用クロツク59.94Hzの
信号をPLL発振回路１に入力させて上記59.94Hz
の垂直同期信号との位相比較を行ない自己同期の
周波数のマスタ・クロツク及び伝送クロツクを作
成している。
またPAL・SECAM方式においては50.00Hzの
垂直同期信号がPLL発振回路１に入力され、
420000倍の21.00MHzのマスタ・クロツク及び分
周回路２で1/8された2.625MHzの伝送クロツクを
それぞれ作成し、分周回路３で１／52500に分周
して上記垂直同期信号と同一の周波数50.00Hzの
位相比較用クロツクを得、垂直同期信号と位相比
較を行なう構成が採られている。そしてこれらの
NTSC方式とPAL・SECAM方式とは垂直同期信
号及び伝送クロツクの周波数を異にするため各々
別々に回路が組まれ、部品の共通使用化は考えら
れていなかつた。また分周回路３のNTSC方式に
おける分周比１／44100、PAL・SECAM方式に
おける分周比１／52500はそれぞれ16ビツトのカ
ウンタを必要とし、例え当該分周回路３を切換え
るように構成してNTSC方式とPAL・SECAM方
式とを共通に使用できるようにしたとしても、16
ビツトのカウンタが２個必要となり部品数が多く
なる欠点がある。
垂直同期信号がPLL発振回路１に入力され、
420000倍の21.00MHzのマスタ・クロツク及び分
周回路２で1/8された2.625MHzの伝送クロツクを
それぞれ作成し、分周回路３で１／52500に分周
して上記垂直同期信号と同一の周波数50.00Hzの
位相比較用クロツクを得、垂直同期信号と位相比
較を行なう構成が採られている。そしてこれらの
NTSC方式とPAL・SECAM方式とは垂直同期信
号及び伝送クロツクの周波数を異にするため各々
別々に回路が組まれ、部品の共通使用化は考えら
れていなかつた。また分周回路３のNTSC方式に
おける分周比１／44100、PAL・SECAM方式に
おける分周比１／52500はそれぞれ16ビツトのカ
ウンタを必要とし、例え当該分周回路３を切換え
るように構成してNTSC方式とPAL・SECAM方
式とを共通に使用できるようにしたとしても、16
ビツトのカウンタが２個必要となり部品数が多く
なる欠点がある。
本発明は上記の欠点を解決することを目的とし
ており、使用部品数を少なくした１つの回路構成
でNTSC方式とPAL・SECAM方式相互に切換え
得るようにすることを目的としている。以下具体
的に説明する。
ており、使用部品数を少なくした１つの回路構成
でNTSC方式とPAL・SECAM方式相互に切換え
得るようにすることを目的としている。以下具体
的に説明する。
第２図は本発明に係るPLL回路の一実施例構
成、第３図は第２図における可変分周回路の一実
施例回路構成を示している。
成、第３図は第２図における可変分周回路の一実
施例回路構成を示している。
第２図において、符号２は第１図のものに対応
する。４はPLL発振回路であつて切換信号が論
理「０」のとき、即ちNTSC方式のとき21.15M
Hz（垂直同期信号59.94Hz×352800）のマスタ・
クロツクを、切換信号が論理「１」のとき、即ち
PAL・SECAM方式のとき21.00MHz（垂直同期
信号50.00Hz×420000）マスタ・クロツクを発生
させるもの、５は可変分周回路でNTSC方式を示
す切換信号が論理「０」のとき分周比１／105、
PAL・SECAM方式を示す切換信号が論理「１」
のとき分周比１／125となるもの、６は分周回路
であつて分周比１／420のものを各々表わしてい
る。
する。４はPLL発振回路であつて切換信号が論
理「０」のとき、即ちNTSC方式のとき21.15M
Hz（垂直同期信号59.94Hz×352800）のマスタ・
クロツクを、切換信号が論理「１」のとき、即ち
PAL・SECAM方式のとき21.00MHz（垂直同期
信号50.00Hz×420000）マスタ・クロツクを発生
させるもの、５は可変分周回路でNTSC方式を示
す切換信号が論理「０」のとき分周比１／105、
PAL・SECAM方式を示す切換信号が論理「１」
のとき分周比１／125となるもの、６は分周回路
であつて分周比１／420のものを各々表わしてい
る。
NTSC方式の場合について説明すると、VTR
に記録されているPCMオーデイオ信号を読出し
た再生信号の中から垂直同期信号が抽出され、
59.94Hzの信号がPLL発振回路４に入力される。
当該PLL発振回路４にはNTSC方式の切換信号
であることを示す論理「０」が入力されているの
で21.15MHzのマスタ・クロツクが作成されてお
り、次段の分周回路２によつて1/8分周された
2.643MHzの伝送クロツクが作成される。当該伝
送クロツクは切換信号が論理「０」であることに
基づき分周比１／105となつている（この理由は
後で説明される）可変分周回路５により25.17K
Hzとなり、更に分周比１／420の分周回路６を通
すことによつて位相比較用クロツク59.94Hzが得
られる。当該59.94Hzの位相比較用クロツクは上
記59.94Hzの垂直同期信号と位相比較がなされ、
PLL発振回路４から上記垂直同期信号に同期し
た所定の周波数の発振信号が出力される。
に記録されているPCMオーデイオ信号を読出し
た再生信号の中から垂直同期信号が抽出され、
59.94Hzの信号がPLL発振回路４に入力される。
当該PLL発振回路４にはNTSC方式の切換信号
であることを示す論理「０」が入力されているの
で21.15MHzのマスタ・クロツクが作成されてお
り、次段の分周回路２によつて1/8分周された
2.643MHzの伝送クロツクが作成される。当該伝
送クロツクは切換信号が論理「０」であることに
基づき分周比１／105となつている（この理由は
後で説明される）可変分周回路５により25.17K
Hzとなり、更に分周比１／420の分周回路６を通
すことによつて位相比較用クロツク59.94Hzが得
られる。当該59.94Hzの位相比較用クロツクは上
記59.94Hzの垂直同期信号と位相比較がなされ、
PLL発振回路４から上記垂直同期信号に同期し
た所定の周波数の発振信号が出力される。
次にPAL・SECM方式の場合について説明す
ると、VTRに記録されているPCMオーデイオ信
号を読出した再生信号の中から垂直同期信号が抽
出され、50.00Hzの信号がPLL発振回路４に入力
される。当該PLL発振回路４にはPAL・
SECAM方式の切換信号であることを示す論理
「１」が入力されているので、21.00MHzのマス
タ・クロツクが作成されており、次段の分周回路
２によつて1/8分周された2.625MHzの伝送クロツ
クが作成される。当該伝送クロツクは切換信号が
論理「１」であることに基づき分周比１／125と
なつている（この理由も後で説明される）可変分
周回路５により21.00KHzとなり、更に分周比
１／420の分周回路６を通すことによつて位相比
較用クロツク50.00Hzが得られる。当該50.00Hzの
位相比較用クロクウは上記50.00Hzの垂直同期信
号と位相比較がなされ、PLL発振回路４から上
記垂直同期信号に同期した所定の周波数の発振信
号が出力される。
ると、VTRに記録されているPCMオーデイオ信
号を読出した再生信号の中から垂直同期信号が抽
出され、50.00Hzの信号がPLL発振回路４に入力
される。当該PLL発振回路４にはPAL・
SECAM方式の切換信号であることを示す論理
「１」が入力されているので、21.00MHzのマス
タ・クロツクが作成されており、次段の分周回路
２によつて1/8分周された2.625MHzの伝送クロツ
クが作成される。当該伝送クロツクは切換信号が
論理「１」であることに基づき分周比１／125と
なつている（この理由も後で説明される）可変分
周回路５により21.00KHzとなり、更に分周比
１／420の分周回路６を通すことによつて位相比
較用クロツク50.00Hzが得られる。当該50.00Hzの
位相比較用クロクウは上記50.00Hzの垂直同期信
号と位相比較がなされ、PLL発振回路４から上
記垂直同期信号に同期した所定の周波数の発振信
号が出力される。
このように切換信号をテレビジヨン方式に従が
つてPLL発振回路４の発振周波数及び可変分周
回路５の分周比を可変とすることにより、１つの
回路構成にすることが可能となる。
つてPLL発振回路４の発振周波数及び可変分周
回路５の分周比を可変とすることにより、１つの
回路構成にすることが可能となる。
可変分周回路５の一実施例回路構成を示す第３
図において、符号７は７ビツト２進カウンタ、８
ないし１１はナンド・ゲートを表わしている。
図において、符号７は７ビツト２進カウンタ、８
ないし１１はナンド・ゲートを表わしている。
切換信号が論理「０」即ちNTSC方式の場合に
おいて、ナンド・ゲート９の出力は常に論理
「１」となつている。ナンド・ゲート１１の入力
は上記ナンド・ゲート９の出力のほか伝送クロツ
ク及び７ビツト２進カウンタ７の出力A，QD，
QF，QGである。上記伝送クロツクが論理「１」
であり、かつA＝「１」即ちQA＝「０」、QD＝
「１」、QF＝「１」、QG＝「１」のとき、即ち１×26
＋１×25＋１×23＋０×20＝104個目の伝送クロ
ツクが当該７ビツト２進カウンタ７に入力したと
き、上記ナンド・ゲート１１のすべての入力は論
理「１」となり、その出力は論理「１」から論理
「０」に反転する。
おいて、ナンド・ゲート９の出力は常に論理
「１」となつている。ナンド・ゲート１１の入力
は上記ナンド・ゲート９の出力のほか伝送クロツ
ク及び７ビツト２進カウンタ７の出力A，QD，
QF，QGである。上記伝送クロツクが論理「１」
であり、かつA＝「１」即ちQA＝「０」、QD＝
「１」、QF＝「１」、QG＝「１」のとき、即ち１×26
＋１×25＋１×23＋０×20＝104個目の伝送クロ
ツクが当該７ビツト２進カウンタ７に入力したと
き、上記ナンド・ゲート１１のすべての入力は論
理「１」となり、その出力は論理「１」から論理
「０」に反転する。
一方ナンド・ゲート１０は伝送クロツクが論理
「１」であり、かつQA＝「１」、QD＝「１」、QF＝
「１」、QG＝「１」のとき、即ち１×26＋１×25＋
１×23＋１×20＝105個目の伝送クロツクが当該
７ビツト２進カウンタ７に入力したとき、上記ナ
ンド・ゲート１０のすべての入力は論理「１」と
なり、その出力は論理「１」から論理「０」とな
る。その結果当該７ビツト２進カウンタ７はクリ
アされ、上記QAないしQGの出力は論理「０」と
なつてナンド・ゲート１１の出力は論理「０」か
らもとの論理「１」に反転する。以下同様にして
７ビツト２進カウンタ７に105個の伝送クロツク
が入力する毎にナンド・ゲート１１から１個のパ
ルス信号が発生する。即ちNTSC方式のとき分周
比１／105の分周回路を構成する。
「１」であり、かつQA＝「１」、QD＝「１」、QF＝
「１」、QG＝「１」のとき、即ち１×26＋１×25＋
１×23＋１×20＝105個目の伝送クロツクが当該
７ビツト２進カウンタ７に入力したとき、上記ナ
ンド・ゲート１０のすべての入力は論理「１」と
なり、その出力は論理「１」から論理「０」とな
る。その結果当該７ビツト２進カウンタ７はクリ
アされ、上記QAないしQGの出力は論理「０」と
なつてナンド・ゲート１１の出力は論理「０」か
らもとの論理「１」に反転する。以下同様にして
７ビツト２進カウンタ７に105個の伝送クロツク
が入力する毎にナンド・ゲート１１から１個のパ
ルス信号が発生する。即ちNTSC方式のとき分周
比１／105の分周回路を構成する。
切換信号が論理「１」即ちPAL・SECAM方式
の場合において、ナンド・ゲート１１の入力がす
べて論理「１」となるのはナンド・ゲート９の出
力が論理「１」即ち７ビツト２進カウンタ７の出
力QC＝「１」、QE＝「１」であり、上記説明の如く
QA＝「０」、QD＝「１」、QF＝「１」、QG＝「１」か
つ伝送クロツクが論理「１」のときである。この
ときは１×26＋×25＋１×24＋１×23＋１×22＋
０×20＝124個目の伝送クロツクが当該７ビツト
２進カウンタ７に入力したときであり、当該伝送
クロツクの入力によつて上記ナンド・ゲート１１
の出力は論理「１」から論理「０」へ反転する。
の場合において、ナンド・ゲート１１の入力がす
べて論理「１」となるのはナンド・ゲート９の出
力が論理「１」即ち７ビツト２進カウンタ７の出
力QC＝「１」、QE＝「１」であり、上記説明の如く
QA＝「０」、QD＝「１」、QF＝「１」、QG＝「１」か
つ伝送クロツクが論理「１」のときである。この
ときは１×26＋×25＋１×24＋１×23＋１×22＋
０×20＝124個目の伝送クロツクが当該７ビツト
２進カウンタ７に入力したときであり、当該伝送
クロツクの入力によつて上記ナンド・ゲート１１
の出力は論理「１」から論理「０」へ反転する。
一方上記説明と同様にナンド・ゲート１０の入
力がすべて論理「１」となるのは伝送クロツクが
論理「１」でありかつQA＝「１」、QC＝「１」、QD
＝「１」、QE＝「１」、QF＝「１」、QG＝「１」のと
き、即ち１×26＋１×25＋１×24＋１×23＋１×
22＋１×20＝125個目の伝送クロツクが当該７ビ
ツト２進カウンタ７に入力したときである。この
とき上記ナンドゲート１０の出力は論理「１」か
ら論理「０」へ反転し、その結果当該７ビツト２
進カウンタ７はクリアされ、従がつてナンド・ゲ
ート１１の出力も論理「０」から論理「１」へ反
転する。以下同様に７ビツト２進カウンタ７に
125個の伝送クロツクが入力する毎にナンド・ゲ
ート１１から１個のパルス信号が発生する。即ち
PAL・SECAM方式のとき分周比１／125の分周
回路を構成する。
力がすべて論理「１」となるのは伝送クロツクが
論理「１」でありかつQA＝「１」、QC＝「１」、QD
＝「１」、QE＝「１」、QF＝「１」、QG＝「１」のと
き、即ち１×26＋１×25＋１×24＋１×23＋１×
22＋１×20＝125個目の伝送クロツクが当該７ビ
ツト２進カウンタ７に入力したときである。この
とき上記ナンドゲート１０の出力は論理「１」か
ら論理「０」へ反転し、その結果当該７ビツト２
進カウンタ７はクリアされ、従がつてナンド・ゲ
ート１１の出力も論理「０」から論理「１」へ反
転する。以下同様に７ビツト２進カウンタ７に
125個の伝送クロツクが入力する毎にナンド・ゲ
ート１１から１個のパルス信号が発生する。即ち
PAL・SECAM方式のとき分周比１／125の分周
回路を構成する。
なお第３図の可変分周回路構成において伝送ク
ロツクは７ビツト２進カウンタ７の入力であると
共にナンド・ゲート１０，１１にも入力させ、こ
れらのナンド・ゲート１０，１１の出力に入力信
号の僅かな入力タイミングの差に起因する非所望
なグリツチが発生しないように構成されており、
分周回路の誤動作を防止している。
ロツクは７ビツト２進カウンタ７の入力であると
共にナンド・ゲート１０，１１にも入力させ、こ
れらのナンド・ゲート１０，１１の出力に入力信
号の僅かな入力タイミングの差に起因する非所望
なグリツチが発生しないように構成されており、
分周回路の誤動作を防止している。
以上説明した如く、本発明によれば、可変分周
回路は７ビツト２進カウンタで、また分周比１／
420の分周回路は９ビツトの２進カウンタで済み、
カウンタを増加させることなく１系統の回路構成
のカウンタを用いてこれにナンド・ゲートを追加
するだけでテレビジヨン方式を異にするNTS方
式とPAL・SECAM方式との切換えを行なうこと
が可能となる。そして使用部品数も少なくなる。
従がつてNTSC方式とPAL・SECAM方式共通使
用のVTRを利用するPCMオーデイオ用LSI、例
えばPCMオーデイオアダプタ用LSIを作成する
場合、わずかなゲートの増加で作成することがで
きる。
回路は７ビツト２進カウンタで、また分周比１／
420の分周回路は９ビツトの２進カウンタで済み、
カウンタを増加させることなく１系統の回路構成
のカウンタを用いてこれにナンド・ゲートを追加
するだけでテレビジヨン方式を異にするNTS方
式とPAL・SECAM方式との切換えを行なうこと
が可能となる。そして使用部品数も少なくなる。
従がつてNTSC方式とPAL・SECAM方式共通使
用のVTRを利用するPCMオーデイオ用LSI、例
えばPCMオーデイオアダプタ用LSIを作成する
場合、わずかなゲートの増加で作成することがで
きる。
第１図は従来のPLL回路の実施例構成、第２
図は本発明に係るPLL回路の一実施例構成、第
３図は第２図における可変分周回路の一実施例回
路構成を示している。 図中、１はPLL発振回路、２，３は分周回路、
４はPLL発振回路、５は可変分周回路、６は分
周回路、７は７ビツト２進カウンタ、８ないし１
１はナンド・ゲートをそれぞれ表わしている。
図は本発明に係るPLL回路の一実施例構成、第
３図は第２図における可変分周回路の一実施例回
路構成を示している。 図中、１はPLL発振回路、２，３は分周回路、
４はPLL発振回路、５は可変分周回路、６は分
周回路、７は７ビツト２進カウンタ、８ないし１
１はナンド・ゲートをそれぞれ表わしている。
Claims (1)
- 【特許請求の範囲】 １ 記録媒体に記録されているPCMオーデイオ
信号を読出して当該読出された再生信号から分離
して得られた同期信号が入力されると共に位相比
較用クロツクが入力されてなりかつ上記再生信号
から分離して得られた同期信号に同期するクロツ
ク信号を得るPLL発振回路と、 該PLL発振回路の出力を分周して伝送クロツ
クを得る分周回路とをそなえ、 該分周回路の出力を分周して得られる上記位相
比較用クロツクを上記PLL発振回路へ供給する
よう構成されたPLL回路において、 テレビジヨン方式に対応する切換信号を供給す
る手段と、 テレビジヨン方式に対応して、上記位相比較用
クロツクを生成するに当つての分周比を変更する
可変分周回路とをそなえ、 上記切換信号にもとづいて、上記可変分周回路
の分周比を変更すると共に、上記PLL発振回路
が制御されて当該PLL発振回路に入力される同
期信号と当該PLL発振回路からの出力である上
記クロツク信号との倍率を変更するよう構成され
てなり、 上記テレビジヨン方式に対応した自己同期のク
ロツク信号を得るようにした ことを特徴とするPLL回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56048257A JPS57164407A (en) | 1981-03-31 | 1981-03-31 | Pll oscillating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56048257A JPS57164407A (en) | 1981-03-31 | 1981-03-31 | Pll oscillating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57164407A JPS57164407A (en) | 1982-10-09 |
| JPH0546034B2 true JPH0546034B2 (ja) | 1993-07-12 |
Family
ID=12798386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56048257A Granted JPS57164407A (en) | 1981-03-31 | 1981-03-31 | Pll oscillating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57164407A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0646484B2 (ja) * | 1984-05-31 | 1994-06-15 | 三菱電機株式会社 | 再生装置 |
| FR2579051B1 (fr) * | 1985-03-15 | 1988-06-24 | Loire Electronique | Dispositif de reglage de convergence pour videoprojecteur |
| JPS62159376A (ja) * | 1986-01-07 | 1987-07-15 | Nec Corp | 磁気デイスク装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5075325A (ja) * | 1973-11-06 | 1975-06-20 | ||
| JPS55135428A (en) * | 1979-04-10 | 1980-10-22 | Toshiba Corp | Pll frequency synthesizer device |
-
1981
- 1981-03-31 JP JP56048257A patent/JPS57164407A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5075325A (ja) * | 1973-11-06 | 1975-06-20 | ||
| JPS55135428A (en) * | 1979-04-10 | 1980-10-22 | Toshiba Corp | Pll frequency synthesizer device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57164407A (en) | 1982-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4520394A (en) | Horizontal scanning frequency multiplying circuit | |
| US5260800A (en) | Apparatus and method for high-speed video tape duplication from master disk | |
| EP0176324B1 (en) | System synchronizing apparatus | |
| JPS5786137A (en) | Pcm signal recording system | |
| JP3847908B2 (ja) | 信号処理装置及びクロック発生装置 | |
| JPH0546034B2 (ja) | ||
| US4079412A (en) | Signal processing circuit in a color video signal recording and/or reproducing apparatus | |
| JP3528868B2 (ja) | デジタルデータのサンプリング位相の変換回路 | |
| EP0056128B1 (en) | Phase synchronizing circuit | |
| JPS60187195A (ja) | 映像信号の記録再生装置 | |
| JP2913634B2 (ja) | 同期調整装置 | |
| JPS63131375A (ja) | 回転ヘツド型記録再生装置 | |
| JPS583433B2 (ja) | テレビジヨンシンゴウサイセイホウシキ | |
| JPH0159668B2 (ja) | ||
| JPS58196785A (ja) | テレビジヨン信号の記録再生方式 | |
| JP3263890B2 (ja) | 同期信号抜き取り装置 | |
| KR100220847B1 (ko) | 디지탈 비디오 카메라의 오디오 재생 클럭 발생 장치 | |
| JPS62196986A (ja) | 高品位映像再生システムの音声デ−タ再生回路 | |
| JPS6339988B2 (ja) | ||
| JP2590723B2 (ja) | 映像信号のディジタル伝送システム | |
| JPS60171869A (ja) | 同期信号発生器 | |
| JPH0773364B2 (ja) | ジツタ補正回路 | |
| JPH03117988A (ja) | マスタクロック発生回路 | |
| JPS60127571A (ja) | フロッピ−ディスク装置 | |
| KR20020015362A (ko) | 기록 재생 장치 |