JPS6339988B2

JPS6339988B2 -

Info

Publication number: JPS6339988B2
Application number: JP53066418A
Authority: JP
Inventors: Michiaki Kumaoka; Nobuo Fukumoto; Shinji Aoshima
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1978-06-02
Filing date: 1978-06-02
Publication date: 1988-08-09
Also published as: JPS54158209A

Description

【発明の詳細な説明】この発明はアナログ信号をパルスコード変調
（以下PCMと略称する）して記録再生する装置に
関するものである。

最近に至り、音声信号等をPCMによりデジタ
ル化し、これを磁気テープに記録するPCM方式
記録方式が開発されている。このPCM方式記録
方式は、周囲の影響による雑音を受けにくく、再
生出力の音波がきわめて良好となることなどから
注目されている。このPCM方式記録方式では、
記録媒体に広い周波数帯域を必要とするため、回
転ヘツドあるいはマルチトラツクヘツド等を有す
る磁気記録再生装置が必要となる。専用機以外に
も、例えば、標準テレビ信号と同様な擬似映像化
信号を使用してVTRに記録する場合が多い。

このようなVTR方式によるPCM方式記録再生
装置の一般的な例を第１図に示す。まず第１図に
おける記録系について説明すると、入力端子１に
加わる音声信号はロウパスフイルタ３を経て不要
な高域成分が除去された後、サンプルホールド回
路４によつて標本化され、アナログ／デジタル変
換器５によつて量子化および符号化されてデジタ
ル信号となる。このデジタル信号は記録側メモリ
６に入力されてデータの並び換えや時間軸圧縮等
がなされ、次いでCRC発生器７においてエラー
チエツク用のCRCビツトが附加された後、並列
―直列変換器８において並列データから直列デー
タに変換される。そして波形変換回路９におい
て、水平同期信号と垂直同期信号とを複合した複
合同期信号が前記直列データに加えられて、標準
テレビ信号方式にしたがつた擬似映像化信号が得
られ、この擬似映像化信号がVTR１０によつて
磁気テープに記録される。なお前記波形変換回路
９や並列―直列変換器８、記録側メモリ６等のタ
イミングは、記録側同期用発振器１１からのタイ
ミングパルスにより制御される。

次に第１図の装置における再生系について説明
すれば、前記VTR１０において磁気テープから
再生された擬似映像化信号は、信号分離回路１２
において音声情報のデータ信号およびCRCビツ
ト信号と、複合同期信号とに分離される。分離さ
れた複合同期信号はPLL（フエイズ・ロツクド・
ループ）発振器等からなる再生側同期用発振器１
３に入力され、この発振器１３から出力されるタ
イミングパルスを制御する。なお発振器１３から
出力されるタイミングパルスは、後述する直列―
並列変換器１４や再生側メモリ１５、デジタル／
アナログ変換器１７等のタイミングを制御するた
めのものである。前記信号分離回路１２において
分離されたデータ信号は直列―並列変換器１４に
入力されて直列データから並列データに変換され
た後、再生側メモリ１５に入力され、一方CRC
ビツト信号はCRC検出器１６に入力される。そ
してこのCRC検出器１６でエラーが検出されれ
ば、前記再生側メモリ１５において平均値補間等
によつてデータに対するエラー補正がなされる。
また再生側メモリ１５に入力されたデータ信号は
この再生側メモリ１５においてデータ並び換え等
がなされる。再生側メモリ１５から出力されたデ
ータ信号（デジタル信号）は、デジタル／アナロ
グ変換器１７においてアナログ信号に変換され、
さらにデグリツチヤ１８においてグリツチが除去
され、次いでロウパスフイルタ１９において不要
な高域成分が除去された後、アパーチヤ補正回路
２０を経て音声入力信号とほぼ同様の波形のアナ
ログ音声出力となり、再生出力端子２２から出力
される。

このようなPCM方式記録再生装置においては、
磁気テープの再生信号から分離された同期信号を
もとにして再生系の各部の動作タイミングを制御
して再生出力を得ているため、何らかの故障等に
よつて本来の正しい同期信号と異なる誤つた同期
信号が加えられると再生系の動作が狂い、この結
果、本来の再生信号と異なる信号や雑音または歪
等を含んだ信号等が再生出力として出力されてし
まうおそれがある。

また一方、PCM方式記録再生装置においては、
従来の一般的なテープレコーダの変調方式と異な
るPCMを採用しているため、使用者に依つては
音声信号をPCMした後これを復調した時にどの
ような出力が得られるかモニターしたい場合があ
るが、このような要求を満たすためには、従来の
PCM方式記録再生装置では特にモニター用切換
スイツチを設けて、モニター時にこのスイツチを
操作しなければならず、したがつてモニターのた
めの操作が煩雑となる問題がある。

この発明は以上のような事情に鑑みてなされた
もので、同期信号が正規に得られなくなつたとき
は、モニター切換、すなわち、記録系の出力を再
生系の入力へ直接的に供給することにより、異常
な再生信号が出力される不都合および従来のモニ
ター構成の種々の不都合を同時に解消するように
したものである。

以下この発明の実施例につき図面を参照して詳
細説明する。

第２図はこの発明のPCM方式記録再生装置の
一例の全体構成を示す図であり、第１図と同様、
VTRを用いたものに適用した例を示している。
第２図において第１図に示される要素と同一の要
素については同一の番号を附し、その説明は省略
する。

第２図において、再生系の信号分離回路１２の
一対の出力系路１２Ａ，１２Ｂの内、複合同期信
号が出力される複合同期信号系路１２Ｂには、複
合同期信号が正しい状態で出力されているか否か
を判別して検出信号を出力する同期判別回路２３
が接続されている。この同期判別回路２３は、複
合同期信号における垂直同期信号が許容される範
囲内の周期で出力されているか否かを検出する垂
直同期判別回路２３Ａと、同じく複合同期信号に
おける水平同期信号が許容されるある範囲内の周
期で出力されているか否かを検出する水平同期判
別回路２３Ｂとから構成されている。前記垂直同
期判別回路２３Ａおよび水平同期判別回路２３Ｂ
の出力は切換制御回路２４に入力される。この切
換制御回路２４は、前記垂直同期判別回路２３Ａ
または水平同期判別回路２３Ｂから同期異常を表
わすエラー信号Serが出力された時に、後述する
入力切換回路２５と同期制御切換回路２６とを切
換動作させるためのものである。また前記切換制
回路２４の出力は、ミユーテイング制御回路２７
にも入力される。このミユーテイング制御回路２
７に後述するミユーテイングゲート２８を制御さ
せるためのものである。

さらに前記各切換回路２５，２６およびミユー
テイングゲート２８について説明すれば、入力切
換回路２５は信号分離回路１２から直列―並例変
換器１４へ至るデータ信号系路１２Ａに設けられ
たものであり、正常時、すなわち同期異常が検出
されていない時には信号分離回路１２から出力さ
れるデータ号（CRCビツト信号を含む）を直列
―並列変換器１４へ入力させ、同期異常が検出さ
れた時にはエラー信号Serに基づく切換制御回路
２４からの出力によつて、記録系の並列―直列変
換器８の出力を直接（すなわちVTR１０を経ず
に）再生系の直列―並列変換器１４へ入力させる
状態に切換わるように構成されている。また同期
制御切換回路２６は、信号分離回路１２から再生
側同期用発振器１３に至る複合同期信号系路１２
Ｂに設けられたものであり、正常時は信号分離回
路１５から出力される複合同期信号を制御信号と
して再生側同期用発振器１３へ入力させ、同期異
常時には前記と同様に切換制御回路２４からの出
力によつて制御されて、記録系の記録側同期用発
振器１１からの複合同期信号を直接再生側同期用
発振器１３へ入力させる状態に切換わるように構
成されている。また前記ミユーテイングゲート２
８は再生側メモリ１５とデジタル／アナログ変換
器１７との間の信号系路１５Ａに介挿されたもの
であり、前記ミユーテイング制御回路２７によつ
て制御されて信号系路１５Ａを遮断するように構
成されている。なおこの実施例においては、前記
両切換回路２５，２６が切換動作する瞬間のみ信
号系路１５Ａを遮断するように構成されている。
なおまた、ミユーテイングゲート２８は、再生側
同期用発振器１３をPLL発振器で構成した場合、
PLLのロツクが解除された状態でも前記信号系
路１５Ａを遮断するよう、前記再生側同期用発振
器１３に接続したPLLロツク外れ検出回路（図
示せず）からの出力によつても制御される構成と
することが望ましい。

上述の構成において、VTR１０から正常な擬
似映像化信号が再生されて、信号分離回路１２か
ら正常な複合同期信号が分離されている状態で
は、垂直同期判別回路２３Ａおよび水平同期判別
回路２３Ｂから同期異常検出信号が出力されず、
したがつて各切換回路２５，２６が切換動作せず
かつミユーテイングゲート２８が遮断されないか
ら、前述の従来例で説明したように、磁気テープ
からの正常な再生動作がなされ、再生出力端子２
２から正常な音声再生出力が得られる。一方、信
号分離回路１２から分離された複合同期信号の垂
直同期または水平同期の周期が本来の周期と著し
く異つていたり、あるいは信号分離回路１２から
複合同期信号として分離された信号がない場合、
すなわち複合同期信号出力が一定の直流レベルを
維持したままである場合には垂直同期判別回路２
３Ａおよび／または水平同期判別回路２３Ｂから
エラー信号Serが出力され、切換制御回路２４か
らの制御によつて両切換回路２５，２６が切換動
作し、かつミユーテイング制御回路２７からの制
御によつてミユーテイングゲート２８が瞬間的に
遮断される。したがつて記録系も同時に動作させ
ておけば、記録系の並列―直列変換器８の出力が
直接再生系の直列―並列変換器１４に加わると共
に、記録側同期用発振器１１からの同期信号によ
つて再生側同期用発振器１３が直接制御されるよ
うにする。すなわち入力端子１に入力されて一旦
PCMされた信号がVTR１０を経ずに再生系へ加
えられ、復調されて出力端子２２から出力される
ことになる。そしてまたこのような切換動作時に
発生するノイズは、前記ミユーテイングゲート２
８により遮断される。ここで列えば記録系および
再生系を動作させた状態でVTR１０の動作のみ
を停止させれば、正常な複合同期信号が信号分離
回路１２から得られなくなるから、前述の如く
VTR１０を経ない信号が直接再生系において複
調・再生される。すなわち、特にモニター用切替
スイツチを設けなくとも、単にVTR１０の動作
を停止させるだけで自動的にモニター状態に変化
させることができる。

ここでVTR１０に記録・再生される擬似映像
化信号について説明すれば、この信号は第３図に
示すように構成されている。すなわち１垂直走査
期間に相当する約1/60秒のフイールドＦは、約
63.5μsの水平区間Ｈに換算して3Hの長さの第１
等化パルスEQ１からスタートし、次に同じく3H
の長さの垂直同期パルス期間VDが続き、さらに
同じく3Hの長さの第２等化パルス期間EQ２が続
き、この後1Hの水平同期信号HS、すなわち
63.5μsの周期の水平同期信号HSが繰返し加えら
れている。なお各等化パルス期間EQ１，EQ２お
よび垂直同期パルス期間VD内には、それぞれ1/
２Ｈの周期のパルスが加えられている。なおまた、
水平同期信号HSの前後の“Ｌ”の短かいパルス
Hpを以下水平同期パルスと称する。このように
して、約1/60秒の周期の垂直同期信号と約63.5μs
の水平同期信号とを複合した複合同期信号が形成
されており、さらにこの複合同期信号の各水平同
期信号にデータＤ（CRCビツトを含む）が加えら
れ、これにより擬似映像化信号が構成されてい
る。

上述のように擬似映像化信号が構成されている
から、垂直同期を判別するためには、約1/60秒の
周期で与えられる垂直同期期間VDを検出してこ
れを判別する必要があり、また水平同期を判別す
るためには約63.5μsの水平同期信号HSを検出し
てこれを判別する必要がある。

次に垂直同期判別回路２３Ａの一例につき第４
図ないし第６図を参照して説明する。

第４図は垂直同期判別回路２３Ａの原理的な構
成を示すブロツク図である。第４図において、前
記信号分離回路１２（第２図参照）から分離され
た複合同期信号は検出回路３１に加えられる。こ
の検出回路３１は複合同期信号から垂直同期パル
ス期間VDを検出するためのものであり、検出回
路３１の検出出力は垂直同期間隔計数用の主カウ
ンタ３２および垂直同期間隔計数用の補助カウン
タ３３に制御入力として加えられる。前記垂直同
期間隔計数用の主カウンタ３２および補助カウン
タ３３は、前記再生側同期発振器１３（第２図参
照）から与えられる例えば7875KHzの基準入力パ
ルスPoを計数するものであり、これらカウンタ
３２，３３は、前記検出回路３１が垂直同期パル
ス期間VDを検出した時にその検出信号によつて
クリヤされて再び零からカウントを開始するよう
構成されている。また両カウンタ３２，３３に入
力される基準入力パルスPoの計数値がその最大
許容計数値を越えた場合に生じるオーバーフロー
信号Sov，Sov′は、後述するエラー判別回路３４
に加えられる。一方主カウンタ３２の計数値出力
Soはカウンタ出力比較器３５に加えられる。こ
のカウンタ出力比較器３５は、基準値出力回路３
６から加えられる基準値と主カウンタ３２の計数
値とを比較するためのものであり、その比較出力
Saは前記エラー判別回路３４に入力される。こ
こで前記基準値は、複合同期信号における垂直同
期パルス期間VDの相互の間隔、すなわちある時
点で垂直同期パルス期間VDが検出されてから次
の垂直同期パルス期間VDが検出されるまでの間
隔が正しい値である場合に、この間隔において前
記主カウンタ３２が計数するべき基準入力パルス
Poの数に設定されている。そして前記エラー判
別回路３４は、主カウンタ３２の実際の計数値が
基準値に至らない内に主カウンタ３２がクリヤさ
れてしまつた場合、または主カウンタ３２もしく
は補助カウンタ３３がオーバーフローしてしまつ
た場合に垂直同期異常を表わす垂直エラー信号
SVerを出力するように、前記オーバーフロー信
号Sov，Sov′および比較出力Saによつて制御され
る構成となつている。

第４図に示される垂直同期判別回路２３Ａにお
いて、信号分離回路１２から入力される複合同期
信号における垂直同期の周期が正常な垂直同期の
周期を一致しない場合、すなわち正常な垂直同期
の周期よりも短かいかもしくはある程度長い場
合、ある垂直同期パルス期間VDが検出されてか
ら次の垂直同期パルス期間VDが検出されるまで
の間の主カウンタ３２の計数値が前記基準値と一
致しないため、カウンタ出力比較器３５の比較出
力Saによつてエラー判別回路３４が垂直エラー
信号SVerを出力する。また、ある垂直同期パル
ス期間VDが検出されてから相当時間経過しても
次の垂直同期パルス期間VDが検出されない場
合、主カウンタ３２がオーバーフローし、そのオ
ーバーフロー信号Sovによつてエラー判別回路３
４から垂直エラー信号SVerが出力される。

なお補助カウンタ３３は、前記検出回路３１の
出力が、垂直同期パルス期間VDを検出した時の
信号レベルを保つている状態において基準入力パ
ルスP₀を計数するものであり、この状態がある
一定時間以上経過して補助カウンタ３３がオーバ
ーフローすればそのオーバーフロー信号Sov′に
よつて前述と同様に垂直エラー信号SVerが出力
される。すなわち、例えば第３図の複合同期信号
のレベルが“Ｌ”レベルを保つたままの場合に垂
直エラー信号SVerが出力される。

第５図は前述のような垂直同期判別回路２３Ａ
の具体例を示すものであり、第５図において垂直
同期パルス期間VDを検出するための検出回路３
１は、インバータ３７と、積分回路８８と、シユ
ミツト回路からなるインバータ３９とで構成され
ている。また垂直同期間隔計数用の主カウンタ３
２は、前段および後段の４ビツト16進カウンタ３
２Ａ，３２Ｂを縦続接続した構成となつており、
これにより主カウンタ３２は８ビツト、最大計数
値“256”のカウンタとなつている。しかして前
記検出回路３１の出力側が、微分回路４０と、シ
ユミツト回路からなるインバータ４１，４２とを
介して前記各16進カウンタ３２Ａ，３２Ｂのクリ
ヤ端子に接続されている。一方前段の16進カウン
タ３２Ａのアツプカウント入力端子には、記録側
同期用発振器１１（第２図参照）から与えられる
15.75KHzのパルスを1/2分周してなる7875KHzの
基準入力パルスP₀がナンドゲート４４を介して
加えられるようになつている。すなわち前記記録
側同期用発振器１１からの15.75KHzのパルスは、
Ｄ型フリツプフロツプで構成された1/2分周器４
８に加えられ、このフリツプフロツプ４３の非反
転出力端から7875KHzの基準入力パルスP₀が出力
される。そしてこの基準入力パルスP₀と前記検
出回路３１の出力信号とがナンドゲート４４に並
列入力として加えられ、このナンドゲート４４の
出力が前段の16進カウンタ３２Ａのアツプカウン
ト入力端子に加えられる。

また垂直同期間隔計数用の補助カウンタ３３は
単独の４ビツト16進カウンタで構成されており、
この補助カウンタ３３のアツプカウント入力端子
には前記フリツプフロツプ４３の非反転出力、す
なわち7875KHzの基準入力パルスが直接加えられ
るようになつており、さらにこの補助カウンタ３
３のクリヤ端子には前記検出回路３１の出力が直
接加えられるようになつている。そして主カウン
タ３２の後段の16進カウンタ３２Ｂのキアリイア
ウト端子および補助カウンタ３３のキヤリイアウ
ト端子は、アンドゲート４５の２入力端に並列入
力として接続されており、このアンドゲート４５
の出力端子は第４図のエラー判別回路３４を構成
するＤ型フリツプフロツプ４６のプリセツト端子
に接続されている。

さらに前記主カウンタ３２の後段の16進カウン
タ３２Ｂの各桁の計数値出力端Q_A〜Q_Dは、前記
カウンタ出力比較器３５を構成するコンパレータ
４７の各桁の比較入力端A₀〜A₃にそれぞれ接続
されている。そしてこのコンパレータ４７の各桁
の基準入力端B₀〜B₃の内、2⁰桁の入力端B₀、2¹
桁の入力端B₁、および2²桁の入力端B₂にそれぞ
れ正電圧電源＋Ｖが接続されるとともに2³桁の入
力端B₃が接地され、これによつてコンパレータ
４７へ“0111”なる基準値を与える基準値出力回
路３６が構成されている。ここでコンパレータ４
７は、比較入力端A₀〜A₃に与えられる数値と基
準入力端B₀〜B₃に与えられる数値とが一致した
時に一致出力端４７ａからハイレベルの信号を出
力し、それ以外の時はロウレベルを維持するよう
に構成されている。そして前記一致出力端４７ａ
がインバータ４８の入力端に接続され、インバー
タ４８の出力端は前記Ｄ型フリツプフロツプ４６
のデータ入力端子に接続されている。またこのフ
リツプフロツプ４６のクロツク入力端子には、別
のＤ型フリツプフロツプ４９の反転出力端子が接
続されている。このフリツプフロツプ４９は、前
記検出回路３１の出力がデータ入力端子に加えら
れると共に、再生側同期用発振器１３からの
15.75KHzのパルスがクロツク入力端子に加えら
れるように構成されたものである。

次に第５図の垂直同期判別回路２３Ａの動作に
ついて第６図のタイムチヤートを参照して説明す
る。

まず正常な複合同期信号が加えられている場合
について説明すると、信号分離回路１２から加え
られた複合同期信号Ａ（第６図Ａ参照）は、イン
バータ３７によつて反転された後、積分回路３８
で積分され、さらにインバータ３９で反転され、
検出回路３１の出力信号Ｂとしてナンドゲート４
４の一方の入力端子に加わる。ここで検出回路３
１の出力信号Ｂは、第６図Ｂに示すように垂直同
期パルス期間VDのスタートに伴い時刻t₁におい
て立ち下がつてロウレベル（以下“Ｌ”と記す）
となり、垂直同期パルス期間VDの終了に伴い時
刻t₂において立ち上がつてハイレベル（以下
“Ｈ”と記す）となる。一方、ナンドゲート４４
の他方の入力端子には、記録側同期用発振器１１
からの15.75KHzのパルス信号Ｃ（第６図Ｃ参照）
を分周器４３で1/2分周した7875KHzの基準入力
パルスP₀（第６図Ｄ参照）が加わつている。この
ナンドゲート４４の出力は前記信号Ｂが“Ｌ”の
間は“Ｈ”にロツクされるから、主カウンタ３２
の前段の16進カウント３２Ａのアツプカウント入
力端子には、信号ＢがＨの期間、すなわち垂直同
期パルス期間VD以外の期間に前記基準入力パル
スP₀を反転したパルスを有する信号Ｅ（第６図Ｅ
参照）が加わることになる。一方、前記検出回路
３１は出力信号Ｂは微分回路４０で微分されると
共にインバータ４１，４２を経て主カウンタ３２
の各16進カウンタ３２Ａ，３２Ｂのクリヤ端子に
加わる。このクリヤ端子に加わるクリヤ信号Ｆ
は、第６図Ｆに示すように前記信号Ｂの立ち上が
りに対応した“Ｈ”のパルスFpを有するもので
ある。なおこのパルスFpの発生時刻は、前記信
号Ｂの立ち上がり時刻t₂よりも若干遅れた時刻t₃
である。このパルスFpにより各16進カウンタ３
２Ａ，３２Ｂはクリヤされ、零からの計数を開始
する。すなわち、時刻t₃から信号Ｅの各パルスの
立ち上がりを零から計数する。そして主カウンタ
３２の全体の計数値が112となれば、すなわち後
段の16進カウンタ３２Ｂの２進計数値出力が
“0111”となればコンパレータ４７における比較
入力と基準入力とが一致するから、このコンパレ
ータ４７の出力Ｇが第６図Ｇに示すように“Ｌ”
から“Ｈ”となり、インバータ４８の出力、すな
わちフリツプフロツプ４６のデータ入力Ｉが第６
図Ｈに示すように“Ｈ”から“Ｌ”となる。この
状態は後段16進カウンタ３２Ｂの２進計数値出力
が“0111”である間は持続する。換言すれば主カ
ウンタ３２の全体の計数値が127となるまで継続
する。

一方、フリツプフロツプ４９においては、検出
回路３１の出力Ｂがデータ入力端子に加わりかつ
15.75KHzのパルスＣがクロツク入力端子に加わ
つているから、その反転出力Ｊは第６図Ｉに示す
ように信号Ｂの立ち上がりによつてパルスＣの立
ち上がりのタイミングt₄で“Ｌ”から“Ｈ”に変
化し、信号Ｂの立ち上がりによつてパルスＣの立
ち上がりがタイミングt₅で“Ｈ”から“Ｌ”に変
化する。この反転出力Ｊはフリツプフロツプ４６
のクロツク入力となつているから、信号Ｊの立ち
上がりのタイミングt₄で前記データ入力Ｉが読込
まれる。ここで信号Ｊの立ち上がりのタイミング
t₄は、垂直同期パルス期間VD（VD′）に対応する
ことになる。したがつて垂直同期パルス期間VD
（VD′）が到来するたびごとにフリツプフロツプ
４６のデータ入力Ｊが読込まれ、その非反転出力
がデータ入力Ｉに対応するレベルとなる。しかる
に正常な複合同期信号が加わつている場合、後述
するように主カウンタ３２の計数値が112〜127で
ある間に次の垂直同期パルス期間VD′が到来する
から、フリツプフロツプ４６のデータ入力Ｉが
“Ｌ”である間にクロツク入力Ｉが立ち上がつて
そのデータが読込まれ、フリツプフロツプ４６の
非反転出力、すなわち垂直判別出力Ｋ（第６図Ｊ
参照）が“Ｌ”となる。このような“Ｌ”の出力
が、垂直同期が正常である状態を表わす信号であ
る。このようにして、最初の垂直同期パルス期間
VDの終了に伴つて主カウンタ３２がタイミング
t₃においてクリヤされてから、次の垂直同期パル
ス期間VD′が到来するまでの間における7875KHz
のパルスの計数値が112〜127であれば垂直同期パ
ルス期間VD，VD′の間隔が正しいものとみなし
て正常時信号を出力することになる。

ここで垂直同期パルス期間VDの終了から次の
垂直同期パルス期間VD′の終了までの時間は約1/
６０秒であり、したがつてこの間に7875KHzのパル
スは131個程度加えられるが、垂直同期パルス期
間VD，VD′の3Hの期間はカウントせず、この間
に１〜２個程度のパルスが到来するから、各垂直
同期パルス期間VD，VD′の間の間隔においては
正常時129個のパルスをカウントすることになる。
しかしながら前述の如く主カウンタ３２をクリヤ
するタイミングt₃は垂直同期パルス期間VDの終
了時よりも若干遅れ、また各カウンタ３２Ａ，３
２Ｂやコンパレータ４７等には遅れ時間が存在す
るから、前述のように112〜127個のパルスが加え
られる期間を正常な間隔とみなして差し支えな
い。なおここではVTR１０における磁気テープ
の記録時と再生時とにおいてはテープ速度に若干
のばらつきが存在するから、正常な間隔とみなす
べき期間にある程度の幅を持たせているのであ
る。

一方、複合同期信号における各垂直同期パルス
期間VD，VD′の相互の間隔が異常に短かい場合
には、最初の垂直同期パルス期間VDの終了に伴
い主カウンタ３２の各16進カウンタ３２Ａ，３２
Ｂがクリヤされてからその計数値が112となる以
前に次の垂直同期パルス期間VD′が到来してフリ
ツプフロツプ４６のクロツク入力Ｊが立ち上がつ
てしまう。すなわちインバータ４８の出力（フリ
ツプフロツプ４６のデータ入力）Ｉが“Ｈ”であ
る内にフリツプフロツプ４６のクロツク入力Ｊが
立ち上がつてしまうため、フリツプフロツプ４６
の非反転出力が“Ｈ”となる。この“Ｈ”なる出
力が垂直同期異常を表わす垂直エラー信号SVer
に相当する。

また複合同期信号における垂直同期パルス期間
VD，VD′の相互の間隔が長く、主カウンタ３２
の各16進カウンタ３２Ａ，３２Ｂが最初の垂直同
期パルス期間VDによつてクリヤされた後その計
数値が127を越え256となる以前に次の垂直同期パ
ルス期間VD′が到来した場合には、フリツプフロ
ツプ４６のデータ入力Ｉが“Ｈ”に戻つてからフ
リツプフロツプ４６のクロツク入力Ｊが立ち上が
るため、前述の如く間隔が短かい場合と同様にフ
リツプフロツプ４６の非反転出力が“Ｈ”とな
り、垂直エラー信号が出力される。

さらに前記主カウンタ３２の計数値が256とな
つても次の垂直同期パルス期間VD′が到来しない
場合には、後段の16進カウンタ３２Ｂがオーバー
フローしてそのキヤリアウト出力が“Ｈ”から
“Ｌ”へ変化する。この出力はアンドゲート４５
を経てフリツプフロツプ４６のプリセツト端子に
加わり、このフリツプフロツプ４６をプリセツト
させてその非反転出力を強制的に“Ｈ”に変化さ
せる。すなわち垂直エラー信号を出力させる。こ
のような状態は、複合同期信号として加わえられ
た信号が“Ｈ”の一定値を保つたままの場合も同
様である。したがつて例えばVTR１０（第２図
参照）を停止させた時に、信号分離回路１２から
複合同期信号として分離された信号が“Ｈ”の一
定値となつた場合には、主カウンタ３２のオーバ
ーフローにより垂直エラー信号が得られることに
なる。

一方、補助カウンタ３３のアツプカウント入力
端子には前記7875KHzに基準入力パルスP₀が加わ
つており、またそのクリヤ端子には前記検出回路
３１の出力信号Ｂが加わつている。この補助カウ
ンタ３３はクリヤ端子が“Ｈ”の状態でクリヤさ
れるから、前記出力信号Ｂが“Ｌ”の期間のみ基
準入力パルスP₀を計数することになる。ここで
前記信号Ｂが“Ｌ”となつている期間の長さは垂
直同期パルス期間VDの長さとほぼ等しい。正常
な長さの垂直同期パルス期間は7875KHzの基準入
力パルスP₀の２〜３個分に相当するから、正常
な長さの垂直同期パルス期間VDが与えられてい
る場合には、補助カウンタ３３がオーバーフロー
することはなく、したがつて補助カウンタ３３の
キヤリイアウト端子は“Ｈ”を維持し、フリツプ
フロツプ４６をプリセツトさせない。一方、垂直
同期パルス期間VDが異常に長い場合や、複合同
期信号として信号分離回路１２から加えられた信
号のレベルが“Ｌ”を維持したままの場合には、
補助カウンタ３３の計数値が16となつた時にキヤ
リイアウトが“Ｈ”から“Ｌ”へ変化し、この変
化がアンドゲート４４を経てフリツプフロツプ４
６のプリセツト入力端に加わり、フリツプフロツ
プ４６の非反転出力を強制的に“Ｈ”に変化させ
る。すなわちエラー信号が出力される。したがつ
て例えばVTR１０（第２図参照）を停止させた
時に、信号分離回路１２から複合同期信号として
分離された信号が“Ｌ”の一定値であつた場合も
垂直エラー信号が得られることになる。

次に水平同期判別回路２３Ｂの一例につき第７
図ないし第９図を参照して説明する。

第７図は水平同期判別回路２３Ｂの原理的な構
成を示すブロツク図である。第７図において信号
分離回路１２（第２図参照）から分離された複合
同期信号は、水平同期間隔計数用の主カウンタ５
０および同補助カウンタ５１に制御入力として加
えられる。前記水平同期間隔計数用の主カウンタ
５０および補助カウンタ５１は、例えば記録側同
期用発振器１１（第２図参照）から与えられる
20475MHzの基準入力パルスP₀′を計数するもので
あり、これらカウンタ５０，５１は前記複合同期
信号における各水平同期信号HSの前後の“Ｌ”
の水平同期パルスHpが入力された時にクリヤさ
れて零からカウント開始するように構成されてい
る。また両カウンタ５０，５１に加えられる基準
入力パルスP₀′の計数値がカウンタの最大計数値
をオーバーした場合に生じるオーバーフロー信号
Soh，Soh′は、後述するエラー判別回路５２に入
力される。一方、主カウンタ５０の計数値出力
Sc′は、カウンタ出力比較器５３に加えられる。
このカウンタ出力比較器５３は、基準値出力回路
５４から与えられる基準値と主カウンタ５０の計
数値とを比較するためのものであり、その比較出
力Sa′は後述するエラーカウンタ５５に入力され
る。ここで前記基準値は、正常な1Hの長さの水
平同期信号HSが“Ｈ”レベルを保つ間、すなわ
ち前後の“Ｌ”の水平同期パルスHpの間におい
て前記主カウンタ５０が計数すべき基準入力パル
スP₀′の数に設定されている。前記エラーカウン
タ５５は、前記基準値と主カウンタ５０の計数値
とが一致しない状態の回数をカウントし、一致し
ない状態がある一定数を超えた場合にオーバーフ
ローして、前記エラー判別回路５２へオーバーフ
ロー信号Soh″を与えるものである。そして前記
エラー判別回路５２は、前記各カウンタ５０，５
１，５５からオーバーフロー信号Soh，Soh′，
Soh″が与えられた時に水平同期異常を表わす水
平エラー信号SHerを出力するものである。

第７図に示される水平同期判別回路２３Ｂにお
いて、信号分離回路１２から入力される複合同期
信号における水平同期信号HSの周期が正常な水
平同期信号の周期と一致しない場合、すなわち正
常な水平同期信号の周期よりも短かいかもしくは
ある程度長い場合、水平同期期間の前後の“Ｌ”
の水平同期パルスHpが入力されてから次の“Ｌ”
の平同期パルスHpが入力されるまでの間におけ
る主カウンタ５０の計数値が前記基準値と一致し
ないため、カウンタ出力比較器５３から不一致を
表わす信号が出力され、この信号がエラーカウン
タ５５に加わつて一回カウントされる。このよう
な状態が連続して繰返されれば、そのたびにエラ
ーカウンタ５５がカウントする。そしてエラーカ
ウンタ５５の計数値がある一定数を越えれば、エ
ラーカウンタ５５からオーバーフロー信号
Soh″が出力され、エラー判別回路５２から水平
同期エラー信号SHerが出力される。なお、等化
パルス期間EQ１，EQ２の間のパルス水平同期信
号HSのパルス幅よりも狭いから、各等化パルス
期間においてはカウンタ出力比較器５３から不一
致を表わす信号が繰返し出力されるが、等化パル
ス期間EQ１，EQ２の間の正常なパルス数は予め
定まつており、したがつて前記エラーカウンタ５
５の最大計数値を前記パルス数よりも大きい値に
定めておけば、等化パルス期間EQ１，EQ２にお
いてはエラーカウンタ５５はオーバーフローしな
い。すなわち正常な等化パルス期間EQ１，EQ２
のパルスによつて水平エラー信号SHerは出力さ
れない。なおまた、垂直同期パルス期間VD内の
パルスに対しても同様な処理を行うことが可能で
あるが、通常は後述する具体例で示すように垂直
同期パルス期間VDにおいてはエラーカウンタ５
５がロードされるように構成する。

一方、“Ｌ”の水平同期パルスHpが入力された
後、水平同期期間の“Ｈ”レベルがある一定時間
以上継続した場合、すなわち前記“Ｈ”レベルの
継続時間が水平基準入力パルスP₀′周期と主カウ
ンタ５０の最大計数値との積で定まる時間を越え
た場合には、前記主カウンタ５０がオーバーフロ
ーし、そのオーバーフロー信号Sohによつてエラ
ー判別回路５２から水平エラー信号SHerが出力
される。

また水平同期パルスHpの“Ｌ”の期間がある
一定時間以上継続した場合の如く、複合同期信号
として入力された信号の“Ｌ”の継続時間が水平
基準入力パルスP₀′の周期と補助カウンタ５１の
最大計数値との積で定まる時間を越えた場合に
は、補助カウンタ５１がオーバーフローし、そし
てオーバーフロー信号Soh′によつてエラー判別
回路５２から水平エラー信号SHerが出力される。

第８図は前記水平同期判別回路２３Ｂの具体例
を示すものであり、第８図において信号分離回離
１２から分離された複合同期信号は、インバータ
５６、積分回路５７、およびインバータ５８から
なる波形整形回路５９に加えられる。この波形整
形回路５９の出力側は、微分回路６０およびイン
バータ６１，６２を介し、水平同期間隔計数用の
主カウンタ５０を構成する第１および第２の４ビ
ツト16進カウンタ５０Ａ，５０Ｂのクリヤ端子に
接続されている。これら16進カウンタ５０Ａ，５
０Ｂは縦続接続されたものであり、したがつて主
カウンタ５０は最大計数値256のカウンタとなつ
ている。また前記波形整形回路５９の出力側は、
水平同期間隔計数用の補助カウンタ５１を構成す
る前段および後段の４ビツト16進カウンタ５１
Ａ，５１Ｂのクリヤ端子に直接接続されている。
これら16進カウンタ５１Ａ，５２Ｂは縦続接続さ
れており、したがつて補助カウンタ５１は最大計
数値256のカウンタとなつている。

一方、前記主カウンタ５０の第１の16進カウン
タ５０Ａのアツプカウント入力端子には、記録側
同期用発振器１１（第３図参照）から与えられる
例えば20475MHzの水平基準入力パルスP₀′がナン
ドゲート６３を介して加えられるようになつてい
る。すなわち前記水平基準入力パルスP₀′がナン
ドゲート６３の一方の入力端子に加えられると共
にこのナンドゲート６３の他方の入力端子には前
記波形整形回路５９の出力が加えられ、さらにナ
ンドゲート６３の出力が前記前段の16進カウンタ
５０Ａのアツプカウント入力端子に加えられる。
また前記水平基準入力パルスP₀′は、前記補助カ
ウンタ５１を構成する前段の16進カウンタ５１Ａ
のアツプカウント入力端子へ直接加えられるよう
になつている。さらに前記水平基準入力パルス
P₀′は、同期用のＤ型フリツプフロツプ６４のク
ロツク入力端子に加えられる。このフリツプフロ
ツプ６４は、そのデータ入力端子に前記波形整形
回路５９の出力が加えられるものである。

前記主カウンタ５０の後段の16進カウンタ５０
Ｂの各桁の計数値出力端Q_A〜Q_Dは、前記カウン
タ出力比較器５３を構成するコンパレータ６５の
各桁の比較入力端A₀〜A₃にそれぞれ接続されて
いる。そしてこのコンパレータ６５の各桁の基準
入力端B₀〜B₃の内、2⁰桁の入力端B₀、2¹桁の入
力端B₁および2²桁の入力端B₂に正電圧電源＋Ｖ
が接続されるとともに2³桁の入力端B₃が接地さ
れており、これによりコンパレータ６５へ
“0111”なる基準値を与える基準値出力回路５４
が構成されている。ここでコンパレータ６５は、
比較入力端A₀〜A₃に与えられる数値と基準入力
端B₀〜B₃に与えられる基準値とが一致した時に
一致出力端子６５ａからハイレベルの信号を出力
し、不一致状態ではロウレベルを維持するように
構成されている。そしてこのコンパレータ６５の
一致出力端子６５ａは、インバータ６６の入力端
に接続されている。

前記インバータ６６の出力端子と前記フリツプ
フロツプ６４の非反転出力端子は並列入力として
ノアゲート６７に接続され、このノアゲート６７
の出力端子は、４ビツト16進カウンタで構成され
たエラーカウンタ５５のクリヤ端子に接続される
と共に、インバータ６９を介して前記エラー判別
回路５２を構成するラツチ用のＤ型フリツプフロ
ツプ７０のクリヤ端子に接続されている。また前
記ナンドゲート６６の出力端子と前記フリツプフ
ロツプ６４の反転出力端子は並列入力としてナー
ドゲート７１に接続され、このナンドゲート７１
の出力端子は前記エラーカウンタ５５を構成する
16進カウンタ６８のアツプカウント入力端子に接
続されている。そして主カウンタ５０の後段の16
進カウンタ５０Ｂと補助カウンタ５１の後段の16
進カウンタ５１Ｂとエラーカウンタ５５の各キヤ
リイアウト端子はアンドゲート７２に並列入力と
して接続され、このアンドゲート７２の出力端子
が前記エラー判別回路５２を構成するフリツプフ
ロツプ７０のプリセツト端子に接続されている。
このフリツプフロツプ７０は、データ入力端子お
よびクロツク入力端子を正電圧電源に接続したも
のであつて、その非反転出力端子から判別出力が
得られるようになつている。なお前記エラーカウ
ンタ５５のロード端子には、前述の垂直同期判別
回路２３Ａにおける検出回路３１（第５図参照）
の出力端子３１ａがインバータ７３を介して接続
されている。

次に第８図の水平同期判別回路２３Ｂの動作に
ついて第９図のタイムチヤートを参照して説明す
る。

まず正常な複合同期信号が加えられている場合
について説明すると、信号分離回路１２から加え
られた複合同期信号Ａ（第９図Ａ参照）は、波形
整形回路５９で整形されて、微細なノズルが除去
される。この複合同期信号Ａの時間軸を拡大した
波形を第９図Ｂに示す。なお第９図Ｃ以降の時間
軸は第９図Ｂに準ずる。整形された前記複合同期
信号Ａは、ナンドゲート６３の一方の入力端子に
加わる。ナンドゲート６３の他方の入力端子に
は、記録側同期用発振器１１からの例えば
20475MHzのパルスP₀′（第９図Ｃ参照）が加わつ
ている。このナンドゲート６３の出力は、前記複
合同期信力号Ａが“Ｌ”の間すなわち水平同期パ
ルスHpが加わつている間は“Ｈ”にロツクされ
るから、主カウンタ５０の初段16進カウンタ５０
Ａのアツプカウント入力端子には、複合同期信号
Ａが“Ｈ”の期間のみに前記基準入力パルス
P₀′を反転したパルスを有する信号Ｒ（第９図Ｄ参
照）が加わる。一方、複合同期信号Ａは微分回路
６０、インバータ６１，６２を経て主カウンタ５
０の各16進カウンタ５０Ａ，５０Ｂのクリヤ端子
に加わる。このクリヤ入力端に加わるクリヤ信号
Ｓは、第９図Ｅに示すように前記複合同期信号Ａ
における立ち上がりに対応した“Ｈ”のパルス
Spを有するものである。なおこのパルスSpは、
複合同期信号Ａの立ち上がりのタイミングt₆より
も若干遅れたタイミングt₇で発生する。このパル
スSpにより各16進カウンタ５０Ａ，５０Ｂがク
リヤされ、零からの計数を開始する。そして主カ
ウンタ５０の全体の計数値が112となれば、すな
わち後段の16進カウンタ５０Ｂの２進計数値出力
が“0111”となればコンパレータ６５の一致出力
端子６５ａの出力が“Ｌ”から“Ｈ”となり、イ
ンバータ６６の出力Ｔが第９図Ｆに示すように
“Ｈ”から“Ｌ”に変化する。この状態は後段の
16進カウンタ５０Ｂの２進計数値が“0111”であ
る間、すなわち主カウンタ５０の全体の計数値が
127となるまでの間継続する。

一方、フリツプフロツプ６４においては、その
データ入力端子に複合同期信号Ａが入力されると
ともにクロツク入力端子に20475MHzの基準入力
パルスP₀′が加わつているから、その非反転出力
Ｕは第９図Ｃに示すように前記基準入力パルス
P₀′に同期されて複合同期信号Ａの立ち下がりか
ら若干遅れたタイミングで立ち下がりかつ複合同
期信号Ａの立ち上がりから若干遅れたタイミング
で立ち上がる。またフリツプフロツプ６４の反転
出力Ｖは第９図Ｈに示すような信号となる。しか
るに正常な周期の水平同期信号が加えられている
場合には、前述のようにある水平同期パルスHp
から若干遅れたタイミングt₆で主カウンタ５０が
零から計数し、その計数値が112〜127となつてい
る間に次の水平同期パルスHp′が到来する。した
がつてこの場合には、インバータ６６の出力Ｔが
“Ｌ”となつている間にフリツプフロツプ６４の
反転出力Ｔが“Ｈ”となるから、ナンドゲート７
１の出力は“Ｈ”のまま変化せず、したがつてエ
ラーカウンタ５５はカウントしない。また、同様
にインバータ６６の出力Ｔが“Ｌ”となつている
間にフリツプフロツプ６４の非反転出力Ｕが
“Ｈ”となることによつて、ノアゲート６７の出
力Ｗ（第９図Ｉ参照）が“Ｌ”から“Ｈ”へ変化
し、これによりエラーカウンタ５５がクリヤされ
る。すなわちそれまでの間にある値までエラーカ
ウンタ５５が計数していても、その計数値が零に
戻る。そしてまたノアゲート６７の出力Ｗが
“Ｌ”から“Ｈ”へ変化することによりフリツプ
フロツプ７０のクリヤ端子が“Ｈ”から“Ｌ”に
変化し、これによつてフリツプフロツプ７０がク
リヤされて、そして非反転出力すなわち水平判別
出力Ｘ（第９図Ｊ参照）が強制的に“Ｌ”になる。
この“Ｌ”の出力が水平同期が正常であることを
表わす信号である。

なおここで正常な複合同期信号における63.5μs
の1H区間には20475MHzのパルスが130個程度到
来するが、1Hの区間の前後の水平同期パルスHp
は主カウンタ５０がカウントせず、この水平同期
パルス期間Hpは5μs程度であるから、主カウンタ
５０がカウントするのは残りの58μsとなり、した
がつて正常時には約120個程度のパルスをカウン
トすることになる。そしてまた前述の如く主カウ
ンタ５０をクリヤするタイミングt₃′は水平同期
パルスHpの立ち上がりのタイミングt₂′よりも若
干遅れ、また各カウンタ５０Ａ，５０Ｂやコンパ
レータ６５等には遅れ時間が存在するから、前述
のように112〜127個のパルスが加えられる期間を
正常な間隔とみなして差し支えない。そしてまた
この具体例においては、VTR１０におけるテー
プ速度の若干のばらつき等を考慮して、正常な間
隔とみなすべき期間にある程度の幅を持たせてい
るのである。

一方、複合同期信号Ａにおける各水平同期パル
スHpの間隔が短かい場合には、最初の水平同期
パルスHpの立ち上がりに伴つて各16進カウンタ
５０Ａ，５０Ｂがクリヤされてからその計数値が
112となる以前に次の水平同期パルスHp′が到来
する。したがつてインバータ６６の出力Ｔが
“Ｈ”である間にフリツプフロツプ６４の非反転
出力Ｕが“Ｌ”となるから、ノアゲート６７の出
力“Ｌ”のまま変化せず、したがつてエラーカウ
ンタ５５がクリヤされず、かつフリツプフロツプ
７０もクリヤされない。すなわちフリツプフロツ
プ７０はそれ以前の状態を保つ。そしてまたフリ
ツプフロツプ６４の反転出力はインバータ６６の
出力Ｔが“Ｈ”である間に一旦“Ｌ”から“Ｈ”
となりしかる後“Ｌ”に戻る。したがつてナンド
ゲート７１の出力も“Ｈ”→“Ｌ”→“Ｈ”と変
化するから、“Ｌ”→“Ｈ”の変化をエラーカウ
ンタ５５が計数し、その計数値が零から″1″へ変
化する。このような状態が16回連続して繰返され
れば、エラーカウンタ５５の計数値が16となつて
そのキヤリイアウト出力が“Ｈ”から“Ｌ”に変
化する。この変化はアンドゲート７２を介してフ
リツプフロツプ７０のプリセツト端子に加わり、
このフリツプフロツプ７０をプリセツトさせてそ
の非反転出力すなわち水平判別出力Ｘを強制的に
“Ｈ”に変化させる。このような“Ｈ”の出力が
水平エラー信号である。

ここで複合同期信号Ａの各等化パルス期間EQ
１，EQ２および垂直同期パルス期間VDにおけ
る動作について説明すると、これらの期間EQ１，
EQ２，VDにおける“Ｈ”の期間は正常な水平
同期信号HSにおける水平同期パルスHpの相互の
間隔の半分以下である。したがつて仮に水平同期
判別回路２３Ｂにエラーカウンタ５５を設けず、
垂直同期判別回路２３Ａと同様に構成したとすれ
ば、等化パルス期間EQ１，EQ２および垂直同期
パルス期間VDにおいて水平エラー信号が出力さ
れてしまうことになる。しかしながらこの具体例
では正常な水平同期パルスHpの間の間隔よりも
短い“Ｈ”の期間が16個以上連続しなければ水平
エラー信号が出力されないから、前述のような事
態を防止できる。すなわち、第１の等化パルス期
間EQ１におけるパルスの数は５〜６個であるか
らエラーカウンタ５５はオーバーフローしない。
そしてその後の垂直同期パルス期間VDにおいて
検出回路３１（第５図参照）からインバータ７３
を介し“Ｈ”の信号がエラーカウンタ５５のロー
ド端子に加わる。ここでエラーカウンタ５５はそ
のプリセツトデータ端子P_A〜P_Dがすべて接地さ
れているから、垂直同期パルス期間VDにおいて
はエラーカウンタ５５の計数内容が零にロードさ
れる。この後第２の等化パルス期間EQ２におい
て５〜６個の短いパルスが加わり、これによりエ
ラーカウンタ５５の計数値は５〜６となり、さら
にそれに引続く正常な間隔の水平同期信号HSに
よつてエラーカウンタ５５がクリヤされる。結局
第１等化パルス期間EQ１から第２等化パルス期
間EQ２の間ではエラーカウンタ５５はオーバー
フローせず、しかもその直後計数内容がクリヤさ
れるから、エラー信号は発生しない。

また、複合同期信号Ａにおける各水平同期パル
スHpの間隔が正常な間隔よりも若干長い場合に
は、最初の水平同期パルスHpの立ち上がりに伴
つて各16進カウンタ５０Ａ，５０Ｂがクリヤされ
てからその計数値が127を越えた後、次の水平同
期パルスHp′が到来する。したがつて前述のよう
にパルス間隔が短かい場合と同様にエラーカウン
タ５５が１回計数する。そしてこのような状態が
16回以上連続して繰返せば、エラー信号が出力さ
れる。

さらに、主カウンタ５０の計数値が256となつ
ても次の水平同期パルスHp′が到来しない場合に
は、後段の16進カウンタ５０Ｂがオーバーフロー
してそのキヤリイアウトが“Ｈ”から“Ｌ”に変
化する。この出力はアンドゲート７２を経てフリ
ツプフロツプ７０のプリセツト端子に加わり、そ
の非反転出力すなわち水平判別出力を強制的に
“Ｈ”に変化させ、水平エラー信号を出力させる。
もちろん複合同期信号Ａが“Ｈ”の一定レベルを
維持したままの場合も同様である。

一方、補助カウンタ５１の初段16進カウンタ５
１Ａのアツプカウント入力端子には、20475MHz
に前記基準入力パルスP₀′が加わつており、また
補助カウンタ５１の各16進カウンタ５１Ａ，５１
Ｂのクリヤ端子には、波形整形回路５９で整形さ
れた複合同期信号Ａが加わつている。これら16進
カウンタ５１Ａ，５１Ｂはクリヤ端子が“Ｈ”の
状態でクリヤされるから、前記複合同期信号Ａが
“Ｌ”の期間のみ基準入力パルスP₀′を計数するこ
とになる。ここで正常な複合同期信号Ａにおける
各水平同期パルスHpの期間と、各等化パルス期
間EQ１，EQ２および垂直同期パルス期間VDの
“Ｌ”の期間においては補助カウンタ５１の計数
値が256に至らず、したがつて補助カウンタ５１
のキヤリイアウト端子は“Ｈ”を維持し、フリツ
プフロツプ７０をプリセツトさせない。一方、水
平同期パルスHpの“Ｌ”の期間が著しく長い場
合や、複合同期信号として信号分離回路１２から
加えられた信号のレベルが“Ｌ”を維持したまま
の場合には、補助カウンタ５１に加わるパルスが
256以上となつて補助カウンタ５１がオーバーフ
ローし、キヤリイアウトが“Ｈ”から“Ｌ”へ変
化し、この変化がアンドゲート７２を経てフリツ
プフロツプ７０のプリセツト入力端に加わり、フ
リツプフロツプ７０の非反転出力を強制的に
“Ｈ”に変化させる。すなわち水平エラー信号を
出力させる。

以上の説明において、この発明で使用される垂
直同期判別回路２３Ａおよび水平同期判別回路２
３Ｂは前述の各具体例に限定されるものではな
い。また、垂直同期判別回路２３Ａと水平同期判
別回路２３Ｂとの内、いずれか一方が同期異常を
検出した時にモニター切換動作を起させるように
しても良く、あるいはまた垂直、水平同期判別回
路２３Ａ，２３Ｂの両者が同期異常を検出した時
にのみモニター切換動作を生じさせるようにして
もよい。

なお、以上の実施例は、VTRを用いたものに
ついて説明したが、何らこれに限定されるもので
はない。

以上の説明で明らかなようにこの発明のPCM
方式記録再生装置は、再生された同期信号が異常
となつたとき、記録系の出力であるデータ信号お
よび同期信号を再生系の入力へ直接的に供給する
ようにしたので、異常な再生信号が出力されるこ
とを未然に防止できるうえ、同時にモニタ切換制
御を使い易くすることができ、（すなわち、操作
者がモニター状態に切換たいときには、単に装置
を停止状態とするだけで自動的に切換えることが
でき、）その効果は大きい。

【図面の簡単な説明】

第１図は従来の一般的なPCM方式記録再生装
置を示すブロツク図、第２図はこの発明のPCM
方式記録再生装置の一例を示すブロツク図、第３
図はこの発明に使用される擬似映像化信号の一例
を示す波形図、第４図はこの発明の装置に使用さ
れる垂直同期判別回路の一例を原理的に示すブロ
ツク図、第５図は第４図の垂直同期判別回路の具
体例を示す結線図、第６図は第５図の回路の各部
の動作を説明するためのタイムチヤート、第７図
はこの発明の装置に使用される水平同期判別回路
の一例を原理的に示すブロツク図、第８図は第７
図に示される水平同期判別回路の具体例を示す結
線図、第９図は第８図の回路の各部の動作を説明
するためのタイムチヤートである。１０…VTR、１２…信号分離回路、２３Ａ…
垂直同期判別回路、２３Ｂ…水平同期判別回路、
２５，２６…切換回路。

Claims

【特許請求の範囲】

１パルスコード変調により得られたデータ信号
に同期信号を加えてなる信号を磁気テープに記録
し、また前記磁気テープから再生された信号を前
記データ信号と同期信号とに分離し、さらに前記
データ信号をデジタル／アナログ変換して出力す
るようにしたPCM方式記録再生装置において、
再生系の前記同期信号の信号経路にこの同期信号
の得られる周期が通常許容される範囲から外れた
状態を同期異常として検出する同期判別回路を接
続するとともに、記録系と再生系との間に当該記
録系の出力を当該再生系の入力に直接的に接続可
能な切換回路を介挿してなり、前記同期判別回路
が同期正常を検出している時には前記切換回路を
非接続状態とし、同期異常を検出している時には
前記切換回路を接続状態となるように制御するこ
とを特徴とするPCM記録再生装置。