JPS6243266B2 - - Google Patents

Info

Publication number
JPS6243266B2
JPS6243266B2 JP53071081A JP7108178A JPS6243266B2 JP S6243266 B2 JPS6243266 B2 JP S6243266B2 JP 53071081 A JP53071081 A JP 53071081A JP 7108178 A JP7108178 A JP 7108178A JP S6243266 B2 JPS6243266 B2 JP S6243266B2
Authority
JP
Japan
Prior art keywords
signal
composite
vertical synchronization
output
synchronization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53071081A
Other languages
English (en)
Other versions
JPS54162526A (en
Inventor
Shinji Aoshima
Michiaki Kumaoka
Nobuo Fukumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Gakki Co Ltd
Original Assignee
Nippon Gakki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Gakki Co Ltd filed Critical Nippon Gakki Co Ltd
Priority to JP7108178A priority Critical patent/JPS54162526A/ja
Publication of JPS54162526A publication Critical patent/JPS54162526A/ja
Publication of JPS6243266B2 publication Critical patent/JPS6243266B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明は音声信号をパルスコード変調(以下
PCMと略称する)してビデオテープレコーダ
(以下“VTR”と略称する)方式で記録再生する
PCM方式記録再生装置に関するものであり、詳
しくは再生された擬似映像化信号から分離された
複合同期信号の垂直同期を検出する方式に関する
ものである。
最近に至り、音声信号をPCMによりデジタル
化し、これを磁気テープに記録するPCM方式記
録方式が開発されている。このPCM方式記録方
式は、周囲の影響による雑音を受けにくく、再生
出力の音質がきわめて良好となることなどから注
目されている。このPCM方式記録方式では、記
録媒体に広い周波数帯域を必要とするため、標準
テレビ信号と同様な擬似映像化信号を使用して
VTRに記録する場合が多い。
このようなVTR方式によるPCM方式記録再生
装置の一般的な例を第1図に示す。まず第1図に
おける記録系について説明すると、入力端子1に
加わる音声信号はロウパスフイルタ3を経て不要
な高域成分が除去された後、サンプルホールド回
路4によつて標本化され、アナログ/デジタル変
換器5によつて量子化および符号化されてデジタ
ル信号となる。このデジタル信号は記録側メモリ
6に入力されてデータの並び換えや時間軸圧縮等
がなされ、次いでCRC発生器7においてエラー
チエツク用のCRCビツトが附加された後、並列
−直列変換器8において並列データから直列デー
タに変換される。そして波形変換回路9におい
て、水平同期信号と垂直同期信号とを複合した複
合同期信号が前記直列データに加えられて、標準
テレビ信号方式にしたがつた擬似映像化信号が得
られ、この擬似映像化信号がVTR10によつて
磁気テープに記録される。なお前記波形変換回路
9や並列−直列変換器8、記録側メモリ6等のタ
イミングは、記録側同期用発振器11からのタイ
ミングパルスにより制御される。
次に第1図の装置における再生系について説明
すれば、前記VTR10において磁気テープから
再生された擬似映像化信号は、信号分離回路12
において音声情報のデータ信号およびCRCビツ
ト信号と、複合同期信号とに分離される。分離さ
れた複合同期信号はPLL(フエイズ・ロツクド・
ループ)発振器等からなる再生側同期用発振器1
3に入力され、この発振器13から出力されるタ
イミングパルスを制御する。なお発振器13から
出力されるタイミングパルスは、後述する直列−
並列変換器14や再生側メモリ15、デジタル/
アナログ変換器17等のタイミングを制御するた
めのものである。前記信号分離回路12において
分離されたデータ信号は直列−並列変換器14に
入力されて直列データから並列データに変換され
た後、再生側メモリ15に入力され、一方CRC
ビツト信号はCRC検出器16に入力される。そ
してこのCRC検出器16でエラーが検出されれ
ば、前記再生側メモリ15において平均値補正等
によつてデータに対するエラー補正がなされる。
また再生側メモリ15に入力されたデータ信号は
この再生側メモリ15においてデータ並び換え等
がなされる。再生側メモリ15から出力されたデ
ータ信号(デジタル信号)は、デジタル/アナロ
グ変換器17においてアナログ信号に変換され、
さらにデグリツチヤ18においてグリツチが除去
され、次いでロウパスフイルタ19において不要
な高城成分が除去されて音声入力信号とほぼ同様
の波形のアナログ音声出力となり、再生出力端子
22から出力される。
このようなVTR方式のPCM方式記録再生装置
においては、磁気テープから再生された擬似映像
化信号から分離された複合同期信号をもとにして
再生系の各部の動作タイミングを制御しているか
ら、何らかの故障等によつて本来の正しい複合同
期信号と異なる誤つた信号が信号分離回路から分
離された場合、この誤つた信号によつて再生系の
各部の動作が制御され、この結果本来の音声信号
と異なる復調出力や雑音または歪を含んだ復調出
力が出力されてしまうおそれがある。このような
事態を防止するため、この発明の発明者等は、信
号分離回路から分離された複合同期信号の垂直同
期および水平同期の異常の有無を判別する判別回
路を設け同期異常時に例えば再生信号系路を遮断
し得るようにしたPCM方式記録再生装置の別の
出願によつて提案している。
また一方、PCM方式記録再生装置においては
従来の一般的なテープレコーダにおける変調方式
と異なるPCMを採用しているため、使用者によ
つては音声信号をPCMした後これを復調した場
合にいかなる音声出力が得られるかモニターした
い場合があるが、このような要求を満たすために
は、従来のPCM方式記録再生装置では特にモニ
ター用切替スイツチを設けて、モニター時にこの
スイツチを操作するように構成せざるを得ず、こ
のためモニターのための操作が煩雑となる問題が
あり、また汎用型のVTRを使用する場合には、
モニター切替スイツチを設けるために特別な配線
を施す等、面倒な改造作業を要する問題がある。
しかるに前記提案の如く同期異常の有無を判別す
る判別回路に設けておけば、VTRを停止させる
だけで自動的にモニター状態に切替えるように構
成することが可能となる。すなわち同期異常時に
記録系路の信号を直接再生系路へ加えるべく信号
系路を切替える構成とすれば、VTRを停止させ
て強制的に同期異常の状態を生起させ、これによ
り記録系路の信号を直接再生系路へ加える状態す
なわちモニター状態へ自動的に切替えることが可
能となる。
ところで前述のように複合同期信号の異常の有
無を判別するためには、まず複合同期信号から垂
直同期を検出する必要がある。ここでVTR10
に記録・再生される標準テレビジヨン信号方式の
擬似映像化信号について説明すれば、この信号は
第2図Aに示すように構成されている。すなわち
1垂直走査期間に相当する約1/60secのフイール
ドFは、約63.5μsecの水平区間Hに換算して3H
の第1等化パルス期間EQ1からスタートし、次
に同じく3Hの長さの垂直同期パルス期間VDが続
き、この後同じく3Hもしくは2.5Hの第2等化パ
ルス期間EQ2が続き、この後、ロウレベルの短
かいパルス(水平同期パルス)Hpによつて区分
される63.5μsの周期の水平同期信号HSが繰返
し加えられている。そして各等化パルス期間EQ
1,EQ2はハイレベルをベースとし、1/2Hの周
期の短いロウレベルのパルスが加えられ、垂直同
期期間VDはロウレベルをベースとし、1/2Hの周
期の短かいハイレベルのパルスが加えられてい
る。このようにして、約1/60secの周期の垂直同
期信号と約63.5μsecの水平同期信号とを複合し
た複合同期信号が形成されており、さらにこの複
合同期信号の各水平同期信号HSにデータD
(CRCビツトを含む)が加えられ、これによつて
擬似映像化信号が形成されている。このような擬
似映像化信号からデータDを取除いた複合同期信
号から垂直同期信号を検出する場合、垂直同期パ
ルス期間VDを検出すれば良いから、通常は複合
同期信号を積分すれば良いと考えられる。すなわ
ち複合同期信号を積分してこれを波形整形すれ
ば、第2図Bに示すように垂直同期パルス期間
VDにおいてはロウレベルとなり、それ以外の期
間においてハイレベルとなるような検出信号Sa
が得られる。このような垂直同期検出方式によれ
ば垂直同期パルス期間に相当する期間が検出され
るから、垂直同期異常の有無を判別することが可
能となる。
しかしながら前述のような積分による検出方式
では、検出の正確さに欠ける難点がある。すなわ
ち複合同期信号を積分した場合、垂直同期パルス
期間VDの終了時刻taに対し検出信号Saの立ち上
がり時刻tbが相当程度遅延するが、この遅延時間
は回路内の定数の微少な相違によつて相当に異な
り、しかも複合同期信号のレベルの変動によつて
大きく変動するから、この検出信号を判別する判
別回路において正常な同期信号を同期異常と誤つ
て判別することがあり、また逆に前記検出信号を
判別する判別回路に広い許容範囲を持たせた場合
には、同期異常が存在しても正常同期であると判
別してしまうことがある。また複合同期信号のレ
ベルが極端に変動した場合には、検出信号Saが
複合同期信号の垂直同期パルス期間VDと全く対
応しなくなつて、正常な判別が行なわれなくなる
こともある。
この発明は上述のような事情に鑑みてなされた
もので、垂直同期をより正確に検出することを目
的とするものである。すなわちこの発明は、第3
図に示すように複合同期信号Scにおける垂直同
期パルス期間VDの末期の単位パルスPAの立ち上
がりと次の第2等化パルス期間EQ2における最
初の立ち上がりとの間隔Tが複合同期信号におけ
る他の部分の立ち上がり相互の間隔よりも著しく
短かいこと(通常は6μsec)に着目して垂直同
期信号を検出するようにしたものであり、複合同
期信号における立ち上がりを検出すると共に、こ
の立ち上がりの間隔が所定時間以内である場合に
垂直同期検出信号を出力するようにしたものであ
る。
以下この発明の検出方式につき第3図から第6
図までを参照して詳細に説明する。
第4図はこの発明の検出方式を実施するための
垂直同期検出回路の原理的構成を示すブロツク図
で、入力端子30には、信号分離回路12(第1
図参照)によつて分離された複合同期信号Scが
加えられる。この複合同期信号Scは後述する第
1立ち上がり検出回路31とゲート回路32と垂
直同期検出信号発生回路33とに加えられる。前
記第1立ち上がり検出回路31は複合信号Scに
おける各立ち上がりを検出するためのものであ
り、第1立ち上がり検出回路31の立ち上がり検
出信号Sdはパルス発生器34にトリガとして与
えられる。このパルス発生器34は、前記立ち上
がり検出信号Sdが加えられた時に予め定められ
た幅のゲート制御用パルスを発生するものであ
る。ここでゲート制御用パルスSeの幅は、6μ
secよりも広くかつ複合同期信号Scにおける垂直
同期パルス期間VDの末期以外の期間における各
立ち上がりの間隔よりも充分に狭い間隔、例えば
8μsecに設定される。このゲート制御用パルス
Seは、前記ゲート回路32に制御パルスとして
加えられる。このゲート回路32は、ゲート制御
用パルスSeが加えられている間においてゲート
を開いて、前記複合同期信号Scを通過させ、こ
の複合同期信号Scを第2立ち上がり検出回路3
5へ与えるように構成されている。したがつて複
合同期信号Scにおける各立ち上がり時刻から次
の立ち上がり時刻までの間が8μsec以下であれ
ば、後者の立ち上がりがゲート回路32を経て第
2立ち上がり検出回路35へ加えられることにな
る。この第2立ち上がり検出回路35は、ゲート
回路32を経て加えられた信号の立ち上がりを検
出し、その検出信号すなわち第2立ち上がり検出
信号Sfによつて前記垂直同期検出信号発生回路3
3をトリガするものである。この垂直同期検出信
号発生回路33は、第2立ち上がり検出信号Sfに
よつてトリガされて垂直同期検出信号Sgを発生
するものである。ここで垂直同期検出信号の幅は
前記複合同期信号Scによつて調整される。すな
わち前記第2立ち上がり検出信号によつてトリガ
された後、予め定められた回数だけ複合同期信号
Scの立ち上がりが加わつた時に垂直同期検出信
号の発生が停止されるようになつている。
上述の垂直同期検出回路においては、複合同期
信号Scの各立ち上がりによつてパルス発生器3
4から所定の幅例えば8μsecのパルスSeが発生
し、この間ゲート回路32を開放させる。ここで
垂直同期パルス期間VDの末期の単位パルスPA
(第3図参照)によつてゲート回路32が開放さ
れれば、このゲート回路32が開放されている間
に次の立ち上がりが到来するから、この立ち上が
りが第2立ち上がり検出回路35に加わり、その
第2立ち上がり検出信号Sfによつて垂直同期検出
信号発生回路33から垂直同期検出信号Sgが発
生される。そしてこの垂直同期検出信号Sgは、
複合同期信号Scの立ち上がりが所定の回数だけ
垂直同期検出発生回路33に入力される間、継続
する。一方、垂直同期パルス期間VDの末期以外
の時期においては、複合同期信号Scの立ち上が
りと立ち上がりとの間隔が8μsecよりも広く、
したがつてゲート回路32が開放されている間に
2番目の立ち上がりが到来しないから、第2立ち
上がり検出回路35は第2立ち上がり検出信号Sf
を発生せず、このため垂直同期検出信号発生回路
33から垂直同期検出信号Sgが発生しない。
このように第4図の例によれば、複合同期信号
Scの垂直同期パルス期間VDの終了期から所定時
間だけ持続する垂直同期検出信号が得られる。こ
の垂直同期検出信号は、複合同期信号の垂直同期
パルス期間の末期における立ち上がり間隔が著し
く狭い部分を検出して発生するものであるから、
垂直同期パルス期間の末期にきわめて正確に対応
したものである。
第5図はこの発明の検出方式を実施するための
垂直同期検出回路の具体例を示す図である。第5
図において、入力端子30に加わる複合同期信号
Scの立ち上がりを検出する第1立ち上がり検出
回路31は、微分回路で構成されている。この微
分回路31の出力側は、前記パルス発生器34を
構成する16進カウンタ37のクリヤ端子37aに
接続されている。この16進カウンタ37は、例え
ばPCM方式記録再生装置における再生側同期用
発振器13(第1図参照)から与えられる
2.0475MHzのパルスを計数してこれを16分周す
るものであり、したがつてそのキヤリイアウト端
子37bには、前記微分回路31の出力によつて
クリヤされるたびごとに8μsecのパルスが発生
することになる。このカウンタ37のキヤリイア
ウト端子37bはD型フリツプフロツプ38のク
リヤ端子38aに接続されている。このフリツプ
フロツプ38は、第4図のゲート回路32および
第2立ち上がり検出回路35の機能を兼ね備えた
ものであり、そのクロツク入力端子38bには前
記複合同期信号Scが入力端子30を経て加わる
ようになつており、またデータ入力端子38cに
は正電圧電源+Vが接続されている。
一方第4図における垂直同期検出信号発生回路
33は、前記入力端子30からの複合同期信号が
クロツク入力端子39aに加わるD型フリツプフ
ロツプ39と、同じく入力端子30からの複合同
期信号がダウンカウント入力端40aに加わる16
進ダウンカウンタ40と、これらの間に介在する
ナンドゲート41,42とから構成されている。
すなわち前記D型フリツプフロツプ39の非反転
出力端39bが前記ダウンカウンタ40のロード
端子40bおよびナンドゲート41の一方の入力
端子に接続され、またダウンカウンタ40のボロ
ウアウト端子40cがナンドゲート41の他方の
入力端子に接続され、さらにこのナンドゲート4
1の出力端子と前述のD型フリツプフロツプ38
の反転出力端子38dとが並列入力としてナンド
ゲート42の2入力端子に接続され、このナンド
ゲート42の出力端子がD型フリツプフロツプ3
9のデータ入力端子39cに接続されている。そ
してこのフリツプフロツプ39の反転出力端子3
9dが垂直同期信号出力端子43に接続されてい
る。なな前記ダウンカウンタ40の各桁のプリセ
ツトデータ入力端子PA,PB,PC,PDの内、20
桁、21桁、23桁の端子PA,PB,PDは接地さ
れ、22桁の端子PCには正電圧電源+Vが接続さ
れている。したがつてダウンカウンタ40のプリ
セツトデータは“0100”となつている。
次に第5図の具体例の動作につき第6図のタイ
ムチヤートを参照して説明する。
入力端子30に加わる複合同期信号Sc(第6
図A参照)は微分回路31で微分されて微分信号
50(第6図B参照)となり、この微分信号50
がカウンタ37のクリヤ端子37aに加わる。こ
のカウンタ37はクリヤ端子37aにハイレベル
(以下“H”と記す)の信号が加わつた時にクリ
ヤされて、アツプカウント入力端37cに加わる
2.0475MHzのパルスを零から計数すると共にそ
のキヤリイアウト端子37bの出力レベル51
(第6図C参照)が“H”となり、計数値が16に
至ればキヤリイアウト端子37bの出力51がロ
ウレベル(以下“L”と記す)となる。したがつ
て前記出力51は、複合同期信号Scが立ち上が
つてから2.0475MHzのパルスを16個計数するま
での間すなわち8μsecの間“H”を維持し、8
μsecを越えれば“L”となり、さらに次の複合
同期信号Scの立ち上がりが到来すれば再び同様
の過程を繰返す。
ここで垂直同期パルス期間VDの末期において
は、前述したように垂直同期パルス期間VDの最
後の単位パルスPAの立ち上がり(時刻t1)と第2
等化パルス期間EQ2の最初の立ち上がり(時刻
t2)との間隔が6μsec程度となる。この場合の動
作について以下説明すると、前述の如く立ち上が
り(時刻t1)においてカウンタ37のキヤリイア
ウト出力51が“H”となることによりフリツプ
フロツプ38のクリヤが解除され、同時にフリツ
プフロツプ38のクロツク入力端38bに加わる
複合同期信号Scの立ち上がり(時刻t1)によつて
このフリツプフロツプ38の反転出力52(第6
図D参照)が“L”となる。これによりナンドゲ
ート42の出力53、すなわちフリツプフロツプ
39のデータ入力53(第6図E参照)が“H”
に強制される。そしてフリツプフロツプ39のク
ロツク入力端子39aに加わる複合同期信号Sc
の次の立ち上がり(時刻t2)によつてデータが読
込まれて、フリツプフロツプ39の非反転出力5
4(第6図F参照)が“H”となると共に反転出
力55すなわち垂直同期検出出力55(第6図G
参照)が“L”となる。このような“L”の出力
が前述の垂直同期検出信号Sgに相当する。
上述のようにフリツプフロツプ39の非反転出
力54が“H”となることによつてダウンカウン
タ40のロードが解除される。これ以前の段階で
はフリツプフロツプ39の非反転出力、すなわち
ダウンカウンタ40のロード入力54が“L”と
なつていて、ダウンカウンタ40の内容がプリセ
ツト値“0100”にロードされているから、前述の
ように立ち上がり(時刻t2)によつてロードが解
除されることにより“0100”すなわち10進値の
“4”からダウンカウントを開始することにな
る。ここでダウンカウンタ40のカウントダウン
入力端子40aには複合同期信号Scが加わつて
いるから、このダウンカウンタ40は複合同期信
号Scの各立ち上がりでカウントすることにな
る。したがつてダウンカウンタ40の計数内容
は、“4”から順次各立ち上がり時刻t3,t4,t5
降下し、立ち下がり時刻t6において“1”から
“0”となる。ダウンカウンタ40のボロウアウ
ト端子40cの出力すなわちボロウアウト56
(第6図I参照)は、前述のようにロードされて
いる状態からロードが解除されてその計数内容が
“0”となる直前まで“H”を維持し、複合同期
信号Scの立ち下がり(時刻t6)によつて計数内容
が“0”となつた瞬間に“L”となり、これによ
りナンドゲート41の出力57(第6図J参照)
が“H”となる。したがつて複合同期信号Scの
立ち下がり(時刻t6)から約8μsec経過してフリ
ツプフロツプ38の反転出力が“H”となつた時
(時刻t6′)、ナンドゲート42の出力、すなわち
フリツプフロツプ39のデータ入力53が“L”
となる。そして複合同期信号Scの次の立ち上が
り(時刻t7)によつてフリツプフロツプ39のデ
ータ入力“L”が読み込まれ、その非反転出力5
4が“L”となると共に反転出力すなわち垂直同
期検出出力55が“H”となる。また、前述のよ
うにフリツプフロツプ39の非反転出力54が
“L”となることによつてダウンカウンタ40が
再び“0100”の値にロードされるとともにそのボ
ロウアウト56が“H”となる。なお前述のよう
に複合同期信号Scの立ち上がり(時刻t2)によつ
てフリツプフロツプ39の非反転出力54が
“H”となつてから立ち上がり(時刻t6)までの間
はダウンカウンタ40のボロウアウト56が
“H”を維持するから、ナンドゲート41の出力
57は“L”に維持され、したがつてナンドゲー
ト42の出力すなわちフリツプフロツプ39のデ
ータ入力52はフリツプフロツプ38の反転出力
52のレベルの如何にかかわらず“H”を維持す
る。このため立ち上がり時刻t2,t6の間の複合同
期信号Scの立ち上がりによつてはフリツプフロ
ツプ39の状態は変化せず、この間においてはフ
リツプフロツプ39の反転出力すなわち垂直同期
検出出力55は“L”を維持する。すなわち垂直
同期検出信号Sgが継続する。
このようにして、垂直同期検出出力55は、複
合同期信号Scの立ち上がり(時刻t1)の後の8μ
sec内の次の立ち上がり(時刻t2)により“L”と
なり、その後の5番目の立ち上がり(時刻t6)に
よつて“H”に戻る。ここで複合同期信号Scに
おける立ち上がり(時刻t6)は第2等化パルス期
間EQ2の最後のパルスの立ち上がり時刻もしく
はその後の最初の水平同期信号HSの最初の立ち
上がり時刻に相当する。したがつて垂直同期検出
信号Sgは、垂直同期パルス期間VDの終了後、第
2等化パルス期間EQ2において発生することに
なる。
次に複合同期信号Scの各立ち上がりの間隔が
8μsecを越える場合について、前述の第5図に
おける立ち上がり時刻t7以降を例にとつて説明す
ると、複合同期信号Scの立ち上がり(時刻t7)に
よつてカウンタ37のキヤリイアウトすなわちフ
リツプフロツプ38のクリヤ入力51が“H”と
なり、これによりフリツプフロツプ38のクリヤ
が解除されると同時に前記立ち上がり(時刻t7
のクロツク入力によりフリツプフロツプ38の反
転出力52が“L”となり、ナンドゲート42の
出力すなわちフリツプフロツプ39のデータ入力
53が“H”となるのは前述と同様である。そし
て立ち上がり時刻t7から8μsec経過すればカウ
ンタ37のキヤリイアウト51が“L”となつて
フリツプフロツプ38がクリヤされ、その反転出
力52が“H”に強制される。この時、ナンドゲ
ート41の出力57は“H”のままであるからナ
ンドゲート42の出力すなわちフリツプフロツプ
39のデータ入力53は“L”となる。この状態
で次の立ち上がり(時刻t8)がフリツプフロツプ
39のクロツク入力端子39aに加わるから、立
ち上がり(時刻t8)によつてはフリツプフロツプ
39の状態は変化せず、その反転出力すなわち垂
直同期検出出力55は“H”を維持する。したが
つて垂直同期パルス期間VDの末期に続く期間以
外には垂直同期検出出力は“L”とはならない。
すなわち垂直同期検出信号は発生しない。
以上の説明で明らかなようにこの発明の検出方
式は、複合同期信号における垂直同期パルス期間
VDの末期において立ち上がりの間隔が著しく狭
い部分が存在することに着目し、これを検出して
検出信号を発生するものである。このような立ち
上がり間隔の狭い部分は、複合同期信号のレベル
の如何にかかわらず検出され、しかも複合同期信
号のレベルが変動しても検出のタイミングが変動
することはない。したがつてこの発明の検出方式
によれば垂直同期をきわめて正確に検出すること
ができ、例えばこの検出信号から同期異常の有無
を判別する場合においても誤つた判別がなされる
おそれがなく、かつ判別許容範囲を広くする必要
がない時、各種の効果が得られる。
なおこの発明の検出方式で得られた検出信号の
用途は、前述のような同期異常の有無の判別に限
らないことはもちろんである。
【図面の簡単な説明】
第1図はPCM方式記録再生装置の一般的な例
を示すブロツク図、第2図はPCM方式記録再生
装置で使用する擬似映像化信号および従来の垂直
同期検出信号を示す波形図、第3図は前記擬似映
像化信号に含まれる複合同期信号の拡大波形図、
第4図はこの発明の検出方式を実施するための検
出回路の原理的構成を示すブロツク図、第5図は
この発明の検出方式を実施するための検出回路の
具体例を示す結線図、第6図は第5図の回路の各
部の動作を説明するための波形図である。 Sc……複合同期信号、VD……垂直同期パルス
期間、Sg……垂直同期検出信号。

Claims (1)

    【特許請求の範囲】
  1. 1 パルスコード変調してなるデータ信号に水平
    同期信号および垂直同期信号からなる複合同期信
    号を加えて擬似映像化信号を作成し、この擬似映
    像化信号をビデオテープレコーダにより磁気テー
    プに記録し、さらに磁気テープに記録された擬似
    映像化信号を再生し、信号分離回路において前記
    データ信号と複合同期信号とを分離して複合同期
    信号により再生系の同期を制御しつつデータ信号
    を復調するようにしたVTR方式のPCM方式記録
    再生装置において、前記信号分離回路から分離さ
    れた複合同期信号の立ち上がりを検出すると共
    に、複合信号の立ち上がりの間隔が所定時間以内
    である場合に垂直同期検出信号を出力させるよう
    にした垂直同期検出方式。
JP7108178A 1978-06-13 1978-06-13 Vertical synchronizing detection system in pcm system recorder-reproducer Granted JPS54162526A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7108178A JPS54162526A (en) 1978-06-13 1978-06-13 Vertical synchronizing detection system in pcm system recorder-reproducer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7108178A JPS54162526A (en) 1978-06-13 1978-06-13 Vertical synchronizing detection system in pcm system recorder-reproducer

Publications (2)

Publication Number Publication Date
JPS54162526A JPS54162526A (en) 1979-12-24
JPS6243266B2 true JPS6243266B2 (ja) 1987-09-12

Family

ID=13450211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7108178A Granted JPS54162526A (en) 1978-06-13 1978-06-13 Vertical synchronizing detection system in pcm system recorder-reproducer

Country Status (1)

Country Link
JP (1) JPS54162526A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61191169A (ja) * 1985-02-14 1986-08-25 Sony Tektronix Corp 垂直同期信号分離回路
JPS6481576A (en) * 1987-09-24 1989-03-27 Toshiba Corp Frame detection circuit for television signal

Also Published As

Publication number Publication date
JPS54162526A (en) 1979-12-24

Similar Documents

Publication Publication Date Title
US4397011A (en) Apparatus for reproducing disc record
US4418406A (en) Signal wave control circuit
US4961116A (en) Method of, and apparatus for, facilitating sychronization of recorded audio and video information
EP0176324B1 (en) System synchronizing apparatus
JPH01264385A (ja) 映像信号記録再生装置
JPS6243266B2 (ja)
JPS6330706B2 (ja)
JP2763000B2 (ja) 再生装置
EP0282242B1 (en) A phase synchronizing circuit for a time axis shift correcting circuit
JPH0518485B2 (ja)
JPH01307317A (ja) Pll回路
JPS6339988B2 (ja)
JP3263887B2 (ja) Tbcシステムにおける書込みクロック生成装置
JPH0644217Y2 (ja) バースト抜き取り回路
JP2808676B2 (ja) 時間軸補正装置
JP2542919B2 (ja) クランプ回路
JPS623496B2 (ja)
JPH0634309B2 (ja) クロツク生成回路
JPS61225920A (ja) 同期信号分離回路
JPS6222195B2 (ja)
JPH0656698B2 (ja) 再生装置
JPS6076059A (ja) Pcm再生装置のデ−タ,クロツク分離回路
JPS60216627A (ja) デジタルデ−タ生成装置
JPH0644809B2 (ja) 音声信号の再生位相制御回路
JPH0158576B2 (ja)