JPH0518485B2 - - Google Patents

Description

【発明の詳細な説明】 （発明の利用分野） 本発明はスライスレベル自動設定回路、特に入
力信号振幅に対し最適スライスレベルが依存しな
い信号に対しても自動的に最適スライスレベルを
設定することができるスライスレベル自動設定回
路に関する。

（発明の背景） 従来のこの種の回路は特開昭59−115024号に記
載されているように、入力信号の波高値に対して
最適スライスレベルが依存する事を前提として、
正のピーク値と負のピーク値を検出し、この平均
値をもとにスライスレベルを決定している。

この回路は信号の波高値とスライスレベルに比
例関係が成りたつ信号に対しては有効である。し
かし、この回路は該比例関係が記録再生時に変化
したり、経時的に変化したりする媒体から再生さ
れた信号を処理する場合には効果が期待できない
という問題があつた。

（発明の目的） 本発明の目的は、前記した従来技術の欠点を除
去し、記録時の波長情報が正しく再現できるよう
なスライスレベルを信号の振幅情報に依存するこ
となく自動的に決定するスライスレベル設定回路
を提供することにある。

（発明の概要） 本発明の特徴は、入力信号の片側たとえば立上
り（又は立下り）エツジによつてクロツク再生を
行ない、再生したクロツクのエツジと入力信号の
反対側立下り（又は立上り）エツジの位相ずれを
抑える方向にスライスレベルを制御する事によ
り、時間軸上の情報をもとにスライスレベルを制
御するようにした点にある。

（発明の実施例） 以下に、本発明を実施例によつて説明する。第
１図は本発明の概要を示すブロツク図である。

入力信号１は比較回路２によつて入力１０の電
圧と比較され、２値化信号２ａとして出力され
る。比較回路２の出力信号は立上りエツジ検出回
路３により、信号の立上りエツジを検出される。
クロツク再生回路５は該立上りエツジを取込み、
これに同期したクロツク９を出力する。

一方、比較回路２の出力は、立下りエツジ検出
回路４により立下りエツジが検出され、該立下り
エツジと、再生クロツク出力９との位相比較が比
較回路６で行なわれる。その出力は直流電圧発生
回路（例えば積分回路）７で直流に変換される。
直流電圧発生回路７の出力は比較回路２の比較入
力となる。

ここに、第２図ａは立上りエツジ検出回路３、
同図ｂは立下りエツジ検出回路４の一具体例を示
す。これらの回路はいずれもゲート遅延を利用し
たものであるが、この他高い周波数による同期遅
延を利用する回路も用いることができる。

第３図は、クロツク再生回路５の一例を示す。
この回路は入力信号１５に同期したクロツク信号
９を発生する帰還形回路である。回路の入力信号
１５と電圧制御発振器（以下VCO）１４との位
相は位相比較回路１１で比較され、その位相誤差
は増幅回路１３で増幅される。VCO１４はこの
増幅回路１３の出力信号で制御され、入力信号１
５に同期したデユーテイ50％のクロツク９を発生
する。なお、１２は系の応答特性を決めるループ
フイルタである。

以上の構成を有する本発明によれば、PWM記
録波形を再生する時に、記録時の波長情報が正し
く再現できるようなスライスレベルを得ることが
できる。以下に、本発明を具体的な実施例によつ
て詳細に説明する。

第４図は本発明の一実施例のブロツク図、第５
図はこれを説明するタイムチヤートである。

第５図において、１は光デイスク等の媒体に記
録されたデイジタル信号を再生した信号を示す。
この信号１は本来はデイジタル信号であるが、媒
体からの再生時には図示のようなアナログ信号の
形で出力される。１０ａ，１０ｂおよび１０ｃは
それぞれこの信号１をスライスするスライス信号
を示し、１０ａは直流レベルが高すぎる場合のス
ライスレベル、１０ｂは直流レベルが適正な場合
のスライスレベル、１０ｃは直流レベルが低すぎ
る場合のスライスレベルを示す。また、２ａ，２
ｂおよび２ｃは、それぞれ、前記スライスレベル
１０ａ，１０ｂおよび１０ｃでスライスされた結
果である比較回路２の出力信号を示す。さらに、
９ａ，９ｂおよび９ｃは、それぞれ、前記比較回
路２の出力信号２ａ，２ｂおよび２ｃの立上りエ
ツジを立上り検出回路３で検出し、クロツク再生
回路５で該立上りエツジに同期するように再生し
たクロツク出力を示す。また、１８ａはセツトリ
セツト回路１８の出力、２１ｃおよび２４ｃはそ
れぞれモノマルチ回路２１およびセツトリセツト
回路２４の出力を示す。

なお、前記スライス信号は、制御の初期におい
て、適正レベルから大きくずれないように、予め
基準レベルが与えられているものとする。

次に、第４図の回路の動作を第５図のタイムチ
ヤートを用いて説明する。

比較回路２の一方の入力端子に入力するスライ
ス信号のスライスレベルが１０ａに示すように高
過ぎる場合には、比較回路２の出力は信号２ａの
波形になる。該信号２ａの立上りエツジは立上り
エツジ検出回路３で検出され、クロツク再生回路
５からは該立上りエツジに同期したスライスレベ
ル９ａが出力される。また比較回路２の出力信号
２ａの立下りエツジは立下りエツジ検出回路４で
検出される。

この立下りエツジが検出された時には、第５図
から明らかなように、クロツク９ａはロウレベル
にあり、ゲート１６は開、ゲート１９は閉になつ
ている。このため、該立下りエツジはゲート１６
を通り、セツトリセツト回路１８をセツトする。
このセツトリセツト回路１８は、立上りエツジ検
出回路１７によつて検出された前記クロツク９ａ
の立上りエツジによりリセツトされる。したがつ
て、セツトリセツト回路１８の出力信号は、第５
図の１８ａの波形になる。

一方、比較回路２の一方の入力端子に入力する
スライス信号のスライスレベルが１０ｃに示すよ
うに低過ぎる場合には、比較回路２の出力は信号
２ｃの波形になる。該信号２ｃの立上りエツジは
立上りエツジ検出回路３で検出され、クロツク再
生回路５からは該立上りエツジに同期したクロツ
ク９ｃが出力される。また比較回路２の出力信号
２ｃの立下りエツジは立下りエツジ検出回路４で
検出される。

この立下りエツジが検出された時には、第５図
から明らかなように、クロツク９ｃはハイレベル
にあり、ゲート１６は閉、ゲート１９は開になつ
ている。このため、該立下りエツジはゲート１９
を通り、モノマルチ回路２１をトリガする。この
結果、モノマルチ回路２１からは、第５図の信号
２１ｃが出力される。該信号２１ｃがハイレベル
の間に立下りエツジ検出回路２０で検出されたク
ロツク９ｃの立下りエツジがゲート２２に入力
し、ゲート２２を通つてセツトリセツト回路２４
をセツトする。該モノマルチ回路２１の出力信号
の立下りは、立下りエツジ検出回路２３で検出さ
れ、セツトリセツト回路２４をリセツトする。こ
のため、該セツトリセツト回路２４から、第５図
に示されている信号２４ｃが出力される。

さて、スライスレベルが高すぎる場合には、セ
ツトリセツト回路１８の出力信号は、積分回路７
ａのＮ−MOSトランジスタ２６のゲートに入力
し、コンデンサ２７の充電電荷が放電する。この
ため、コンデンサ２７の充電電圧が低下し、それ
がバツフア増幅回路を通り、スライスレベル１０
を決める電圧として比較回路２へ帰還される。

一方、スライスレベルが低すぎる場合には、セ
ツトリセツト回路２４の出力信号がＰ−MOSト
ランジスタ２５のゲートに入力し、該トランジス
タ２５がオンになる。このため、コンデンサ２７
は充電され、充電電圧は高くなる。したがつて、
比較回路２に帰還されるスライスレベル１０を決
める信号は高くなる方向に補正される。

本実施例によれば、クロツク再生回路５を入力
信号の立上りエツジのみにより制御するようにし
ているので、不適正なスライスレベル１０によつ
てクロツク再生回路５に位相の狂つた情報が入力
する事を防ぐことができる。また、これと同時
に、出力として得られたクロツク９の立上りエツ
ジに対して信号の立下りエツジが、位相誤差を持
たないようにスライスレベルを制御することがで
きる。

第６図は本発明の第２実施例のブロツク図を示
し、第７図にその主要部の信号のタイムチヤート
を示す。

第６図において、２９はクロツク発生回路、３
０，３１はゲート回路，３２はカウンタ，３３は
ラツチ回路，３４はコンパレータ，３５はカウン
タ，３６はラツチ回路，３７は減算回路，３８は
Ｄ／Ａ変換器，３９は誤差信号出力回路，４０は
カウンタ，４１はデコーダ，４２は基準レベル発
生回路を示し、他の符号は第４図と同一物又は同
等物を示す。

また、第７図ａはスライスレベル１０が高い場
合の信号波形を示し、２ａは比較回路２の出力、
９ａはクロツク再生回路５のクロツク出力，３２
ａはカウンタ３２の出力，３５ａはカウンタ３５
の出力，３７ａは減算回路３７の出力，および４
０ａはカウンタ４０の出力を示す。また、第７図
ｂはスライスレベルが低い場合の信号波形を示
し、２ｃ，９ｃ，３２ｃ，３５ｃ，３７ｃおよび
４０ｃは、それぞれ、前記第７図ａの出力２ａ，
９ａ，３２ａ，３５ａ，３７ａおよび４０ａと対
応するものである。

さて、第６図において、スライスレベルが高過
ぎる場合には、比較回路２からは第７図ａに示さ
れているように、クロツク９ａの周期の整数倍よ
り若干短い信号２ａが出力される。ゲート回路３
１はクロツク９ａがロウレベルの間、開となり、
クロツク発生回路２９から供給されるクロツクは
カウンタ３５へ送られる。このカウンタ３５はク
ロツク９ａの立下りでリセツトされるので、クロ
ツク９ａの立下りから立上りまでのクロツク数、
つまり基準となる時間を得る働きをしている。

一方、ゲート回路３０は比較回路２の出力２ａ
がハイレベルの間、開になつている。カウンタ３
２はカウンタ３５と同様に、クロツク９ａの立下
りでリセツトされるので、カウンタ３２の出力３
２ａは第７図ａに点線で示すような変化をする。
また、カウンタ４０は同様にクロツク９ａの立下
りでリセツトされるカウンタであり、その出力は
デコーダ４１でデコードされる。デコーダ４１は
クロツク９ａの立下りのタイミングより少し前の
タイミングで４１ａとして示されているような信
号を出力する。

コンパレータ３４はデコーダ４１から信号４１
ａが入力すると、カウンタ３２の出力が、予めプ
リセツトされているクロツク発生回路２９から出
力されたクロツク９ａ一周期分のクロツク数を中
心とする所定の幅内に入つているか否かを判断
し、該幅内に入つていない場合に、ラツチ信号を
ラツチ回路３３および３６へ出力する。第７図ａ
を参照すると、信号４１a′がデコーダ４１から出
力されるタイミングでラツチ信号がラツチ回路３
３，３６へ送られる。この時ラツチ回路３６にラ
ツチされるデータはn₀であり、ラツチ回路３３に
ラツチされるデータはn₁（n₀＞n₁）である。

ラツチ回路３６および３３にラツチされたデー
タn₀およびn₁は減算回路３７へ入力される。減算
回路３７はラツチ回路３３の出力データn₁からラ
ツチ回路３６の出力データn₀を減算する演算を行
ない、その差分はＤ／Ａ変換器３８へ送られ、ア
ナログ信号に変換される。一方、前記差分の＋，
−の符号は、それぞれハイレベル，ロウレベルの
信号として誤差信号出力回路３９へ送られる。

該誤差信号出力回路３９は、例えば第８図に示
される回路によつて構成することができる。減算
回路３７から出力される符号信号はトランジスタ
３９ａのベースに印加される。前記データn₁がn₀
より小さいときすなわち減算回路３７の符号が負
の時には、トランジスタ３９のベースにはハイレ
ベルの信号が印加され、オペアンプ３９ｂの非反
転入力端子はアースに落ちる。このため、誤差信
号出力回路３９の出力は、Ｄ／Ａ変換器３８の出
力に応じた負の信号になる。

誤差信号出力回路３９から出力された負の誤差
信号は、基準レベル発生回路４２から出力される
基準レベルと合成される。この結果、比較回路２
に加えられるスライスレベルは前記誤差分だけ下
げられ、適正なスライスレベルに補正される。

上記とは逆に、比較回路２に入力するスライス
レベルが低過ぎる場合には、前記と同じ動作によ
り、誤差信号出力回路３９の出力はカウンタ３２
のカウント値n₂とカウンタ３５のカウント値n₀の
差n₂−n₀（n₂＞n₀）に応じた大きさの正の誤差信
号となる。したがつて、この正の誤差信号が前記
基準レベル発生回路４２から出力された基準レベ
ルに加算され、スライスレベルは該誤差分だけ上
げられ、適正なスライスレベルに補正される。な
お、この時にはトランジスタ３９ａのベースには
ロウレベルの信号が印加され、トランジスタ３９
ａはカツトオフしていることは明らかであろう。

第９図は本発明の第３の実施例のブロツク図を
示す。この実施例は入力信号１を正の飽絡線を検
出する回路５０と負の飽絡線を検出する回路５１
に入力し、それぞれの出力を加重平均回路５２に
入力し、加重平均をとる。次に、この加重平均を
スライスレベル１０の基準レベルとし、これに第
２実施例により説明された誤差信号を抵抗５３，
５４で加算し比較回路２のスライスレベル１０を
自動調整するようにしたものである。

この実施例によれば、予じめスライス誤差の少
ない所に加重平均回路５２でスライスレベルを設
定できるので、クロツク再生回路５に入る立上り
信号の位相誤差及び比較回路６に入る位相誤差が
少なくなり、スライスレベルの適正値への収束を
早くすることができる。

以上の第１〜３実施例の説明において、信号の
立上り、立下りエツジの役割を入れかえても同等
の結果を得ることができることは自明である。

また、前記第１実施例では、積分回路７の出力
をスライスレベルとしたが、第２，第３実施例と
同様に、これを誤差信号とし、該第１実施例の回
路に第２，第３実施例と同様の基準レベル発生回
路を追加し、該回路から発生された基準レベルに
前記誤差信号を加算するようにしてもよいことは
明らかである。

（発明の効果） 本発明によれば、PWM記録波形を比較回路を
用いて２値化する際に、該比較回路の出力信号の
始点である立上り又は立下りに同期するクロツク
を再生し、該再生されたクロツクと前記出力信号
の終点である他方の側のエツジの位相をそろえる
ようにスライスレベルを制御しているので、常に
適正なスライスレベルを得ることができる。

また、前記クロツクを再生するための回路に、
前記比較回路の出力信号の始点であるエツジのみ
を印加しているので、スライスレベルのずれによ
り、クロツク再生回路に誤つた位相の信号が入力
する事を防ぐことができるという効果がある。

さらに、２値化処理される入力信号はクロツク
の整数倍の幅をもつPWM信号であれば何でもよ
く、これらの入力信号に対してDCフリー等の特
別な制約を付す必要がないというメリツトもあ
る。

【図面の簡単な説明】

第１図は本発明の概念を示すブロツク図、第２
図は第１図の立上り、立下り検出回路の一具体例
を示す回路図、第３図は第１図のクロツク再生回
路の一例を示す回路図、第４図は本発明の第１の
実施例を示すブロツク図、第５図は、第４図の動
作を示すタイムチヤート、第６図は本発明の第２
の実施例を示すブロツク図、第７図は、第６図の
動作を示すタイムチヤート、第８図は第７図の誤
差信号出力回路の一例を示す回路図、第９図は本
発明の第３実施例のブロツク図を示す。 １…入力信号、２…比較回路、３…立上りエツ
ジ検出回路、４…立下りエツジ検出回路、５…ク
ロツク再生回路、７…直流電圧発生回路。

Claims (1)

1. 【特許請求の範囲】 １ 適正スライスレベル近辺の基準レベルを生成
   する基準レベル発生回路と、 記録媒体の再生デイジタル信号であるアナログ
   入力信号と、前記基準レベル近辺のスライス信号
   とが入力し、該入力信号を２値化した信号を出力
   する比較例回路と、 該２値化信号の始点である立上がり（又は立下
   がり）エツジおよび立下がり（又は立上がり）エ
   ツジを検出する第１および第２のエツジ検出回路
   と、 該第１のエツジ検出回路の出力のみが印加さ
   れ、該出力に同期したクロツクを再生するクロツ
   ク再生回路と、 該再生クロツクと前記第２のエツジ検出回路の
   出力信号との位相を比較する位相比較回路と、 該位相比較回路の出力に比例した直流電圧を発
   生する直流電圧発生回路とを具備し、 該直流電圧発生回路の出力を、前記スライス信
   号として、前記比較回路に導くようにしたことを
   特徴とするスライスレベル自動設定回路。 ２ 前記直流電圧発生回路が、補正されたスライ
   スレベルを有するスライス信号を出力することを
   特徴とする前記特許請求の範囲第１項記載のスラ
   イスレベル自動設定回路。 ３ 前記直流電圧発生回路が、基準となるスライ
   スレベルとの誤差信号を出力することを特徴とす
   る前記特許請求の範囲第１項記載のスライスレベ
   ル自動設定回路。