JPS6087541A - クロツク再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、例えはディジタルデータ再生系に用いて好
適なりロック再生回路に関する。

背景技術とその問題点 一般に、伝送されてきたディジタルデータを再生するデ
ィジタルデータ再生系においては、入力されたディジタ
ルデー夕に位相同期したクロッ、クパルスを再生するた
めのクロック再生回路が必要である。

第１図は、斯る従来のクロック再生回路の一例を示すも
ので、同図において、（１）は入力端子であって、この
入力端子（１）には、例えば入力信号がＦＭ変潤されて
いる場合には、第２図Ａに破線で示すような周期の短い
部分が′１”に、周期の長い部分が０＃に夫々対応した
信号が供給され１、これが図示せずもリミッタ等を通す
ことによシ同図Ａに実線で示すようなｔ’？ルス状の信
号Ｓ１に波形整形されて逓倍回路（２）に供給される。

この逓倍回路（２）としては通常２逓倍回路が用いられ
、原理上は整流回路となるものが多い。そして信号Ｓ１
は逓倍回路（２）で、第２図Ｂに示すような棒に分周さ
れた信号Ｓ２に変換された後、クロック発生回路、例え
ばＰＬＬ回路（３）の乗算器（３ａ）の一方の入力側に
供給される。ここで、その他方の入力側に供給される電
圧制御型発振器（３Ｃ）からの出力信号と位相比較され
、その位相比較、誤差信号がローノＲスフイルタ（３ｂ
）で直流信号に変換さｎた後発振器（３ｃ）に供給され
、この発振器（３ｃ）の発振周波数がその誤差分だけ調
整される。この結果、発振器（３ｃ）の出力側には、第
２図Ｃに示すように信号Ｓ２と所定の位相差、例えば＋
９０°の位相差をもった信号Ｓ３が出力され、これによ
ってＰＬＬ回路（３）は実質的に入力信号ｓ１と９０°
の位相差をもってロックされることになる。

また１発振器（３Ｃ）の出力は９０°移相器（３ｄ）で
９０°位相されて、第２図りに示すような信号Ｓ４とし
て取シ出され、この信号ｓ４がサンプリングパルスとし
てサンプリング回路、例えばＤ型フリッゾフロツノ回路
（４）のクロック端子に供給される。そして、このフリ
ップ７０ツゾー路（４）の入力端子Ｄ′：： に供給される入力端子（１ンから℃イａ号Ｓ□、信号Ｓ
４の立上シでサンプリングされ１．、この結果、フリラ
グフロッグ回路（４）の出力端子Ｑには、第２図Ｅに示
すような信号Ｓ５が再生データとして取シ出され出力端
子（５）に供給される。

そして、この出力端子（５）に得られた信号ｓ５は、図
示せずもＦＭ復調回路等によりその１″、″′０”が判
別されて復調される。

ところで、第１図の如き回路において、ＰＬＬ回路（３
）の移相器（３ｄ）の出力側に得られる信号Ｓ４即ちサ
ンプリング・ぐルスは、入力端子（１）に印加される入
力信号の一番ノイズマージンの大なる所、つ壕シアイパ
ターンの一番開いた部分にサンプリング点が来ることが
好ましくこのサンプリング位置が最適点よりずれると、
ビット誤り率が悪化することになる。

そこで、このサンプリングツｆルスが入力信号の最適点
に位置するためには、逓倍回路（２）に遅延がなく、ま
たその出力のデユーティが５０チであること、或いはＰ
ＬＬ回路（３）のロック位相が例えば９０゜と一定して
いること、更にＰＬＬ回路（３）の移相器（３ｄ）にお
ける移相量つまシこの場合９０°の移相量が正確である
ことが好ましい。

ところが、第１図の如き構成を成す従来回路の場合、デ
ータレートが高くなる最近の信号処理系では、構成部品
のバラツキや温度特性等を補償するのは困難であシ、ま
た量産の際に調整する場合、そのｕＭ整方法或いは評価
手段が困難であった。或いは、また例えば磁気記録再生
系のごとく、ｓ／Ｎ比が悪くノックも多い（Ｓ−号処理
系では、調整が微妙であるが、その場合の調整の自動化
が困難である等の不都合があった。

発明の目的 この発明は斯る点に鑑みてなされたもので、入力信号で
あるディジタルデー夕のサンプリング位相を自動的に最
適点に合わせる仁とができると共に経時変化や温度変化
等によるロック位相の変動を自動的に補正することがで
きるクロック再生回路を提供するものである。

発明の概要 この発明では、入カイバ号であるディジタルデータを逓
倍する逓倍回路と、との逓倍回路の出力に位相的にロッ
クされたクロック／？ルスを発生するクロック発生回路
と、このクロック発生回路の出力に基づいて上記入力デ
ィジタルデータをサンプリングするサンプリング回路と
、このサンプリング回路の出力と、上記入力ディジタル
データの位相差を検出する位相比較回路とを備え、この
位相比較回路の出力によシ上記逓倍回路の出力のデユー
ティを制御するように構成することにより、再生される
べき入力ディジタルデータのサンプリング位相を自動的
に最適点に合わせ０ることかでき、また構成部品の経時
変化や温度変化等によるロック位相の変動を自動的に補
正することができる。

実施例 以下、この発明の一実施例を第３図〜第８図に基づいて
詳しく説明する。

第３図は、本実施例の回路構成を示すもので、同図にお
いて、第１図と対応する部分には同一符号を付し、その
詳細説明は省略する。

本実施例では、入力端子（１）とＰＬＬ回路（３）の間
に、その基準信号としてのスライスレベルを入力及び再
生されたディジタルデータの位相誤差に応じて制御可能
とされた逓倍回路ぐυを設ける。この逓倍回路Ｇ！］）
は、例えば鋸歯状波発生器（２１ａ）及び比較器’（２
１ｂ）から成シ、入力端子（りから第４図Ａに示すよう
なパルス状にされた信号Ｓ１が鋸歯状波発生器（２１ｍ
）に供給されると、ここでこの信号Ｓ□に基づいて第４
図Ｂに示すような鋸歯状波信号Ｓｗが形成され、比較器
（２１ｂ）の非反転入力端子に供給される。一方、この
比較器（２１ｂ）の反転入力端子には、基準信号として
のスライスレベルＳｘ、（第４１１ｉ９Ｂ参照）が供給
される。このスライスレベルＳＬは、後述されるように
入力及び再生されたディジタルデータの位相誤差に応じ
て制御されるように成される。そして、スライスレベル
ＳＬでスライスされた鋸歯状波信号Ｓｗの上側部分に対
応して比較器（２１ｂ　）の出力側には、第４図Ｃに示
すような、例えば周期を凭とされた信号Ｓ２が取シ出さ
れる。

コ（Ｄ　信号８２はＰＬＬ回路（３）に供給され、ここ
で上述同様、ＰＬＬ回路（３）は９０°の位相差をもっ
て位相ロックされ、その出力側よシサシゾリングノ４ル
スが導出され、フリツゾフロツプ回路（４）のクロック
端子に供給される。

また、本実施例では、入力ψ１１，１子（１）からの入
力ディジタルデータと７リップフロツノ回路（４）の出
力側に得られるサンプリングされたデータ列、つまり再
生ディジタルデータを位相比較するための位相比較回路
（イ）が設けられる。この位相比較回路（ハ）は、例え
ばイクスクルーシブノア１回路を用いた乗’Ｗ−ｂ　（
２２ａ、）　、！：ローノやスフィルタ（２２ｂ）から
なり、入力端子（１）からの入力ディジタルデータが乗
算器（２２ａ）の一方の入力側に供給されると共に７リ
ツプフロツノ回路（４）の出力側のサンプリングされた
デ、−夕が乗算器（２２ａ）の他方の入力側に供給され
、ここで両信号の位相比較がなされ、その位相誤差信号
がローパスフィルタ（２２ｂ）で直流信号に変換される
。この直流信号は実質的に入力ディジタルデータとサン
プリングツ４ルスの位相差を示している。

また、位相比較回路ｒ４の出力側即ちローパスフィルタ
（２２ｂ）の出力側と逓倍回路（ハ）の比較回路（・２
１ｂ）の反転入力端子との間に、スライスレベル制御回
路として例えばサンプルホールド回路に）が設けられる
。このサンプルホールド回路（ハ）には、端子（２４）
より出力端子（５）側に得られるデータの＋１１＃、Ｉ
Ｉ（）”に対応した信号が制御信号として供給されるよ
うになされており、例えば入力信号がＦＭ変調されてい
る場合、出力端子（５）の後に図示せずもＦＭ復調回路
が設けられ、この復調回路は入力信号ノ周波数がクロッ
クツ９ルス（サンプリングツ４ルス）の周波数の捧であ
るか否かを判別し、凭であれば′１”、凭でなければ“
０”の（Ｍ号として彷ｉＪ７．１を行っているので、と
のｔ１ｍ　、　ｅｔＯ”の４６号が制御信号として供給
される。そしてこのサンプルホールド回路（２）は、端
子（ハ）からの制御信号が例えば１″のときは、位相比
較回路に）から逓倍回路Ｑυへのループを閉成してサン
プルモードとなシ　ＩＩ　Ｑ　＃の、ｌＫはこのループ
を開いてホールドモードとなるように働く。即ちザンデ
ルホールド回路四は、入力ディジタルデータがクロック
ツ９ルスの周波数の棒の周波数を有するものであるとき
にはローパスフィルタ（２２ｂ）からの出力をスライス
レベルとして比較器（２ｔｂ）の反転入力端子に供給し
、逓倍回路＜２１）の出力のデユーティを入力及びｒｌ
ｊ生されたディジタルデータの位相誤差分に応じてθ・
−１整するように働き、一方入力デイジタルデータがク
ロックパルスの周波数の捧以外の周波数（通常機よシ低
い周波数）を有するものであるときには、ローパスフィ
ルタ（２２ｂ　）からの出力を実質的に遮断し、スライ
スレベルを直前の値にホールドするように働く。

更に、このサンプルホールド回路Ｅ８の動作を、＄１１
えは入力ディジタルデータがＦＭ　変調されている場合
を例にと９、第５図を参照しなから説明すん第５図にお
いて、′ｒ□はクロックツ４ルスの周波数の捧以外の周
波数を有する入力ディジタルデータの周期、Ｔ２はクロ
ックツ９ルスの周波数の係の周波数を有する入力ディジ
タルデータの周期を夫々表わしている。そして、このよ
うな２神類の周期を不する第５図Ａに示すような信号Ｓ
□が入力端子（りに供給されると、この信号Ｓ１は、逓
倍回路ｅηで上述の如くＡ分周されてその出力側に第５
図Ｂに示すような信号Ｓ２として取シ出される。

この信号Ｓ２は、ＰＬＬ回路（３）に供給され、その発
振器（３ｃ）の出力側には、第５図Ｃに示すような信号
Ｓ２と９０°の位相差をもった信号Ｓ３が得られる。

この信号Ｓ３が更に、移相器（３ｄ）で９００位相され
て、第５図りに示すような信号ｓ４とされ、フリップフ
ロツプ回路（４）のクロック端子にサンプリングツぐル
スとして供給される。

フリツノフロッグ回路（４）は、このサンプリング／ぐ
ルスの立上９で入力端子（１）からの信号Ｓ□（第５図
Ａ）ｔサンプリングし、もってその出力側］には、第５
図Ｅに示すような信号Ｓ５が取り出され、この信号Ｓ５
と信号Ｓ□の論理処理がイクスクルーシブノア回路を用
いた乗算器（２２ａ）でなされ、その結果、その出力側
には第５図Ｆに示すような４６号Ｓ６が取シ出される。

この信号８６′ＩＣ見ると、期間Ｔ２の間ではデユーテ
ィ５０％で正常に動作していることが分かるも、期間Ｔ
０の間では正常に追σＣされてふ−らず、従って誤動作
を生ずるおそれがある。そこで、この期間Ｔ１の１１」
、つまシクロツクパルスの周波数の腫のデータ以外の場
合には、フリツノフロップ回路（４）よシ逓倍回路（ｚ
ｌ）へのループをオープンにして、一方期間Ｔ２即ちク
ロックパルスの周波数の係のデータであるときのみルー
ｆを閉じて逓倍回路Ｑカの出力のデユーティを変化する
ようにするわけである。

この場合、入力ディジタルデータがＦＭ変調されている
ので、出力端子（５）の出力側に設けられるＦＭ彷調回
路（図示せず）はクロックパルスの腫の周波数を有する
データで有るか否かの検出を行なっており、従って、上
述のループ開閉用の制御信号を得る特別な検出回路は不
要である。

そこで、入力端子（りにクロックツ９ルスの周波数の歿
のデータが入力されたとき、つまり１”の信号が入力さ
れた場合を第６図を参照しなから説明す）る。

今、入力端子（１）よシ信号Ｓ□が供給されると、この
信号は逓倍回路にηで第６図Ｂに示すような係に分周さ
れた信号Ｓ２とされてＰＬＬ回路（３）に供給される。

するとＰＬＬ回路（３）は第６図Ｃに示すように信号Ｓ
２、と９０°の位相差をもった信号Ｓ３で位相ロックさ
れる。そして、その移相器（３ｄ）の出力側には、第６
図りに示すよう々信号Ｓ４が取り出される。七−して、
この信号Ｓ４の立ち上がシでフリツノフロッグ回路（４
）の入力端子りに供給される信号Ｓ□がサンプリングさ
れ、その出力側には、第６図Ｅに示すような信号Ｓ５が
取シ出される。

この信号Ｓ５は位相比較回路い→の乗ｎ器（２２ａ）の
一方の入力側に供給され、この乗算器（２２ａ　）の他
方の入力側には、入力端子（りからの１１１号が供給さ
れ１ここでイクスクルーシブノアのハロＩｌ理処理がな
され、もってその出力側には、第Ｇ　Ｉ凶Ｆに示すよう
な例えば持続時間ｔ１のパルス幅ｒもった信号Ｓ６が取
り出される。つまシ、入力ディジタルデータに対してサ
ンプリング点が最適な」烏合には、信号Ｓ６の波形のデ
ユーティは５０％になる。そしてこの乗算器（２２ａ）
の出力をローパスフィルタ（２２ｄ）によシ直流成分を
取シ出ぜば、その値が実質的に入力ディジタルデータと
サンプリングパルスの位相差を示していることになる。

そしてこの」烏合、ザンプルホールド回路μ十の端子（
財）には、クロック／ぐルスの周波数のＡの周波数をイ
■するグゝ−夕に対応したレベル即ち１”のレベルが供
給されているので、サンプルホールド回路−はループを
閉成するように働き、もってローパスフィルタ（２２ｂ
）からの直流出力がスライスレベルとして比較器（２１
ｂ）の反転入力端子に供給される。

この動作が、いわゆる入力ディジタルデータに対して再
生されたサンプリングパルスのサンプリング点が最適な
所、っまシアイパターンで云えば一番開いた所に相当す
る場合の！１ｊｊ７作である。

次にサンプリングパルス即ち信号Ｓ４が信号Ｓ１の最適
点即ち入力ディジタルデータの−（■？ノイズマージン
の大なる所に位置しない場合の動作について説明する。

例えば今、’ＰＬＬ回路（３）の発振器（３ｃ）の出力
側に得られる信号Ｓ３が信号Ｓ２に対して、第７図Ｃに
破線で示すように左側にシフトして（進相して）、その
位相差を９０’よシ小とする信号８３′となった場合、
これに伴なって移相器（３ｄ）の出力側には、第７　＋
ｗ　ｏに破線で示すような（ｉ’ｉ号８４′が１１′Ｊ
、！、ｌ出される。従って、この信号Ｓ４／にょシ、入
カタ；１シ子（りからの信号Ｓ□（第７図Ａ）がフリツ
ノフロッグ回路（４）でサンプリングされることになる
ので、その出力側には、第７図Ｅに破線で示すような信
号８５′が取シ出される。

そして、この信号８５′が位相比較回路（イ）の乗算器
（２２ａ）の一方の入力側に□世路され、その他方の入
力側には、入力端子（１）より　（ｕ号Ｓ工が供１１ｉ
ａさｎ、るので、その出力側には結果として、２ｒ１図
Ｆに示すように持続時間ｔ２（ｔ２〉ｔ□）即ち、第６
図に訃ける正常な動作時のノ？ルス幅より広い破線で示
すような信号８６′が取シ出され、これがロー・やスフ
ィルタ（２２ｂ）で直流信号に変換された後、サンプル
ホールド回路嚇を介して比較器（２１ｂ）にスライスレ
ベルとして供給される。従って、比較器（２１ｂ）はそ
のスライスレベルが第６図の込態、ｌニジは上昇し、こ
れによってＰＬＬ回路（３）における信号８３′の進み
位相が補正され、サンプリングパルストシての信号Ｓ４
１の立上りが丁度入力化４３８０の中央に来るようにな
される。

ま１ζ、第８図Ｃに示すようにＰＬＩ、回路（３）の発
振器（３ｃ）の出力側に得られる信−号Ｓ３が、第８図
Ｃに破線で示すように、信号Ｓ２に対して右側にシフト
して（遅相して）その位相差を９００より大とする信号
８３′となると、これに伴なって移相器（３ｄ）の出力
側にも第８図りに破線で示すように、その分だけ遅くれ
た信号３４／／が取シ出される。そして、この信号Ｓ４
／／によってフリップフロッグ回路（４）において、入
力端子＜１）からの信号Ｓ０がサンプリングされるので
、その出力ｆｉｌｌには、第８図Ｅに破線で示すような
信号Ｓ５／／が取り出される。

そ・して、この信号Ｂ　５／／が乗算器（２２ａ）の一
方の入力側に供給され、その他方の入力側に供給される
入力端子（１）からの信号Ｓ１（第８図Ａ）とイクスク
ルーシプノアの論理処理がなされるので、この結果、乗
算器（２２ｍ）の出力側には、第８図Ｆに破線で示すよ
うな正常な動作時よりｚ＜？ルス幅の狭まった持続時間
ｔａ（ｔｓ＜ｔｌ）の信号Ｓ　６／／が取シ出される。

そして、この信号Ｓ６“が上述同様ローｉ９スフイルタ
（２２ｂ）で直流４８号に変換され、ザ／プルホールド
回路（ハ）を介して比較器（２１ｂ）の反転入力端子に
スライスレベルとして供給される。この結果比較器（２
ｉｂ）におけるスライスレベルは、その分だけ第６図の
状態よシ低くなり、これによって、ＰＬＬ回路（３）に
おける信号Ｂ　３／／の遅れ位相が補正され、サンプリ
ングパルスである４、−ニー弓Ｓ　４１／の立上りが丁
度入力信号Ｓ１の中火に来るようになされる。

このようにして本実施例では入力ディジタルデータに対
するサンプリングパルスのロック位相を自動的に調整す
ることができる。゛また、上述の回路において、自動調
整でなく手動でもこのことは可能である・即ち１１工圧
源と、回転式可変抵抗器、を用い、この可変抵抗器の摺
動端子を例えば位相比較回路の出力を電圧よシ回転角に
変換し、この回転角をモータを介して、可食抵抗器の摺
動端子を制御し、逓倍回路に」、・けるスライスレベル
の設定をするようにしてもよい。

発明の効果 上述のごとくこの発りＪＫよれば１４人入力化であるデ
ィジタルデータとザンゾリンダ式れたデータとの位相比
較により、その誤差分に応じて逓倍回路における出力の
デユーティを制御するようにしたので再生されるクロッ
クパルス（サンプリングパルス）の位相が常に入力ディ
ジタルデータに対して最適となるように、自動的１蘭整
をイｊなうことができ、経時変化や温度変化等によるク
ロック・ぞルスの位相の変動の除去も可能となる。

【図面の簡単な説明】

第１図は従来回路の一例を示すブロック図、第２図は第
１図の動作説明に供するための線図、２ｊ）３図はこの
発明の一実施例を示すブロン、り図、第４０〜第８図は
第３図の動作説明に供するために波形図である。 （３）はＰＬＬ１路、（４）はフリップフロッグ回路、
Ｃすは逓倍回路、（ハ）は位相比較回路、（イ）はサン
ツルア１ｚ−ルド回路である。 同　松　隈　秀　盛　゛パ、′。 第１図 第２図 第４図 第５図 第６図 第７図 第８図

Claims (1)

【特許請求の範囲】
1. 入力信号を逓倍する逓倍回路と、該逓倍回路の出力に位
   相的にロックされたクロックツやルスを発生するクロッ
   ク発生回路と、該クロック発生回路の出力に基づいて、
   上記入力信号をサンプリングするサンプリング回路と、
   該サンプリング回路の出力と、上記入力信号のｂγ相差
   を検出する位相比較回路とを備え、該位相比較回路の位
   相差出力によシ上記逓倍回路の出力のデユーティを制御
   するようにしたことを特徴とするクロック再生回路。