JPH0550181B2 - - Google Patents
Info
- Publication number
- JPH0550181B2 JPH0550181B2 JP59076601A JP7660184A JPH0550181B2 JP H0550181 B2 JPH0550181 B2 JP H0550181B2 JP 59076601 A JP59076601 A JP 59076601A JP 7660184 A JP7660184 A JP 7660184A JP H0550181 B2 JPH0550181 B2 JP H0550181B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- carrier wave
- psk
- wave signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 5
- 101100488882 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YPL080C gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2275—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses the received modulated signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
［技術分野］
この発明は、画像信号の水平同期信号と位相同
期し、該画像信号に多重され、記録されている
PSK（Phase Shift Keying）信号を複合する
PSK復号回路に関するものである。
期し、該画像信号に多重され、記録されている
PSK（Phase Shift Keying）信号を複合する
PSK復号回路に関するものである。
［従来技術］
従来より、例えば、PSK信号が多重され、記
録されている１フイールドの静止画像信号を再生
装置により再生する場合においては、記録及び再
生時のモーターの回転むら等により、前記静止画
像信号に多重されているPSK信号の搬送波信号
の再生周波数が乱れる為、該搬送波信号と該
PSK信号を復号する際に用いられる復号用信号
とに位相変動が生じ、復号されるデータに誤りが
発生するなどの問題があつた。
録されている１フイールドの静止画像信号を再生
装置により再生する場合においては、記録及び再
生時のモーターの回転むら等により、前記静止画
像信号に多重されているPSK信号の搬送波信号
の再生周波数が乱れる為、該搬送波信号と該
PSK信号を復号する際に用いられる復号用信号
とに位相変動が生じ、復号されるデータに誤りが
発生するなどの問題があつた。
［目的］
この発明は、上述の問題点に着目してなされた
もので、PSK信号のゼロクロスを検出し、この
検出された信号に同期したパルス信号を発生さ
せ、該パルス信号に位相同期すると共に、画像信
号に含まれる同期信号に位相同期した搬送波信号
を発生させ、該搬送波信号とPSK信号とを演算
処理する事によりPSK信号を復号する様に構成
し、画像信号に含まれる同期信号の位相が変化し
ても、この位相の変化に十分追従でき、誤りのな
い復号データが得られるPSK復合回路を提供す
ることを目的とする。
もので、PSK信号のゼロクロスを検出し、この
検出された信号に同期したパルス信号を発生さ
せ、該パルス信号に位相同期すると共に、画像信
号に含まれる同期信号に位相同期した搬送波信号
を発生させ、該搬送波信号とPSK信号とを演算
処理する事によりPSK信号を復号する様に構成
し、画像信号に含まれる同期信号の位相が変化し
ても、この位相の変化に十分追従でき、誤りのな
い復号データが得られるPSK復合回路を提供す
ることを目的とする。
更に、この発明の他の目的は、１フイールドの
記録静止画像信号の垂直同期期間の前後の期間に
多重され記録されることなく、他の期間にだけ多
重され記録されているPSK信号を復号するPSK
復号回路を提供するものである。
記録静止画像信号の垂直同期期間の前後の期間に
多重され記録されることなく、他の期間にだけ多
重され記録されているPSK信号を復号するPSK
復号回路を提供するものである。
［実施例］
以下、この発明の実施例を第１図ないし第４図
に基づいて説明する。
に基づいて説明する。
［第１実施例］
第１図は、この発明に係る画像信号の概略図で
ある。
ある。
第１図において、S1はSPK信号が多重されて
いる期間の画像信号を示し、S2はPSK信号が多
重されていない期間の画像信号を示す。
いる期間の画像信号を示し、S2はPSK信号が多
重されていない期間の画像信号を示す。
第２図は、この発明のPSK復合回路のブロツ
ク図である。
ク図である。
第２図において、１はリミツタ回路、２は前記
リミツト回路１に接続されたゼロクロス検出器、
３は前記ゼロクロス検出器２からの出力信号に基
づいてパルス信号を発生する単安定マルチバイブ
レータ（以下、MMという）である。
リミツト回路１に接続されたゼロクロス検出器、
３は前記ゼロクロス検出器２からの出力信号に基
づいてパルス信号を発生する単安定マルチバイブ
レータ（以下、MMという）である。
４は位相比較器（以下、PDという）、５は前記
PD４の出力側に接続された低域通過フイルタ
（以下、LPFという）、６は前記LPF５に接続さ
れた電圧制御発振器（以下、VCOという）、な
お、前記VCO６の出力側は前記PD４に接続され
ており、これらにより、PLL（Phase Locked
Loop）回路が構成されている。
PD４の出力側に接続された低域通過フイルタ
（以下、LPFという）、６は前記LPF５に接続さ
れた電圧制御発振器（以下、VCOという）、な
お、前記VCO６の出力側は前記PD４に接続され
ており、これらにより、PLL（Phase Locked
Loop）回路が構成されている。
７はパルス発生用のMM、８は前記MM７より
発生されるパルス信号を1/2に分周する分周器、
９は前記分周器８の出力側に接続され、例えばエ
クスクルーシブオア回路により構成される演算器
である。
発生されるパルス信号を1/2に分周する分周器、
９は前記分周器８の出力側に接続され、例えばエ
クスクルーシブオア回路により構成される演算器
である。
次に、第２図に示した構成の動作について説明
する。
する。
先ず、入力端子ＴにPSK信号P1が入力される
と、このPSK信号P1（第３図１参照）は、リミツ
タ回路１により第３図２に示すように２値信号に
整形された信号P2となる。
と、このPSK信号P1（第３図１参照）は、リミツ
タ回路１により第３図２に示すように２値信号に
整形された信号P2となる。
この整形波信号P2はゼロクロス検出器２によ
り、２値信号の“０”から“１”及び“１”から
“０”への変化が検出され、第３図３に示す検出
信号P3が前記ゼロクロス検出器２により送出さ
れる。
り、２値信号の“０”から“１”及び“１”から
“０”への変化が検出され、第３図３に示す検出
信号P3が前記ゼロクロス検出器２により送出さ
れる。
この検出信号P3はパルスを整形するMM３に
トリガ信号として入力され、該MM3からは前記
検出信号P3に応じたパルス信号P4が送出される。
トリガ信号として入力され、該MM3からは前記
検出信号P3に応じたパルス信号P4が送出される。
そして、前記MM３より出力されるパルス信号
P4は次段のPD４の一方の入力端子に入力され、
他方の入力端子に入力されているVCC６から供
給されているパルス信号P5と比較され、その結
果、出力信号P6が該PD４より出力され、LPF５
を介してVCO６へ入力される。
P4は次段のPD４の一方の入力端子に入力され、
他方の入力端子に入力されているVCC６から供
給されているパルス信号P5と比較され、その結
果、出力信号P6が該PD４より出力され、LPF５
を介してVCO６へ入力される。
前記PD４より出力される出力信号P6はLPF５
において第３図７に示すように平滑化された波形
となり、制御信号P7としてVCO６に入力され、
VCO６は前記制御信号P7の電圧値に比例した周
波数にて発振する。
において第３図７に示すように平滑化された波形
となり、制御信号P7としてVCO６に入力され、
VCO６は前記制御信号P7の電圧値に比例した周
波数にて発振する。
一方、VCO６の出力は、1/2の分周器８にも送
出されており、該分周器８によりパルス信号P5
が1/2に分周される。
出されており、該分周器８によりパルス信号P5
が1/2に分周される。
以上のように1/2に分周された搬送波信号P8は
次段の演算器９に送出され、演算器９において、
入力されているPSK信号P1との排他的論理和が
取られ、第３図９に示す出力信号P9を出力する。
次段の演算器９に送出され、演算器９において、
入力されているPSK信号P1との排他的論理和が
取られ、第３図９に示す出力信号P9を出力する。
そして、出力信号P9は更に遅延回路１０及び
排他的論理和回路１１に入力され、該排他的論理
和回路１１からは出力信号P10が得られ、元のデ
ータが複合される。
排他的論理和回路１１に入力され、該排他的論理
和回路１１からは出力信号P10が得られ、元のデ
ータが複合される。
なお、MM７は例えば、PSK信号P1の水平同
期信号に対応した最初の立上りパルスをトリガと
して、パルスを発生し、前記分周器８へ出力し、
該分周器８の出力をリセツトする事により（前記
VCO６より出力される信号の周波数がPSK信号
の周波数の倍であるので）、前記分周器８の出力
の位相を固定している。
期信号に対応した最初の立上りパルスをトリガと
して、パルスを発生し、前記分周器８へ出力し、
該分周器８の出力をリセツトする事により（前記
VCO６より出力される信号の周波数がPSK信号
の周波数の倍であるので）、前記分周器８の出力
の位相を固定している。
このように、PD４とLPF５とVCO６とによつ
てPLL回路を構成する事により、VCO６から
PSK信号の搬送波信号P8を用いてPSK信号の復
号を安定して行うことができる。
てPLL回路を構成する事により、VCO６から
PSK信号の搬送波信号P8を用いてPSK信号の復
号を安定して行うことができる。
なお、上記実施例においては、入力信号が
DPSK（Differential Phase Shift Keyign）信号
である場合には、入力信号の位相を検出する為の
MM７は不要となり、更に演算回路９は乗算器等
にて構成することができる。
DPSK（Differential Phase Shift Keyign）信号
である場合には、入力信号の位相を検出する為の
MM７は不要となり、更に演算回路９は乗算器等
にて構成することができる。
［第２実施例］
次に、第４図に、この発明の第２の実施例のブ
ロツク図を示す。
ロツク図を示す。
なお、前記第２図に示した構成と同様の構成に
は同じ符番を付し、詳細な構成は省略する。
は同じ符番を付し、詳細な構成は省略する。
第４図において、２０は入力される水平同期信
号Ｋは１／ｎに分周する分周器、２１は前記分周
器２０の出力側に接続された位相比較器（以下、
PDという）、２２は前記PD２１に接続された低
域通過フイルタ（以下、LPFという）である。
号Ｋは１／ｎに分周する分周器、２１は前記分周
器２０の出力側に接続された位相比較器（以下、
PDという）、２２は前記PD２１に接続された低
域通過フイルタ（以下、LPFという）である。
第４図において、PD２１は一方の入力端子に
入力される水平同期信号Ｋと、他方の入力端子に
入力される信号K2との位相を比較し、その結果
をLPF２２を介してVCO６へ制御信号K1として
出力し、該VCO６の発振周波数を制御する。
入力される水平同期信号Ｋと、他方の入力端子に
入力される信号K2との位相を比較し、その結果
をLPF２２を介してVCO６へ制御信号K1として
出力し、該VCO６の発振周波数を制御する。
このとき、例えばVCO６の発振周波数が水平
同期信号Ｋの周波数に比べて高い場合は、１／ｎ
の分周器２０を介してPD２１に印加される信号
の周波数も高くなるため、PD２１の出力に応じ
てVCO６の発振周波数が低くなり、逆に、VCO
６の発振周波数が水平同期信号Ｋの周波数より低
い場合は、PD２１、LPF２２、VCO６及び１／
ｎの分周器２０により構成される閉ループによ
り、VCO６の発振周波数が高くなる様に制御さ
れる。
同期信号Ｋの周波数に比べて高い場合は、１／ｎ
の分周器２０を介してPD２１に印加される信号
の周波数も高くなるため、PD２１の出力に応じ
てVCO６の発振周波数が低くなり、逆に、VCO
６の発振周波数が水平同期信号Ｋの周波数より低
い場合は、PD２１、LPF２２、VCO６及び１／
ｎの分周器２０により構成される閉ループによ
り、VCO６の発振周波数が高くなる様に制御さ
れる。
このようにして、同期信号として水平同期信号
Ｋを用いる事により、１フイールドの静止画像信
号の垂直同期期間の前後以外の期間に多重され、
記録されているPSK信号等を記録開始位置から
安定的に複合することができる。
Ｋを用いる事により、１フイールドの静止画像信
号の垂直同期期間の前後以外の期間に多重され、
記録されているPSK信号等を記録開始位置から
安定的に複合することができる。
なお、上記第１、第２実施例において、VCO
６を制御するための信号として、PSK信号に位
相同期している水平信号と、該VCO６の出力信
号を分周した信号とを位相比較することにより得
られる誤差信号を用いれば、該水平同期信号が常
に間断なく静止画像信号に付加されていることか
ら、一時的に信号がとぎれ、該VCO６の制御を
行なえなくなる事はないので、PSK信号と1/2の
分周器８の出力信号との位相同期制御を安定的に
行うことができる様になる。
６を制御するための信号として、PSK信号に位
相同期している水平信号と、該VCO６の出力信
号を分周した信号とを位相比較することにより得
られる誤差信号を用いれば、該水平同期信号が常
に間断なく静止画像信号に付加されていることか
ら、一時的に信号がとぎれ、該VCO６の制御を
行なえなくなる事はないので、PSK信号と1/2の
分周器８の出力信号との位相同期制御を安定的に
行うことができる様になる。
［効果］
以上説明した様に、この発明によれば、PSK
信号及び画像信号に含まれる同期信号に位相同期
した搬送波信号を発生し、該搬送波信号と前記
PSK信号とを演算処理する事によりPSK信号を
復号する様に構成したので、画像信号に含まれる
水平同期信号の位相が変化しても、この位相の変
化に十分追従でき、誤りのない安定したPSK信
号の復号データが得られ、乱れのない良好な画像
が得られるという顕著な効果がある。
信号及び画像信号に含まれる同期信号に位相同期
した搬送波信号を発生し、該搬送波信号と前記
PSK信号とを演算処理する事によりPSK信号を
復号する様に構成したので、画像信号に含まれる
水平同期信号の位相が変化しても、この位相の変
化に十分追従でき、誤りのない安定したPSK信
号の復号データが得られ、乱れのない良好な画像
が得られるという顕著な効果がある。
第１図はこの発明に係わる画像信号の波形図で
ある。第２図はこの発明に係わるPSK復号回路
のブロツク図である。第３図は前記第２図に示し
たPSK復号回路の各部の信号波形を示した図で
ある。第４図はこの発明の第２実施例としての
PSK復号回路のブロツク図である。 １……リミツタ回路、２……ゼロクロス検出
器、３……単安定マルチバイブレータ、４……位
相比較器、５……低域通過フイルタ、６……電圧
制御発振器、７……単安定マルチバイブレータ、
８……分周器、９……演算器。
ある。第２図はこの発明に係わるPSK復号回路
のブロツク図である。第３図は前記第２図に示し
たPSK復号回路の各部の信号波形を示した図で
ある。第４図はこの発明の第２実施例としての
PSK復号回路のブロツク図である。 １……リミツタ回路、２……ゼロクロス検出
器、３……単安定マルチバイブレータ、４……位
相比較器、５……低域通過フイルタ、６……電圧
制御発振器、７……単安定マルチバイブレータ、
８……分周器、９……演算器。
Claims (1)
- 【特許請求の範囲】 １ 同期信号を含む画像信号に多重されている
PSK信号を複合する回路であつて、 PSK信号を入力し、入力されたPSK信号のゼ
ロクロスを検出し、検出信号を出力する検出手段
と、 前記検出手段から出力される検出信号に同期し
たパルス信号を発生するパルス発生手段と、 搬送波信号を発生すると共に、発生する搬送波
信号の位相を可変することが可能な搬送波信号発
生手段と、 前記パルス発生手段から発生されるパルス信号
と前記搬送波信号発生手段より発生される搬送波
信号とを入力し、両信号の位相を比較し、比較結
果に基づき前記搬送波信号発生手段より発生され
る搬送波信号の位相を制御すると共に、画像信号
に含まれる同期信号を入力し、入力される同期信
号と前記搬送波信号発生手段より入力される搬送
波信号の位相を比較し、比較結果に基づき前記搬
送波信号発生手段より発生される搬送波信号の位
相を制御する位相制御手段と、 前記搬送波信号発生手段から発生される搬送波
信号と入力されるPSK信号とを演算処理するこ
とにより該PSK信号を復号する演算手段とより
成ることを特徴とするPSK復合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076601A JPS60220650A (ja) | 1984-04-18 | 1984-04-18 | Ｐｓｋ復号回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59076601A JPS60220650A (ja) | 1984-04-18 | 1984-04-18 | Ｐｓｋ復号回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60220650A JPS60220650A (ja) | 1985-11-05 |
| JPH0550181B2 true JPH0550181B2 (ja) | 1993-07-28 |
Family
ID=13609841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59076601A Granted JPS60220650A (ja) | 1984-04-18 | 1984-04-18 | Ｐｓｋ復号回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60220650A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62224145A (ja) * | 1986-03-26 | 1987-10-02 | Fuji Photo Film Co Ltd | Ｄｐｓｋ復調回路 |
| JPS6369354A (ja) * | 1986-09-10 | 1988-03-29 | Sumitomo Electric Ind Ltd | 復調装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562815A (en) * | 1979-06-23 | 1981-01-13 | Hitachi Zosen Corp | Dehydrator for water in slurry |
| JPS5939152A (ja) * | 1982-08-28 | 1984-03-03 | Clarion Co Ltd | 搬送波抽出装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58111554U (ja) * | 1982-01-25 | 1983-07-29 | 日本電気株式会社 | チユ−ナブルｐｓｋ復調回路 |
-
1984
- 1984-04-18 JP JP59076601A patent/JPS60220650A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562815A (en) * | 1979-06-23 | 1981-01-13 | Hitachi Zosen Corp | Dehydrator for water in slurry |
| JPS5939152A (ja) * | 1982-08-28 | 1984-03-03 | Clarion Co Ltd | 搬送波抽出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60220650A (ja) | 1985-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0442752B2 (ja) | ||
| JPH0550181B2 (ja) | ||
| US5260841A (en) | Clock extracting circuit | |
| JP2511843B2 (ja) | タイミング信号発生回路 | |
| JPS58201478A (ja) | Ｐｌｌ回路の同期非同期状態検出回路 | |
| JPH0732391B2 (ja) | クロック同期回路 | |
| JP2003023352A (ja) | クロック再生回路 | |
| JP2698455B2 (ja) | ビット同期回路 | |
| JP2876602B2 (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPS62146091A (ja) | 発振器周波数制御用回路配置 | |
| JPS596102B2 (ja) | 搬送波再生回路 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2556542B2 (ja) | 同期回路 | |
| JPH0632468B2 (ja) | 同期回路 | |
| JP2840255B2 (ja) | 再生装置 | |
| JPS61296822A (ja) | 進み位相検出器 | |
| JPH0131822B2 (ja) | ||
| JPH0264967A (ja) | デジタルディスク再生装置の同期検出装置 | |
| JPS6038068B2 (ja) | Ａｆｃ回路 | |
| JPH06309810A (ja) | クロック再生回路 | |
| JPH04119737A (ja) | データ復調回路 | |
| JPH02301223A (ja) | Ｐｌｌ回路 | |
| JPH05335946A (ja) | 位相同期ループ回路 | |
| JPH0724371B2 (ja) | 位相同期復調器 | |
| JPH0360545A (ja) | Ｐｌｌ装置 |