JPS596102B2 - 搬送波再生回路 - Google Patents

搬送波再生回路

Info

Publication number
JPS596102B2
JPS596102B2 JP54163595A JP16359579A JPS596102B2 JP S596102 B2 JPS596102 B2 JP S596102B2 JP 54163595 A JP54163595 A JP 54163595A JP 16359579 A JP16359579 A JP 16359579A JP S596102 B2 JPS596102 B2 JP S596102B2
Authority
JP
Japan
Prior art keywords
signal
carrier wave
frequency divider
circuit
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54163595A
Other languages
English (en)
Other versions
JPS5686558A (en
Inventor
富雄 村山
史夫 宮尾
茂文 竹内
和美 月岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP54163595A priority Critical patent/JPS596102B2/ja
Priority to US06/216,704 priority patent/US4415933A/en
Publication of JPS5686558A publication Critical patent/JPS5686558A/ja
Publication of JPS596102B2 publication Critical patent/JPS596102B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/327Initiating, continuing or ending a single-mode communication; Handshaking therefor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/02Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06Demodulator circuits; Receiver circuits
    • H04L27/066Carrier recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 本発明はファクシミリ等の画情報伝送装置に於で、受信
部に用いられるディジタル方式搬送波再生回路に関し、
特に、再生される搬送波の位相補正回路に関する。
従来より残留側波帯(VSB)伝送方式の様な搬送波抑
圧を施した伝送信号の再生にはPLL技術により復調装
置で搬送波と周波数及び位相の同期した信号を作りだし
ていた。
第1図はこうしたPLL回路の代表的な構成例を示した
ものである。位相比較器1は2つの交流入力信号(fs
、fc)に対して一種の乗算器として働き、ローパスフ
ィルタ2及び増幅器3を介して、最終的には検出した位
相差(θs−θc)の時間変化量に比例する電圧Vdを
出力する。また電圧制御発振器4(以下VCOと称する
)は入力電圧Vdによつて制御され、fcをfsに近づ
ける様に動作する。したがつて、最終的にはfs=fc
となつて系が安定する。しかしながら、この様な回路構
成によるものはアナログ信号を扱つているため、(1)
調整個所が多い、(2)ノイズに弱い、(3)経年変化
をうけやすい、といつた欠点があつた。
こうした欠点を軽減する手段として位相比較器をデイジ
タル化したものもあるが、いずれにせよ最終的にはVC
Oへの入力電圧でその出力周波数を変化させるため電源
電圧変動、外来ノイズ等により出力周波数が変化すると
いう難点があつた。
そこでVCOを除去して搬送波再生の完全デイジタル化
を計り、前記した従来技術の欠点を一挙に解決し、安定
性,信頼性にすぐれ、かつ生産性の高いフアクシミリ等
の画情報伝送機器に適した搬送波再生方式を実現するこ
とが考えられた。この搬送波再生方式の原理は、一般に
フアクシミリ等に於いては画情報伝送に先立つておこな
われるプロトコル期間中にキヤリア成分のみを伝送する
同期整合期間があるので、プロトコル期間中に基準クロ
ツク(CLK)でキヤリア周期をカウントして基準クロ
ツクを入力とする分周器の分周比と量子化誤差補正用カ
ウンタに初期設定を行ない、画情報伝送開始後に後者の
初期設定にもとづいて補正を加えていこうとするもので
ある。第2図は、こうした原理に基づく回路の概略構成
の1例を示したものである。第2図に於いて、プロトコ
ル期間中の同期整合期間内にNビツトカウンタ6は基準
CLK5により2L周期分のキヤリア期間をカウント(
第1回目のカウント)し、カウント結果を第1のラツチ
7、第2のラツチ8に保持する。次にラツチ7,8から
の出力の補数をとつてこれをNビツトカウンタ6にプリ
セツトする。
そして再びNビツトカウンタ6で基準CLK5をカウン
トする。カウント数が第1回目のカウント値に等しい場
合、カウント結果はゼロとなり、ゼロ信号が検定回路1
1に対し出力される。検定回路11では特定のタイミン
グでNビツトカウンタ6からのゼロ信号の有無を判定し
、ゼロ信号がない場合は再度はじめからカウント動作を
やり直すことを指示する。同期整合期間中にゼロ信号が
得られなかつた場合にはキヤリア再生をあきらめ、エラ
ー信号12を発生し、再度交信を捉す。一方、ゼロ情号
が得られた場合、ラツチ8にはNビツトカウンタ6のカ
ウント値の下位Lビツトが切り捨てられたMビツトの信
号が得られている。
このMビツトの値はキヤリアの1周期をTl,基準CL
Kの1周期をT2としたときL+M−N T2×2M>T1 が成立するような値にMをとつてある場合、キヤリア1
周期分の周期に対し基準CLKl周期分以内の量子化誤
差を伴つたカウント値となる。
従つて、この値により基準CLK5を分周すれば1周期
あたり基準CLKlサイクル分以内の量子化誤差をもつ
た再生キヤリアが得られる。
さらに、キヤリア2L周期につきラツチ7に得られてい
るLビツトの信号に相当する回数だけ、補正用カウンタ
9から分周器10のカウント動作をほぼ等間隔毎に基準
タロツク1周期分ずつ禁止するように゛O゛出力を出力
して、量子化誤差を減少させる。上記の動作をさらに詳
細に説明する。なお、Nビツトカウンタ6として、本実
施例ではバイナリカウンタを用いているが、バイナリカ
ウンタでも10進カウンタでも動作原理は同じであるの
で、説明をわかりやすくするために10進カウンタの場
合について説明する。いま、キヤリア1周期に対し、「
1250.35」個の基準CLKがカウントされると仮
定する。
そうすると、第3図A,bに示すように、Nビツトカウ
ンタ6で基準CLKにより100周期分(すなわちL−
0)のキヤリア期間をカウントしたとすると、Nビツト
カウンタ6のカウント値は「1250」となり、102
周期分(すなわちL=2)のキヤリア期間をカウントし
たとすると、Nビツトカウンタ6のカウント値は「12
50.35」となる。第2図に示されているMビツトを
M=4に選んでおくと、L−2のとき第1のラツチ8に
は[1250」が保持され、一方第2のラツチ7には「
35」が保持される。
すなわち、第1のラツチ8には、Nビツトカウンタ6の
カウント値の下位2ビツトが切り捨てられた上位4ビツ
トの信号「1250」が得られ、キヤリア1周期分の周
期に対し基準CLKの1周期分以内の量子化誤差「0.
35」を伴つたカウント値となる。したがつて、ラツチ
8に保持された信号「1250」で分周器10の分周比
を設定していくと、キヤリア3周期毎に基準CLKl周
期分以上の量子化誤差が蓄積していくことになる。
そこでキヤリア3周期毎に補助用カウンタ9から″0”
信号を出力させて基準CLKの1周期が分周器10に入
力するのを禁止させるだけでも、量子化誤差をキヤリア
60周期あたり基準CLKl周期分以内に減少させるこ
とができる。このようにして、キヤリア100周期あた
り35回の禁止を行なえば、量子化誤差はキヤリア10
0周期に対し基準CLKl周期以内におさえこむことが
できる。以上のことは、一般的に成立する。
例えば、キmヤリア一周期に対して、「M+?」個(た
だゝ 100し、Mは整数、m=m1+f古+
f?+・・・・・・m1は100より小さい整数、M2
,m3は10より小さい整数)の基準CLKがカウント
されたと仮定すると、キヤリア100周期に対する量子
化誤差は基準CLKがm1個になる。
そこで、キヤリア100周期あたり、m1回の禁止を行
なえば、量子化誤差はキヤリア100周期に対し基準C
LKl周期以内におさえ込むことができる。このように
して、2L周期あたり基準CLKlサイクル分以内の量
子化誤差しかともなわない再生キヤリアをデイジタル方
式で得ることが可能となる。
しかしながら、このままでは、同期整合区間終了ととも
に再生キヤリアの周波数及び位相が固定されることとな
る。
このため、同期整合区間終了後の回線変動もしくは送信
装置側の動作変動により、搬送波の周波数もしくは位相
が変化しても、これに追従できず、この結果、画像上に
ジツタ一と称されるキサキサや最悪の場合には白信号,
黒白号の反転が生じる恐れもある。本発明の目的は、デ
イジタル方式により同期整合期間終了後の補正をも可能
とする回路を提供し、これにより前記欠点を改良しよう
とするものである。
第4図は本発明の一実施例を示す。
5〜13は第2図と同じものを示すので説明を省略する
14は受信信号、15はゼロクロスデイテクタ、16は
位相比較回路、16aはすすみ信号、16bはおくれ信
号、17は判定回路、18,19は電子スイツチ、20
a,20bは分周器である。
次に、上記の実施例の動作を説明する。先ず、受信信号
14のゼロクロス点をゼロクロスデイテクタ15で検出
し、受信信号14のゼロクロス点と再生キヤリア13の
゛1゛から゛0゛および゛0゛から゛1”への変化点ど
の位相を位相比回路16で比較する。そして、受信信号
14のゼロクロス点と再生キヤリア13の変化点との位
相差に基づいて、位相比較回路16から発生するすすみ
信号16aあるいはおくれ信号16bが予定回数連続し
て出力されたかどうかを判定回路17で判定する。なお
、判定回路を設ける理由は後で説明する。判定の結果、
予定回数連続して出力があつたと判定されたときには、
判定回路17を通して出力されるすすみ信号16aある
いはおくれ信号16bにより、電子スイツチ18あるい
は電子スイツチ19が制御される。通常の場合には、分
周器20aと20bはラツチ8にラツチされたMビツト
とラツチ7にラツチされたLビツトの値によつて設定さ
れる分周比で基準CLK5を分周し、再生キヤリア13
を得ている。
しかしながら、受信信号14に比べ再生キヤリア13の
位相が遅れ始め、位相比較回路16からおくれ信号16
bが連続して予定回数発つせられると、電子スイツチ1
9が切り換わり、分周器20aから前記の通常の場合よ
り分周比の小さい分周器出力S3が分周器20bに送ら
れるので、再生キヤリア13の位相は進められる。反対
に、再生キヤリア13の位相が進み始めると、位相比較
回路16からすすみ信号16aが発せられ、これが予定
回数連続すると電子スイツチ18が開にされる。このた
め、分周器20aに入る信号S2ばO′2になり、分周
器20aのカウント動作はすすみ信号16aが発せられ
ている間禁止される。このようにして、再生キヤリア1
3の位相は遅ら″せられる。以上のようにして、本実施
例によれば、再生キヤリア13の位相を補正することが
できる。
第5図は、本発明で扱う搬送波再生を必要とするAM−
PM−VSB方式の波形変遷の様子を示したものである
。送信側では同図1の白黒2値のビデオ信号から黒信号
が現出する毎にこれを反転させた、黒一白一黒の3値化
信号を作る。そしてこれを同図3の搬送波で変調して同
図4の変調信号を送出することにより受信側には同図5
に示すような信号が入力することになる。受信側では搬
送波再生を行い、搬送波の半周期毎に受信信号のおり返
しを行い、同図6の復調信号を得、これをもとに送信時
と逆の手順で3値化再生信号7を経て同図8の再生ビデ
オ信号を得る。
したがつて、搬送波再生が正しく行われている場合には
、第5図5の受信信号が極性を反転させる時の再生キヤ
リア位相はゼロもしくはπとなる。そこで、再生キヤリ
ア位相がゼロもしくはπとなる時点の近傍で第4図の位
相比較器16を動作可能とさせ、再生キヤリアの位相と
ゼロクロスデイテクタ15で検出した受信信号のゼロク
ロス点との位相を比べ、再生キヤリア位相のすすみ,お
くれを判断させることができる。ところが、第6図1,
3,4にそれぞれ第5図のビデオ信号,搬送波,変調信
号の一部拡大図を示すように、黒信号エツジ部aにおい
ては必ずしも受信信号のゼロクロス点が搬送波位相のゼ
ロもしくはπのときに合致するように変調信号が作られ
ているとは限らない。
そこで、こうした黒信号エツジ部による判定誤りをさけ
るため、位相比較回路16からの信号が予定回数(例え
ば8回)連続してあつたときのみを有効とさせるように
、第4図の判定回路17に判断機能をもたせる。
そして、この結果に基づいて電子スイツチ18もしくは
19の制御を行い、再生キヤリアの位相を受信信号に整
合させる。なお、VSB伝送方式における受信画信号中
の零クロス点は、側帯波が非対称であるため、その1個
1個を見ると、キヤリアの零クロス点からずれているが
、平均的にみると、キヤリアの零クロス点と一致する。
一方、PI.L方式そのものは積算により動作するもの
であり、また、本実施例では、判定回路17に前記した
判断機能をもたせているので、画信号そのものによる搬
送波の位相変動は、全体として平滑化されるため問題は
ない。第7図は上記一実施例の一具体例である。ゼロク
ロスデイテクタ15における受信信号14のゼロクロス
点検出は2ケのDフリツプフロツプ21a,21bおよ
びAND回路27,28で行われ、0R回路34から位
相比較器25に対し基準CLK5の1周期分の幅をもつ
たゼロクロス信号が発生する。位相比較器25ではゼロ
クロスデイテクタ15からのゼロクロス信号と再生キヤ
リア13を比較し、再生キヤリア13の位相が受信信号
14より進んでいる時はAND回路29にすすみ信号1
6a1おくれている時はAND回路30におくれ信号1
6bを出す。一方、RSフリツプフロツプ26のS端子
には再生キヤリア1周期をTRとしたときTR.−Δt
/2の遅延を行う遅延回路39の出力が入力し、R端子
にはTRl+Δt/2の遅延を行う遅延回路40の出力
が入力するように接続されているので、RSフリツプフ
ロツプ26からは再生キヤリア13の変化点近傍Δtの
区間にのみ出力信号が出る。
それゆえ、AND回路29,30は再生キヤリア位相が
ゼロもしくはπの近傍の間だけゲートを開き、すすみ信
号16a,おくれ信号16bを判定回路17に送出する
。判定回路17は、カウンタ23,24により、すすみ
信号16aもしくはおくれ信号16bが予定回数連続し
て発生したと判定したときに、電子スイツチ18,19
に対して制御信号を送出する。
ここで、カウンタ22a,22bはすすみ信号16a1
おくれ信号16bがおおよそTR/2+Δtの時間発生
しないとき、カウンタ23,24をりセツトするように
設けられたものである。このようにして、判定回路17
から再生キヤリア13の位相おくれを判定する出力が発
生されると電子スイツチ19は切りかわる。
すなわち、通常人力される分周CLKS4からこれより
も周期の短い分周CLKS3に切換えて再生キヤリア1
3の位相を進める。一方、位相すすみを判定する出力が
あつた時は、電子スイツチ18すなわちAND回路31
により分周器動作信号S2を一時中断(すなわぢ0゛に
)させることで再生キヤリア位相をおくらせる。なお、
第4図に示した実施例においては量子化誤差補正用カウ
ンタ9と分周器20aとの間に電子スイツチ18を設け
たが、電子スイツチ18の設置位置はこの位置に限定さ
れるものではない。
すなわち、分周器20aの基準CLK入力側に同様のス
イツチを入れてもよく、また電子スイツチ19と分周器
20bとの間に同様の電子スイツチを設けてもよいのは
勿論のことである。これらの場合には、量子化誤差補正
用カウンタを省いても、本発明の効果に格別の差が出る
ものではない。また、位相比較回路16の動作範囲を限
定している理由はノイズ等による誤りを防ぐためである
。さらに判定回路17を構成するカウンタとして第2図
に示したNビツトカウンタの1部を共用させることも可
能である。なせならば、第2図に示したNビツトカウン
タと第4図の位相比較回路16,判定回路17が動作す
る時点とは完全にずれているからである。上記の第7図
の回路は全てデイジタル信号で動作するため、その1部
もしくは全部をソフトロジツク化してマイクロコンピユ
ータ等で機能させることも可能である。
あるいは、専用LSI化することも可能である。このよ
うにすると、従来の方式に比べ安価につくることができ
るので、経済的にも大きなメリツトをもつ。以上のよう
に、本発明によれば、画情報伝送期間中にも搬送波再生
の補正がデイジタル的に行なえるので、アナログ方式の
キヤリア再生に比べ、調整個所が少なく、ノイズや電源
変動に強く、受信信号変動に迅速に追従でき、安定性,
信頼性に優れ、経年変化の少ないデイジタルキヤリア再
生回路を得ることができる。
【図面の簡単な説明】
第1図,第2図は従来の搬送波再生回路、第3図は第2
図の回路の動作説明図、第4図は本発明の一実施例の搬
送波再生回路、第5図は本発明で扱うAM−PM−VS
B方式の波形変遷図、瀉6図は第5図の一部拡大図、第
7図は第4図に示した本発明の一実施例の一部の回路を
示す。 5・・・・・・基準クロツク、6・・・・・・Nビツト
カウンタ、7,9・・・・・・ラツチ回路、9・・・・
・・量子化誤差補正用カウンタ、10・・・・・・分周
器、11・・・・・・検定回路、12・・・・・・エラ
ー信号、13・・・・・・再生搬送波、14・・・・・
・受信信号、15・・・・・・ゼロクロスデイテクタ、
16・・・・・・位相比較回路、17・・・・・・判定
回路、18,19・・・・・・電子スイツチ、20a,
20b・・・・・・分周器、22a,22b,23,2
4・・・・・・カウンタ、25・・・・・・位相比較器
、39,40・・・・・・遅延回路。

Claims (1)

  1. 【特許請求の範囲】 1 基準クロックに2^L(L:整数)周期分のキャリ
    ア期間をカウントするNビロトカウンタ、該カウンタの
    上位N−Lビットのカウント結果を保持する第1のラッ
    チ回路、該カウンタの下位Lビットのカウント結果を保
    持する第2のラッチ回路、および該第1のラッチ回路か
    らの出力によりキャリア1周期の間に入力される基準ク
    ロック数を分周比として初期設定され、2^L周期につ
    き前記第2のラッチ回路に得られているLビットの信号
    に相当する回数だけカウント動作を禁止される分周器か
    らなり、該分周器から再生搬送波が出力される搬送波再
    生回路において、受信々号のゼロクロス点を検出するゼ
    ロクロスディテクタと、前記ゼロクロス点と再生搬送波
    の変化点との位相差を検出し、その結果にもとずいてす
    すみ信号あるいはおくれ信号を出力する位相比較回路と
    、該位相比較回路からのすすみ信号およびおくれ信号が
    予定回数連続してあつたことを検出する判定回路とを具
    備し、該判定回路によつてすすみ信号が予定回数連続し
    てあつたと判断された時には、前記分周器を一時中断し
    、一方前記おくれ信号が予定回数連続してあつたと判断
    された時には前記分周器に入力するクロックの周期を短
    くして、前記再生搬送波の位相を補正するようにしたこ
    とを特徴とする搬送波再生回路。 2 すすみ信号あるいはおくれ信号が再生搬送波の変化
    点近傍のみで位相比較回路からとり出されるようにした
    ことを特徴とする前記特許請求の範囲第1項記載の搬送
    波再生回路。 3 分周器が第1の分周器と第2の分周器とからなり該
    第2分周器は前記第1の分周器の出力を入力とし、再生
    搬送波を出力とすることを特徴とする前記特許請求の範
    囲第1記載の搬送波再生回路。
JP54163595A 1979-12-18 1979-12-18 搬送波再生回路 Expired JPS596102B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP54163595A JPS596102B2 (ja) 1979-12-18 1979-12-18 搬送波再生回路
US06/216,704 US4415933A (en) 1979-12-18 1980-12-15 Carrier wave recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54163595A JPS596102B2 (ja) 1979-12-18 1979-12-18 搬送波再生回路

Publications (2)

Publication Number Publication Date
JPS5686558A JPS5686558A (en) 1981-07-14
JPS596102B2 true JPS596102B2 (ja) 1984-02-09

Family

ID=15776899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54163595A Expired JPS596102B2 (ja) 1979-12-18 1979-12-18 搬送波再生回路

Country Status (1)

Country Link
JP (1) JPS596102B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0611152B2 (ja) * 1982-06-21 1994-02-09 日本電気株式会社 ディジタル型位相同期回路
JPS5966251A (ja) * 1982-10-07 1984-04-14 Nippon Telegr & Teleph Corp <Ntt> 同期検波用搬送波再生回路
JPH0650882B2 (ja) * 1984-06-05 1994-06-29 シャープ株式会社 Psk信号復調回路

Also Published As

Publication number Publication date
JPS5686558A (en) 1981-07-14

Similar Documents

Publication Publication Date Title
JPH021621A (ja) デジタルフェーズロックループ用の商フェーズシフトプロセサ
JPH0442752B2 (ja)
US4301417A (en) Quadriphase differential demodulator
US5640523A (en) Method and apparatus for a pulsed tri-state phase detector for reduced jitter clock recovery
US4288874A (en) Timing data reproduction system
CA1278833C (en) Synchronizing clock signal generator
US6337650B1 (en) System and method for regenerating clock signal
JP3931477B2 (ja) クロック再生/識別装置
JPS596102B2 (ja) 搬送波再生回路
US4415933A (en) Carrier wave recovery circuit
JP3926368B2 (ja) 位相誤同期検出回路
US7961832B2 (en) All-digital symbol clock recovery loop for synchronous coherent receiver systems
US4362997A (en) Quadriphase differential demodulator
JP2508502B2 (ja) 復調回路
US5235290A (en) Method and apparatus for smoothing out phase fluctuations in a monitored signal
JPS596101B2 (ja) 搬送波再生回路
JPH09135240A (ja) マルチレート信号受信回路用ディジタル位相同期回路
JP3069830B2 (ja) バイポーラ/ユニポーラ変換回路
JPS61234138A (ja) 位相同期回路
JP2536428B2 (ja) 同期検出回路
JPH08335932A (ja) 局間クロック同期回路
JPH04119737A (ja) データ復調回路
JP3042906B2 (ja) クロック選択装置
JPH0550181B2 (ja)
JPS5939928B2 (ja) 同期外れ検出回路