JP3042906B2 - クロック選択装置 - Google Patents
クロック選択装置Info
- Publication number
- JP3042906B2 JP3042906B2 JP3071976A JP7197691A JP3042906B2 JP 3042906 B2 JP3042906 B2 JP 3042906B2 JP 3071976 A JP3071976 A JP 3071976A JP 7197691 A JP7197691 A JP 7197691A JP 3042906 B2 JP3042906 B2 JP 3042906B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- input
- circuit
- signal
- clocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は例えば同期端局などに用
いられるクロック選択装置に関する。
いられるクロック選択装置に関する。
【０００２】
【従来の技術】同期端局装置では、外部より供給される
Ｎ（Ｎｏｒｍａｌ）系，Ｅ（Ｅｍｅ−ｒｇｅｎｃｙ）系
の網同期クロック，または予備として用意されたその他
のクロック（温度補償された水晶発振器を用いた内蔵ク
ロック，または装置のループよりクロックを用意してい
る場合が多い。）の中から基準となるクロック信号を選
択し、そのクロックに同期したいろいろな周波数のクロ
ック信号を作り使用している。この基準となるクロック
を選択するクロック選択装置の従来の構成を図３に示
す。
Ｎ（Ｎｏｒｍａｌ）系，Ｅ（Ｅｍｅ−ｒｇｅｎｃｙ）系
の網同期クロック，または予備として用意されたその他
のクロック（温度補償された水晶発振器を用いた内蔵ク
ロック，または装置のループよりクロックを用意してい
る場合が多い。）の中から基準となるクロック信号を選
択し、そのクロックに同期したいろいろな周波数のクロ
ック信号を作り使用している。この基準となるクロック
を選択するクロック選択装置の従来の構成を図３に示
す。
【０００３】用意された入力クロックＣＫ1 ，ＣＫ2 ，
ＣＫ3 ，ＣＫ4 はクロック送出回路１及びコントロール
回路２に入力される。コントロール回路２は、入力クロ
ックの断状態を検出し、入力クロックＣＫ1 ，ＣＫ2 ，
ＣＫ3 ，ＣＫ4の優先度に応じてどのクロックを選択す
べきかの選択信号をクロック送出回路１に向けて出力す
る。クロック選択の優先順位がＣＫ1 ，ＣＫ2 ，Ｃ
Ｋ3 ，ＣＫ4 の順番とした場合、コントロール回路２
は、ＣＫ1 が断の場合はＣＫ2 を必ず選択するようにク
ロック選択回路１に対して選択信号を送出する。
ＣＫ3 ，ＣＫ4 はクロック送出回路１及びコントロール
回路２に入力される。コントロール回路２は、入力クロ
ックの断状態を検出し、入力クロックＣＫ1 ，ＣＫ2 ，
ＣＫ3 ，ＣＫ4の優先度に応じてどのクロックを選択す
べきかの選択信号をクロック送出回路１に向けて出力す
る。クロック選択の優先順位がＣＫ1 ，ＣＫ2 ，Ｃ
Ｋ3 ，ＣＫ4 の順番とした場合、コントロール回路２
は、ＣＫ1 が断の場合はＣＫ2 を必ず選択するようにク
ロック選択回路１に対して選択信号を送出する。
【０００４】クロック送出回路１は、この選択信号によ
り入力クロックＣＫ1 ，ＣＫ2 ，ＣＫ3 ，ＣＫ4 の中か
ら一つのクロックを選択する。選択されたクロックは、
ＰＬＬ回路３（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：
位相同期回路）に入力され、端局装置で必要な周波数の
クロックが出力される。
り入力クロックＣＫ1 ，ＣＫ2 ，ＣＫ3 ，ＣＫ4 の中か
ら一つのクロックを選択する。選択されたクロックは、
ＰＬＬ回路３（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ：
位相同期回路）に入力され、端局装置で必要な周波数の
クロックが出力される。
【０００５】上記コントロール回路におけるクロック断
検出は、信号振幅の情報により行われる。よって入力ク
ロック断状態にもかかわらず雑音などによりある振幅を
持った信号が入力される場合はクロックが断状態と判断
されず誤った選択信号が出力されることがある。このよ
うな場合、クロック送出回路１は雑音などによる信号を
選択し、その信号がＰＬＬ回路３に入力される。ＰＬＬ
回路３に入力される信号は正常な周波数でないため位相
ロックがかからず端局装置で必要な所望の周波数のクロ
ックが得られないという問題があった。
検出は、信号振幅の情報により行われる。よって入力ク
ロック断状態にもかかわらず雑音などによりある振幅を
持った信号が入力される場合はクロックが断状態と判断
されず誤った選択信号が出力されることがある。このよ
うな場合、クロック送出回路１は雑音などによる信号を
選択し、その信号がＰＬＬ回路３に入力される。ＰＬＬ
回路３に入力される信号は正常な周波数でないため位相
ロックがかからず端局装置で必要な所望の周波数のクロ
ックが得られないという問題があった。
【０００６】
【発明が解決しようとする課題】上記したように、従来
のクロック選択装置にあっては、雑音の入った信号が入
力された場合、クロック断検出が正常に行われず、正し
くないクロックを選択してしまうことがある。このよう
な場合、ＰＬＬ回路に入力される誤って選択されたクロ
ック信号の周波数は正規のものと異なるため、位相ロッ
クがかからず端局装置で必要な周波数を持つクロックが
得られないという問題があった。
のクロック選択装置にあっては、雑音の入った信号が入
力された場合、クロック断検出が正常に行われず、正し
くないクロックを選択してしまうことがある。このよう
な場合、ＰＬＬ回路に入力される誤って選択されたクロ
ック信号の周波数は正規のものと異なるため、位相ロッ
クがかからず端局装置で必要な周波数を持つクロックが
得られないという問題があった。
【０００７】本発明は上記の問題点に鑑みてなされたも
ので、正しくないクロックが入力されてもそのようなク
ロックは選択せず正確なクロック選択を実行するクロッ
ク選択装置を提供することを目的とする。 ［発明の構成］
ので、正しくないクロックが入力されてもそのようなク
ロックは選択せず正確なクロック選択を実行するクロッ
ク選択装置を提供することを目的とする。 ［発明の構成］
【０００８】
【課題を解決するための手段】上記問題点を解決するた
めに本発明は、周波数がほぼ等しい３つ以上のクロック
の中から基準となる一つのクロックを選択するクロック
選択装置において、前記複数のクロックが入力され、選
択されたクロックを送出するクロック送出手段と、前記
クロック送出手段より送出されたクロックの位相をロッ
クし、所望の周波数に同期されるＰＬＬ回路と、前記複
数のクロックが入力され、これらの入力状態を検出する
入力断検出手段と、前記ＰＬＬ回路に設けられるローパ
スフィルタの出力と所定の基準電圧とを比較することに
より、前記ＰＬＬ回路の出力信号の周波数がロックされ
たか否かを判別する比較器と、前記入力断検出手段で選
択されているクロックの入力断が検出された場合、また
は前記比較器で前記ＰＬＬ回路のロック外れ状態が検出
された場合に、予め決められた順序に基づいて選択する
クロックを切替えるための選択信号を前記クロック送出
手段に向けて送出するクロック選択手段とを具備するこ
とを特徴とする。
めに本発明は、周波数がほぼ等しい３つ以上のクロック
の中から基準となる一つのクロックを選択するクロック
選択装置において、前記複数のクロックが入力され、選
択されたクロックを送出するクロック送出手段と、前記
クロック送出手段より送出されたクロックの位相をロッ
クし、所望の周波数に同期されるＰＬＬ回路と、前記複
数のクロックが入力され、これらの入力状態を検出する
入力断検出手段と、前記ＰＬＬ回路に設けられるローパ
スフィルタの出力と所定の基準電圧とを比較することに
より、前記ＰＬＬ回路の出力信号の周波数がロックされ
たか否かを判別する比較器と、前記入力断検出手段で選
択されているクロックの入力断が検出された場合、また
は前記比較器で前記ＰＬＬ回路のロック外れ状態が検出
された場合に、予め決められた順序に基づいて選択する
クロックを切替えるための選択信号を前記クロック送出
手段に向けて送出するクロック選択手段とを具備するこ
とを特徴とする。
【０００９】
【作用】本発明のクロック選択装置では、入力される複
数のクロックの各々に対して入力断検出を行うととも
に、ＰＬＬ回路のローパスフィルタの出力と所定の基準
電圧との比較により選択されたクロックが位相ロックさ
れたか否かを判定していることから、選択しているクロ
ックが入力断が検出された場合や、入力断にならなくと
も選択しているクロックに雑音が入ってクロック信号の
劣化が検出された場合に、選択するクロックを切替える
ことができるため、正確なクロック選択が可能になる。
数のクロックの各々に対して入力断検出を行うととも
に、ＰＬＬ回路のローパスフィルタの出力と所定の基準
電圧との比較により選択されたクロックが位相ロックさ
れたか否かを判定していることから、選択しているクロ
ックが入力断が検出された場合や、入力断にならなくと
も選択しているクロックに雑音が入ってクロック信号の
劣化が検出された場合に、選択するクロックを切替える
ことができるため、正確なクロック選択が可能になる。
【００１０】
【実施例】本発明のクロック選択装置の実施例を図１乃
至図２を用いて説明する。なお、図１で図３と同一部分
には同一符号を付し詳しい説明は省略する。
至図２を用いて説明する。なお、図１で図３と同一部分
には同一符号を付し詳しい説明は省略する。
【００１１】図１は入力クロックとしてＣＫ1 ，Ｃ
Ｋ2 ，ＣＫ3 ，ＣＫ4 が用意されている場合を示してい
る。これらの入力クロックは、クロック送出回路１及び
コントロール回路２に入力される。コントロール回路２
は前述したように入力クロックの断状態を検出する。ク
ロック送出回路１はＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４の
中からあらかじめ決められた優先順位に従って一つのク
ロック信号を選択する。この選択はコントロール回路２
より出力される選択信号の指示による。
Ｋ2 ，ＣＫ3 ，ＣＫ4 が用意されている場合を示してい
る。これらの入力クロックは、クロック送出回路１及び
コントロール回路２に入力される。コントロール回路２
は前述したように入力クロックの断状態を検出する。ク
ロック送出回路１はＣＫ１，ＣＫ２，ＣＫ３，ＣＫ４の
中からあらかじめ決められた優先順位に従って一つのク
ロック信号を選択する。この選択はコントロール回路２
より出力される選択信号の指示による。
【００１２】選択されたクロックはＰＬＬ回路３を構成
する位相比較回路５に入力される。位相比較回路５は帰
還された信号と位相比較を行い、その位相差に応じた信
号を出力する。位相比較回路５より出力された信号はロ
ーパスフィルタ６に入力される。ローパスフィルタ６は
入力された信号の高域をカットして出力する。この信号
が電圧制御発振器７の制御信号になる。この制御信号が
電圧制御発振器７に入力されることにより、端局装置で
必要な周波数のクロック信号が得られることになる。ま
た、電圧制御発振器７の出力はカウンタ４にも入力さ
れ、クロック選択回路１より出力された信号の周波数と
同じになるようにカウントされその出力信号が位相比較
回路５に入力され位相比較が行われる。ここでＰＬＬ回
路３が、入力するクロックの位相をロックした場合、ロ
ーパスフィルタ６の出力信号（電圧）は一定の値をとる
ことになる。
する位相比較回路５に入力される。位相比較回路５は帰
還された信号と位相比較を行い、その位相差に応じた信
号を出力する。位相比較回路５より出力された信号はロ
ーパスフィルタ６に入力される。ローパスフィルタ６は
入力された信号の高域をカットして出力する。この信号
が電圧制御発振器７の制御信号になる。この制御信号が
電圧制御発振器７に入力されることにより、端局装置で
必要な周波数のクロック信号が得られることになる。ま
た、電圧制御発振器７の出力はカウンタ４にも入力さ
れ、クロック選択回路１より出力された信号の周波数と
同じになるようにカウントされその出力信号が位相比較
回路５に入力され位相比較が行われる。ここでＰＬＬ回
路３が、入力するクロックの位相をロックした場合、ロ
ーパスフィルタ６の出力信号（電圧）は一定の値をとる
ことになる。
【００１３】この電圧値がある所定の電圧値の範囲（例
えばＯＶから３Ｖ）内にあれば、ＰＬＬ回路３では入力
クロックの位相をロックしていることを示し、範囲外に
あればロックしていないことを示す。そこで、このロー
パスフィルタ６の出力信号をロック状態表示信号と見て
コントロール回路２に入力させれば、コントロール回路
２で入力クロック断が検出されなくても、その入力クロ
ックの位相ロック状態はモニタできるため、そのような
クロックは選択しないようにすることが可能となる。図
２にコントロール回路２の具体的な回路構成を示す。
えばＯＶから３Ｖ）内にあれば、ＰＬＬ回路３では入力
クロックの位相をロックしていることを示し、範囲外に
あればロックしていないことを示す。そこで、このロー
パスフィルタ６の出力信号をロック状態表示信号と見て
コントロール回路２に入力させれば、コントロール回路
２で入力クロック断が検出されなくても、その入力クロ
ックの位相ロック状態はモニタできるため、そのような
クロックは選択しないようにすることが可能となる。図
２にコントロール回路２の具体的な回路構成を示す。
【００１４】入力クロックＣＫ1 、ＣＫ2 、ＣＫ3 、Ｃ
Ｋ4 は入力断検出回路８に入力される。この入力断検出
回路８は、例えば単安定マルチバイブレータＩＣなどで
構成され、ある一定の時間に、波形の立上がり、あるい
は立下がりのエッジが来ない場合はクロック断と判定す
る。図１のローパスフィルタ６より出力された信号Ｃｏ
ｎｔは、２つのコンパレータ９で構成されるウィンド型
コンパレータ回路１０に入力され、参照電位Ｖ1 、Ｖ2
の電圧値内にＣｏｎｔの電圧値が入っているか否かを調
べる。このコンパレータ回路１０の出力からＰＬＬ回路
３が入力クロックの位相をロックしているか否かの状態
がモニタされる。
Ｋ4 は入力断検出回路８に入力される。この入力断検出
回路８は、例えば単安定マルチバイブレータＩＣなどで
構成され、ある一定の時間に、波形の立上がり、あるい
は立下がりのエッジが来ない場合はクロック断と判定す
る。図１のローパスフィルタ６より出力された信号Ｃｏ
ｎｔは、２つのコンパレータ９で構成されるウィンド型
コンパレータ回路１０に入力され、参照電位Ｖ1 、Ｖ2
の電圧値内にＣｏｎｔの電圧値が入っているか否かを調
べる。このコンパレータ回路１０の出力からＰＬＬ回路
３が入力クロックの位相をロックしているか否かの状態
がモニタされる。
【００１５】入力断検出回路８およびコンパレータ回路
１０の出力はＡＮＤ回路１１に入力される。ここで例え
ば入力断検出回路８で入力するクロックが断状態ならば
“０”、正常の状態（雑音が入って実は正常でない場合
も含む）ならば“１”の記号を出力する。またコンパレ
ータ回路１０で、Ｃｏｎｔの電圧値が、Ｖ1 からＶ2ま
での電圧値に入っている場合，即ちＰＬＬ回路３で入力
クロックの位相をロックした場合は“１”、 Ｖ1 から
Ｖ2 までの電圧値に入っていない場合，即ち位相ロック
していない場合は“０”の信号を出力する。
１０の出力はＡＮＤ回路１１に入力される。ここで例え
ば入力断検出回路８で入力するクロックが断状態ならば
“０”、正常の状態（雑音が入って実は正常でない場合
も含む）ならば“１”の記号を出力する。またコンパレ
ータ回路１０で、Ｃｏｎｔの電圧値が、Ｖ1 からＶ2ま
での電圧値に入っている場合，即ちＰＬＬ回路３で入力
クロックの位相をロックした場合は“１”、 Ｖ1 から
Ｖ2 までの電圧値に入っていない場合，即ち位相ロック
していない場合は“０”の信号を出力する。
【００１６】このような信号がＡＮＤ回路１１に入力さ
れた場合、ＡＮＤ回路１１は、入力断検出回路８で正常
と検出されかつＰＬＬ回路でロックされたと判断された
場合のみ“１”の信号を出力する。
れた場合、ＡＮＤ回路１１は、入力断検出回路８で正常
と検出されかつＰＬＬ回路でロックされたと判断された
場合のみ“１”の信号を出力する。
【００１７】ＡＮＤ回路１１の出力はエンコーダ１２に
入力され、ここでＣＫ1 、ＣＫ2 、ＣＫ3 、ＣＫ4 のう
ちどのクロックを選択するかを示す優先順位も考慮した
コードが生成されて、このコードが選択信号としてクロ
ック送出回路１に送出される。 このようにして生成さ
れた選択信号に基づいてクロック送出回路１はＣＫ1か
らＣＫ4のうち１つの正しいクロックを選択して送出す
る。
入力され、ここでＣＫ1 、ＣＫ2 、ＣＫ3 、ＣＫ4 のう
ちどのクロックを選択するかを示す優先順位も考慮した
コードが生成されて、このコードが選択信号としてクロ
ック送出回路１に送出される。 このようにして生成さ
れた選択信号に基づいてクロック送出回路１はＣＫ1か
らＣＫ4のうち１つの正しいクロックを選択して送出す
る。
【００１８】
【発明の効果】以上、詳述したように本発明のクロック
選択装置は、選択されたクロックがＰＬＬ回路で位相ロ
ックされたかどうかをローパスフィルタの出力信号を所
定の基準電圧と比較することで判定し、この判定結果と
入力断検出回路でのクロックの入力状態とでＰＬＬ回路
に送出するクロックを選択していることから、誤って雑
音の入ったクロックを選択せず正確なクロック選択を行
うことができる。
選択装置は、選択されたクロックがＰＬＬ回路で位相ロ
ックされたかどうかをローパスフィルタの出力信号を所
定の基準電圧と比較することで判定し、この判定結果と
入力断検出回路でのクロックの入力状態とでＰＬＬ回路
に送出するクロックを選択していることから、誤って雑
音の入ったクロックを選択せず正確なクロック選択を行
うことができる。
【図１】本発明のクロック選択装置の一実施例の構成を
示すブロック図。
示すブロック図。
【図２】図１のコントロール回路の具体的な回路構成を
示す図。
示す図。
【図３】従来のクロック選択装置を示す図。
１ クロック送出回路 ２ コントロール回路 ３ ＰＬＬ回路 ４ カウンタ ５ 位相比較回路 ６ ローパスフィルタ ７ 電圧制御発振器 ８ 入力断検出回路 １０ コンパレータ回路 １１ ＡＮＤ回路 １２ エンコーダ
Claims (1)
- 【請求項１】 周波数がほぼ等しい３つ以上のクロック
の中から基準となる一つのクロックを選択するクロック
選択装置において、 前記複数のクロックが入力され、選択されたクロックを
送出するクロック送出手段と、 前記クロック送出手段より送出されたクロックの位相を
ロックし、所望の周波数に同期されるＰＬＬ回路と、 前記複数のクロックが入力され、これらの入力状態を検
出する入力断検出手段と、 前記ＰＬＬ回路に設けられるローパスフィルタの出力と
所定の基準電圧とを比較することにより、前記ＰＬＬ回
路の出力信号の周波数がロックされたか否かを判別する
比較器と、 前記入力断検出手段で選択されているクロックの入力断
が検出された場合、または前記比較器で前記ＰＬＬ回路
のロック外れ状態が検出された場合に、予め決められた
順序に基づいて選択するクロックを切替えるための選択
信号を前記クロック送出手段に向けて送出するクロック
選択手段とを具備することを特徴とするクロック選択装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071976A JP3042906B2 (ja) | 1991-04-05 | 1991-04-05 | クロック選択装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3071976A JP3042906B2 (ja) | 1991-04-05 | 1991-04-05 | クロック選択装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307814A JPH04307814A (ja) | 1992-10-30 |
| JP3042906B2 true JP3042906B2 (ja) | 2000-05-22 |
Family
ID=13476004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3071976A Expired - Fee Related JP3042906B2 (ja) | 1991-04-05 | 1991-04-05 | クロック選択装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042906B2 (ja) |
-
1991
- 1991-04-05 JP JP3071976A patent/JP3042906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04307814A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164966A (en) | Nrz clock and data recovery system employing phase lock loop | |
| JPH0824261B2 (ja) | Ｐｌｌ監視回路 | |
| EP0317159B1 (en) | Clock recovery arrangement | |
| US5194828A (en) | Double PLL device | |
| JPH0442752B2 (ja) | ||
| US4663769A (en) | Clock acquisition indicator circuit for NRZ data | |
| US5180933A (en) | Programmable digital out-of-lock detector | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| US6362693B2 (en) | Frequency detection method for adjusting a clock signal frequency and a frequency detector circuit for carrying out the method | |
| US4360926A (en) | Digital phase-locked loop | |
| US6909762B2 (en) | Phase-locked loop circuit | |
| JP3042906B2 (ja) | クロック選択装置 | |
| US6339833B1 (en) | Automatic recovery from clock signal loss | |
| US4891824A (en) | Muting control circuit | |
| JP2578693B2 (ja) | インターフェイス回路 | |
| KR100389845B1 (ko) | 디지털 수신기를 동기화하는 장치 | |
| US5781065A (en) | Circuit for causing FPLL to lock in desired phase | |
| JPS5953741B2 (ja) | ディジタル受信器における同期検出回路 | |
| JP2584352B2 (ja) | インターフェイス回路 | |
| JPH05167440A (ja) | 同期外れ検出回路 | |
| JPS596102B2 (ja) | 搬送波再生回路 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JPH04119737A (ja) | データ復調回路 | |
| KR930004859B1 (ko) | 위상 고정 루프 회로의 위상 검출장치 | |
| JPH04105435A (ja) | データ復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |