JPH0131822B2 - - Google Patents

Info

Publication number
JPH0131822B2
JPH0131822B2 JP57207428A JP20742882A JPH0131822B2 JP H0131822 B2 JPH0131822 B2 JP H0131822B2 JP 57207428 A JP57207428 A JP 57207428A JP 20742882 A JP20742882 A JP 20742882A JP H0131822 B2 JPH0131822 B2 JP H0131822B2
Authority
JP
Japan
Prior art keywords
phase
signal
output
outputs
adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57207428A
Other languages
English (en)
Other versions
JPS58154960A (ja
Inventor
Yasutsune Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57207428A priority Critical patent/JPS58154960A/ja
Publication of JPS58154960A publication Critical patent/JPS58154960A/ja
Publication of JPH0131822B2 publication Critical patent/JPH0131822B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Description

【発明の詳細な説明】 本発明は多相デジタル位相変調信号より搬送波
を再生する位相同期回路に関し、特にベースバン
ド回路によつて構成された位相同期回路に関する
ものである。
ベースバンド処理による位相同期回路の1つに
特願昭50−144265号があるが、この方式によると
振幅制御により作成された位相誤差信号に直流成
分が含まれている。そのため入力信号にレベル変
動が生じた場合、位相誤差信号における位相安定
点の直流値が変動することになり、同期引込中心
周波数が変化する。また定常位相誤差が生ずる等
の欠点を有する。
本発明の目的はこれら欠点を除去するもので、
位相誤差信号に直流成分を含まない位相同期回路
を提供するものである。
以下、図面を参照して本発明を説明する。
第1図は本発明を4相位相同期回路に適用した
実施例であり、第2図は第1図の各部の波形であ
る。第1図において、1は入力信号端子、2は第
1位相検波器、3は第2位相検波器、4はπ/2移 相器、5,8は加算器、6,7は減算器、9〜1
2は減衰器、13〜16は全波整流回路、17,
18は加算器、19は減算器、20は低域ろ波
器、21は電圧制御発振器である。
第2図において、22は第2復調信号、23は
第1復調信号、24は減算器7の出力信号、25
は加算器8の出力信号、26は加算器5の出力信
号、27は減算器6の出力信号、28は全波整流
回路15の出力信号、29は全波整流回路13の
出力信号、30は全波整流回路16の出力信号、
31は全波整流回路14の出力信号、32は加算
器17の出力信号、33は加算器18の出力信
号、34は減算器19の出力信号である。なお、
横軸θは第2位相検波器3の入力点で、入力信号
と電圧制御発振器の出力信号間の位相差を表わし
ている。波形34においてa点が位相安定点とな
る。以下、第1図の動作を第2図を用いて説明す
る。入力信号周波数のほぼ近くで発振している発
振制御発振器21の出力は2分岐されて、一方は
第2位相検波器3、もう一方はπ/2移相器4を介 して第1位相検波器2にそれぞれ供給される。ま
た第1及び第2位相検波器2,3には端子1から
入力信号が供給されており、第1位相検波器2の
出力には第1復調信号(波形23)が、また第2
位相検波器3の出力には第2復調信号(波形2
2)が得られる。第2復調信号は第1復調信号に
比してπ/2ラジアン進んだ信号である。前記2復 調信号は5〜8の加算器及び減算器に供給され
る。加算器5には第1復調信号と減衰器9を介し
た第2復調信号が振幅比1:1tanπ/8で供給され ると、加算器5の出力には入力よりπ/8ラジアン 進んだ第1復調信号(波形26)が得られる。減
算器6には第1復調信号と減衰器10を介した第
2復調信号が振幅比1:tanπ/8で供給されると、 減算器6の出力には入力よりπ/8ラジアン遅れた 第1復調信号(波形27)が得られる。以下、同
様にして、減算器7には第2復調信号と減衰器1
1を介した第1復調信号が振幅比1:tanπ/8で供 給されると、減算器7の出力には入力よりπ/8ラ ジアン進んだ第2復調信号(波形24)が得られ
る。加算器8には第2復調信号と減衰器12を介
した第1復調信号が振幅比1:tanπ/8で供給され ると、加算器8の出力には入力よりπ/8ラジアン 遅れた第2復調信号(波形25)が得られる。
これらの回路5,6,7および8の出力信号は
全波整流回路13,14,15および16にそれ
ぞれ供給され、波形29,31,28および30
に示されるように2逓倍された信号をそれぞれ出
力する。更に、全波整流回路13および15の出
力信号は加算器17に入り、この回路17にて更
に2逓倍され、加算器17の出力は4逓倍された
位相誤差信号(波形32)となる。一方、全波整
流回路14及び16の出力信号は加算器18に入
り、この回路18にて2逓倍され、加算器18の
出力は4逓倍された位相誤差信号(波形33)と
なる。ここで加算器17及び18の出力における
位相誤差信号(波形32,33)は共に直流成分
(ただし図示していない。)を含んでいるが、互に
逆相の関係を有しているので前記2信号を減算器
19にて減算すれば減算19の出力で直流成分を
含まない位相誤差信号(波形34)を得ることが
できる。そこで、減算器19の出力を雑音成分を
除去する抵域ろ波器20を介して、電圧制御発振
器21の制御信号にすれば、入力信号のレベルが
変動しても、同期引込周波数が変化するようなこ
とはなく、安定に動作する位相同期回路を得るこ
とができる。なお、加算器17及び18はそれぞ
れ減算器及び全波整流回路に置換することができ
る。また、この置換を行つた場合には全波整流回
路13〜16は積回路を用た2乗回路に置換する
ことができる。
以上の説明から明らかなように、本発明によ
り、位相誤差信号に直流成分を含まない4相位相
同期回路が得られる。
【図面の簡単な説明】
第1図は本発明の4相位相同期回路の実施例、
第2図は第1図の各部の信号波形である。 2,3:位相検波器、4:π/2移相器、5,8, 17,18:加算器、6,7,19:減算器、9
〜12:減衰器、13〜16:全波整流回路、2
0:低域波器、21:電圧制御発振器。

Claims (1)

  1. 【特許請求の範囲】 1 4相位相変調信号を検出する2個の位相検波
    器と、前記位相検波器の出力を互にレベル差をも
    たせて加算および減算することによつて前記位相
    検波器の出力とπ/8(1+2m)ラジアン(m= 0、1、2、3)の位相差を有する4列の出力を
    得る手段と、前記手段の出力をそれぞれ両波整流
    する4個の両波整流手段と、前記4個の両波整流
    手段の出力のうち直交関係にある出力を加算する
    2個の加算手段と、前記2個の加算手段の出力を
    減算し位相誤差信号を得る減算手段と、前記減算
    手段の出力に応動し前記位相検波器に信号を送出
    する電圧制御発振器とを含む位相同期回路。
JP57207428A 1982-11-26 1982-11-26 位相同期回路 Granted JPS58154960A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57207428A JPS58154960A (ja) 1982-11-26 1982-11-26 位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57207428A JPS58154960A (ja) 1982-11-26 1982-11-26 位相同期回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3974276A Division JPS52138856A (en) 1975-12-02 1976-04-08 Phase synchronous circuit

Publications (2)

Publication Number Publication Date
JPS58154960A JPS58154960A (ja) 1983-09-14
JPH0131822B2 true JPH0131822B2 (ja) 1989-06-28

Family

ID=16539588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57207428A Granted JPS58154960A (ja) 1982-11-26 1982-11-26 位相同期回路

Country Status (1)

Country Link
JP (1) JPS58154960A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123023U (ja) * 1990-03-29 1991-12-16
JPH03123022U (ja) * 1990-03-29 1991-12-16

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03123023U (ja) * 1990-03-29 1991-12-16
JPH03123022U (ja) * 1990-03-29 1991-12-16

Also Published As

Publication number Publication date
JPS58154960A (ja) 1983-09-14

Similar Documents

Publication Publication Date Title
JPS5914939B2 (ja) 搬送波再生装置
US3983499A (en) Multi-phase PSK demodulator
JPS63252014A (ja) 位相同期方式
JP2000022772A (ja) 搬送波再生回路並びに搬送波再生方法
CA2076935C (en) Demodulating device
JPS6347182B2 (ja)
JP2000101426A (ja) 位相周波数検出器およびそれが組み込まれた位相ロックループ回路
JPH0131822B2 (ja)
JPS58221548A (ja) 位相同期回路
JP2850643B2 (ja) ディジタル色信号復調装置
JPH023581B2 (ja)
JPH0219666B2 (ja)
JP4182594B2 (ja) Palシーケンス判別方法及び回路
JPS62142442A (ja) バ−ストpskの搬送波再生装置
JP3410841B2 (ja) 位相変調波キャリア再生回路
JPS6154303B2 (ja)
JPH0722293B2 (ja) Qpsk搬送波再生同期検出装置
JPS61257021A (ja) 位相同期回路
JPS60182205A (ja) 追尾形帯域濾波器
JPS6184933A (ja) Amステレオ復調装置
JPH0550181B2 (ja)
JPH04262649A (ja) 最小偏位変調波復調回路
JPH0448031Y2 (ja)
JPH04111653A (ja) 搬送波再生装置
JPS6351587B2 (ja)