JPH023581B2 - - Google Patents

Info

Publication number
JPH023581B2
JPH023581B2 JP57127263A JP12726382A JPH023581B2 JP H023581 B2 JPH023581 B2 JP H023581B2 JP 57127263 A JP57127263 A JP 57127263A JP 12726382 A JP12726382 A JP 12726382A JP H023581 B2 JPH023581 B2 JP H023581B2
Authority
JP
Japan
Prior art keywords
phase
circuit
signal
full
demodulated signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57127263A
Other languages
English (en)
Other versions
JPS5859653A (ja
Inventor
Yasutsune Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57127263A priority Critical patent/JPS5859653A/ja
Publication of JPS5859653A publication Critical patent/JPS5859653A/ja
Publication of JPH023581B2 publication Critical patent/JPH023581B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/227Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2273Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【発明の詳細な説明】 本発明は多相デジタル位相変調された入力信号
より搬送波信号を再生し、前記信号に位相同期し
た雑音成分の少ない搬送波信号を得るベースバン
ド回路にて構成された位相同期回路に関するもの
である。
最近ベースバンド回路にて構成された位相同期
回路が研究されており、その研究目標の1つとし
て構成ユニツトを簡単化する点があげられる。
この例として本発明者らが昭和50年12月2日に
特許出願した「位相同期回路」がある。本発明
は、この特許よりもさらに構成を簡単化したもの
である。
本発明の目的は、構成がきわめて簡単な位相同
期回路を提供することにある。
第1図は本発明の8相位相同期回路の実施例で
あり、第2図は第1図の回路の各部の波形例であ
る。
第1図において、11は低域波器、12は電
圧制御発振器、18は入力端子、19は第1の位
相検波器、20は第2の位相検波器、21は第3
の位相検波器、22は第4の位相検波器、23は
π/4移相器、24は2/4π移相器、25は3/4π
移 相器、26は減算器、26′は加算器、27およ
び27′は減衰器、43、43′、45および46
は全波整流回路、44は減算器、28〜31は第
1〜第4の復調信号出力端子である。
入力信号周波数のほぼ近くで発振している電圧
制御発振器12の出力は4分岐されて第1は位相
検波器19へ、第2はπ/4移相器23を介して位 相検波器20へ、第3は2/4π移相器24を介し て位相検波器21へ、第4は3/4π移相器25を 介して位相検波数22へ供給される。第1〜第4
の位相検波器19〜22に入力信号が同一位相状
態で供給されており、第1〜第4の位相検波器1
9〜22の出力端子28〜31にはそれぞれ第1
〜第4の復調信号が得られる。第1の復調信号
(第2図35)は第2の復調信号(第2図36)
よりπ/4ラジアンだけ進んでいる。同様に第2の 復調信号は第3の復調信号(第2図37)より
π/4ラジアンだけ進んでおり、第3の復調信号は 第4の復調信号(第2図38)よりπ/4ラジアン だけ進んでいる。従つて第1の復調信号35は第
3の復調信号37よりもπ/2ラジアン進んでいる。
この第1および第3復調信号はそれぞれ減衰器2
7′および27に介して減算器26および加算器
26′に供給される。減衰器27は第1の復調信
号と第3の復調信号との振幅比を1:tan(π/16) となるように第3の復調信号を減衰させる。従つ
て、減算器26の出力は第2図47のように第1
の復調信号よりπ/16ラジアン進んだ信号となる。
また、加算器26′の出力は、第2図48のよう
に第3の復調信号よりπ/16ラジアン進んだ信号と なる。このように減算器26および減衰器27
と、加算器26′および減衰器27′はそれぞれ復
調信号をπ/16ラジアン移相する移相器である。
次にこの減算器26および加算器26′はそれ
ぞれ全波整流回路43および43′に供給され、
その出力に第2図の49および50のような波形
を得る。この全波整流回路43および43′の出
力は減算器44で減算され、第2図の波形51
は、各全波整流回路45,46に順次供給され、
それぞれ第2図の波形52および53となる。こ
のように、第2図のように、復調信号35〜38
の位相安定点Cと、位相誤差信号53の位相点定
点eとが一致しているので、位相誤差信号53を
低域波器11を介して電圧制御発振器に2の制
御信号とすれば、第1図の位相同期回路は正常に
動作する。
なお、第1図における移相回路は、第1および
第3の復調信号をπ/16ラジアン進ませる例である が、(±π/16)、(−π/4±π/16)、(−π/2
±π/16)ある いは(−3/4π±π/16)の場合でも本発明による位 相同期回路は成立することは位相誤差信号53を
参照すれば明らかである。−π/16移相回路は第1図 において、減衰器26および加算器26′の代り
にそれぞれ加算器および減算器を用いることによ
り構成できる。又、(−π/4±π/16)移相回路は第 2の復調回路と第4の復調信号とを振幅比1:
tanπ/16の割合で加算あるいは減算する回路で構成 できる。回路で構成できる。(−π/2±π/16)移相 回路は第1復調信号とを振幅比tanπ/16:1の割合 で加算あるいは減算する回路で構成できる。
(−3π/4±π/16)移相回路は第2復調信号と第4
復 調信号との振幅比tanπ/16:1の割合で加算あるい は減算する回路で構成できる。尚、移相量を(−
π/16)あるいは(−π/4−π/16)あるいは(−π
/2− π/16)あるいは(−3π/2−π/16)に選択した場
合 は、位相誤差信号53の位相安定点dがπ/8シフ トするため、位相誤差信号53の安定動作領域の
傾斜が逆になるため、位相誤差信号53の極性を
逆にする必要がある。
以上の説明のごとく、従来の位相同期回路に比
して構成を非常に簡単にすることができる。
【図面の簡単な説明】
第1図は本発明の8相位相回路の実施例、第2
図は第1図における回路の各部波形である。 図において、11は低域波器;12は電圧制
御発信器;19〜22:位相検波器;23〜2
5:移相器;26,44:減算器;26′は加算
器;27′,27:減衰器;43,43′,45,
46:全波整流路。

Claims (1)

  1. 【特許請求の範囲】 1 8相位相変調信号を検出する4個の位相検波
    器と;前記位相検波器の復調信号のうち互に直交
    関係にある2個の復調信号を互に振幅比1:tan
    (π/16)で加算および減算して前記直交関係にある 2個の復調信号をそれぞれπ/16ラジアン移相する 2個の移相器と;前記2個の移相器の出力をそれ
    ぞれ全波整流する第1および第2の全波整流回路
    と;前記第1と第2の全波整流回路の出力を減算
    する減算回路と;前記減算回路の出力に直列に順
    次接続された第3および第4の全波整流回路と;
    前記第4の全波整流回路の出力に応動し前記位相
    検波器に信号を送出する周波数可変発振器とを含
    む位相同期回路。
JP57127263A 1982-07-21 1982-07-21 位相同期回路 Granted JPS5859653A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57127263A JPS5859653A (ja) 1982-07-21 1982-07-21 位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57127263A JPS5859653A (ja) 1982-07-21 1982-07-21 位相同期回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51009068A Division JPS5926149B2 (ja) 1975-12-02 1976-01-30 位相同期回路

Publications (2)

Publication Number Publication Date
JPS5859653A JPS5859653A (ja) 1983-04-08
JPH023581B2 true JPH023581B2 (ja) 1990-01-24

Family

ID=14955700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57127263A Granted JPS5859653A (ja) 1982-07-21 1982-07-21 位相同期回路

Country Status (1)

Country Link
JP (1) JPS5859653A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2990171B1 (ja) * 1998-08-24 1999-12-13 日本電気アイシーマイコンシステム株式会社 Pll回路とその制御方法
JP4732062B2 (ja) * 2005-08-04 2011-07-27 日信工業株式会社 車両用ディスクブレーキ

Also Published As

Publication number Publication date
JPS5859653A (ja) 1983-04-08

Similar Documents

Publication Publication Date Title
US4642573A (en) Phase locked loop circuit for demodulating suppressed carrier signals
JPS5914939B2 (ja) 搬送波再生装置
US3983499A (en) Multi-phase PSK demodulator
US4970469A (en) Phase detector and frequency demodulator including such a phase detector
US4109102A (en) Phase synchronizing circuit
US4095187A (en) Demodulation system for a multi-level multi-phase superposition-modulated carrier wave
JPH023581B2 (ja)
US4740759A (en) Angle demodulator with second order interference prevention
JPS6331987B2 (ja)
JPH0131822B2 (ja)
JPH02174344A (ja) ディジタル位相変調方式における両側帯波相関型信号復調法
JPH06318959A (ja) 位相同期装置
JPS5926149B2 (ja) 位相同期回路
JP3596973B2 (ja) 直接変換am受信機
JPH0219666B2 (ja)
JPH0370944B2 (ja)
RU2127018C1 (ru) Синхронный детектор с подавлением помех
JPS6330805B2 (ja)
JPH0332933B2 (ja)
JPS6093862A (ja) 遅延検波器
JPS5923662A (ja) 直接周波数変調信号のデ−タ復調器
JPS6154303B2 (ja)
EP0154963A2 (en) Quarternary differential PSK demodulator
JPS61212123A (ja) 同期受信機
JPH0568063A (ja) 周波数変動補正装置