JPH0332933B2 - - Google Patents
Info
- Publication number
- JPH0332933B2 JPH0332933B2 JP8160284A JP8160284A JPH0332933B2 JP H0332933 B2 JPH0332933 B2 JP H0332933B2 JP 8160284 A JP8160284 A JP 8160284A JP 8160284 A JP8160284 A JP 8160284A JP H0332933 B2 JPH0332933 B2 JP H0332933B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- signal
- low
- pass filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 14
- 230000010355 oscillation Effects 0.000 claims description 8
- 230000007423 decrease Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
- H03D3/245—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using at least twophase detectors in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0031—PLL circuits with quadrature locking, e.g. a Costas loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/18—Modifications of frequency-changers for eliminating image frequencies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、主に無線通信に用いられる受信回路
に関し、特に周波数変調された信号の受信復調回
路に関する。
に関し、特に周波数変調された信号の受信復調回
路に関する。
（従来技術と問題点）
従来、この種受信回路には直接検波方式とスー
パヘテロダイン方式がある。従来の直接検波方式
は周波数選択度を高周波帯のフイルタに依存する
ため選択度を十分にとることが困難であつた。ま
たスーパヘテロダイン方式は一度高周波入力信号
を中間周波信号に変換する方法であり、周波数選
択度は中間周波フイルタで決定されるため前記直
接検波方式よりも優れた選択度を得ることができ
る。しかし周波数変換の過程で受信周波数から中
間周波数の２倍の周波数だけ離れた周波数（イメ
ージ周波数）にも感度を持つ現象が生じる。この
イメージを除去するためには高周波入力と周波数
変換の間に高周波の帯域通過フイルタを必要とす
る。このように両方式とも高周波フイルタを要す
ることは受信電力の損失になるばかりでなく、受
信周波数を変更する場合このフイルタも変更しな
ければならないという問題が生じる。このような
欠点はカバーすべき受信周波数の範囲が広くなる
ほど顕著になる。また高周波フイルタや中間周波
フイルタが必要であるということは回路をIC化
する上でも大きな障害になる。
パヘテロダイン方式がある。従来の直接検波方式
は周波数選択度を高周波帯のフイルタに依存する
ため選択度を十分にとることが困難であつた。ま
たスーパヘテロダイン方式は一度高周波入力信号
を中間周波信号に変換する方法であり、周波数選
択度は中間周波フイルタで決定されるため前記直
接検波方式よりも優れた選択度を得ることができ
る。しかし周波数変換の過程で受信周波数から中
間周波数の２倍の周波数だけ離れた周波数（イメ
ージ周波数）にも感度を持つ現象が生じる。この
イメージを除去するためには高周波入力と周波数
変換の間に高周波の帯域通過フイルタを必要とす
る。このように両方式とも高周波フイルタを要す
ることは受信電力の損失になるばかりでなく、受
信周波数を変更する場合このフイルタも変更しな
ければならないという問題が生じる。このような
欠点はカバーすべき受信周波数の範囲が広くなる
ほど顕著になる。また高周波フイルタや中間周波
フイルタが必要であるということは回路をIC化
する上でも大きな障害になる。
（発明の目的）
本発明は入力信号をその搬送波周波数にほぼ等
しい周波数の局部発振信号で直接零周波数近傍の
ベースバンド信号に変換し、周波数選択度を得る
帯域制限を低域通過フイルタで実現することによ
り上記欠点を除去し、選択度が優れ、周波数カバ
ー範囲が広く、かつIC化が容易な受信回路を提
供するものである。
しい周波数の局部発振信号で直接零周波数近傍の
ベースバンド信号に変換し、周波数選択度を得る
帯域制限を低域通過フイルタで実現することによ
り上記欠点を除去し、選択度が優れ、周波数カバ
ー範囲が広く、かつIC化が容易な受信回路を提
供するものである。
（発明の構成及び作用）
本発明は、上記の目的を達成するために次のよ
うな構成を有する。即ち、本発明の受信回路は、
入力信号をその搬送波周波数にほぼ等しい周波数
の局部発振信号を基準信号として複素検波する複
素検波器と、この検波器の出力複素信号の実数部
信号を濾波する第１の低域通過フイルタと、前記
複素信号の虚数部信号を濾波する第２の低域通過
フイルタと、零周波数を含む正及び負の周波数領
域で動作し周波数制御信号によつて周波数制御が
可能な複素電圧制御発振器と、複素電圧制御発振
器出力の虚数部の極性を反転するインバータ、第
１の低域通過フイルタの出力と前記インバータの
出力とを乗算する第１の乗算器、第２の低域通過
フイルタの出力と複素電圧制御発振器出力の実数
部とを乗算する第２の乗算器、第１の乗算器の出
力と第２の乗算器の出力とを加算する加算器、と
からなる演算回路と、この演算回路出力を濾波す
る第３の低域通過フイルタとを有し、第３の低域
通過フイルタの出力を復調出力として出力すると
共に、前記複素電圧制御発振器の周波数制御信号
として帰還するように構成される。
うな構成を有する。即ち、本発明の受信回路は、
入力信号をその搬送波周波数にほぼ等しい周波数
の局部発振信号を基準信号として複素検波する複
素検波器と、この検波器の出力複素信号の実数部
信号を濾波する第１の低域通過フイルタと、前記
複素信号の虚数部信号を濾波する第２の低域通過
フイルタと、零周波数を含む正及び負の周波数領
域で動作し周波数制御信号によつて周波数制御が
可能な複素電圧制御発振器と、複素電圧制御発振
器出力の虚数部の極性を反転するインバータ、第
１の低域通過フイルタの出力と前記インバータの
出力とを乗算する第１の乗算器、第２の低域通過
フイルタの出力と複素電圧制御発振器出力の実数
部とを乗算する第２の乗算器、第１の乗算器の出
力と第２の乗算器の出力とを加算する加算器、と
からなる演算回路と、この演算回路出力を濾波す
る第３の低域通過フイルタとを有し、第３の低域
通過フイルタの出力を復調出力として出力すると
共に、前記複素電圧制御発振器の周波数制御信号
として帰還するように構成される。
今入力信号の搬送波の角度をω1とし、局部発
振器の信号の角速度をω1とほぼ同じω2とする。
複素検波器では入力信号を二手に分け一方では入
力信号と局部発振器の信号の積を取り、他方では
局部発振器の位相を90°位相させてから積を取る
のでその出力としては、係数を除いて考えれば差
の周波数成分であるsin（ω1−ω2）ｔなる信号と
cos（ω1−ω2）ｔなる信号が得られる。この２つ
の信号はω1とω2がほぼ同じに近いことから零周
波数近傍のベースバンドの信号となつている。こ
のため受信周波数選択のためのフイルタとして
は、高周波帯のフイルタや中間周波フイルタより
も優れた周波数撰択度を有する低域通過フイルタ
を用いることができる。そこでsin（ω1−ω2）ｔ
なる信号と、cos（ω1−ω2）ｔなる信号をそれぞ
れ低域フイルタ（第１の低域通過フイルタと第２
の低域通過フイルタ）を通過させている。
振器の信号の角速度をω1とほぼ同じω2とする。
複素検波器では入力信号を二手に分け一方では入
力信号と局部発振器の信号の積を取り、他方では
局部発振器の位相を90°位相させてから積を取る
のでその出力としては、係数を除いて考えれば差
の周波数成分であるsin（ω1−ω2）ｔなる信号と
cos（ω1−ω2）ｔなる信号が得られる。この２つ
の信号はω1とω2がほぼ同じに近いことから零周
波数近傍のベースバンドの信号となつている。こ
のため受信周波数選択のためのフイルタとして
は、高周波帯のフイルタや中間周波フイルタより
も優れた周波数撰択度を有する低域通過フイルタ
を用いることができる。そこでsin（ω1−ω2）ｔ
なる信号と、cos（ω1−ω2）ｔなる信号をそれぞ
れ低域フイルタ（第１の低域通過フイルタと第２
の低域通過フイルタ）を通過させている。
今、説明の便宜上ω1−ω2＝ω3とおくと前記２
つの信号はcosω3tとsinω3tになるが、cosω3tを実
数部、sinω3tを虚数部と見做すことにより、２つ
の低域フイルタの出力を併せて cosω3t＋jsinω3t ……(1) なる複素検波出力と考えることができる。
つの信号はcosω3tとsinω3tになるが、cosω3tを実
数部、sinω3tを虚数部と見做すことにより、２つ
の低域フイルタの出力を併せて cosω3t＋jsinω3t ……(1) なる複素検波出力と考えることができる。
このように周波数選択度が優れた低域通過フイ
ルタを通過した後の信号の復調は次のように行わ
れる。
ルタを通過した後の信号の復調は次のように行わ
れる。
復調回路は、演算回路と第３の低域通過フイル
タと複素電圧制御発振器とからなる。
タと複素電圧制御発振器とからなる。
複素電圧制御発振器は制御電圧によつて周波数
を変化させることのできる複素周波数信号を発生
する発振器である。
を変化させることのできる複素周波数信号を発生
する発振器である。
今、制御電圧が高くなると周波数が高くなり、
制御電圧が低くなると周波数が低くなるものとす
る。そしてその角周波数をω4とすると複素周波
数信号は cosω4t＋jsinω4t ……(2) なる式で表わされる。
制御電圧が低くなると周波数が低くなるものとす
る。そしてその角周波数をω4とすると複素周波
数信号は cosω4t＋jsinω4t ……(2) なる式で表わされる。
演算回路は、(1)式の複素検波出力と、(2)式の複
素周波数信号の複素共役信号との積の虚数部信号
sin（ω3−ω4）ｔ又は実数部信号cos（ω3−ω4）ｔ
を出力する。これらの出力信号は、いずれもω3
とω4が極めて近い時には、位相を適切に設定す
ることにより、ω3＝ω4の時には出力電圧が零、
ω3＞ω4の時には出力電圧が正、ω3＜ω4の時には
出力電圧が負となる。
素周波数信号の複素共役信号との積の虚数部信号
sin（ω3−ω4）ｔ又は実数部信号cos（ω3−ω4）ｔ
を出力する。これらの出力信号は、いずれもω3
とω4が極めて近い時には、位相を適切に設定す
ることにより、ω3＝ω4の時には出力電圧が零、
ω3＞ω4の時には出力電圧が正、ω3＜ω4の時には
出力電圧が負となる。
第３の低域通過フイルタは入力電圧が零の時に
は出力電圧が一定で変らず、入力電圧が正の時に
は出力電圧が上昇し、入力電圧が負の時には出力
電圧が下降する積分特性を有する。
は出力電圧が一定で変らず、入力電圧が正の時に
は出力電圧が上昇し、入力電圧が負の時には出力
電圧が下降する積分特性を有する。
従つて、演算回路の出力を第３の低域通過フイ
ルタへ入力し、第３の低域通過フイルタの出力を
複素電圧制御発振器の周波数制御端子へ加える
と、複素電圧制御発振器の角速度ω4は複素検波
出力の角度ω3に追随することになる。即ち、ω3
＞ω4の時には演算回路の出力電圧が正となり、
従つて第３の低域通過フイルタの出力電圧は上昇
し、角速度ω4を増加させるように動作する。そ
してω3＝ω4になつたところで演算回路の出力電
圧は零となり、第３の低域通過フイルタの出力電
圧の上昇も停止し、その時の値で一定となる。
ルタへ入力し、第３の低域通過フイルタの出力を
複素電圧制御発振器の周波数制御端子へ加える
と、複素電圧制御発振器の角速度ω4は複素検波
出力の角度ω3に追随することになる。即ち、ω3
＞ω4の時には演算回路の出力電圧が正となり、
従つて第３の低域通過フイルタの出力電圧は上昇
し、角速度ω4を増加させるように動作する。そ
してω3＝ω4になつたところで演算回路の出力電
圧は零となり、第３の低域通過フイルタの出力電
圧の上昇も停止し、その時の値で一定となる。
逆に、ω3＜ω4の時には演算回路の出力電圧が
負となり、従つて、第３の低域通過フイルタの出
力電圧は下降し、角速度ω4を低下させるように
動作する。そして、ω3＝ω4になつたところで、
演算回路の出力電圧は零となり、第３の低域通過
フイルタの出力電圧の下降も停止し、その時の値
で一定となる。
負となり、従つて、第３の低域通過フイルタの出
力電圧は下降し、角速度ω4を低下させるように
動作する。そして、ω3＝ω4になつたところで、
演算回路の出力電圧は零となり、第３の低域通過
フイルタの出力電圧の下降も停止し、その時の値
で一定となる。
従つて複素検波出力の角速度ω3変化すると複
素電圧制御発振器出力の角速度ω4は角速度ω3の
変化に追随して変化することになるが、この変化
を生ぜしめるべく第３の低域通過フイルタの出力
電圧も変化する。
素電圧制御発振器出力の角速度ω4は角速度ω3の
変化に追随して変化することになるが、この変化
を生ぜしめるべく第３の低域通過フイルタの出力
電圧も変化する。
一方ω3＝ω1−ω2であり、角速度ω2は局部発振
出力の角速度で一定であるから、角速度ω3の変
化はとりも直さず入力信号の搬送波の角速度ω1
の変化に他ならない。即ち第３の低域通過フイル
タの出力電圧の変化とそれに伴う複素電圧制御発
振器の発振周波数の変化は入力信号の搬送波の周
波数の変化に対応して変化することを意味する。
以上の動作により、搬送波の周波数を変化させる
周波数変調を受けた信号を電圧の変化に変換する
複調が可能となる。
出力の角速度で一定であるから、角速度ω3の変
化はとりも直さず入力信号の搬送波の角速度ω1
の変化に他ならない。即ち第３の低域通過フイル
タの出力電圧の変化とそれに伴う複素電圧制御発
振器の発振周波数の変化は入力信号の搬送波の周
波数の変化に対応して変化することを意味する。
以上の動作により、搬送波の周波数を変化させる
周波数変調を受けた信号を電圧の変化に変換する
複調が可能となる。
（発明の実施例）
次に本発明の実施例について図面を参照して説
明する。第１図は本発明の実施例の構成を示すブ
ロツク図であり、１は入力端子、２は複素検波器
であり、乗積検波器２１，２２、とπ／２の移相
器２３とから成る。３は入力信号の搬送波にほぼ
等しい周波数の信号を発生する局部発振器、４は
第１の低域通過フイルタ、５は第２の低域通過フ
イルタ、６は演算回路であつて、乗算器６１及び
６２、インバータ６３、加算器６４とから成る。
７は第３の低域通過フイルタ、８は複素電圧制御
発振器、９は出力端子である。ここで入力端子１
に加わる入力信号をcosω1t（但しω1＝2π1、2は
入力信号周波数）、局部発振器３の出力信号を
cosω2t（但しω2＝2π2、2は局部発振周波数）で
表わすことにする。但しω1、ω2はそれぞれの角
周波数（角速度ともいう）であり、ｔは時間であ
る。係数は共に省略してある（以下も同様）。局
部発振器出力信号の角速度ω2は一般に入力信号
の角速度ω1に一致させておくことが望ましいが
必ずしも同期している必要はない。乗積検波器２
１では入力信号cosω1tと局部発振器３の出力信
号cosω2tとの乗算が行われるから、その積は cosω1t・cosω2t＝１／２｛cos（ω1＋ω
2）ｔ＋cos（ω1−ω2）ｔ｝……(3) となる。このように、乗積検波器の出力には理論
的にω1＋ω2の成分とω1−ω2の成分が生成される
がω1＋ω2は通常高周波となるので本構成の乗積
検波器の出力においては支配的とならない。つま
り出力としては低周波成分のcosω3t（但しω3＝ω1
−ω2）が得られる。
明する。第１図は本発明の実施例の構成を示すブ
ロツク図であり、１は入力端子、２は複素検波器
であり、乗積検波器２１，２２、とπ／２の移相
器２３とから成る。３は入力信号の搬送波にほぼ
等しい周波数の信号を発生する局部発振器、４は
第１の低域通過フイルタ、５は第２の低域通過フ
イルタ、６は演算回路であつて、乗算器６１及び
６２、インバータ６３、加算器６４とから成る。
７は第３の低域通過フイルタ、８は複素電圧制御
発振器、９は出力端子である。ここで入力端子１
に加わる入力信号をcosω1t（但しω1＝2π1、2は
入力信号周波数）、局部発振器３の出力信号を
cosω2t（但しω2＝2π2、2は局部発振周波数）で
表わすことにする。但しω1、ω2はそれぞれの角
周波数（角速度ともいう）であり、ｔは時間であ
る。係数は共に省略してある（以下も同様）。局
部発振器出力信号の角速度ω2は一般に入力信号
の角速度ω1に一致させておくことが望ましいが
必ずしも同期している必要はない。乗積検波器２
１では入力信号cosω1tと局部発振器３の出力信
号cosω2tとの乗算が行われるから、その積は cosω1t・cosω2t＝１／２｛cos（ω1＋ω
2）ｔ＋cos（ω1−ω2）ｔ｝……(3) となる。このように、乗積検波器の出力には理論
的にω1＋ω2の成分とω1−ω2の成分が生成される
がω1＋ω2は通常高周波となるので本構成の乗積
検波器の出力においては支配的とならない。つま
り出力としては低周波成分のcosω3t（但しω3＝ω1
−ω2）が得られる。
同様に、乗積検波器２２では入力信号cosω1t
と、局部発振器３の出力信号cosω2tの位相を移
相器23でπ／２ラジアンだけ進相させたcos（ω2t
＋π／２）との乗算が行われるから、その積は cosω1t・cos（ω2t＋π／２）＝１／２［cos｛
（ω1＋ω2）ｔ＋π／２｝＋cos｛（ω1−ω2）ｔ−π
／２｝］……(4) となる。このうち、出力に現れるのは、乗積検波
器２１の場合と同様低周波成分の方であるから、
(4)式右辺の第２項、即ち cos｛（ω1−ω2）ｔ−π／２｝ ……(5) ということになる。ここでω1−ω2＝ω3と置き、
更に、還元公式および余角の関係を用いれば、(5)
式は cos（ω3t−π／２）＝cos（π／２−ω3t）＝sinω3
t となり、sinω3tが得られる。これら両出力をそれ
ぞれ実数部、虚数部と見なすことにより複素検波
出力cosω3t＋jsinω3tが得られる（ここでｊは虚
数単位である）。この複素検波出力は第１の低域
通過フイルタ４、第２の低域通過フイルタ５を通
り帯域制限される。
と、局部発振器３の出力信号cosω2tの位相を移
相器23でπ／２ラジアンだけ進相させたcos（ω2t
＋π／２）との乗算が行われるから、その積は cosω1t・cos（ω2t＋π／２）＝１／２［cos｛
（ω1＋ω2）ｔ＋π／２｝＋cos｛（ω1−ω2）ｔ−π
／２｝］……(4) となる。このうち、出力に現れるのは、乗積検波
器２１の場合と同様低周波成分の方であるから、
(4)式右辺の第２項、即ち cos｛（ω1−ω2）ｔ−π／２｝ ……(5) ということになる。ここでω1−ω2＝ω3と置き、
更に、還元公式および余角の関係を用いれば、(5)
式は cos（ω3t−π／２）＝cos（π／２−ω3t）＝sinω3
t となり、sinω3tが得られる。これら両出力をそれ
ぞれ実数部、虚数部と見なすことにより複素検波
出力cosω3t＋jsinω3tが得られる（ここでｊは虚
数単位である）。この複素検波出力は第１の低域
通過フイルタ４、第２の低域通過フイルタ５を通
り帯域制限される。
今ω3＝2π3なる周波数3を考え、第１の低域通
過フイルタ４、第２の低域通過フイルタ５の帯域
幅をＢとすると3＜Ｂのとき、すなわち｜1−2
｜＜Ｂのときのみ信号を通過させるように働く。
別の見方をすると1が2を中心に±Ｂの範囲にあ
るときにのみ感度がある周波数選択性を持つ。低
域通過フイルタは遮断特性を急峻にすることがで
き、受信中心周波数2に関係なく急峻な選択度を
得ることができる。第１の低域通過フイルタ４及
び第２の低域通過フイルタ５を通過した複素検波
出力信号は演算回路６で、複素電圧制御発振器８
の出力信号との間で演算が行なわれる。本実施例
では複素電圧制御発振器８の出力をcosω4t＋
jsinω4tとすると演算はこの発振器出力の複素共
役数と、複素検波出力信号との複素乗算の虚数部
を取り出すように行なわれる。インバータ６３は
複素共役を作るためsinω4tの極性を反転する。乗
算器６１ではcosω3tと−sinω4tの乗算が行なわ
れ、乗算器６２ではsinω3tとcosω4tの乗算が行な
われ、加算器６４の出力には sinω3t×cosω4t−cosω3t×sinω4t すなわちsin（ω3−ω4）ｔが得られる。この信号
は第３の低域通過フイルタ７を経て出力端子９へ
出力されると共に複素電圧制御発振器８の周波数
制御端子へ帰還される。今ω3とω4が十分に近い
値であるとすると（ω3−ω4）ｔの項は緩慢に変
化するため準静的には位相θとして扱える。位相
θが0°〜180°の範囲にあるときには帰還電圧が正
となり、このとき複素電圧制御発振器の発振周波
数をを増加させるように制御すればω4が増加し、
θは減少する方向につまり加算器６４の出力は零
に向つて変化する。逆にθが180°〜360°の範囲に
ある場合には帰還電圧が負になりω4は減少し、
θは増加する方向に、つまり加算器６４の出力は
同様零に向つて変化する。従つてω3とω4に差が
ある場合には常にその差を減少させ、ω3−ω4＝
０となる方向に制御が働く位相同期回路として動
作する。
過フイルタ４、第２の低域通過フイルタ５の帯域
幅をＢとすると3＜Ｂのとき、すなわち｜1−2
｜＜Ｂのときのみ信号を通過させるように働く。
別の見方をすると1が2を中心に±Ｂの範囲にあ
るときにのみ感度がある周波数選択性を持つ。低
域通過フイルタは遮断特性を急峻にすることがで
き、受信中心周波数2に関係なく急峻な選択度を
得ることができる。第１の低域通過フイルタ４及
び第２の低域通過フイルタ５を通過した複素検波
出力信号は演算回路６で、複素電圧制御発振器８
の出力信号との間で演算が行なわれる。本実施例
では複素電圧制御発振器８の出力をcosω4t＋
jsinω4tとすると演算はこの発振器出力の複素共
役数と、複素検波出力信号との複素乗算の虚数部
を取り出すように行なわれる。インバータ６３は
複素共役を作るためsinω4tの極性を反転する。乗
算器６１ではcosω3tと−sinω4tの乗算が行なわ
れ、乗算器６２ではsinω3tとcosω4tの乗算が行な
われ、加算器６４の出力には sinω3t×cosω4t−cosω3t×sinω4t すなわちsin（ω3−ω4）ｔが得られる。この信号
は第３の低域通過フイルタ７を経て出力端子９へ
出力されると共に複素電圧制御発振器８の周波数
制御端子へ帰還される。今ω3とω4が十分に近い
値であるとすると（ω3−ω4）ｔの項は緩慢に変
化するため準静的には位相θとして扱える。位相
θが0°〜180°の範囲にあるときには帰還電圧が正
となり、このとき複素電圧制御発振器の発振周波
数をを増加させるように制御すればω4が増加し、
θは減少する方向につまり加算器６４の出力は零
に向つて変化する。逆にθが180°〜360°の範囲に
ある場合には帰還電圧が負になりω4は減少し、
θは増加する方向に、つまり加算器６４の出力は
同様零に向つて変化する。従つてω3とω4に差が
ある場合には常にその差を減少させ、ω3−ω4＝
０となる方向に制御が働く位相同期回路として動
作する。
この位相同期回路が通常の位相同期回路と異な
る点は複素信号の同期回路である点であり、その
意義はω3、ω4が負の領域でも動作する点である。
ω4がω3に追従して変化するということはω3＝ω1
−ω2の関係から明らかなようにω1の変化に追従
して変化することを意味する。入力信号が周波数
変調されている場合にはω1が変調信号に比例し
て変化するため、ω4は変調信号に比例して変化
する。このとき位相同期回路が同期している限
り、複素電圧制御発振器を制御する電圧は変調信
号に比例して変化しており、この信号を復調信号
として出力端子９から取り出すことができる。
る点は複素信号の同期回路である点であり、その
意義はω3、ω4が負の領域でも動作する点である。
ω4がω3に追従して変化するということはω3＝ω1
−ω2の関係から明らかなようにω1の変化に追従
して変化することを意味する。入力信号が周波数
変調されている場合にはω1が変調信号に比例し
て変化するため、ω4は変調信号に比例して変化
する。このとき位相同期回路が同期している限
り、複素電圧制御発振器を制御する電圧は変調信
号に比例して変化しており、この信号を復調信号
として出力端子９から取り出すことができる。
ここで位相同期回路が同期状態にあるときの低
域通過フイルタ７の入力、すなわち加算器６４の
出力と、低域通過フイルタ７の出力、すなわち電
圧制御発振器８の周波数制御端子の電圧との関係
について説明する。一般に位相同期回路のループ
中に用いられる低域通過フイルタは積分器を含
む。この積分器が漏れのない理想積分器の場合に
は、同フイルタ入力信号が零となるまでは同フイ
ルタ出力はフイルタ入力の極性に応じて増減し、
同フイルタ出力電圧が電圧制御発振器の周波数
ω4がω3に一致するまで変化する。一度ω4＝ω3の
点に達すると、前記加算器６４の出力は零とな
り、フイルタ出力の変化は止り、ω4＝ω3の関係
を維持する電圧を保持する。すなわちω4が制御
電圧に比例して変化するように、電圧制御発振器
が設計されておれば制御電圧、つまり端子９に得
られる電圧はω3の変化に比例して変化すること
になる。ここでは前記低域通過フイルタ７中の積
分器は利用積分器として説明したが、漏れのある
積分器の場合であつても位相同期回路のループの
一巡直流利得が十分大きく設計されておれば実質
的には以上に述べた動作と等価な動作が行なわれ
る。
域通過フイルタ７の入力、すなわち加算器６４の
出力と、低域通過フイルタ７の出力、すなわち電
圧制御発振器８の周波数制御端子の電圧との関係
について説明する。一般に位相同期回路のループ
中に用いられる低域通過フイルタは積分器を含
む。この積分器が漏れのない理想積分器の場合に
は、同フイルタ入力信号が零となるまでは同フイ
ルタ出力はフイルタ入力の極性に応じて増減し、
同フイルタ出力電圧が電圧制御発振器の周波数
ω4がω3に一致するまで変化する。一度ω4＝ω3の
点に達すると、前記加算器６４の出力は零とな
り、フイルタ出力の変化は止り、ω4＝ω3の関係
を維持する電圧を保持する。すなわちω4が制御
電圧に比例して変化するように、電圧制御発振器
が設計されておれば制御電圧、つまり端子９に得
られる電圧はω3の変化に比例して変化すること
になる。ここでは前記低域通過フイルタ７中の積
分器は利用積分器として説明したが、漏れのある
積分器の場合であつても位相同期回路のループの
一巡直流利得が十分大きく設計されておれば実質
的には以上に述べた動作と等価な動作が行なわれ
る。
以上述べたように本発明により帯域通過フイル
タを用いることなく選択特性が良い受信回路を得
ることができる。また以上の説明から本発明にな
る受信回路は局部発振器３の周波数を変えるのみ
で広い周波数範囲をカバーすることができること
も明らかである。
タを用いることなく選択特性が良い受信回路を得
ることができる。また以上の説明から本発明にな
る受信回路は局部発振器３の周波数を変えるのみ
で広い周波数範囲をカバーすることができること
も明らかである。
次に第２図を用いて第３の低域通過フイルタと
複素電圧制御発振器の実施例について説明する。
同図中１０は演算回路からの信号の入力端子、１
１は正負極性判定を行なう比較器、７′は２値入
力を受けて動作するデジタル低域通過フイルタ、
９は出力端子、８は複素電圧制御発振器である。
複素電圧制御発振器は加算器８１、メモリ８２、
余弦波形を記憶しているROM８３、正弦波形を
記憶しているROM８４、デジタルアナログ変換
器８５及び８６、実数部出力端子８７、虚数部出
力端子８８から成る。比較器１１は入力信号のレ
ベル変化を吸収するリミツタとしての働きをす
る。加算器８１とメモリ８２は積分器として動作
し、正入力が加わると出力が増加し、負入力が加
わると出力が減少する。但し、メモリ８２及び加
算器８１は有限の桁数を持ち、桁をオーバフロー
すると零にもどるようなモジユロ演算を行なうも
のとする。このオーバフローする値を位相の360°
に対応させるものとする。積分器出力はROM８
３及び８４ヘアドレス入力として加えられる。
ROM８３及び８４はそれぞれアドレス入力を位
相入力として、それに対応するCOS及びSINの出
力値をデジタルアナログ変換器８５及び８６へ出
力し、デジタルアナログ変換器でアナログ波形に
変換され、出力端子８７及び８８から出力され
る。今加算器８１へ加わる制御信号が正の値で大
きければ大きいほど積分器の値の増加傾斜が大き
くなり出力端子８７及び８８の波形の変化が早く
なり、高い周波数の信号が得られる。また加算器
８１へ加わる制御信号が零になると積分器出力は
変化せず従つて出力端子８７及び８８からは直流
出力が得られる。つまり零周波数の信号が得られ
る。制御信号が負になると積分器出力は減少し、
端子８７及び８８には余弦波と正弦波が得られる
が、この場合には正周波数の場合と異なり余弦波
と正弦波の位相関係が逆転する。つまり負の周波
数信号が得られる。以上複素電圧制御発振器の一
実施例を示したが、正弦波形を記憶している
ROM８４は余弦波形を記憶しているROM８３
と共用とし、そのアドレスを90°分だけ減じたも
のを利用して切り換えて使用することもできる。
またROMの容量を節約するために0°〜360°の値
全てを記憶させずに0°〜90°の値のみ記憶させ、
アドレスの変換と出力の変換とで所望の出力を得
る方法も通常用いられる方法である。
複素電圧制御発振器の実施例について説明する。
同図中１０は演算回路からの信号の入力端子、１
１は正負極性判定を行なう比較器、７′は２値入
力を受けて動作するデジタル低域通過フイルタ、
９は出力端子、８は複素電圧制御発振器である。
複素電圧制御発振器は加算器８１、メモリ８２、
余弦波形を記憶しているROM８３、正弦波形を
記憶しているROM８４、デジタルアナログ変換
器８５及び８６、実数部出力端子８７、虚数部出
力端子８８から成る。比較器１１は入力信号のレ
ベル変化を吸収するリミツタとしての働きをす
る。加算器８１とメモリ８２は積分器として動作
し、正入力が加わると出力が増加し、負入力が加
わると出力が減少する。但し、メモリ８２及び加
算器８１は有限の桁数を持ち、桁をオーバフロー
すると零にもどるようなモジユロ演算を行なうも
のとする。このオーバフローする値を位相の360°
に対応させるものとする。積分器出力はROM８
３及び８４ヘアドレス入力として加えられる。
ROM８３及び８４はそれぞれアドレス入力を位
相入力として、それに対応するCOS及びSINの出
力値をデジタルアナログ変換器８５及び８６へ出
力し、デジタルアナログ変換器でアナログ波形に
変換され、出力端子８７及び８８から出力され
る。今加算器８１へ加わる制御信号が正の値で大
きければ大きいほど積分器の値の増加傾斜が大き
くなり出力端子８７及び８８の波形の変化が早く
なり、高い周波数の信号が得られる。また加算器
８１へ加わる制御信号が零になると積分器出力は
変化せず従つて出力端子８７及び８８からは直流
出力が得られる。つまり零周波数の信号が得られ
る。制御信号が負になると積分器出力は減少し、
端子８７及び８８には余弦波と正弦波が得られる
が、この場合には正周波数の場合と異なり余弦波
と正弦波の位相関係が逆転する。つまり負の周波
数信号が得られる。以上複素電圧制御発振器の一
実施例を示したが、正弦波形を記憶している
ROM８４は余弦波形を記憶しているROM８３
と共用とし、そのアドレスを90°分だけ減じたも
のを利用して切り換えて使用することもできる。
またROMの容量を節約するために0°〜360°の値
全てを記憶させずに0°〜90°の値のみ記憶させ、
アドレスの変換と出力の変換とで所望の出力を得
る方法も通常用いられる方法である。
以上述べた実施例においては回路各部における
増幅器を示していないが、これは通常実施する場
合には当然設けられるべきものである。また演算
回路６としては複素演算の虚数部を取り出すよう
に構成されているが、実数部を取り出しても位相
同期時の位相関係が変るのみで周波数検波の目的
は達成されることは明らかである。
増幅器を示していないが、これは通常実施する場
合には当然設けられるべきものである。また演算
回路６としては複素演算の虚数部を取り出すよう
に構成されているが、実数部を取り出しても位相
同期時の位相関係が変るのみで周波数検波の目的
は達成されることは明らかである。
（発明の効果）
本発明は、以上説明したように、周波数変調を
受けた高周波入信号を直接ベースバンド信号に変
換して処理するので受信入力信号の周波数選択手
段として周波数選択度の優れた、換言すれば、周
波数遮断特性を高周波帯や中間周波帯における帯
域通過フイルタよりも非常に急峻にすることので
きる低域通過フイルタを用いることができる。こ
のため優れた周波数選択性が得られる。また、従
来技術では受信周波数を変えるためには、局部発
振周波数の他に高周波帯域通過フイルタの通過周
波数をも変更しなければならなかつたが本発明に
おいては、高周波帯域通過フイルタを用いる必要
がないので高周波帯域通過フイルタによる周波数
範囲の制約はなく受信周波数の変更は局部発振器
の周波数を変更するだけで広い周波数範囲に渡つ
て容易に行うことができる。
受けた高周波入信号を直接ベースバンド信号に変
換して処理するので受信入力信号の周波数選択手
段として周波数選択度の優れた、換言すれば、周
波数遮断特性を高周波帯や中間周波帯における帯
域通過フイルタよりも非常に急峻にすることので
きる低域通過フイルタを用いることができる。こ
のため優れた周波数選択性が得られる。また、従
来技術では受信周波数を変えるためには、局部発
振周波数の他に高周波帯域通過フイルタの通過周
波数をも変更しなければならなかつたが本発明に
おいては、高周波帯域通過フイルタを用いる必要
がないので高周波帯域通過フイルタによる周波数
範囲の制約はなく受信周波数の変更は局部発振器
の周波数を変更するだけで広い周波数範囲に渡つ
て容易に行うことができる。
更に、高周波帯や中間周波帯の帯域通過フイル
タのIC化には難しい問題があるが、低域通過フ
イルタのIC化は容易でありこのため装置の小型
軽量化や高信頼化に資するところが大きい。
タのIC化には難しい問題があるが、低域通過フ
イルタのIC化は容易でありこのため装置の小型
軽量化や高信頼化に資するところが大きい。
第１図は本発明の一実施例の構成を示すブロツ
ク図であり、第２図は第３の低域通過フイルタと
複素電圧制御発振器の部分を示すブロツク図であ
る。 １……入力端子、２……複素検波器、３……局
部発振器、４……第１の低域通過フイルタ、５…
…第２の低域通過フイルタ、６……演算回路、
７，７′……第３の低域通過フイルタ、８……複
素電圧制御発振器、９……出力端子、１０……演
算回路６からの信号の入力端子、１１……比較
器、２１，２２……乗積検波器、２３……π／２
移相器、６１，６２……乗算器、６３……インバ
ータ、６４，８１……加算器、８２……メモリ、
８３……余弦波形を記憶しているROM、８４…
…正弦波形を記憶しているROM、８５，８６…
…デジタルアナログ変換器、８７，８８……出力
端子。
ク図であり、第２図は第３の低域通過フイルタと
複素電圧制御発振器の部分を示すブロツク図であ
る。 １……入力端子、２……複素検波器、３……局
部発振器、４……第１の低域通過フイルタ、５…
…第２の低域通過フイルタ、６……演算回路、
７，７′……第３の低域通過フイルタ、８……複
素電圧制御発振器、９……出力端子、１０……演
算回路６からの信号の入力端子、１１……比較
器、２１，２２……乗積検波器、２３……π／２
移相器、６１，６２……乗算器、６３……インバ
ータ、６４，８１……加算器、８２……メモリ、
８３……余弦波形を記憶しているROM、８４…
…正弦波形を記憶しているROM、８５，８６…
…デジタルアナログ変換器、８７，８８……出力
端子。
Claims (1)
- １ 周波数変調された信号を入力とする受信回路
であつて；入力信号をその搬送周波数にほぼ等し
い周波数の局部発振信号を基準信号として複素検
波する複素検波器と；この検波器の出力複素信号
の実数部信号を濾波する第１の低域通過フイルタ
と；前記複素信号の虚数部信号を濾波する第２の
低域通過フイルタと；零周波数を含む正及び負の
周波数領域で動作し周波数制御信号によつて周波
数制御が可能な複素電圧制御発振器と；複素電圧
制御発振器出力の虚数部の極性を反転するインバ
ータ、第１の低域通過フイルタの出力と前記イン
バータの出力とを乗算する第１の乗算器、第２の
低域通過フイルタの出力と複素電圧制御発振器出
力の実数部とを乗算する第２の乗算器、第１の乗
算器の出力と第２の乗算器の出力とを加算する加
算器、とからなる演算回路と；この演算回路出力
を濾波する第３の低域通過フイルタと；を有し、
第３の低域通過フイルタの出力を復調出力として
出力すると共に、前記複素電圧制御発振器の周波
数制御信号として帰還するように構成されたこと
を特徴とする受信回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160284A JPS60224337A (ja) | 1984-04-23 | 1984-04-23 | 受信回路 |
| EP85302802A EP0160484A3 (en) | 1984-04-23 | 1985-04-22 | Fm receiver including a baseband pll circuit |
| AU41632/85A AU4163285A (en) | 1984-04-23 | 1985-04-23 | Fm reception-demodulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160284A JPS60224337A (ja) | 1984-04-23 | 1984-04-23 | 受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60224337A JPS60224337A (ja) | 1985-11-08 |
| JPH0332933B2 true JPH0332933B2 (ja) | 1991-05-15 |
Family
ID=13750862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8160284A Granted JPS60224337A (ja) | 1984-04-23 | 1984-04-23 | 受信回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0160484A3 (ja) |
| JP (1) | JPS60224337A (ja) |
| AU (1) | AU4163285A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596606A (en) * | 1994-04-05 | 1997-01-21 | Scientific-Atlanta, Inc. | Synchronous detector and methods for synchronous detection |
| US7102447B2 (en) * | 2004-05-04 | 2006-09-05 | Telefonaktiebolaget L M Ericsson (Publ) | XO-buffer robust to interference |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3600700A (en) * | 1968-06-12 | 1971-08-17 | Nippon Electric Co | Circuit for phase locking an oscillator to a signal modulated in n-phases |
| US4234957A (en) * | 1978-12-04 | 1980-11-18 | Gte Automatic Electric Laboratories Incorporated | Method and apparatus for generating timing phase error signals in PSK demodulators |
| DE2902952C2 (de) * | 1979-01-26 | 1986-10-09 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Direktmischendes Empfangssystem |
| GB2052196A (en) * | 1979-06-27 | 1981-01-21 | Plessey Co Ltd | Demodulators |
-
1984
- 1984-04-23 JP JP8160284A patent/JPS60224337A/ja active Granted
-
1985
- 1985-04-22 EP EP85302802A patent/EP0160484A3/en not_active Withdrawn
- 1985-04-23 AU AU41632/85A patent/AU4163285A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0160484A3 (en) | 1987-04-29 |
| JPS60224337A (ja) | 1985-11-08 |
| AU4163285A (en) | 1985-10-31 |
| EP0160484A2 (en) | 1985-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793243B2 (ja) | 直接変換受信機 | |
| JPS6348469B2 (ja) | ||
| EP0161024B1 (en) | An fsk data receiver | |
| JPH01135223A (ja) | 周波数差検出器 | |
| JP3204233B2 (ja) | 周波数−電圧変換回路と受信機および周波数−電圧変換特性の制御方法 | |
| JPH0332933B2 (ja) | ||
| JP3362427B2 (ja) | 直交検波器 | |
| JP3029394B2 (ja) | Ｆｓｋ復調装置 | |
| JPH0541717A (ja) | デジタル変調波の復調装置 | |
| JP3399017B2 (ja) | 位相同期装置 | |
| JPH0463574B2 (ja) | ||
| JP3596973B2 (ja) | 直接変換ａｍ受信機 | |
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 | |
| JPS6093862A (ja) | 遅延検波器 | |
| JPH0351125B2 (ja) | ||
| JPH08107428A (ja) | 自動周波数制御装置 | |
| JPH09214252A (ja) | ダイレクト検波を用いたａｍ／ｆｍチューナ | |
| JPS58136160A (ja) | ベ−スバンド復調器 | |
| JP2948648B2 (ja) | 復調回路 | |
| JPH0693587B2 (ja) | 帯域ろ波器 | |
| JPH023581B2 (ja) | ||
| JPS6330805B2 (ja) | ||
| JPS63250248A (ja) | 多相位相復調器 | |
| JPS62231549A (ja) | 位相同期検波復調器 | |
| JPS6351706A (ja) | 同期検波回路 |