JP3204233B2 - 周波数−電圧変換回路と受信機および周波数−電圧変換特性の制御方法 - Google Patents
周波数−電圧変換回路と受信機および周波数−電圧変換特性の制御方法Info
- Publication number
- JP3204233B2 JP3204233B2 JP35381398A JP35381398A JP3204233B2 JP 3204233 B2 JP3204233 B2 JP 3204233B2 JP 35381398 A JP35381398 A JP 35381398A JP 35381398 A JP35381398 A JP 35381398A JP 3204233 B2 JP3204233 B2 JP 3204233B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- voltage value
- value
- signal
- rectangular pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
- H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
- H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
- H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、ＦＳＫ信号を受
信復調するダイレクトコンバージョン受信機等に適用さ
れる周波数−電圧変換回路と受信機およびこれらに適用
される周波数−電圧変換特性の制御方法に関する。
信復調するダイレクトコンバージョン受信機等に適用さ
れる周波数−電圧変換回路と受信機およびこれらに適用
される周波数−電圧変換特性の制御方法に関する。
【０００２】
【従来の技術】一般に、ＦＳＫ(Ｆrequency Ｓhift Ｋe
ying）受信機にはスーパーヘテロダイン方式やダイレク
トコンバージョン方式等があり、各方式ともＦ−Ｖ（Ｆ
requency-Ｖoltage:周波数−電圧）変換を用いて復調を
行う方式が知られている。
ying）受信機にはスーパーヘテロダイン方式やダイレク
トコンバージョン方式等があり、各方式ともＦ−Ｖ（Ｆ
requency-Ｖoltage:周波数−電圧）変換を用いて復調を
行う方式が知られている。
【０００３】図７は、従来のＦ−Ｖ変換を有するダイレ
クトコンバージョン受信機の構成例を示すブロック図で
あり、ベースバンド直交信号をある中間周波数に持ち上
げて（アップコンバージョン）Ｆ−Ｖ変換するウェーバ
受信機（一点鎖線内）の構成例である。
クトコンバージョン受信機の構成例を示すブロック図で
あり、ベースバンド直交信号をある中間周波数に持ち上
げて（アップコンバージョン）Ｆ−Ｖ変換するウェーバ
受信機（一点鎖線内）の構成例である。
【０００４】図示しない送信機から送信されたＦＳＫ信
号はアンテナ１０１によって受信され、高周波増幅器１
０２によって増幅されてミキサ１０３および１０４に入
力される。
号はアンテナ１０１によって受信され、高周波増幅器１
０２によって増幅されてミキサ１０３および１０４に入
力される。
【０００５】またミキサ１０３には、局部発振器１０７
が出力する発振信号がπ／２移相器１０５によってπ／
２だけ移相して供給され、ミキサ１０４には局部発振器
１０７の出力する発振信号が供給される。
が出力する発振信号がπ／２移相器１０５によってπ／
２だけ移相して供給され、ミキサ１０４には局部発振器
１０７の出力する発振信号が供給される。
【０００６】ミキサ１０３および１０４の出力信号は、
それぞれに接続されたチャネルフィルタであるＬＰＦ
（Ｌow Ｐass Ｆilter：低域通過濾波器）１０６および
１０８へ供給される。
それぞれに接続されたチャネルフィルタであるＬＰＦ
（Ｌow Ｐass Ｆilter：低域通過濾波器）１０６および
１０８へ供給される。
【０００７】これらＬＰＦ１０６および１０８は、ベー
スバンド信号と同等の通過帯域を有し隣接チャネルの選
択度を取るものであり、ミキサ１０３および１０４から
の各信号のそれぞれに応じた出力信号を、個別にアップ
コンバージョン部１３０（二点鎖線内）に供給する。
スバンド信号と同等の通過帯域を有し隣接チャネルの選
択度を取るものであり、ミキサ１０３および１０４から
の各信号のそれぞれに応じた出力信号を、個別にアップ
コンバージョン部１３０（二点鎖線内）に供給する。
【０００８】アップコンバージョン部１３０は、ミキサ
１０９とミキサ１１０、局部発振器１１３、そしてπ／
２移相器１１１とにより構成される。ミキサ１０９には
局部発振器１１３の出力する発振信号が供給され、ミキ
サ１１０には局部発振器１１３の出力する発振信号がπ
／２だけ移相して供給される。
１０９とミキサ１１０、局部発振器１１３、そしてπ／
２移相器１１１とにより構成される。ミキサ１０９には
局部発振器１１３の出力する発振信号が供給され、ミキ
サ１１０には局部発振器１１３の出力する発振信号がπ
／２だけ移相して供給される。
【０００９】ミキサ１０９および１１０によってそれぞ
れ乗算された信号は、加算器１１２によって加算（減算
器によって減算してもよい）される。アップコンバージ
ョンされた加算器１１２の出力信号は、遅延検波部１１
４によって電圧値に変換される。
れ乗算された信号は、加算器１１２によって加算（減算
器によって減算してもよい）される。アップコンバージ
ョンされた加算器１１２の出力信号は、遅延検波部１１
４によって電圧値に変換される。
【００１０】このウェーバ受信機１３１において、受信
ＦＳＫ信号の搬送波周波数をω／２π、また周波数偏移
を±Δω／２πとすると、この受信ＦＳＫ信号Ｓ
rFSKは、 ＳrFSK＝ｃｏｓ（ω±Δω）ｔ と表される。
ＦＳＫ信号の搬送波周波数をω／２π、また周波数偏移
を±Δω／２πとすると、この受信ＦＳＫ信号Ｓ
rFSKは、 ＳrFSK＝ｃｏｓ（ω±Δω）ｔ と表される。
【００１１】ここで、局部発振器１０７の出力信号Ｓ
OSC1＝ｓｉｎωｔとおくと、ミキサ１０３および１０４
の出力信号ＳMIX3、ＳMIX4は、 ＳMIX3＝ｃｏｓ（ω±Δω）ｔ・ｃｏｓωｔ ＝１／２｛ｃｏｓ（ω±Δω＋ω）ｔ＋ｃｏｓ（ω±Δω−ω）ｔ｝ ＝１／２｛ｃｏｓ（２ω±Δω）ｔ＋ｃｏｓ（±Δωｔ）｝ 同様に、 ＳMIX4＝ｃｏｓ（ω±Δω）ｔ・ｓｉｎωｔ ＝１／２｛ｓｉｎ（ω±Δω＋ω）ｔ＋ｓｉｎ（ω±Δω−ω）ｔ｝ ＝１／２｛ｓｉｎ（２ω±Δω）ｔ＋ｓｉｎ（±Δωｔ）｝ となるが、これらの式の第１項はＬＰＦ１０６あるいは
１０８によって除去されるので、ＬＰＦ１０６および１
０８の出力ＳLPF6、ＳLPF8は、 ＳLPF6＝１／２｛ｃｏｓ（Δωｔ）｝ ・・・（１） ＳLPF8＝±１／２｛ｓｉｎ（Δωｔ）｝ ・・・（２） となる。
OSC1＝ｓｉｎωｔとおくと、ミキサ１０３および１０４
の出力信号ＳMIX3、ＳMIX4は、 ＳMIX3＝ｃｏｓ（ω±Δω）ｔ・ｃｏｓωｔ ＝１／２｛ｃｏｓ（ω±Δω＋ω）ｔ＋ｃｏｓ（ω±Δω−ω）ｔ｝ ＝１／２｛ｃｏｓ（２ω±Δω）ｔ＋ｃｏｓ（±Δωｔ）｝ 同様に、 ＳMIX4＝ｃｏｓ（ω±Δω）ｔ・ｓｉｎωｔ ＝１／２｛ｓｉｎ（ω±Δω＋ω）ｔ＋ｓｉｎ（ω±Δω−ω）ｔ｝ ＝１／２｛ｓｉｎ（２ω±Δω）ｔ＋ｓｉｎ（±Δωｔ）｝ となるが、これらの式の第１項はＬＰＦ１０６あるいは
１０８によって除去されるので、ＬＰＦ１０６および１
０８の出力ＳLPF6、ＳLPF8は、 ＳLPF6＝１／２｛ｃｏｓ（Δωｔ）｝ ・・・（１） ＳLPF8＝±１／２｛ｓｉｎ（Δωｔ）｝ ・・・（２） となる。
【００１２】ここで理解を容易にするために、リミッタ
アンプ１２８、１２９を介さないものとして計算する
と、アップコンバージョン部１３０の出力信号Ｖ
OUT は、以下のように変形される。ただしここでは、局
部発振器１１３の出力信号ＳOSC2＝ｓｉｎω２ｔとす
る。 ＶOUT ＝１／２｛ｃｏｓ（Δωｔ）ｓｉｎω２ｔ｝ ±１／２｛ｓｉｎ（Δωｔ）ｃｏｓω２ｔ｝ ＝１／２｛ｓｉｎ（ω２±Δω）｝ ・・・（３） 上述の結果よりベースバンド信号Ｉ、Ｑは、中間周波数
ω２／２πを中心とし±Δω／２πの周波数偏移を持つ
信号に変換される。
アンプ１２８、１２９を介さないものとして計算する
と、アップコンバージョン部１３０の出力信号Ｖ
OUT は、以下のように変形される。ただしここでは、局
部発振器１１３の出力信号ＳOSC2＝ｓｉｎω２ｔとす
る。 ＶOUT ＝１／２｛ｃｏｓ（Δωｔ）ｓｉｎω２ｔ｝ ±１／２｛ｓｉｎ（Δωｔ）ｃｏｓω２ｔ｝ ＝１／２｛ｓｉｎ（ω２±Δω）｝ ・・・（３） 上述の結果よりベースバンド信号Ｉ、Ｑは、中間周波数
ω２／２πを中心とし±Δω／２πの周波数偏移を持つ
信号に変換される。
【００１３】次に、リミッタアンプ１２８および１２９
をＬＰＦ１０６あるいは１０８とミキサ１０９および１
１０との間に挿入した場合は、以下のようになる。ミキ
サ１０９および１１０への入力がリミッタアンプ１２８
および１２９によって矩形波となった場合のＬＰＦ１０
６およびＬＰＦ１０８の出力ＳLPF6' およびＳLPF8'
は、上述の式（１）、式（２）をフーリエ変換すること
によって、次のように変形される。なおここでは定数ｋ
＝２／πとする。 ＳLPF6' ＝ｋ｛ｃｏｓ（Δωｔ） ＋１／３・ｃｏｓ（３Δωｔ） ＋１／５・ｃｏｓ（５Δωｔ） ＋・・・｝ ・・・(１'） ＳLPF8' ＝ｋ｛ｓｉｎ（ω２±ω）ｔ ＋１／３・ｓｉｎ（３（ω２±Δω）ｔ ＋１／５・ｓｉｎ（５（ω２±Δω）ｔ） ＋・・・｝ ・・・(２'）
をＬＰＦ１０６あるいは１０８とミキサ１０９および１
１０との間に挿入した場合は、以下のようになる。ミキ
サ１０９および１１０への入力がリミッタアンプ１２８
および１２９によって矩形波となった場合のＬＰＦ１０
６およびＬＰＦ１０８の出力ＳLPF6' およびＳLPF8'
は、上述の式（１）、式（２）をフーリエ変換すること
によって、次のように変形される。なおここでは定数ｋ
＝２／πとする。 ＳLPF6' ＝ｋ｛ｃｏｓ（Δωｔ） ＋１／３・ｃｏｓ（３Δωｔ） ＋１／５・ｃｏｓ（５Δωｔ） ＋・・・｝ ・・・(１'） ＳLPF8' ＝ｋ｛ｓｉｎ（ω２±ω）ｔ ＋１／３・ｓｉｎ（３（ω２±Δω）ｔ ＋１／５・ｓｉｎ（５（ω２±Δω）ｔ） ＋・・・｝ ・・・(２'）
【００１４】即ち、アップコンバージョン部１３０の出
力信号ＶOUT'も、同様に上述の式（３）の変形と考える
ことにより、 ＶOUT'＝ｋ｛ｓｉｎ（ω２±ω）ｔ ＋１／３・ｓｉｎ（３（ω２±Δω）ｔ ＋１／５・ｓｉｎ（５（ω２±Δω）ｔ） ＋・・・｝ ・・・(３'） となり、ＬＰＦ１０６および１０８とミキサ１０９ある
いは１１０との間にリミッタアンプ１２８および１２９
を挿入した場合にも、コンバージョンアップが可能であ
ることが分かる。
力信号ＶOUT'も、同様に上述の式（３）の変形と考える
ことにより、 ＶOUT'＝ｋ｛ｓｉｎ（ω２±ω）ｔ ＋１／３・ｓｉｎ（３（ω２±Δω）ｔ ＋１／５・ｓｉｎ（５（ω２±Δω）ｔ） ＋・・・｝ ・・・(３'） となり、ＬＰＦ１０６および１０８とミキサ１０９ある
いは１１０との間にリミッタアンプ１２８および１２９
を挿入した場合にも、コンバージョンアップが可能であ
ることが分かる。
【００１５】ウェーバ受信機１３１はＳＳＢ（Ｓingle
Ｓide Ｂand:単側波帯波）受信機として提案されたもの
であるが、上述の説明からもわかるように、ＦＳＫ受信
機としても適用されることがわかる。このようにしてア
ップコンバージョンされた加算器１１２の出力信号は、
遅延検波部１１４に入力されてＦ−Ｖ変換される。
Ｓide Ｂand:単側波帯波）受信機として提案されたもの
であるが、上述の説明からもわかるように、ＦＳＫ受信
機としても適用されることがわかる。このようにしてア
ップコンバージョンされた加算器１１２の出力信号は、
遅延検波部１１４に入力されてＦ−Ｖ変換される。
【００１６】図８は、遅延検波部１１４の詳細な構成例
を示す接続図である。また図９は、遅延検波部１１４の
各部における信号の変化（波形）を示すタイミングチャ
ートである。加算器１１２が出力する信号ＶA は、リミ
ッタアンプ１１９により振幅変調成分が除去されて出力
信号ＶB およびＶC に変換される。
を示す接続図である。また図９は、遅延検波部１１４の
各部における信号の変化（波形）を示すタイミングチャ
ートである。加算器１１２が出力する信号ＶA は、リミ
ッタアンプ１１９により振幅変調成分が除去されて出力
信号ＶB およびＶC に変換される。
【００１７】次に出力信号ＶB およびＶC は定電流源１
２０、２２０およびコンデンサ１２２、２２２が接続さ
れたエミッタ接地のトランジスタ１２１、２２１によっ
て、立ち上がりに所定の傾きを有する信号ＶD およびＶ
E に変換され、基準電圧１２６からスレショルドレベル
ＶTH26が与えられるコンパレータ１２３、２２３によっ
て信号ＶF およびＶG に変換される。
２０、２２０およびコンデンサ１２２、２２２が接続さ
れたエミッタ接地のトランジスタ１２１、２２１によっ
て、立ち上がりに所定の傾きを有する信号ＶD およびＶ
E に変換され、基準電圧１２６からスレショルドレベル
ＶTH26が与えられるコンパレータ１２３、２２３によっ
て信号ＶF およびＶG に変換される。
【００１８】さらに信号ＶF およびＶG は、ＡＮＤ（論
理積）ゲート１２４により信号ＶHに変換される。これ
により振幅が一定で一定の遅延時間τを持つパルス信号
列ＶH が形成される。
理積）ゲート１２４により信号ＶHに変換される。これ
により振幅が一定で一定の遅延時間τを持つパルス信号
列ＶH が形成される。
【００１９】最後にパルス信号列ＶH は、ＬＰＦ１２５
によって積分されて信号ＶA の周波数に対応する電圧値
ＶI に変換される。またこうして得られた電圧値Ｖ
I は、図示しないコンバータ等により“１”と“０”の
ロジックデータ化される。
によって積分されて信号ＶA の周波数に対応する電圧値
ＶI に変換される。またこうして得られた電圧値Ｖ
I は、図示しないコンバータ等により“１”と“０”の
ロジックデータ化される。
【００２０】図１０は上述の構成おける各作用を説明す
るために周波数スペクトラムを示した説明図である。こ
の図の中段では、“１”の周波数と“０”の周波数との
中心周波数が搬送波周波数となっている。
るために周波数スペクトラムを示した説明図である。こ
の図の中段では、“１”の周波数と“０”の周波数との
中心周波数が搬送波周波数となっている。
【００２１】
【発明が解決しようとする課題】図１１は、この遅延検
波部１１４によって得られる特性を示す特性図である。
上述の例では、復調感度ＫＤはＫＤ＝２τＶ［Ｖ／Ｈ
ｚ］となるため、τおよびＶのばらつきの影響を受ける
（これらτは遅延時間、Ｖは信号ＶH の出力振幅を示
す）。
波部１１４によって得られる特性を示す特性図である。
上述の例では、復調感度ＫＤはＫＤ＝２τＶ［Ｖ／Ｈ
ｚ］となるため、τおよびＶのばらつきの影響を受ける
（これらτは遅延時間、Ｖは信号ＶH の出力振幅を示
す）。
【００２２】またτは、図８に示される定電流源１２
０、２２０の電流値のばらつきに反比例するとともに、
コンデンサ１２２、２２２の静電容量のばらつきに比例
し、さらにスレショルド電圧ＶTH26に比例するという特
性を有している。
０、２２０の電流値のばらつきに反比例するとともに、
コンデンサ１２２、２２２の静電容量のばらつきに比例
し、さらにスレショルド電圧ＶTH26に比例するという特
性を有している。
【００２３】即ち、Ｆ−Ｖ変換を用いるダイレクトコン
バージョン方式では、製造条件のばらつきにより復調感
度がばらつき、Ｆ−Ｖ変換出力振幅にばらつきを生じ
る。この結果、受信状況の悪化を招く恐れがある。また
同様の理由で電源電圧の制限を受け、Ｆ−Ｖ変換の直線
性が悪化する。この結果、やはり受信状況の悪化につな
がってしまう。
バージョン方式では、製造条件のばらつきにより復調感
度がばらつき、Ｆ−Ｖ変換出力振幅にばらつきを生じ
る。この結果、受信状況の悪化を招く恐れがある。また
同様の理由で電源電圧の制限を受け、Ｆ−Ｖ変換の直線
性が悪化する。この結果、やはり受信状況の悪化につな
がってしまう。
【００２４】この発明は、このような背景の下になされ
たもので、製造ばらつきやこれに起因する経時変化を補
正して安定且つ高い感度・直線性でＦＳＫ信号等を復調
することができる周波数−電圧変換回路と受信機および
周波数−電圧変換特性の制御方法を提供することを目的
としている。
たもので、製造ばらつきやこれに起因する経時変化を補
正して安定且つ高い感度・直線性でＦＳＫ信号等を復調
することができる周波数−電圧変換回路と受信機および
周波数−電圧変換特性の制御方法を提供することを目的
としている。
【００２５】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１に記載の発明にあっては、矩形パルス
の立ち上がりまたは立ち下がりに所定の傾きを与える積
分手段と、前記積分手段の出力値と閾値とを比較して前
記矩形パルスの周波数に対応したパルス幅のパルス列を
出力する第１の比較手段と、前記閾値を蓄積保持する蓄
積手段と、前記パルス列を平滑して前記矩形パルスの周
波数に対応した電圧値を出力する平滑手段と、前記電圧
値と所定の基準電圧値とを比較して当該結果に基づいて
前記蓄積手段に対して電荷を充放電する第２の比較手段
とを具備することを特徴とする。また、請求項２に記載
の発明にあっては、請求項１に記載の周波数−電圧変換
回路では、前記第２の比較手段は、前記電圧値が前記所
定の基準電圧値より大きい場合には前記蓄積手段から電
荷を放電することを特徴とする。また、請求項３に記載
の発明にあっては、請求項１に記載の周波数−電圧変換
回路では、前記第２の比較手段は、前記電圧値が前記所
定の基準電圧値より小さい場合には前記蓄積手段に電荷
を充電することを特徴とする。また、請求項４に記載の
発明にあっては、矩形パルスの立ち上がりまたは立ち下
がりに所定の傾きを与える積分手段と、前記積分手段の
出力値と所定の基準値とを比較して前記矩形パルスの周
波数に対応したパルス幅のパルス列を出力する第１の比
較手段と、前記パルス列を平滑して前記矩形パルスの周
波数に対応した電圧値を出力する平滑手段と、前記電圧
値と所定の基準電圧値とを比較して当該結果に基づいて
前記矩形パルスの立ち上がりまたは立ち下がりの傾きを
変化させる第２の比較手段とを具備することを特徴とす
る。また、請求項５に記載の発明にあっては、請求項４
に記載の周波数−電圧変換回路では、前記積分手段は、
電流を所定値に制限する定電流素子と、前記電流を蓄積
する静電容量素子とからなり、前記第２の比較手段は、
前記電圧値と所定の基準電圧値とを比較して当該結果に
基づいて前記定電流素子による電流制限値を変化させる
ことを特徴とする。また、請求項６に記載の発明にあっ
ては、請求項５に記載の周波数−電圧変換回路では、前
記第２の比較手段は、前記電圧値が前記所定の基準電圧
値より大きい場合には前記定電流素子による電流制限値
を大きくすることを特徴とする。また、請求項７に記載
の発明にあっては、請求項５に記載の周波数−電圧変換
回路では、前記第２の比較手段は、前記電圧値が前記所
定の基準電圧値より小さい場合には前記定電流素子によ
る電流制限値を小さくすることを特徴とする。また、請
求項８に記載の発明にあっては、請求項１ないし請求項
７までの何れかに記載の周波数−電圧変換回路では、所
定周波数の前記矩形パルスを生成する発振手段と、前記
第２の比較手段の出力をオン／オフする制御手段とを具
備することを特徴とする。また、請求項９に記載の発明
にあっては、受信した第１の周波数の高周波信号を前記
発振手段が出力する矩形パルスによって第２の周波数の
受信信号に変換する周波数変換手段と、前記制御手段に
制御され前記矩形パルスと前記受信信号との何れか一方
を選択して前記積分手段に供給する選択手段と、請求項
８に記載の周波数−電圧変換回路とを具備することを特
徴とする。また、請求項１０に記載の発明にあっては、
積分手段によって矩形パルスの立ち上がりまたは立ち下
がりに所定の傾きを与えて閾値と比較し、前記比較結果
に基づいたパルス幅のパルス列を平滑して前記矩形パル
スの周波数に対応した電圧値を求め、前記電圧値と所定
の基準電圧値とを比較して当該結果に基づいて前記閾値
を制御することを特徴とする。また、請求項１１に記載
の発明にあっては、請求項１０に記載の周波数−電圧変
換特性の制御方法では、前記電圧値が前記所定の基準電
圧値より大きい場合には前記閾値を蓄積保持する蓄積手
段から電荷を放電することを特徴とする。また、請求項
１２に記載の発明にあっては、請求項１０に記載の周波
数−電圧変換特性の制御方法では、前記電圧値が前記所
定の基準電圧値より小さい場合には前記閾値を蓄積保持
する蓄積手段に電荷を充電することを特徴とする。ま
た、請求項１３に記載の発明にあっては、請求項１０な
いし請求項１２までの何れかに記載の周波数−電圧変換
特性の制御方法では、所定周波数の前記矩形パルスを生
成する発振手段を有し、受信した第１の周波数の高周波
信号を前記発振手段が出力する矩形パルスによって第２
の周波数の受信信号に変換して前記積分手段に供給する
受信機において、前記第１の周波数の高周波信号の非受
信時に前記発振手段が出力する矩形パルスを前記積分手
段に供給し、前記閾値を制御することを特徴とする。ま
た、請求項１４に記載の発明にあっては、積分手段によ
って矩形パルスの立ち上がりまたは立ち下がりに所定の
傾きを与えて閾値と比較し、前記比較結果に基づいたパ
ルス幅のパルス列を平滑して前記矩形パルスの周波数に
対応した電圧値を求め、前記電圧値と所定の基準電圧値
とを比較して当該結果に基づいて前記矩形パルスの立ち
上がりまたは立ち下がりの傾きを制御することを特徴と
する。また、請求項１５に記載の発明にあっては、請求
項１４に記載の周波数−電圧変換特性の制御方法では、
電流を所定値に制限する定電流素子と前記電流を蓄積す
る静電容量素子とによって前記積分手段を構成し、前記
電圧値が前記所定の基準電圧値より大きい場合には前記
定電流素子による電流制限値を大きくすることを特徴と
する。また、請求項１６に記載の発明にあっては、請求
項１４に記載の周波数−電圧変換特性の制御方法では、
電流を所定値に制限する定電流素子と前記電流を蓄積す
る静電容量素子とによって前記積分手段を構成し、前記
電圧値が前記所定の基準電圧値より小さい場合には前記
定電流素子による電流制限値を小さくすることを特徴と
する。また、請求項１７に記載の発明にあっては、請求
項１４ないし請求項１６までの何れかに記載の周波数−
電圧変換特性の制御方法では、所定周波数の前記矩形パ
ルスを生成する発振手段を有し、受信した第１の周波数
の高周波信号を前記発振手段が出力する矩形パルスによ
って第２の周波数の受信信号に変換して前記積分手段に
供給する受信機において、前記第１の周波数の高周波信
号の非受信時に前記発振手段が出力する矩形パルスを前
記積分手段に供給し、前記矩形パルスの立ち上がりまた
は立ち下がりの傾きを制御することを特徴とする。
ために、請求項１に記載の発明にあっては、矩形パルス
の立ち上がりまたは立ち下がりに所定の傾きを与える積
分手段と、前記積分手段の出力値と閾値とを比較して前
記矩形パルスの周波数に対応したパルス幅のパルス列を
出力する第１の比較手段と、前記閾値を蓄積保持する蓄
積手段と、前記パルス列を平滑して前記矩形パルスの周
波数に対応した電圧値を出力する平滑手段と、前記電圧
値と所定の基準電圧値とを比較して当該結果に基づいて
前記蓄積手段に対して電荷を充放電する第２の比較手段
とを具備することを特徴とする。また、請求項２に記載
の発明にあっては、請求項１に記載の周波数−電圧変換
回路では、前記第２の比較手段は、前記電圧値が前記所
定の基準電圧値より大きい場合には前記蓄積手段から電
荷を放電することを特徴とする。また、請求項３に記載
の発明にあっては、請求項１に記載の周波数−電圧変換
回路では、前記第２の比較手段は、前記電圧値が前記所
定の基準電圧値より小さい場合には前記蓄積手段に電荷
を充電することを特徴とする。また、請求項４に記載の
発明にあっては、矩形パルスの立ち上がりまたは立ち下
がりに所定の傾きを与える積分手段と、前記積分手段の
出力値と所定の基準値とを比較して前記矩形パルスの周
波数に対応したパルス幅のパルス列を出力する第１の比
較手段と、前記パルス列を平滑して前記矩形パルスの周
波数に対応した電圧値を出力する平滑手段と、前記電圧
値と所定の基準電圧値とを比較して当該結果に基づいて
前記矩形パルスの立ち上がりまたは立ち下がりの傾きを
変化させる第２の比較手段とを具備することを特徴とす
る。また、請求項５に記載の発明にあっては、請求項４
に記載の周波数−電圧変換回路では、前記積分手段は、
電流を所定値に制限する定電流素子と、前記電流を蓄積
する静電容量素子とからなり、前記第２の比較手段は、
前記電圧値と所定の基準電圧値とを比較して当該結果に
基づいて前記定電流素子による電流制限値を変化させる
ことを特徴とする。また、請求項６に記載の発明にあっ
ては、請求項５に記載の周波数−電圧変換回路では、前
記第２の比較手段は、前記電圧値が前記所定の基準電圧
値より大きい場合には前記定電流素子による電流制限値
を大きくすることを特徴とする。また、請求項７に記載
の発明にあっては、請求項５に記載の周波数−電圧変換
回路では、前記第２の比較手段は、前記電圧値が前記所
定の基準電圧値より小さい場合には前記定電流素子によ
る電流制限値を小さくすることを特徴とする。また、請
求項８に記載の発明にあっては、請求項１ないし請求項
７までの何れかに記載の周波数−電圧変換回路では、所
定周波数の前記矩形パルスを生成する発振手段と、前記
第２の比較手段の出力をオン／オフする制御手段とを具
備することを特徴とする。また、請求項９に記載の発明
にあっては、受信した第１の周波数の高周波信号を前記
発振手段が出力する矩形パルスによって第２の周波数の
受信信号に変換する周波数変換手段と、前記制御手段に
制御され前記矩形パルスと前記受信信号との何れか一方
を選択して前記積分手段に供給する選択手段と、請求項
８に記載の周波数−電圧変換回路とを具備することを特
徴とする。また、請求項１０に記載の発明にあっては、
積分手段によって矩形パルスの立ち上がりまたは立ち下
がりに所定の傾きを与えて閾値と比較し、前記比較結果
に基づいたパルス幅のパルス列を平滑して前記矩形パル
スの周波数に対応した電圧値を求め、前記電圧値と所定
の基準電圧値とを比較して当該結果に基づいて前記閾値
を制御することを特徴とする。また、請求項１１に記載
の発明にあっては、請求項１０に記載の周波数−電圧変
換特性の制御方法では、前記電圧値が前記所定の基準電
圧値より大きい場合には前記閾値を蓄積保持する蓄積手
段から電荷を放電することを特徴とする。また、請求項
１２に記載の発明にあっては、請求項１０に記載の周波
数−電圧変換特性の制御方法では、前記電圧値が前記所
定の基準電圧値より小さい場合には前記閾値を蓄積保持
する蓄積手段に電荷を充電することを特徴とする。ま
た、請求項１３に記載の発明にあっては、請求項１０な
いし請求項１２までの何れかに記載の周波数−電圧変換
特性の制御方法では、所定周波数の前記矩形パルスを生
成する発振手段を有し、受信した第１の周波数の高周波
信号を前記発振手段が出力する矩形パルスによって第２
の周波数の受信信号に変換して前記積分手段に供給する
受信機において、前記第１の周波数の高周波信号の非受
信時に前記発振手段が出力する矩形パルスを前記積分手
段に供給し、前記閾値を制御することを特徴とする。ま
た、請求項１４に記載の発明にあっては、積分手段によ
って矩形パルスの立ち上がりまたは立ち下がりに所定の
傾きを与えて閾値と比較し、前記比較結果に基づいたパ
ルス幅のパルス列を平滑して前記矩形パルスの周波数に
対応した電圧値を求め、前記電圧値と所定の基準電圧値
とを比較して当該結果に基づいて前記矩形パルスの立ち
上がりまたは立ち下がりの傾きを制御することを特徴と
する。また、請求項１５に記載の発明にあっては、請求
項１４に記載の周波数−電圧変換特性の制御方法では、
電流を所定値に制限する定電流素子と前記電流を蓄積す
る静電容量素子とによって前記積分手段を構成し、前記
電圧値が前記所定の基準電圧値より大きい場合には前記
定電流素子による電流制限値を大きくすることを特徴と
する。また、請求項１６に記載の発明にあっては、請求
項１４に記載の周波数−電圧変換特性の制御方法では、
電流を所定値に制限する定電流素子と前記電流を蓄積す
る静電容量素子とによって前記積分手段を構成し、前記
電圧値が前記所定の基準電圧値より小さい場合には前記
定電流素子による電流制限値を小さくすることを特徴と
する。また、請求項１７に記載の発明にあっては、請求
項１４ないし請求項１６までの何れかに記載の周波数−
電圧変換特性の制御方法では、所定周波数の前記矩形パ
ルスを生成する発振手段を有し、受信した第１の周波数
の高周波信号を前記発振手段が出力する矩形パルスによ
って第２の周波数の受信信号に変換して前記積分手段に
供給する受信機において、前記第１の周波数の高周波信
号の非受信時に前記発振手段が出力する矩形パルスを前
記積分手段に供給し、前記矩形パルスの立ち上がりまた
は立ち下がりの傾きを制御することを特徴とする。
【００２６】
【発明の実施の形態】Ａ．第１の実施の形態 以下に、本発明について説明する。図１は、本発明の第
１の実施の形態にかかる受信機の構成を示すブロック図
である。本実施の形態では、図示しない送信機から送信
されたＦＳＫ信号はアンテナ１によって受信され、高周
波増幅器２によって増幅されてミキサ３および４に入力
される。
１の実施の形態にかかる受信機の構成を示すブロック図
である。本実施の形態では、図示しない送信機から送信
されたＦＳＫ信号はアンテナ１によって受信され、高周
波増幅器２によって増幅されてミキサ３および４に入力
される。
【００２７】またミキサ３には、局部発振器７が出力す
る発振信号がπ／２移相器５によってπ／２だけ移相し
て供給され、ミキサ４には局部発振器７の出力する発振
信号が供給される。
る発振信号がπ／２移相器５によってπ／２だけ移相し
て供給され、ミキサ４には局部発振器７の出力する発振
信号が供給される。
【００２８】ミキサ３および４の出力信号は、それぞれ
に接続されたチャネルフィルタであるＬＰＦ６および８
へ供給される。これらＬＰＦ６および８は、ベースバン
ド信号と同等の通過帯域を有し隣接チャネルの選択度を
取るものであり、ミキサ３および４からの各信号のそれ
ぞれに応じた出力信号を、個別にアップコンバージョン
部３０（二点鎖線内）に供給する。
に接続されたチャネルフィルタであるＬＰＦ６および８
へ供給される。これらＬＰＦ６および８は、ベースバン
ド信号と同等の通過帯域を有し隣接チャネルの選択度を
取るものであり、ミキサ３および４からの各信号のそれ
ぞれに応じた出力信号を、個別にアップコンバージョン
部３０（二点鎖線内）に供給する。
【００２９】アップコンバージョン部３０は、ミキサ９
とミキサ１０、局部発振器１３、そしてπ／２移相器１
１とにより構成される。ミキサ９には局部発振器１３の
出力する発振信号が供給され、ミキサ１０には局部発振
器１３の出力する発振信号がπ／２だけ移相して供給さ
れる。ミキサ９および１０によってそれぞれ乗算された
信号は、加算器１２によって加算（減算器によって減算
してもよい）される。
とミキサ１０、局部発振器１３、そしてπ／２移相器１
１とにより構成される。ミキサ９には局部発振器１３の
出力する発振信号が供給され、ミキサ１０には局部発振
器１３の出力する発振信号がπ／２だけ移相して供給さ
れる。ミキサ９および１０によってそれぞれ乗算された
信号は、加算器１２によって加算（減算器によって減算
してもよい）される。
【００３０】３２は、ウェーバ受信機３１によって得ら
れた信号と局部発振器１３の出力信号との何れかを択一
的に切り換えるスイッチ、１４はスイッチ３２の出力を
Ｆ−Ｖ変換する遅延検波部１４、そして１８はこれらス
イッチ３２および遅延検波部１４を制御する制御部であ
る。
れた信号と局部発振器１３の出力信号との何れかを択一
的に切り換えるスイッチ、１４はスイッチ３２の出力を
Ｆ−Ｖ変換する遅延検波部１４、そして１８はこれらス
イッチ３２および遅延検波部１４を制御する制御部であ
る。
【００３１】このスイッチ３２は、制御信号Ｓ18が“Ｈ
（ハイレベル）”の時には局部発振器１３の出力を遅延
検波部１４に供給、一方制御信号Ｓ１８が“（ローレベ
ル）”の時には加算器１２の出力を遅延検波部１４に供
給する。
（ハイレベル）”の時には局部発振器１３の出力を遅延
検波部１４に供給、一方制御信号Ｓ１８が“（ローレベ
ル）”の時には加算器１２の出力を遅延検波部１４に供
給する。
【００３２】図２は、遅延検波部１４の内部の詳細な構
成例を示す接続図である。また図３は、遅延検波部１４
の各部における信号の変化（波形）を示すタイミングチ
ャートである。上述の加算器１２が出力する信号Ｖ
A は、リミッタアンプ１９により振幅変調成分が除去さ
れて出力信号ＶB およびＶC に変換される。
成例を示す接続図である。また図３は、遅延検波部１４
の各部における信号の変化（波形）を示すタイミングチ
ャートである。上述の加算器１２が出力する信号Ｖ
A は、リミッタアンプ１９により振幅変調成分が除去さ
れて出力信号ＶB およびＶC に変換される。
【００３３】次に出力信号ＶB およびＶC は定電流源２
０ａ、２０ｂおよびコンデンサ２２ａ、２２ｂが接続さ
れたエミッタ接地のトランジスタ２１ａ、２１ｂによっ
て、立ち上がりに所定の傾きを有する信号ＶD およびＶ
E に変換され、コンデンサ１６が接続されるとともに後
述のＶＩアンプ１５の出力信号が与えられるコンパレー
タ２３ａ、２３ｂによって信号ＶF およびＶG に変換さ
れる。
０ａ、２０ｂおよびコンデンサ２２ａ、２２ｂが接続さ
れたエミッタ接地のトランジスタ２１ａ、２１ｂによっ
て、立ち上がりに所定の傾きを有する信号ＶD およびＶ
E に変換され、コンデンサ１６が接続されるとともに後
述のＶＩアンプ１５の出力信号が与えられるコンパレー
タ２３ａ、２３ｂによって信号ＶF およびＶG に変換さ
れる。
【００３４】さらに信号ＶF およびＶG は、ＡＮＤ（論
理積）ゲート２４により信号ＶH に変換される。これに
より振幅が一定で一定の遅延時間τを持つパルス信号列
ＶHが形成される。このパルス信号列ＶH は、ＬＰＦ２
５によって積分されて信号ＶA の周波数に対応する電圧
値ＶI に変換される。
理積）ゲート２４により信号ＶH に変換される。これに
より振幅が一定で一定の遅延時間τを持つパルス信号列
ＶHが形成される。このパルス信号列ＶH は、ＬＰＦ２
５によって積分されて信号ＶA の周波数に対応する電圧
値ＶI に変換される。
【００３５】また電圧値ＶI は、ＶＩアンプ１５によっ
て基準電圧１７（ＶREF ）と比較され、このＶＩアンプ
１５の出力がコンパレータ２３ａ、２３ｂの基準電圧と
して供給される。
て基準電圧１７（ＶREF ）と比較され、このＶＩアンプ
１５の出力がコンパレータ２３ａ、２３ｂの基準電圧と
して供給される。
【００３６】上述の構成において、制御信号Ｓ18が
“Ｌ”の場合にはスイッチ３２は加算器１２の出力を選
択し、またＶＩアンプ１５はオフ（出力端が開放）とな
ってコンデンサ１６の電荷（スレショルドレベル
ＶTH16）は保持される。
“Ｌ”の場合にはスイッチ３２は加算器１２の出力を選
択し、またＶＩアンプ１５はオフ（出力端が開放）とな
ってコンデンサ１６の電荷（スレショルドレベル
ＶTH16）は保持される。
【００３７】一方制御信号Ｓ18が“Ｈ”になるとスイッ
チ３２は局部発振器１３の出力を選択し、ＶＩアンプ１
５がオンとなって遅延検波部１４内のフィードバックが
アクティブとなる。
チ３２は局部発振器１３の出力を選択し、ＶＩアンプ１
５がオンとなって遅延検波部１４内のフィードバックが
アクティブとなる。
【００３８】遅延検波部１４に入力される信号ＶA はリ
ミッタアンプ１９によって振幅変調成分が除去され、互
いに逆相の信号ＶB およびＶC に変換される。これら信
号ＶB およびＶC は、次にエミッタ接地のトランジスタ
２１ａあるいはトランジスタ２１ｂによって、立ち上が
りに所定の傾きが与えられた信号ＶDおよびＶE に変換
され、さらにスレショルドレベル（閾値）ＶTH16を持つ
コンパレータ２３ａ、２３ｂによって信号ＶF およびＶ
G に変換される。
ミッタアンプ１９によって振幅変調成分が除去され、互
いに逆相の信号ＶB およびＶC に変換される。これら信
号ＶB およびＶC は、次にエミッタ接地のトランジスタ
２１ａあるいはトランジスタ２１ｂによって、立ち上が
りに所定の傾きが与えられた信号ＶDおよびＶE に変換
され、さらにスレショルドレベル（閾値）ＶTH16を持つ
コンパレータ２３ａ、２３ｂによって信号ＶF およびＶ
G に変換される。
【００３９】そしてこの信号ＶF と信号ＶG とはＡＮＤ
ゲート２４によって論理積（負論理の論理和）がとら
れ、この結果が信号ＶH となる。こうして、振幅ならび
に遅延時間τが一定のパルス信号列ＶH が生成される。
ゲート２４によって論理積（負論理の論理和）がとら
れ、この結果が信号ＶH となる。こうして、振幅ならび
に遅延時間τが一定のパルス信号列ＶH が生成される。
【００４０】最後にパルス信号列ＶH は、ＬＰＦ２５に
よって積分され、信号ＶA の周波数に対応する電圧値Ｖ
I に変換される。この電圧値ＶI は基準電圧ＶREF と比
較され、電圧値ＶI が基準電圧ＶREF より高い場合には
ＶＩアンプ１５の出力が“Ｌ”となる。これによってコ
ンデンサ１６の電荷が放電され、スレショルドレベルＶ
TH16が引き下げられる。
よって積分され、信号ＶA の周波数に対応する電圧値Ｖ
I に変換される。この電圧値ＶI は基準電圧ＶREF と比
較され、電圧値ＶI が基準電圧ＶREF より高い場合には
ＶＩアンプ１５の出力が“Ｌ”となる。これによってコ
ンデンサ１６の電荷が放電され、スレショルドレベルＶ
TH16が引き下げられる。
【００４１】一方電圧値ＶI が基準電圧ＶREF より低い
場合にはＶＩアンプ１５の出力が“Ｈ”となる。これに
よってコンデンサ１６に電荷が充電され、スレショルド
レベルＶTH16が引き上げられる。
場合にはＶＩアンプ１５の出力が“Ｈ”となる。これに
よってコンデンサ１６に電荷が充電され、スレショルド
レベルＶTH16が引き上げられる。
【００４２】このように本実施の形態では、制御信号Ｓ
18を“Ｈ”にして遅延時間τを調整し、遅延検波部１４
が出力する電圧値ＶI を基準電圧ＶREF に収束させる。
この時、遅延検波部１４に入力される周波数は、第２の
ＦＳＫ信号の中心周波数である。
18を“Ｈ”にして遅延時間τを調整し、遅延検波部１４
が出力する電圧値ＶI を基準電圧ＶREF に収束させる。
この時、遅延検波部１４に入力される周波数は、第２の
ＦＳＫ信号の中心周波数である。
【００４３】一方制御信号Ｓ18を“Ｌ”にして定常受信
状態となる。この時、遅延検波部１４に入力される周波
数は、第２のＦＳＫ信号である。従って、信号受信待ち
時あるいは受信する必要のない信号受信時に、制御信号
Ｓ18を“Ｈ”にする。
状態となる。この時、遅延検波部１４に入力される周波
数は、第２のＦＳＫ信号である。従って、信号受信待ち
時あるいは受信する必要のない信号受信時に、制御信号
Ｓ18を“Ｈ”にする。
【００４４】上述の遅延時間τは定電流源２０ａ、２０
ｂの電流値のばらつきに反比例し、コンデンサ２２ａ、
２２ｂの静電容量のばらつきに比例し、またコンパレー
タ２３ａ、２３ｂに与えられる基準電圧であるスレショ
ルドレベルＶTH16に比例する。
ｂの電流値のばらつきに反比例し、コンデンサ２２ａ、
２２ｂの静電容量のばらつきに比例し、またコンパレー
タ２３ａ、２３ｂに与えられる基準電圧であるスレショ
ルドレベルＶTH16に比例する。
【００４５】本実施の形態では、電圧値ＶI が基準電圧
ＶREF より大きい場合、遅延時間τは本来あるべき値よ
り大きくなっている。そこでこの場合、ＶＩアンプ１５
はコンデンサ１６の電荷を放電してＶTH16を低下させ、
遅延時間τを小さくする。これによって電圧値ＶI 減少
し、最終的に電圧値ＶI はＶREF に収束する。
ＶREF より大きい場合、遅延時間τは本来あるべき値よ
り大きくなっている。そこでこの場合、ＶＩアンプ１５
はコンデンサ１６の電荷を放電してＶTH16を低下させ、
遅延時間τを小さくする。これによって電圧値ＶI 減少
し、最終的に電圧値ＶI はＶREF に収束する。
【００４６】一方電圧値ＶI が基準電圧ＶREF より小さ
い場合、遅延時間τは本来あるべき値より小さくなって
いる。そこでこの場合、ＶＩアンプ１５はコンデンサ１
６に電荷を充電してＶTH16を上昇させ、遅延時間τを大
きくする。これによって電圧値ＶI は増加し、最終的に
電圧値ＶI はＶREF に収束する。
い場合、遅延時間τは本来あるべき値より小さくなって
いる。そこでこの場合、ＶＩアンプ１５はコンデンサ１
６に電荷を充電してＶTH16を上昇させ、遅延時間τを大
きくする。これによって電圧値ＶI は増加し、最終的に
電圧値ＶI はＶREF に収束する。
【００４７】図４は、スレショルドレベルＶTH16の違い
によるＦ−Ｖ変換特性（復調感度）の違いを示す特性図
である。この図における各直線Ａ、ＢおよびＣは、各々
図３に示すレベルＡ、ＢあるいはＣに対応している。
によるＦ−Ｖ変換特性（復調感度）の違いを示す特性図
である。この図における各直線Ａ、ＢおよびＣは、各々
図３に示すレベルＡ、ＢあるいはＣに対応している。
【００４８】電圧値ＶI は、第２のＦＳＫ信号の中心周
波数に対応する電圧である。そこで、中心周波数に対応
する電圧を基準電圧ＶREF と一致させることで復調感度
のばらつきが吸収され、Ｆ−Ｖ変換特性は図４に示す直
線Ｂのように補正される。
波数に対応する電圧である。そこで、中心周波数に対応
する電圧を基準電圧ＶREF と一致させることで復調感度
のばらつきが吸収され、Ｆ−Ｖ変換特性は図４に示す直
線Ｂのように補正される。
【００４９】制御信号Ｓ18を“Ｌ”にして定常受信状態
である場合、基準電圧ＶREF は電圧値ＶI が供給される
コンパレータやＡ／Ｄ（Ａnalog／Ｄigital:アナログ−
ディジタル）変換器等の基準電圧として用いることで、
正確な第２のＦＳＫ信号の中心周波数に対応することが
できる。
である場合、基準電圧ＶREF は電圧値ＶI が供給される
コンパレータやＡ／Ｄ（Ａnalog／Ｄigital:アナログ−
ディジタル）変換器等の基準電圧として用いることで、
正確な第２のＦＳＫ信号の中心周波数に対応することが
できる。
【００５０】Ｂ．第２の実施の形態 図５は、本発明の第２の実施の形態にかかる周波数−電
圧変換回路の遅延検波部（１４）の内部の詳細な構成例
を示す接続図である。なおこの図５において、図２に示
す各部と対応する部分には同一の符号を付し、その説明
は省略する。
圧変換回路の遅延検波部（１４）の内部の詳細な構成例
を示す接続図である。なおこの図５において、図２に示
す各部と対応する部分には同一の符号を付し、その説明
は省略する。
【００５１】一方、図６は図５に示す各部における信号
の変化（波形）を示すタイミングチャートである。また
図６に示す傾きＡ、ＢおよびＣは、図４に示した各直線
Ａ、ＢあるいはＣに対応している。
の変化（波形）を示すタイミングチャートである。また
図６に示す傾きＡ、ＢおよびＣは、図４に示した各直線
Ａ、ＢあるいはＣに対応している。
【００５２】本実施の形態では、制御部１８が出力する
制御信号Ｓ18によって制御される電流制御部２７によっ
て電圧値ＶI と基準電圧ＶREF とを比較し、この比較結
果によって定電流源４０ａ、４０ｂを制御するフィード
バックになっている。
制御信号Ｓ18によって制御される電流制御部２７によっ
て電圧値ＶI と基準電圧ＶREF とを比較し、この比較結
果によって定電流源４０ａ、４０ｂを制御するフィード
バックになっている。
【００５３】このような構成において、制御信号Ｓ18が
“Ｌ”のときは定電流源４０ａ、４０ｂの電流値を保持
するが、制御信号Ｓ18が“Ｈ”のときに、スイッチ３２
によって選択された局部発振器１３の出力が供給され、
電流制御部２７がオンとなり、フィードバックがアクテ
ィブとなる。
“Ｌ”のときは定電流源４０ａ、４０ｂの電流値を保持
するが、制御信号Ｓ18が“Ｈ”のときに、スイッチ３２
によって選択された局部発振器１３の出力が供給され、
電流制御部２７がオンとなり、フィードバックがアクテ
ィブとなる。
【００５４】このとき、信号ＶA はリミッタアンプ１９
によって振幅変調成分が除去されて信号ＶB およびＶC
に変換される。これら信号ＶB およびＶC は定電流源４
０ａ、４０ｂによって決定される電流値に対応した所定
の傾きが与えられて信号ＶD およびＶE に変換され、ス
レショルドレベルＶTH26が与えられるコンパレータ２３
ａ、２３ｂによって信号ＶF およびＶG に変換される。
によって振幅変調成分が除去されて信号ＶB およびＶC
に変換される。これら信号ＶB およびＶC は定電流源４
０ａ、４０ｂによって決定される電流値に対応した所定
の傾きが与えられて信号ＶD およびＶE に変換され、ス
レショルドレベルＶTH26が与えられるコンパレータ２３
ａ、２３ｂによって信号ＶF およびＶG に変換される。
【００５５】そして信号ＶF とＶG とは、ＡＮＤゲート
２４によって論理積（負論理の論理和）がとられ、振幅
および遅延時間τが一定のパルス信号列ＶH が生成され
る。この信号ＶH は、ＬＰＦ２５によって積分され、信
号ＶA の周波数に対応する電圧値ＶI に変換される。
２４によって論理積（負論理の論理和）がとられ、振幅
および遅延時間τが一定のパルス信号列ＶH が生成され
る。この信号ＶH は、ＬＰＦ２５によって積分され、信
号ＶA の周波数に対応する電圧値ＶI に変換される。
【００５６】このとき、電圧値ＶI は基準電圧ＶREF と
比較され、電圧値ＶI が基準電圧ＶREF より大きい場
合、定電流源４０ａ、４０ｂの電流値を大きくするよう
電流制御部２７によって制御する。一方電圧値ＶI が基
準電圧ＶREF より小さい場合、定電流源４０ａ、４０ｂ
の電流値を小さくするよう電流制御部２７によって制御
する。
比較され、電圧値ＶI が基準電圧ＶREF より大きい場
合、定電流源４０ａ、４０ｂの電流値を大きくするよう
電流制御部２７によって制御する。一方電圧値ＶI が基
準電圧ＶREF より小さい場合、定電流源４０ａ、４０ｂ
の電流値を小さくするよう電流制御部２７によって制御
する。
【００５７】即ち、制御信号Ｓ18が“Ｈ”（フィードバ
ックがアクティブの状態）の時に遅延時間τを調整し、
Ｆ−Ｖ変換された電圧値ＶI を基準電圧ＶREF に収束さ
せ、一方制御信号Ｓ18が“Ｌ”の時には定常受信状態と
なる。従って、信号受信待ちあるいは受信する必要のな
い信号受信時に、制御信号Ｓ18を“Ｈ”としてフィード
バックを動作させる。
ックがアクティブの状態）の時に遅延時間τを調整し、
Ｆ−Ｖ変換された電圧値ＶI を基準電圧ＶREF に収束さ
せ、一方制御信号Ｓ18が“Ｌ”の時には定常受信状態と
なる。従って、信号受信待ちあるいは受信する必要のな
い信号受信時に、制御信号Ｓ18を“Ｈ”としてフィード
バックを動作させる。
【００５８】遅延時間τは、定電流源４０ａ、４０ｂの
電流値のばらつきに反比例するとともにコンデンサ２２
ａ、２２ｂの静電容量のばらつきに比例し、またコンパ
レータ２３ａ、２３ｂに与えられるスレショルドレベル
ＶTH26に比例する。
電流値のばらつきに反比例するとともにコンデンサ２２
ａ、２２ｂの静電容量のばらつきに比例し、またコンパ
レータ２３ａ、２３ｂに与えられるスレショルドレベル
ＶTH26に比例する。
【００５９】本実施の形態では、電圧値ＶI が基準電圧
ＶREF より大きい場合、遅延時間τは本来あるべき値よ
り大きくなっている。このような場合、電流制御部２７
によって定電流源４０ａ、４０ｂの電流値が大きくなる
よう制御する。これにより電圧値ＶI は小さくなり、最
終的に電圧値ＶI はＶREF に収束する。
ＶREF より大きい場合、遅延時間τは本来あるべき値よ
り大きくなっている。このような場合、電流制御部２７
によって定電流源４０ａ、４０ｂの電流値が大きくなる
よう制御する。これにより電圧値ＶI は小さくなり、最
終的に電圧値ＶI はＶREF に収束する。
【００６０】一方電圧値ＶI が基準電圧ＶREF より小さ
い場合、遅延時間τは本来あるべき値より小さくなって
いる。このような場合には、電流制御ブロック２７によ
って定電流源４０ａ、４０ｂの電流値が小さくなるよう
に制御する。これにより電圧値ＶI は大きくなり、最終
的に電圧値ＶI はＶREF に収束する。
い場合、遅延時間τは本来あるべき値より小さくなって
いる。このような場合には、電流制御ブロック２７によ
って定電流源４０ａ、４０ｂの電流値が小さくなるよう
に制御する。これにより電圧値ＶI は大きくなり、最終
的に電圧値ＶI はＶREF に収束する。
【００６１】電圧値ＶI は、第２のＦＳＫ信号の中心周
波数に対応する電圧である。そこで、中心周波数に対応
する電圧を基準電圧ＶREF と一致させることで復調感度
のばらつきが吸収され、Ｆ−Ｖ変換特性は図４に示した
直線Ｂのように補正される。
波数に対応する電圧である。そこで、中心周波数に対応
する電圧を基準電圧ＶREF と一致させることで復調感度
のばらつきが吸収され、Ｆ−Ｖ変換特性は図４に示した
直線Ｂのように補正される。
【００６２】制御信号Ｓ18を“Ｌ”にして定常受信状態
である場合、基準電圧ＶREF は電圧値ＶI が供給される
コンパレータやＡ／Ｄ変換器等の基準電圧として用いる
ことで、正確な第２のＦＳＫ信号の中心周波数に対応す
ることができる。
である場合、基準電圧ＶREF は電圧値ＶI が供給される
コンパレータやＡ／Ｄ変換器等の基準電圧として用いる
ことで、正確な第２のＦＳＫ信号の中心周波数に対応す
ることができる。
【００６３】
【発明の効果】以上説明したように、この発明によれ
ば、積分手段によって矩形パルスの立ち上がりまたは立
ち下がりに所定の傾きを与えて閾値と比較し、比較結果
に基づいたパルス幅のパルス列を平滑して矩形パルスの
周波数に対応した電圧値を求め、電圧値と所定の基準電
圧値とを比較して結果に基づいて閾値を制御する。ま
た、電圧値が所定の基準電圧値より大きい場合には閾値
を蓄積保持する蓄積手段から電荷を放電する。また、電
圧値が所定の基準電圧値より小さい場合には閾値を蓄積
保持する蓄積手段に電荷を充電する。また、所定周波数
の矩形パルスを生成する発振手段を有し、受信した第１
の周波数の高周波信号を発振手段が出力する矩形パルス
によって第２の周波数の受信信号に変換して積分手段に
供給する受信機において、第１の周波数の高周波信号の
非受信時に発振手段が出力する矩形パルスを積分手段に
供給し、閾値を制御する。また、積分手段によって矩形
パルスの立ち上がりまたは立ち下がりに所定の傾きを与
えて閾値と比較し、比較結果に基づいたパルス幅のパル
ス列を平滑して矩形パルスの周波数に対応した電圧値を
求め、電圧値と所定の基準電圧値とを比較して結果に基
づいて矩形パルスの立ち上がりまたは立ち下がりの傾き
を制御する。また、電流を所定値に制限する定電流素子
と電流を蓄積する静電容量素子とによって積分手段を構
成し、電圧値が所定の基準電圧値より大きい場合には定
電流素子による電流制限値を大きくする。また、電流を
所定値に制限する定電流素子と電流を蓄積する静電容量
素子とによって積分手段を構成し、電圧値が所定の基準
電圧値より小さい場合には定電流素子による電流制限値
を小さくする。また、所定周波数の矩形パルスを生成す
る発振手段を有し、受信した第１の周波数の高周波信号
を発振手段が出力する矩形パルスによって第２の周波数
の受信信号に変換して積分手段に供給する受信機におい
て、第１の周波数の高周波信号の非受信時に発振手段が
出力する矩形パルスを積分手段に供給し、矩形パルスの
立ち上がりまたは立ち下がりの傾きを制御するので、製
造ばらつきやこれに起因する経時変化を補正して安定且
つ高い感度・直線性でＦＳＫ信号等を復調することがで
きる周波数−電圧変換回路と受信機および周波数−電圧
変換特性の制御方法が実現可能であるという効果が得ら
れる。
ば、積分手段によって矩形パルスの立ち上がりまたは立
ち下がりに所定の傾きを与えて閾値と比較し、比較結果
に基づいたパルス幅のパルス列を平滑して矩形パルスの
周波数に対応した電圧値を求め、電圧値と所定の基準電
圧値とを比較して結果に基づいて閾値を制御する。ま
た、電圧値が所定の基準電圧値より大きい場合には閾値
を蓄積保持する蓄積手段から電荷を放電する。また、電
圧値が所定の基準電圧値より小さい場合には閾値を蓄積
保持する蓄積手段に電荷を充電する。また、所定周波数
の矩形パルスを生成する発振手段を有し、受信した第１
の周波数の高周波信号を発振手段が出力する矩形パルス
によって第２の周波数の受信信号に変換して積分手段に
供給する受信機において、第１の周波数の高周波信号の
非受信時に発振手段が出力する矩形パルスを積分手段に
供給し、閾値を制御する。また、積分手段によって矩形
パルスの立ち上がりまたは立ち下がりに所定の傾きを与
えて閾値と比較し、比較結果に基づいたパルス幅のパル
ス列を平滑して矩形パルスの周波数に対応した電圧値を
求め、電圧値と所定の基準電圧値とを比較して結果に基
づいて矩形パルスの立ち上がりまたは立ち下がりの傾き
を制御する。また、電流を所定値に制限する定電流素子
と電流を蓄積する静電容量素子とによって積分手段を構
成し、電圧値が所定の基準電圧値より大きい場合には定
電流素子による電流制限値を大きくする。また、電流を
所定値に制限する定電流素子と電流を蓄積する静電容量
素子とによって積分手段を構成し、電圧値が所定の基準
電圧値より小さい場合には定電流素子による電流制限値
を小さくする。また、所定周波数の矩形パルスを生成す
る発振手段を有し、受信した第１の周波数の高周波信号
を発振手段が出力する矩形パルスによって第２の周波数
の受信信号に変換して積分手段に供給する受信機におい
て、第１の周波数の高周波信号の非受信時に発振手段が
出力する矩形パルスを積分手段に供給し、矩形パルスの
立ち上がりまたは立ち下がりの傾きを制御するので、製
造ばらつきやこれに起因する経時変化を補正して安定且
つ高い感度・直線性でＦＳＫ信号等を復調することがで
きる周波数−電圧変換回路と受信機および周波数−電圧
変換特性の制御方法が実現可能であるという効果が得ら
れる。
【図１】本発明の第１の実施の形態にかかる受信機の構
成を示すブロック図である。
成を示すブロック図である。
【図２】遅延検波部１４の内部の詳細な構成例を示す接
続図である。
続図である。
【図３】遅延検波部１４の各部における信号の変化（波
形）を示すタイミングチャートである。
形）を示すタイミングチャートである。
【図４】スレショルドレベルＶTH16の違いによるＦ−Ｖ
変換特性（復調感度）の違いを示す特性図である。
変換特性（復調感度）の違いを示す特性図である。
【図５】本発明の第２の実施の形態にかかる周波数−電
圧変換回路の遅延検波部（１４）の内部の詳細な構成例
を示す接続図である。
圧変換回路の遅延検波部（１４）の内部の詳細な構成例
を示す接続図である。
【図６】図５に示す各部における信号の変化（波形）を
示すタイミングチャートである。
示すタイミングチャートである。
【図７】従来のＦ−Ｖ変換を有するダイレクトコンバー
ジョン受信機の構成例を示すブロック図でる。
ジョン受信機の構成例を示すブロック図でる。
【図８】遅延検波部１１４の詳細な構成例を示す接続図
である。
である。
【図９】遅延検波部１１４の各部における信号の変化
（波形）を示すタイミングチャートである。
（波形）を示すタイミングチャートである。
【図１０】ダイレクトコンバージョン受信機における作
用を説明するために周波数スペクトラムを示した説明図
である。
用を説明するために周波数スペクトラムを示した説明図
である。
【図１１】遅延検波部１１４によって得られる特性を示
す特性図である。
す特性図である。
１ アンテナ ２ 高周波増幅器 ３、４、９、１０ ミキサ ５、１１ π／２移相器 ６、８ ＬＰＦ ７ 局部発振器 １２ 加算器 １３ 局部発振器（発振手段） １４ 遅延検波部 １５ ＶＩアンプ（第２の比較手段） １６ コンデンサ（蓄積手段） １７ 基準電圧 １８ 制御部（制御手段） １９ リミッタアンプ ２０ａ、２０ｂ 定電流源（積分手段） ２１ａ、２１ｂ トランジスタ ２２ａ、２２ｂ コンデンサ（積分手段） ２３ａ、２３ｂ コンパレータ（第１の比較手段） ２４ ＡＮＤゲート ２５ ＬＰＦ（平滑手段） ２６ 基準電圧 ２８、２９ リミッタアンプ ３０ アップコンバージョン部（周波数変換手段） ３１ ウェーバ受信機 ３２ スイッチ（選択手段） ４０ａ、４０ｂ 定電流源（定電流素子） １０１ アンテナ １０２ 高周波増幅器 １０３、１０４、１０９、１１０ ミキサ １０５、１１１ π／２移相器 １０６、１０８ ＬＰＦ １０７、１１３ 局部発振器 １１２ 加算器 １１４ 遅延検波部 １１９ リミッタアンプ １２０、２２０ 定電流源 １２１、２２１ トランジスタ １２２、２２２ コンデンサ １２３、２２３ コンパレータ １２４ ＡＮＤゲート １２５ ＬＰＦ １２６ コンデンサ １２８、１２９ リミッタアンプ １３０ アップコンバージョン部 １３１ ウェーバ受信機
Claims (17)
- 【請求項１】 矩形パルス(ＶA）の立ち上がりまたは立
ち下がりに所定の傾きを与える積分手段（２０ａ、２０
ｂ、２２ａ、２２ｂ）と、 前記積分手段の出力値と（ＶD、ＶE）と閾値（ＶTH16）
とを比較して前記矩形パルスの周波数に対応したパルス
幅のパルス列(ＶF、ＶG、ＶH）を出力する第１の比較手
段（２３ａ、２３ｂ）と、 前記閾値を蓄積保持する蓄積手段（１６）と、 前記パルス列を平滑して前記矩形パルスの周波数に対応
した電圧値(ＶI）を出力する平滑手段（２５）と、 前記電圧値と所定の基準電圧値(ＶREF）とを比較して当
該結果に基づいて前記蓄積手段に対して電荷を充放電す
る第２の比較手段（１５）とを具備することを特徴とす
る周波数−電圧変換回路。 - 【請求項２】 前記第２の比較手段は、 前記電圧値が前記所定の基準電圧値より大きい場合には
前記蓄積手段から電荷を放電することを特徴とする請求
項１に記載の周波数−電圧変換回路。 - 【請求項３】 前記第２の比較手段は、 前記電圧値が前記所定の基準電圧値より小さい場合には
前記蓄積手段に電荷を充電することを特徴とする請求項
１に記載の周波数−電圧変換回路。 - 【請求項４】 矩形パルスの立ち上がりまたは立ち下が
りに所定の傾きを与える積分手段と、 前記積分手段の出力値と所定の基準値とを比較して前記
矩形パルスの周波数に対応したパルス幅のパルス列を出
力する第１の比較手段と、 前記パルス列を平滑して前記矩形パルスの周波数に対応
した電圧値を出力する平滑手段と、 前記電圧値と所定の基準電圧値とを比較して当該結果に
基づいて前記矩形パルスの立ち上がりまたは立ち下がり
の傾きを変化させる第２の比較手段（２７）とを具備す
ることを特徴とする周波数−電圧変換回路。 - 【請求項５】 前記積分手段は、 電流を所定値に制限する定電流素子（４０ａ、４０ｂ）
と、 前記電流を蓄積する静電容量素子とからなり、 前記第２の比較手段は、 前記電圧値と所定の基準電圧値とを比較して当該結果に
基づいて前記定電流素子による電流制限値を変化させる
ことを特徴とする請求項４に記載の周波数−電圧変換回
路。 - 【請求項６】 前記第２の比較手段は、 前記電圧値が前記所定の基準電圧値より大きい場合には
前記定電流素子による電流制限値を大きくすることを特
徴とする請求項５に記載の周波数−電圧変換回路。 - 【請求項７】 前記第２の比較手段は、 前記電圧値が前記所定の基準電圧値より小さい場合には
前記定電流素子による電流制限値を小さくすることを特
徴とする請求項５に記載の周波数−電圧変換回路。 - 【請求項８】 所定周波数の前記矩形パルスを生成する
発振手段（１３）と、 前記第２の比較手段の出力をオン／オフする制御手段
（１８）とを具備することを特徴とする請求項１ないし
請求項７までの何れかに記載の周波数−電圧変換回路。 - 【請求項９】 受信した第１の周波数の高周波信号を前
記発振手段が出力する矩形パルスによって第２の周波数
の受信信号に変換する周波数変換手段（３０）と、 前記制御手段に制御され前記矩形パルスと前記受信信号
との何れか一方を選択して前記積分手段に供給する選択
手段（３２）と、 請求項８に記載の周波数−電圧変換回路とを具備するこ
とを特徴とする受信機。 - 【請求項１０】 積分手段によって矩形パルスの立ち上
がりまたは立ち下がりに所定の傾きを与えて閾値と比較
し、 前記比較結果に基づいたパルス幅のパルス列を平滑して
前記矩形パルスの周波数に対応した電圧値を求め、 前記電圧値と所定の基準電圧値とを比較して当該結果に
基づいて前記閾値を制御することを特徴とする周波数−
電圧変換特性の制御方法。 - 【請求項１１】 前記電圧値が前記所定の基準電圧値よ
り大きい場合には前記閾値を蓄積保持する蓄積手段から
電荷を放電することを特徴とする請求項１０に記載の周
波数−電圧変換特性の制御方法。 - 【請求項１２】 前記電圧値が前記所定の基準電圧値よ
り小さい場合には前記閾値を蓄積保持する蓄積手段に電
荷を充電することを特徴とする請求項１０に記載の周波
数−電圧変換特性の制御方法。 - 【請求項１３】 所定周波数の前記矩形パルスを生成す
る発振手段を有し、 受信した第１の周波数の高周波信号を前記発振手段が出
力する矩形パルスによって第２の周波数の受信信号に変
換して前記積分手段に供給する受信機において、 前記第１の周波数の高周波信号の非受信時に前記発振手
段が出力する矩形パルスを前記積分手段に供給し、 前記閾値を制御することを特徴とする請求項１０ないし
請求項１２までの何れかに記載の周波数−電圧変換特性
の制御方法。 - 【請求項１４】 積分手段によって矩形パルスの立ち上
がりまたは立ち下がりに所定の傾きを与えて閾値と比較
し、 前記比較結果に基づいたパルス幅のパルス列を平滑して
前記矩形パルスの周波数に対応した電圧値を求め、 前記電圧値と所定の基準電圧値とを比較して当該結果に
基づいて前記矩形パルスの立ち上がりまたは立ち下がり
の傾きを制御することを特徴とする周波数−電圧変換特
性の制御方法。 - 【請求項１５】 電流を所定値に制限する定電流素子と
前記電流を蓄積する静電容量素子とによって前記積分手
段を構成し、 前記電圧値が前記所定の基準電圧値より大きい場合には
前記定電流素子による電流制限値を大きくすることを特
徴とする請求項１４に記載の周波数−電圧変換特性の制
御方法。 - 【請求項１６】 電流を所定値に制限する定電流素子と
前記電流を蓄積する静電容量素子とによって前記積分手
段を構成し、 前記電圧値が前記所定の基準電圧値より小さい場合には
前記定電流素子による電流制限値を小さくすることを特
徴とする請求項１４に記載の周波数−電圧変換特性の制
御方法。 - 【請求項１７】 所定周波数の前記矩形パルスを生成す
る発振手段を有し、 受信した第１の周波数の高周波信号を前記発振手段が出
力する矩形パルスによって第２の周波数の受信信号に変
換して前記積分手段に供給する受信機において、 前記第１の周波数の高周波信号の非受信時に前記発振手
段が出力する矩形パルスを前記積分手段に供給し、 前記矩形パルスの立ち上がりまたは立ち下がりの傾きを
制御することを特徴とする請求項１４ないし請求項１６
までの何れかに記載の周波数−電圧変換特性の制御方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35381398A JP3204233B2 (ja) | 1998-11-30 | 1998-11-30 | 周波数−電圧変換回路と受信機および周波数−電圧変換特性の制御方法 |
| US09/450,331 US6252438B1 (en) | 1998-11-30 | 1999-11-29 | Frequency-voltage conversion circuit and receiving apparatus |
| US09/757,793 US6433591B2 (en) | 1998-11-30 | 2001-01-11 | Frequency-voltage conversion circuit and receiving apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35381398A JP3204233B2 (ja) | 1998-11-30 | 1998-11-30 | 周波数−電圧変換回路と受信機および周波数−電圧変換特性の制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000165460A JP2000165460A (ja) | 2000-06-16 |
| JP3204233B2 true JP3204233B2 (ja) | 2001-09-04 |
Family
ID=18433393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35381398A Expired - Lifetime JP3204233B2 (ja) | 1998-11-30 | 1998-11-30 | 周波数−電圧変換回路と受信機および周波数−電圧変換特性の制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6252438B1 (ja) |
| JP (1) | JP3204233B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7541845B2 (en) * | 2001-08-31 | 2009-06-02 | Samsung Electronics Co., Ltd. | Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same |
| US20030090574A1 (en) * | 2001-10-30 | 2003-05-15 | Seaman Mark D. | Systems and methods for providing automated delivery of digital images |
| US7356326B2 (en) * | 2001-12-12 | 2008-04-08 | Samsung Electronics Co., Ltd. | Direct-conversion receiver for removing DC offset |
| US7672659B2 (en) | 2002-04-04 | 2010-03-02 | Telefonaktiebolaget L M Ericsson (Publ) | Mixer with feedback |
| US6891423B2 (en) * | 2002-04-04 | 2005-05-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Quadrature switching mixer with reduced leakage |
| US7054609B2 (en) * | 2002-04-04 | 2006-05-30 | Telefonaktiebolaget Lm Ericsson (Publ) | Linearity improvement of Gilbert mixers |
| US7324561B1 (en) | 2003-06-13 | 2008-01-29 | Silicon Clocks Inc. | Systems and methods for generating an output oscillation signal with low jitter |
| US7098753B1 (en) | 2003-06-13 | 2006-08-29 | Silicon Clocks, Inc. | Oscillator with variable reference |
| US7479812B1 (en) * | 2005-05-27 | 2009-01-20 | National Semiconductor Corporation | Producing a frequency-representative signal with rapid adjustment to frequency changes |
| US20080007983A1 (en) * | 2006-06-28 | 2008-01-10 | Honeywell International, Inc. | Frequency-to-voltage converter with analog multiplication |
| JP2010183284A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 発振回路、及びメモリシステム |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4383230A (en) * | 1979-09-24 | 1983-05-10 | Manzolini David B | Voltage tuned active filter and circuitry simulating a capacitance and an inductance |
| JPS57204629A (en) * | 1981-06-12 | 1982-12-15 | Nec Corp | Control circuit of pulse width |
| US4675580A (en) * | 1985-09-30 | 1987-06-23 | Rca Corporation | Parabolic voltage generating circuit |
| US5757219A (en) * | 1996-01-31 | 1998-05-26 | Analogic Corporation | Apparatus for and method of autozeroing the input of a charge-to-voltage converter |
| JPH10163877A (ja) * | 1996-11-28 | 1998-06-19 | Sony Corp | 復調回路における多値コンパレータのしきい値制御回路 |
| US6118984A (en) * | 1997-04-08 | 2000-09-12 | Acer Peripherals, Inc. | Dual conversion radio frequency transceiver |
-
1998
- 1998-11-30 JP JP35381398A patent/JP3204233B2/ja not_active Expired - Lifetime
-
1999
- 1999-11-29 US US09/450,331 patent/US6252438B1/en not_active Expired - Lifetime
-
2001
- 2001-01-11 US US09/757,793 patent/US6433591B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000165460A (ja) | 2000-06-16 |
| US20010001543A1 (en) | 2001-05-24 |
| US6252438B1 (en) | 2001-06-26 |
| US6433591B2 (en) | 2002-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100299281B1 (ko) | Fsk수신기에서의자동주파수제어 | |
| US5091921A (en) | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency | |
| JP3204233B2 (ja) | 周波数−電圧変換回路と受信機および周波数−電圧変換特性の制御方法 | |
| US7480348B2 (en) | I/Q demodulation circuit | |
| US6038268A (en) | Direct conversion FSK signal radio receiver | |
| US4426627A (en) | Phase-locked loop oscillator circuit utilizing a sub-loop with a second phase comparator | |
| US8189117B2 (en) | Receiver for amplitude-modulated signals | |
| US6586922B2 (en) | Phase shift circuit and FM detector circuit | |
| KR920008656B1 (ko) | Afc 장치 | |
| EP1064720B1 (en) | Demodulator circuits | |
| US4031471A (en) | Automatic frequency control circuit | |
| JP2576266B2 (ja) | Ｆｓｋ受信機 | |
| JP2644647B2 (ja) | ダイレクト検波受信機 | |
| JP2513329B2 (ja) | 周波数変調波受信装置 | |
| US7084714B2 (en) | Quadrature modulator and demodulator | |
| JP2974296B2 (ja) | 無線選択呼出受信機 | |
| JP2752733B2 (ja) | 周波数変調波受信装置 | |
| JP2735879B2 (ja) | 受信機 | |
| JPH0332933B2 (ja) | ||
| JPH11261658A (ja) | 復調装置 | |
| JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
| SU63915A3 (ru) | Супергетеродинный радиоприемник | |
| JPH0590841A (ja) | 変調器 | |
| JPH0946254A (ja) | 受信装置 | |
| JPS61251314A (ja) | 電子同調式受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |