JPS60224337A - 受信回路 - Google Patents
受信回路Info
- Publication number
- JPS60224337A JPS60224337A JP8160284A JP8160284A JPS60224337A JP S60224337 A JPS60224337 A JP S60224337A JP 8160284 A JP8160284 A JP 8160284A JP 8160284 A JP8160284 A JP 8160284A JP S60224337 A JPS60224337 A JP S60224337A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- complex
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 15
- 230000010355 oscillation Effects 0.000 claims description 8
- 239000000284 extract Substances 0.000 claims 1
- 101100488882 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) YPL080C gene Proteins 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
- H03D3/245—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop using at least twophase detectors in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0031—PLL circuits with quadrature locking, e.g. a Costas loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/18—Modifications of frequency-changers for eliminating image frequencies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Superheterodyne Receivers (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は、主に無線通信に用いられる受信回路に関し、
特に周波数変調された信号の受信復調回路に関する。
特に周波数変調された信号の受信復調回路に関する。
（従来技術と問題点）
従来、この種受信回路には直接検波方式とスーパヘテロ
ダイン方式がある。従来の直接検波方式は周波数選択度
を高周波帯のフィルタに依存するため選択度を十分にと
ることが困難であった。またスーパヘテロダイン方式は
一度高周波入力信号を中間周波信号に変換する方法であ
り、周波数選択度は中間周波フィルタで決定されるため
前記直接検波方式よシも優れた選択度を得ることができ
る。しかし周波数変換の過程で受信周波数から中間周波
数の２倍の周波数だけ離れた周波数（イメージ周波数）
にも感度を持つ現象が生じる。このイメージを除去する
ためには高周波入力と周波数変換の間に高周波の帯域通
過フィルタを必要とする。このように両方式とも高周波
フィルタを要することは受信電力の損失になるばかりで
なく、受信周波数を変更する場合このフィルタも変更し
なければならないという問題が生じる。このような欠点
はカバーすべき受信周波数の範囲が広くなるほど顕著に
なる。また高周波フィルタや中間周波フィルタが必要で
あるということは回路をＩＣ化する上でも大きな障害に
なる。
ダイン方式がある。従来の直接検波方式は周波数選択度
を高周波帯のフィルタに依存するため選択度を十分にと
ることが困難であった。またスーパヘテロダイン方式は
一度高周波入力信号を中間周波信号に変換する方法であ
り、周波数選択度は中間周波フィルタで決定されるため
前記直接検波方式よシも優れた選択度を得ることができ
る。しかし周波数変換の過程で受信周波数から中間周波
数の２倍の周波数だけ離れた周波数（イメージ周波数）
にも感度を持つ現象が生じる。このイメージを除去する
ためには高周波入力と周波数変換の間に高周波の帯域通
過フィルタを必要とする。このように両方式とも高周波
フィルタを要することは受信電力の損失になるばかりで
なく、受信周波数を変更する場合このフィルタも変更し
なければならないという問題が生じる。このような欠点
はカバーすべき受信周波数の範囲が広くなるほど顕著に
なる。また高周波フィルタや中間周波フィルタが必要で
あるということは回路をＩＣ化する上でも大きな障害に
なる。
（発明の目的）
本発明は入力信号をその搬送波周波数にほぼ等しい周波
数の局部発振信号で直接零周波数近傍のベースバンド信
号に変換し、周波数選択度を得る帯域制限を低域通過フ
ィルタで実現することによシ上記欠点を除去し、選択度
が優れ、周波数カバー範囲が広く、かつＩＣ化が容易な
受信回路を提供するものである。
数の局部発振信号で直接零周波数近傍のベースバンド信
号に変換し、周波数選択度を得る帯域制限を低域通過フ
ィルタで実現することによシ上記欠点を除去し、選択度
が優れ、周波数カバー範囲が広く、かつＩＣ化が容易な
受信回路を提供するものである。
（発明の構成及び作用）
本発明は、上記の目的を達成するために次のような構成
を有する。即ち、本発明の受信回路は、入力信号をその
搬送波周波数にほぼ等しい周波数の局部発振信号を基準
信号として複素検波する複素検波器と、この検波器の出
力複素信低 号の実数部信号を濾波する第１の〆域通過フィルタと、
前記複素信号の虚数部信号を濾波する第２の低域通過フ
ィルタと、零周波数を含む正及び負の周波数領域で動作
し周波数制御信号によって周波数制御が可能な複素電圧
制御発振器と、この複素電圧制御発振器の出力の共役複
素信号と前記第１及び第２の低域通過フィルタの出力で
ある複素信号との積の虚数部信号又は実数部信号を取り
出す演算回路と、この演□算回路出力を濾波する第３の
低域通過フィルタとを有し、第３の低域通過フィルタの
出力を復調出力として出力すると共に、前記複素電圧制
御発振器の周波数制御信号として帰還するように構成さ
れる。
を有する。即ち、本発明の受信回路は、入力信号をその
搬送波周波数にほぼ等しい周波数の局部発振信号を基準
信号として複素検波する複素検波器と、この検波器の出
力複素信低 号の実数部信号を濾波する第１の〆域通過フィルタと、
前記複素信号の虚数部信号を濾波する第２の低域通過フ
ィルタと、零周波数を含む正及び負の周波数領域で動作
し周波数制御信号によって周波数制御が可能な複素電圧
制御発振器と、この複素電圧制御発振器の出力の共役複
素信号と前記第１及び第２の低域通過フィルタの出力で
ある複素信号との積の虚数部信号又は実数部信号を取り
出す演算回路と、この演□算回路出力を濾波する第３の
低域通過フィルタとを有し、第３の低域通過フィルタの
出力を復調出力として出力すると共に、前記複素電圧制
御発振器の周波数制御信号として帰還するように構成さ
れる。
介入力信号の搬送波の角速度を四とし、局部発振器の信
号の角速度をω、とほぼ同じｍ、とする。
号の角速度をω、とほぼ同じｍ、とする。
複素検波器では入力信号を二手に分は一方では入力信号
と局部発振器の信号の積を取シ、他方では局部発振器の
位相を９０°移相させてから積を取るのでその出力とし
ては、係数を除いて考えれば差の周波数成分である５ｉ
ｎ（ａＪｌ−ωｌ）ｔなる信号とｃｏｓ（ａＪｌ−ω、
）ｔなる信号が得られる。
と局部発振器の信号の積を取シ、他方では局部発振器の
位相を９０°移相させてから積を取るのでその出力とし
ては、係数を除いて考えれば差の周波数成分である５ｉ
ｎ（ａＪｌ−ωｌ）ｔなる信号とｃｏｓ（ａＪｌ−ω、
）ｔなる信号が得られる。
この２つの信号はω、との黛が／１１！、ぼ同じに近い
ことから零周波数近傍のベースバンドの信号となってい
る。このため受信周波数選択のためのフィルタとしては
、高周波帯のフィルタや中間周波フィルタよシも優れた
周波数選択度を有する低域通過フィルタを用いることが
できる。そこで５ｉｎ（ａ＋＋−ω禦）ｔなる信号と、
ｃｏｓ （（ｔｌｌ−（＋１． ） ｔなる信号をそれ
ぞれ低域フィルタ（第１の低域通過フィルタと第２の低
域通過フィルタ）を通過させている。
ことから零周波数近傍のベースバンドの信号となってい
る。このため受信周波数選択のためのフィルタとしては
、高周波帯のフィルタや中間周波フィルタよシも優れた
周波数選択度を有する低域通過フィルタを用いることが
できる。そこで５ｉｎ（ａ＋＋−ω禦）ｔなる信号と、
ｃｏｓ （（ｔｌｌ−（＋１． ） ｔなる信号をそれ
ぞれ低域フィルタ（第１の低域通過フィルタと第２の低
域通過フィルタ）を通過させている。
今、説明の便宜上ωビω諺＝の、とおくと前記２つの信
号はｃｏｓωｓｔとｓｉｎω、ｔになるが、００８ｔＩ
Ｊａｔを実数部、ｓｉｎω・ｔを虚数部と見做すことに
より、２つの低域フィルタの出力を併せて ｃｏ８ω＊ ｔ ＋ ｊｓ ｉ ｎａｐｓ ｔ −−−
−−（１）なる複素検波出力と考えることができる。
号はｃｏｓωｓｔとｓｉｎω、ｔになるが、００８ｔＩ
Ｊａｔを実数部、ｓｉｎω・ｔを虚数部と見做すことに
より、２つの低域フィルタの出力を併せて ｃｏ８ω＊ ｔ ＋ ｊｓ ｉ ｎａｐｓ ｔ −−−
−−（１）なる複素検波出力と考えることができる。
このように周波数選択度が優れた低域通過フィルタを通
過した後の信号の復調は次のように行われる。
過した後の信号の復調は次のように行われる。
復調回路は、演算回路と第３の低域通過フィルタと複素
電圧制御発振器とからなる。
電圧制御発振器とからなる。
複素電圧制御発振器は制御電圧によって周波数を変化さ
せることのできる複素周波数信号を発生する発振器であ
る。
せることのできる複素周波数信号を発生する発振器であ
る。
今、制御電圧が高くなると周波数が高くなり、数信号は
ｅ０８ω＊ｔ ＋ ｊｌｌｉｎｗ４ｔ・・・・・・・・
・・・・・・・ （２）なる式で表わされる。
・・・・・・・ （２）なる式で表わされる。
演算回路は、（１）式の複素検波出力と、（２）式の複
素周波数信号の複素共役信号との積の虚数部信号５ｉｎ
（ω１の、）を又は実数部信号ｃｏｓ （ω、−ωａ）
ｔを出力する。これらの出力信号は、いずれもａＪａ
との６が極めて近い時には、位相を適切に設定すること
によシ、ω−＝ω、の時には出力電圧が零、ω穆〉の、
の時には出力電圧が正、ωｓくの４の時には出力電圧が
負となる。
素周波数信号の複素共役信号との積の虚数部信号５ｉｎ
（ω１の、）を又は実数部信号ｃｏｓ （ω、−ωａ）
ｔを出力する。これらの出力信号は、いずれもａＪａ
との６が極めて近い時には、位相を適切に設定すること
によシ、ω−＝ω、の時には出力電圧が零、ω穆〉の、
の時には出力電圧が正、ωｓくの４の時には出力電圧が
負となる。
第３の低域通過フィルタは入力電圧が零の時には出力電
圧が一定で変らず、入力電圧が正の時には出力電圧が上
昇し、入力電圧が負の時には出力電圧が下降する積分特
性を有する。
圧が一定で変らず、入力電圧が正の時には出力電圧が上
昇し、入力電圧が負の時には出力電圧が下降する積分特
性を有する。
従って、演算回路の出力を第３の低域通過フィルタへ入
力し、第３の低域通過フィルタの出力を複素電圧制御発
振器の周波数制御端子へ加えると、複素電圧制御発振器
の角速度の、は複素検波出力の角速度の、に追随するこ
とになる。即ち、ω、〉の６の時には演算回路の出力電
圧が正となシ、従って第３の低域通過フィルタの出力電
圧は上昇し、角速度ω４を増加させるように動作する。
力し、第３の低域通過フィルタの出力を複素電圧制御発
振器の周波数制御端子へ加えると、複素電圧制御発振器
の角速度の、は複素検波出力の角速度の、に追随するこ
とになる。即ち、ω、〉の６の時には演算回路の出力電
圧が正となシ、従って第３の低域通過フィルタの出力電
圧は上昇し、角速度ω４を増加させるように動作する。
そしてωＩ”ａ＋４になったところで演算回路の出力電
圧は零となり、第３の低域通過フィルタの出力電圧の上
昇も停止し、その時の値で一定となる。
圧は零となり、第３の低域通過フィルタの出力電圧の上
昇も停止し、その時の値で一定となる。
逆に、ω１くω、の時には演算回路の出力電圧が負とな
シ、従って、第３の低域通過フィルタの出力電圧は下降
し、角速度の、を低下させるように動作する。そして、
ω、＝の６になったところで、演算回路の出力電圧は零
とな９、第３の低域通過フィルタの出力電圧の下降も停
止し、その時の値で一定となる。
シ、従って、第３の低域通過フィルタの出力電圧は下降
し、角速度の、を低下させるように動作する。そして、
ω、＝の６になったところで、演算回路の出力電圧は零
とな９、第３の低域通過フィルタの出力電圧の下降も停
止し、その時の値で一定となる。
従って複素検波出力の角速度の＄が変化すると複素電圧
制御発振器出力の角速度ａＪ４は角速度ｍｓの変化に追
随して変化することになるが、この変化を生せしめるべ
く第３の低域通過フィルタの出力電圧も変化する。
制御発振器出力の角速度ａＪ４は角速度ｍｓの変化に追
随して変化することになるが、この変化を生せしめるべ
く第３の低域通過フィルタの出力電圧も変化する。
一方ω、＝賄−ａｌ、であシ、角速度ω■は局部発振出
力の角速度で一定であるから、角速度０口の変化はとシ
も直さず入力信号の搬送波の角速度の。
力の角速度で一定であるから、角速度０口の変化はとシ
も直さず入力信号の搬送波の角速度の。
の変化に他ならない。即ち第３の低域通過フィルタの出
力電圧の変化とそれに伴う複素電圧制御発振器の発振周
波数の変化は入力信号の搬送波の周波数の変化に対応し
て変化することを意味する。以上の動作によシ、搬送波
の周波数を変化させる周波数変調を受けた信号を電圧の
変化に変換する復調が可能となる。
力電圧の変化とそれに伴う複素電圧制御発振器の発振周
波数の変化は入力信号の搬送波の周波数の変化に対応し
て変化することを意味する。以上の動作によシ、搬送波
の周波数を変化させる周波数変調を受けた信号を電圧の
変化に変換する復調が可能となる。
（発明の実施例）
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の実施例の構成を示すブロック図であり
、１は入力端子、２は複素検波器であシ、乗積検波器２
１．２２、とπ／２の移相器２３とから成る。３は入力
信号の搬送波にほぼ等しい周波数の信号を発生する局部
発振器、４は第１の低域通過フィルタ、５は第２の低域
通過フィルタ、６は演算回路であって、乗算器６１及び
６２、インバータ６３、加算器６４とから成る。７は第
３の低域通過フィルタ、８は複素電圧制御発振器、９は
出力端子である。
、１は入力端子、２は複素検波器であシ、乗積検波器２
１．２２、とπ／２の移相器２３とから成る。３は入力
信号の搬送波にほぼ等しい周波数の信号を発生する局部
発振器、４は第１の低域通過フィルタ、５は第２の低域
通過フィルタ、６は演算回路であって、乗算器６１及び
６２、インバータ６３、加算器６４とから成る。７は第
３の低域通過フィルタ、８は複素電圧制御発振器、９は
出力端子である。
ここで入力端子１に加わる入力信号をｃｏｓω１ｔ（但
しω、＝２πｔ１ｈは入力信号周波数）、局部発振器３
の出力信号を００８ω嘗ｔ（但し’Ｊ＊＝ ２πｈ、ｈ
は局部発振周波数）で表わすことにする。
しω、＝２πｔ１ｈは入力信号周波数）、局部発振器３
の出力信号を００８ω嘗ｔ（但し’Ｊ＊＝ ２πｈ、ｈ
は局部発振周波数）で表わすことにする。
但しω０、ω嘗はそれぞれの角周波数（角速度ともいう
）で６Ｄ、ｔは時間である。係数は共に省略しである（
以下も同様）。局部発振器出力信号の角速度の寥は一般
に入力信号の角速度の、に一致させておくことが望まし
いが必ずしも同期している必要はない。乗積検波器２１
の出力にはｃｏｓ（ａ＋ｔとｅ０８ωａｔの積の低周波
成分であるｃｏｓω＄ｔ（但しの―二四−の鵞）が得ら
れる。同様に乗積検波器２２の出力にはｃｏｓω、ｔと
ｃｏＢ（ωａｔ＋π／２）の積の低周波成分であるＢｉ
ｎ（＋’＋ｔが得られる。これら両出力をそれぞれ実数
部、虚数部と見なすことによシ複素検波出力００８ａＪ
ｓｊ ＋ ｊ ８ｊｎωａｔが得られる（ここでｊは虚
数単位である）。この複素検波出力は第１の低域通過フ
ィルタ４、第２の低域通過フィルタ５を通り帯域制限さ
れる。
）で６Ｄ、ｔは時間である。係数は共に省略しである（
以下も同様）。局部発振器出力信号の角速度の寥は一般
に入力信号の角速度の、に一致させておくことが望まし
いが必ずしも同期している必要はない。乗積検波器２１
の出力にはｃｏｓ（ａ＋ｔとｅ０８ωａｔの積の低周波
成分であるｃｏｓω＄ｔ（但しの―二四−の鵞）が得ら
れる。同様に乗積検波器２２の出力にはｃｏｓω、ｔと
ｃｏＢ（ωａｔ＋π／２）の積の低周波成分であるＢｉ
ｎ（＋’＋ｔが得られる。これら両出力をそれぞれ実数
部、虚数部と見なすことによシ複素検波出力００８ａＪ
ｓｊ ＋ ｊ ８ｊｎωａｔが得られる（ここでｊは虚
数単位である）。この複素検波出力は第１の低域通過フ
ィルタ４、第２の低域通過フィルタ５を通り帯域制限さ
れる。
今ａＪ春＝２πｈなる周波数りを考え、第１の低域通過
フィルタ４、第２の低域通過フィルタ５の帯域幅をＢと
すると、４＜Ｈのとき、すなわちＩＡ−７，１＜Ｂのと
きのみ信号を通過させるように働く。別の見方をすると
ｆ、がｈを中心に＋Ｈの範囲にあるときにのみ感度があ
る周波数選択性を持つ。低域通過フィルタは遮断特性を
急峻にすることができ、受信中心周波数りに関係なく急
峻な選択度を得ることができる。第１の低域通過フィル
タ４及び第２の低域通過フィルタ５を通過した複素検波
出力信号は演算回路６で、複素電圧制御発振器８の出力
信号との間で演算が行なわれる。本実施例では複素電圧
制御発振器８の出力を（！０８（ｆｌａｔ ＋ ｊ ５
ｉｎｃｕ４ｔとすると演算はこの発振器出力の複素共役
数と、複素検波出力信号との複素乗算の虚数部を取り出
すように行なわれる。インバータ６３は複素共役を作る
ためｓｉｎω◆ｔの極性を反転する。乗算器６１ではｃ
ｏｓω−ｔと一３ｉｎａＪ４ｔの乗算が行なわれ、乗算
器６２ではｓｉｎω、ｔと００８の４ｔの乗算が行なわ
れ、加算器６４の出力には ８ ｉｎ’Ｄｓｔ Ｘ ００８”４ｔ −ｅ０８（＋１
ｓｔ Ｘ Ｓｉｎの、ｔすなわちｓｉｎ （ω、への４
） ｔが得られる。この信号は第３の低域通過フィルタ
７を経て出力端子９へ出力されると共に複素電圧制御発
振器８の周波数制御端子へ帰還される。今ω１とω、が
十分に近い値であるとすると（ωＩ−ｗ４）ｔの項は緩
慢に変化するため準静的には位相θとして扱える。
フィルタ４、第２の低域通過フィルタ５の帯域幅をＢと
すると、４＜Ｈのとき、すなわちＩＡ−７，１＜Ｂのと
きのみ信号を通過させるように働く。別の見方をすると
ｆ、がｈを中心に＋Ｈの範囲にあるときにのみ感度があ
る周波数選択性を持つ。低域通過フィルタは遮断特性を
急峻にすることができ、受信中心周波数りに関係なく急
峻な選択度を得ることができる。第１の低域通過フィル
タ４及び第２の低域通過フィルタ５を通過した複素検波
出力信号は演算回路６で、複素電圧制御発振器８の出力
信号との間で演算が行なわれる。本実施例では複素電圧
制御発振器８の出力を（！０８（ｆｌａｔ ＋ ｊ ５
ｉｎｃｕ４ｔとすると演算はこの発振器出力の複素共役
数と、複素検波出力信号との複素乗算の虚数部を取り出
すように行なわれる。インバータ６３は複素共役を作る
ためｓｉｎω◆ｔの極性を反転する。乗算器６１ではｃ
ｏｓω−ｔと一３ｉｎａＪ４ｔの乗算が行なわれ、乗算
器６２ではｓｉｎω、ｔと００８の４ｔの乗算が行なわ
れ、加算器６４の出力には ８ ｉｎ’Ｄｓｔ Ｘ ００８”４ｔ −ｅ０８（＋１
ｓｔ Ｘ Ｓｉｎの、ｔすなわちｓｉｎ （ω、への４
） ｔが得られる。この信号は第３の低域通過フィルタ
７を経て出力端子９へ出力されると共に複素電圧制御発
振器８の周波数制御端子へ帰還される。今ω１とω、が
十分に近い値であるとすると（ωＩ−ｗ４）ｔの項は緩
慢に変化するため準静的には位相θとして扱える。
位相θが００〜１８００の範囲にあるときには帰還電圧
が正となシ、このとき複素電圧制御発振器の発振周波数
をを増加させるように制御すればω４が増加し、θは減
少する方向につまり加算器６４の出力は零に向って変化
する。逆にθが１８０°〜３６０°の範囲にある場合に
は帰還電圧が負にな９ω番は減少し、θは増加する方向
に、っまシ加算器６４の出力は同様零に向って変化する
。従って町との、に差がある場合には常にその差を減少
させ、ωａ −ａＩｍ ＝ ０となる方向に制御が動く
位相同期回路として動作する。
が正となシ、このとき複素電圧制御発振器の発振周波数
をを増加させるように制御すればω４が増加し、θは減
少する方向につまり加算器６４の出力は零に向って変化
する。逆にθが１８０°〜３６０°の範囲にある場合に
は帰還電圧が負にな９ω番は減少し、θは増加する方向
に、っまシ加算器６４の出力は同様零に向って変化する
。従って町との、に差がある場合には常にその差を減少
させ、ωａ −ａＩｍ ＝ ０となる方向に制御が動く
位相同期回路として動作する。
この位相同期回路が通常の位相同期回路と異なる点は複
素信号の同期回路である点であシ、その意義はω・、ω
、が負の領域でも動作する点である。ω、がω暑に追従
して変化するということはω１＝のＩ−ｃｏ、の関係か
ら明らかなように四の変化に追従して変化することを意
味する。入力信号が周波数変調されている場合には０ｇ
が変調信号に比例して変化するため、ω４は変調信号に
比例して変化する。このとき位相同期回路が同期してい
る限シ、複素電圧制御発振器を制御する電圧は変調信号
に比例して変化しておシ、この信号を復調信号として出
力端子９から取シ出すことができる。
素信号の同期回路である点であシ、その意義はω・、ω
、が負の領域でも動作する点である。ω、がω暑に追従
して変化するということはω１＝のＩ−ｃｏ、の関係か
ら明らかなように四の変化に追従して変化することを意
味する。入力信号が周波数変調されている場合には０ｇ
が変調信号に比例して変化するため、ω４は変調信号に
比例して変化する。このとき位相同期回路が同期してい
る限シ、複素電圧制御発振器を制御する電圧は変調信号
に比例して変化しておシ、この信号を復調信号として出
力端子９から取シ出すことができる。
ここで位相同期回路が同期状態にあるときの低域通過フ
ィルタ７の入力、すなわち加算器６４の出力と、低域通
過フィルタ７の出力、すなわち電圧制御発振器８の周波
数制御端子の電圧との関係について説明する。一般に位
相同期回路のループ中に用いられる低域通過フィルタは
積分器を含む。この積分器が漏れのない理想積分器の場
合には、同フィルタ入力信号が零となるまでは同フィル
タ出力はフィルタ入力の極性に応じて増減し、同フィル
タ出力電圧が電圧制御発振器の周波数の４がω＄に一致
するまで変化する。
ィルタ７の入力、すなわち加算器６４の出力と、低域通
過フィルタ７の出力、すなわち電圧制御発振器８の周波
数制御端子の電圧との関係について説明する。一般に位
相同期回路のループ中に用いられる低域通過フィルタは
積分器を含む。この積分器が漏れのない理想積分器の場
合には、同フィルタ入力信号が零となるまでは同フィル
タ出力はフィルタ入力の極性に応じて増減し、同フィル
タ出力電圧が電圧制御発振器の周波数の４がω＄に一致
するまで変化する。
一度の４＝ω春の点に達すると、前記加算器６４の出力
は零となり、フィルタ出力の変化は止シ、ω、＝のｌの
関係を維持する電圧を保持する。すなわちω、が制御電
圧に比例して変化するように、電圧制御発振器が設計さ
れておれば制御電圧、つま多端子９に得られる電圧はの
、の変化に比例して変化することになる。ここでは前記
低域通過フィルタ７中の積分器は理想積分器として説明
したが、漏れのある積分器の場合であっても位相同期回
路のループの一巡直流利得が十分大きく設計されておれ
ば実質的には以上に述べた動作と等価な動作が行なわれ
る。
は零となり、フィルタ出力の変化は止シ、ω、＝のｌの
関係を維持する電圧を保持する。すなわちω、が制御電
圧に比例して変化するように、電圧制御発振器が設計さ
れておれば制御電圧、つま多端子９に得られる電圧はの
、の変化に比例して変化することになる。ここでは前記
低域通過フィルタ７中の積分器は理想積分器として説明
したが、漏れのある積分器の場合であっても位相同期回
路のループの一巡直流利得が十分大きく設計されておれ
ば実質的には以上に述べた動作と等価な動作が行なわれ
る。
以上述べたように本発明によ多帯域通過フィルタを用い
ることなく選択特性が良い受信回路を得ることができる
。また以上の説明から本発明になる受信回路は局部発振
器３の周波数を変えるのみで広い周波数範囲をカバーす
ることができることも明らかである。
ることなく選択特性が良い受信回路を得ることができる
。また以上の説明から本発明になる受信回路は局部発振
器３の周波数を変えるのみで広い周波数範囲をカバーす
ることができることも明らかである。
次に第２図を用いて第３の低域通過フィルタと複素電圧
制御発振器の実施例について説明する。同図中１０は演
算回路からの信号の入力端子、１１は正負極性判定を行
なう比較器、７′は２値入力を受けて動作するデジタル
低域通過フィルタ、９は出力端子、８は複素電圧制御発
振器である。複素電圧制御発振器は加算器８１、メモリ
８２、余弦波形を記憶しているＲＯＭ８３、正弦波形を
記憶しているＲＯＭ ８４、デジタルアナログ変換器８
５及び８６、実数線出力端子８７、虚数部出力端子８８
から成る。比較器１１は入力信号のレベル変化を吸収す
るリミッタとしての動きをする。加算器８１とメモリ８
２は積分器として動作し、正入力が加わると出力が増加
し、負入力が加わると出力が減少する。但し、メモリ８
２及び加算器８１は有限の桁数を持ち、桁をオーバフロ
ーすると零にもどるようなモジェロ演算を行なうものと
する。このオーバフローする値を位相の３６０°に対応
させるものとする。積分器出力はＲＯＭ８３及び８４ヘ
アドレス入力として′加えられる。ＲＯＭ８３及び８４
はそれぞれアドレス入力を位相入力として、それに対応
するＣＯ８及びＳＩＮの出力値をデジタルアナログ変換
器８５及び８６へ出力し、デジタルアナログ変換器でア
ナログ波形に変換され、出力端子８７及び８８から出力
される。今加算器８１へ加わる制御信号が正の値で大き
ければ大きいほど積分器の値の増加傾斜が大きくな多出
力端子８７及び８８の波形の変化が早くなシ、高い周波
数の信号が得られる。また加算器８１へ加わる制御信号
が零になると積分器出力は変化せず従って出力端子８７
及び８８からは直流出力が得られる。つまシ零周波数の
信号が得られる。制御信号が負になると積分器出力は減
少し、端子８７及び８８には余弦波と正弦波が得られる
が、この場合には正周波数の場合と異なシ余弦波と正弦
波の位相関係が逆転する。つま９負の周波数信号が得ら
れる。以上複素電圧制御発振器の一実施例を示したが、
正弦波形を記憶しているＲＯＭ８４は余弦波形を記憶し
ているＲＯＭ８３と共用とし、そのアドレスを９０°分
だけ減じたものを利用して切り換えて使用することもで
きる。またＲＯＭの容量を節約するために０°〜３６０
°の値全てを記憶させずにθ°〜９ｏ０の値のみ記憶さ
せ、アドレスの変換と出力の変換とで所望の出力を得る
方法も通常用いられる方法である。
制御発振器の実施例について説明する。同図中１０は演
算回路からの信号の入力端子、１１は正負極性判定を行
なう比較器、７′は２値入力を受けて動作するデジタル
低域通過フィルタ、９は出力端子、８は複素電圧制御発
振器である。複素電圧制御発振器は加算器８１、メモリ
８２、余弦波形を記憶しているＲＯＭ８３、正弦波形を
記憶しているＲＯＭ ８４、デジタルアナログ変換器８
５及び８６、実数線出力端子８７、虚数部出力端子８８
から成る。比較器１１は入力信号のレベル変化を吸収す
るリミッタとしての動きをする。加算器８１とメモリ８
２は積分器として動作し、正入力が加わると出力が増加
し、負入力が加わると出力が減少する。但し、メモリ８
２及び加算器８１は有限の桁数を持ち、桁をオーバフロ
ーすると零にもどるようなモジェロ演算を行なうものと
する。このオーバフローする値を位相の３６０°に対応
させるものとする。積分器出力はＲＯＭ８３及び８４ヘ
アドレス入力として′加えられる。ＲＯＭ８３及び８４
はそれぞれアドレス入力を位相入力として、それに対応
するＣＯ８及びＳＩＮの出力値をデジタルアナログ変換
器８５及び８６へ出力し、デジタルアナログ変換器でア
ナログ波形に変換され、出力端子８７及び８８から出力
される。今加算器８１へ加わる制御信号が正の値で大き
ければ大きいほど積分器の値の増加傾斜が大きくな多出
力端子８７及び８８の波形の変化が早くなシ、高い周波
数の信号が得られる。また加算器８１へ加わる制御信号
が零になると積分器出力は変化せず従って出力端子８７
及び８８からは直流出力が得られる。つまシ零周波数の
信号が得られる。制御信号が負になると積分器出力は減
少し、端子８７及び８８には余弦波と正弦波が得られる
が、この場合には正周波数の場合と異なシ余弦波と正弦
波の位相関係が逆転する。つま９負の周波数信号が得ら
れる。以上複素電圧制御発振器の一実施例を示したが、
正弦波形を記憶しているＲＯＭ８４は余弦波形を記憶し
ているＲＯＭ８３と共用とし、そのアドレスを９０°分
だけ減じたものを利用して切り換えて使用することもで
きる。またＲＯＭの容量を節約するために０°〜３６０
°の値全てを記憶させずにθ°〜９ｏ０の値のみ記憶さ
せ、アドレスの変換と出力の変換とで所望の出力を得る
方法も通常用いられる方法である。
以上述べた実施例においては回路各部における増幅器を
示していないが、これは通常実施する場合には当然設け
られるべきものである。また演算回路６としては複素演
算の虚数部を取シ出すように構成されているが、実数部
を取り出しても位相同期時の位相関係が変るのみで周波
数検波の目的は達成されることは明らかである。
示していないが、これは通常実施する場合には当然設け
られるべきものである。また演算回路６としては複素演
算の虚数部を取シ出すように構成されているが、実数部
を取り出しても位相同期時の位相関係が変るのみで周波
数検波の目的は達成されることは明らかである。
（発明の効果）
本発明は、以上説明したように、周波数変調を受けた高
周波大信号を直接ベースバンド信号に変換して処理する
ので受信入力信号の周波数選択手段として周波数選択度
の優れた、換言すれば、周波数遮断特性を高周波帯や中
間周波帯における帯域通過フィルタよシも非常に急峻に
することのできる低域通過フィルタを用いることができ
る。このため優れた周波数選択性が得られる。また、従
来技術では受信周波数を変えるためには、局部発振周波
数の他に高周波帯域ならなかったが本発明においては、
高周波帯域通過フィルタを用いる必要がないので高周波
帯域通過フィルタによる周波数範囲の制約はなく受信周
波数の変更は局部発振器の周波数を変更するだけで広い
周波数範囲に渡って容易に行うことができる。
周波大信号を直接ベースバンド信号に変換して処理する
ので受信入力信号の周波数選択手段として周波数選択度
の優れた、換言すれば、周波数遮断特性を高周波帯や中
間周波帯における帯域通過フィルタよシも非常に急峻に
することのできる低域通過フィルタを用いることができ
る。このため優れた周波数選択性が得られる。また、従
来技術では受信周波数を変えるためには、局部発振周波
数の他に高周波帯域ならなかったが本発明においては、
高周波帯域通過フィルタを用いる必要がないので高周波
帯域通過フィルタによる周波数範囲の制約はなく受信周
波数の変更は局部発振器の周波数を変更するだけで広い
周波数範囲に渡って容易に行うことができる。
更に、高周波帯や中間周波帯の帯域通過フィルタのＩＣ
化には難しい問題があるが、低域通過フィルタのＩＣ化
は容易でありこのため装置の小型軽量化や高信頼化に資
するところが大きい。
化には難しい問題があるが、低域通過フィルタのＩＣ化
は容易でありこのため装置の小型軽量化や高信頼化に資
するところが大きい。
第１図は本発明の一実施例の構成を示すブロック図であ
シ、第２図は第３の低域通過フィルタと複素電圧制御発
振器の部分を示すブロック図でおる。 １・・・・・・・・・入力端子、２・・・・・・・・・
複素検波器、３・・・・・・・・・局部発振器、４・・
・・・・・・・第１の低域通過フィルタ、５・・・・・
・・・・第２の低域通過フィルタ、６・・・・・・・・
・演算回ＱａＬ り’Ｈ、−−−−、、、−”１１ Ｑ
ｎｌｌｄｗ ｈｌ） ２品 ：具 Ｍ 、 ｌｌ−７
８・・・・・・・・・複素電圧制御発振器、９・・・・
・・・・・出力端子、１０・・・・・・・・・演算回路
６からの信号の入力端子、１１・・・・・・・・・比較
器、２１．２２・・・・・・・・・乗積検波器、２３・
・・・・・・・・π／２移相器、６１．６２・・・・・
・・・・乗算器、６３・・・・・・・・・インバータ、
６４．８１・・・・・・・・・加算器、８２・・・・・
・・・・メモリ、８３・・・・・・・・・余弦波形を記
憶しているＲＯＭ、８４・・・・・・・・・正弦波形を
記憶しているＲＯＭ、８５．８６・・・・・・・・・デ
ジタルアナログ変換器、８７．８８・・・・・・・・・
出力端子代理人 弁理士 八 幡 義 博 第 ７ 図 第２図
シ、第２図は第３の低域通過フィルタと複素電圧制御発
振器の部分を示すブロック図でおる。 １・・・・・・・・・入力端子、２・・・・・・・・・
複素検波器、３・・・・・・・・・局部発振器、４・・
・・・・・・・第１の低域通過フィルタ、５・・・・・
・・・・第２の低域通過フィルタ、６・・・・・・・・
・演算回ＱａＬ り’Ｈ、−−−−、、、−”１１ Ｑ
ｎｌｌｄｗ ｈｌ） ２品 ：具 Ｍ 、 ｌｌ−７
８・・・・・・・・・複素電圧制御発振器、９・・・・
・・・・・出力端子、１０・・・・・・・・・演算回路
６からの信号の入力端子、１１・・・・・・・・・比較
器、２１．２２・・・・・・・・・乗積検波器、２３・
・・・・・・・・π／２移相器、６１．６２・・・・・
・・・・乗算器、６３・・・・・・・・・インバータ、
６４．８１・・・・・・・・・加算器、８２・・・・・
・・・・メモリ、８３・・・・・・・・・余弦波形を記
憶しているＲＯＭ、８４・・・・・・・・・正弦波形を
記憶しているＲＯＭ、８５．８６・・・・・・・・・デ
ジタルアナログ変換器、８７．８８・・・・・・・・・
出力端子代理人 弁理士 八 幡 義 博 第 ７ 図 第２図
Claims (1)
- 周波数変調された信号を入力とする受信回路であって、
入力信号をその搬送波周波数にほぼ等しい周波数の局部
発振信号を基準信号として複素検波する複素検波器と、
この検波器の出力複素信号の実数部信号を濾波する第１
の低域通過フィールタと、前記複素信号の虚数部信号を
濾波する第２の低域通過フィルタと、零周波数を含む正
及び負の周波数領域で動作し周波数制御信号によって周
波数制御が可能な複素電圧制御発振器と、との複素電圧
制御発振器の出力の共役複素信号と前記第１及び第２の
低域通過フィルタの出力である複素信号との積の虚数部
信号又は実数部信号を取り出す演算回路と、この演算回
路出力を濾波する第３の低域通過フィルタとを有し、第
３の低域通過フィルタの出力を復調出力として出力する
と共に、前記複素電圧制御発振器の周波数制御信号とし
て帰還するように構成されたことを特徴とする受信回路
。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160284A JPS60224337A (ja) | 1984-04-23 | 1984-04-23 | 受信回路 |
| EP85302802A EP0160484A3 (en) | 1984-04-23 | 1985-04-22 | Fm receiver including a baseband pll circuit |
| AU41632/85A AU4163285A (en) | 1984-04-23 | 1985-04-23 | Fm reception-demodulation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160284A JPS60224337A (ja) | 1984-04-23 | 1984-04-23 | 受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60224337A true JPS60224337A (ja) | 1985-11-08 |
| JPH0332933B2 JPH0332933B2 (ja) | 1991-05-15 |
Family
ID=13750862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8160284A Granted JPS60224337A (ja) | 1984-04-23 | 1984-04-23 | 受信回路 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0160484A3 (ja) |
| JP (1) | JPS60224337A (ja) |
| AU (1) | AU4163285A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5596606A (en) * | 1994-04-05 | 1997-01-21 | Scientific-Atlanta, Inc. | Synchronous detector and methods for synchronous detection |
| US7102447B2 (en) * | 2004-05-04 | 2006-09-05 | Telefonaktiebolaget L M Ericsson (Publ) | XO-buffer robust to interference |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3600700A (en) * | 1968-06-12 | 1971-08-17 | Nippon Electric Co | Circuit for phase locking an oscillator to a signal modulated in n-phases |
| US4234957A (en) * | 1978-12-04 | 1980-11-18 | Gte Automatic Electric Laboratories Incorporated | Method and apparatus for generating timing phase error signals in PSK demodulators |
| DE2902952C2 (de) * | 1979-01-26 | 1986-10-09 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Direktmischendes Empfangssystem |
| GB2052196A (en) * | 1979-06-27 | 1981-01-21 | Plessey Co Ltd | Demodulators |
-
1984
- 1984-04-23 JP JP8160284A patent/JPS60224337A/ja active Granted
-
1985
- 1985-04-22 EP EP85302802A patent/EP0160484A3/en not_active Withdrawn
- 1985-04-23 AU AU41632/85A patent/AU4163285A/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0160484A2 (en) | 1985-11-06 |
| AU4163285A (en) | 1985-10-31 |
| EP0160484A3 (en) | 1987-04-29 |
| JPH0332933B2 (ja) | 1991-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4944025A (en) | Direct conversion FM receiver with offset | |
| KR100201745B1 (ko) | 변조 캐리어 신호 수신용 전자 수신기 | |
| US6195400B1 (en) | Two-mode demodulating apparatus | |
| JPH0888577A (ja) | 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機 | |
| JPH06224799A (ja) | 直接変換受信機 | |
| JPS60237749A (ja) | 直接変調ｆｍデータ受信機 | |
| JP2003509909A (ja) | 角度変調ｒｆ信号に対する位相補間受信機 | |
| GB2170368A (en) | Receiver for mobile communication systems | |
| US6151367A (en) | Digital demodulator | |
| KR19990063021A (ko) | Fsk 수신기에서의 자동 주파수 제어 | |
| US6308057B1 (en) | Radio receiver having compensation for direct current offset | |
| EP0999645A1 (en) | Data converter | |
| EP0161024B1 (en) | An fsk data receiver | |
| US5703527A (en) | Frequency modulated signal demodulator circuit and communication terminal equipment | |
| JPH01135223A (ja) | 周波数差検出器 | |
| KR19980015790A (ko) | 직각 위상 편이 복조기의 자동 이득 제어장치 | |
| US20090098848A1 (en) | Modulated if receiver and method | |
| JP2000165460A (ja) | 周波数−電圧変換回路と受信機および周波数−電圧変換特性の制御方法 | |
| JPS60224337A (ja) | 受信回路 | |
| JPH0351125B2 (ja) | ||
| EP0098665A2 (en) | Data demodulator for a direct frequency modulated signal | |
| JPH11122135A (ja) | 受信機 | |
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 | |
| JPH0693587B2 (ja) | 帯域ろ波器 | |
| JPH0359617B2 (ja) |