JPH0888577A - 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機 - Google Patents
周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機Info
- Publication number
- JPH0888577A JPH0888577A JP6220643A JP22064394A JPH0888577A JP H0888577 A JPH0888577 A JP H0888577A JP 6220643 A JP6220643 A JP 6220643A JP 22064394 A JP22064394 A JP 22064394A JP H0888577 A JPH0888577 A JP H0888577A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- converter
- conversion
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
- H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
- H03D7/168—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages using a feedback loop containing mixers or demodulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/402—Arrangements specific to bandpass modulators
- H03M3/41—Arrangements specific to bandpass modulators combined with modulation to or demodulation from the carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/005—Analog to digital conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0052—Digital to analog conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/43—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a single bit one
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
- H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Superheterodyne Receivers (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Circuits Of Receivers In General (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】周波数変換器に広い入力レベル変化範囲にわた
り低歪率、低雑音のものを必要としない周波数変換機能
を有するＡ／Ｄ変換装置を提供する。 【構成】入力信号Ｓｉｎから帰還信号Ｓｆを減算する減
算器１１と、減算器１１の出力を入力とするループフィ
ルタ１２と、ループフィルタ１２の出力をディジタル信
号に変換するＡ／Ｄ変換器１６と、Ａ／Ｄ変換器１６の
出力をアナログ信号に変換するＤ／Ａ変換器１７と、Ｄ
／Ａ変換器１７の出力を帰還信号Ｓｆとして帰還する帰
還回路とでノイズシェーピング型Ａ／Ｄ変換器を構成
し、さらにフィルタ１１の出力を入力信号Ｓｉｎの周波
数より低い所定の周波数に変換する第１の周波数変換器
１３，１４と、Ｄ／Ａ変換器１７の出力を入力信号Ｓｉ
ｎの周波数と同一周波数に変換する第２の周波数変換器
１８，１９を設けることにより周波数変換機能を持たせ
たＡ／Ｄ変換装置。
り低歪率、低雑音のものを必要としない周波数変換機能
を有するＡ／Ｄ変換装置を提供する。 【構成】入力信号Ｓｉｎから帰還信号Ｓｆを減算する減
算器１１と、減算器１１の出力を入力とするループフィ
ルタ１２と、ループフィルタ１２の出力をディジタル信
号に変換するＡ／Ｄ変換器１６と、Ａ／Ｄ変換器１６の
出力をアナログ信号に変換するＤ／Ａ変換器１７と、Ｄ
／Ａ変換器１７の出力を帰還信号Ｓｆとして帰還する帰
還回路とでノイズシェーピング型Ａ／Ｄ変換器を構成
し、さらにフィルタ１１の出力を入力信号Ｓｉｎの周波
数より低い所定の周波数に変換する第１の周波数変換器
１３，１４と、Ｄ／Ａ変換器１７の出力を入力信号Ｓｉ
ｎの周波数と同一周波数に変換する第２の周波数変換器
１８，１９を設けることにより周波数変換機能を持たせ
たＡ／Ｄ変換装置。
Description
【０００１】
【産業上の利用分野】本発明は、周波数変換機能を有す
るＡ／Ｄ変換装置およびこれを用いた無線機に関する。
るＡ／Ｄ変換装置およびこれを用いた無線機に関する。
【０００２】
【従来の技術】ダイレクトコンバージョン方式の受信機
において、復調をディジタル処理で行う場合には、図１
３に示すように入力変調信号がチャネル選択のためのフ
ィルタ１０１を介してミキサ１０２に入力され、このミ
キサ１０２と基準信号発生器１０３で構成される周波数
変換器によって入力変調信号よりも低い周波数に変換さ
れた後、Ａ／Ｄ変換器１０４に入力される。Ａ／Ｄ変換
器１０４から出力されるディジタル信号は図示しない復
調器により復調され、元のベースバンド信号が復調され
る。
において、復調をディジタル処理で行う場合には、図１
３に示すように入力変調信号がチャネル選択のためのフ
ィルタ１０１を介してミキサ１０２に入力され、このミ
キサ１０２と基準信号発生器１０３で構成される周波数
変換器によって入力変調信号よりも低い周波数に変換さ
れた後、Ａ／Ｄ変換器１０４に入力される。Ａ／Ｄ変換
器１０４から出力されるディジタル信号は図示しない復
調器により復調され、元のベースバンド信号が復調され
る。
【０００３】無線機においては、一般にキャリア周波数
に比較して信号帯域が狭いため、このように入力の変調
信号を信号帯域の周波数にダウンコンバートしてからＡ
／Ｄ変換することにより、Ａ／Ｄ変換器１０４でのサン
プリング周波数を低くすることができる。すなわち、Ａ
／Ｄ変換器１０４として低速の安価なものを使用するこ
とが可能となる。
に比較して信号帯域が狭いため、このように入力の変調
信号を信号帯域の周波数にダウンコンバートしてからＡ
／Ｄ変換することにより、Ａ／Ｄ変換器１０４でのサン
プリング周波数を低くすることができる。すなわち、Ａ
／Ｄ変換器１０４として低速の安価なものを使用するこ
とが可能となる。
【０００４】この場合、正しい復調出力を得るためには
ミキサ１０２に低歪率、低雑音のものが要求される。ま
た、ミキサ１０２の入力は無線伝送路を経て受信された
変調信号であるため、そのレベルが広範囲に変化する。
しかし、ミキサ１０２は一般に非線形回路で構成される
ため、広い入力レベル範囲にわたり低歪率の特性を有す
るものを実現することは困難である。
ミキサ１０２に低歪率、低雑音のものが要求される。ま
た、ミキサ１０２の入力は無線伝送路を経て受信された
変調信号であるため、そのレベルが広範囲に変化する。
しかし、ミキサ１０２は一般に非線形回路で構成される
ため、広い入力レベル範囲にわたり低歪率の特性を有す
るものを実現することは困難である。
【０００５】
【発明が解決しようとする課題】上述したように、従来
のように入力変調信号を周波数変換した後にＡ／Ｄ変換
する構成では、周波数変換器に広い入力レベル変化範囲
にわたり低歪率、低雑音のものが要求されるという困難
があった。
のように入力変調信号を周波数変換した後にＡ／Ｄ変換
する構成では、周波数変換器に広い入力レベル変化範囲
にわたり低歪率、低雑音のものが要求されるという困難
があった。
【０００６】本発明は、周波数変換器に広い入力レベル
変化範囲にわたり低歪率、低雑音のものを必要とするこ
となく容易に実現できる周波数変換機能を有するＡ／Ｄ
変換装置およびこれを用いた無線機を提供することを目
的とする。
変化範囲にわたり低歪率、低雑音のものを必要とするこ
となく容易に実現できる周波数変換機能を有するＡ／Ｄ
変換装置およびこれを用いた無線機を提供することを目
的とする。
【０００７】
【課題を解決するための手段】上記の課題を解決するた
め、本発明はＡ／Ｄ変換装置を全体として負帰還ループ
を形成するように構成し、このループの主信号経路に周
波数変換器を挿入することを基本的な特徴とするもので
ある。
め、本発明はＡ／Ｄ変換装置を全体として負帰還ループ
を形成するように構成し、このループの主信号経路に周
波数変換器を挿入することを基本的な特徴とするもので
ある。
【０００８】すなわち、本発明に係る第１のＡ／Ｄ変換
装置は、入力信号である第１の信号から帰還信号である
第２の信号を減算して第３の信号を出力する減算手段
と、第３の信号をディジタル信号に変換するＡ／Ｄ変換
手段と、このＡ／Ｄ変換手段から出力されるディジタル
信号をアナログ信号に変換するＤ／Ａ変換手段と、この
Ｄ／Ａ変換手段から出力されるアナログ信号を第２の信
号として減算手段に帰還する帰還手段と、第３の信号を
第１の信号の周波数と異なる所定の周波数にするための
第１の周波数変換手段と、第２の信号を第１の信号の周
波数とほぼ同一の周波数にするための第２の周波数変換
手段とを備えたことを特徴とする。
装置は、入力信号である第１の信号から帰還信号である
第２の信号を減算して第３の信号を出力する減算手段
と、第３の信号をディジタル信号に変換するＡ／Ｄ変換
手段と、このＡ／Ｄ変換手段から出力されるディジタル
信号をアナログ信号に変換するＤ／Ａ変換手段と、この
Ｄ／Ａ変換手段から出力されるアナログ信号を第２の信
号として減算手段に帰還する帰還手段と、第３の信号を
第１の信号の周波数と異なる所定の周波数にするための
第１の周波数変換手段と、第２の信号を第１の信号の周
波数とほぼ同一の周波数にするための第２の周波数変換
手段とを備えたことを特徴とする。
【０００９】ここで、第１の周波数変換手段は基本的に
前記Ａ／Ｄ変換手段の入力側に設けられ、第２の周波数
変換手段は基本的に前記Ｄ／Ａ変換手段の出力側に設け
られる。
前記Ａ／Ｄ変換手段の入力側に設けられ、第２の周波数
変換手段は基本的に前記Ｄ／Ａ変換手段の出力側に設け
られる。
【００１０】また、Ａ／Ｄ変換手段は第１の信号の周波
数と異なる周波数でサンプリングを行うことにより第１
の周波数変換手段の機能を兼ねるようにしてもよい。ま
た、Ｄ／Ａ変換手段は矩形波のアナログ信号を出力する
ように構成されることにより第２の周波数変換手段を兼
ねるようにしてもよい。
数と異なる周波数でサンプリングを行うことにより第１
の周波数変換手段の機能を兼ねるようにしてもよい。ま
た、Ｄ／Ａ変換手段は矩形波のアナログ信号を出力する
ように構成されることにより第２の周波数変換手段を兼
ねるようにしてもよい。
【００１１】また、第２の周波数変換手段はＡ／Ｄ変換
手段の出力信号を入力とするスイッチ手段により構成し
てもよい。本発明に係る第２のＡ／Ｄ変換装置は、１の
信号から第２の信号を減算して第３の信号を得る減算手
段と、第３の信号を第１の信号の周波数と異なる互いに
直交した二つの周波数変換信号に変換する第１の直交周
波数変換手段と、この第１の直交周波数変換手段から出
力される二つの周波数変換信号をそれぞれディジタル信
号に変換する第１および第２のＡ／Ｄ変換手段と、これ
ら第１および第２のＡ／Ｄ変換手段から出力されるディ
ジタル信号をそれぞれアナログ信号に変換する第１およ
び第２のＤ／Ａ変換手段と、これら第１および第２のＤ
／Ａ変換手段から出力されるアナログ信号を互いに直交
した二つの直交変換信号に変換して加算することによ
り、第１の信号の周波数とほぼ同一の周波数の出力信号
を得る第２の直交周波数変換手段と、この第２の直交周
波数変換手段の出力信号を第２の信号として減算手段に
帰還する帰還手段とを備えたことを特徴とする。
手段の出力信号を入力とするスイッチ手段により構成し
てもよい。本発明に係る第２のＡ／Ｄ変換装置は、１の
信号から第２の信号を減算して第３の信号を得る減算手
段と、第３の信号を第１の信号の周波数と異なる互いに
直交した二つの周波数変換信号に変換する第１の直交周
波数変換手段と、この第１の直交周波数変換手段から出
力される二つの周波数変換信号をそれぞれディジタル信
号に変換する第１および第２のＡ／Ｄ変換手段と、これ
ら第１および第２のＡ／Ｄ変換手段から出力されるディ
ジタル信号をそれぞれアナログ信号に変換する第１およ
び第２のＤ／Ａ変換手段と、これら第１および第２のＤ
／Ａ変換手段から出力されるアナログ信号を互いに直交
した二つの直交変換信号に変換して加算することによ
り、第１の信号の周波数とほぼ同一の周波数の出力信号
を得る第２の直交周波数変換手段と、この第２の直交周
波数変換手段の出力信号を第２の信号として減算手段に
帰還する帰還手段とを備えたことを特徴とする。
【００１２】ここで、第１および第２のＡ／Ｄ変換手段
は第３の信号を互いに直交するクロックを用いてディジ
タル信号に変換することにより、第１の直交周波数変換
手段を兼ねるようにしてもよい。
は第３の信号を互いに直交するクロックを用いてディジ
タル信号に変換することにより、第１の直交周波数変換
手段を兼ねるようにしてもよい。
【００１３】また、第１および第２のＤ／Ａ変換手段は
第１および第２のＡ／Ｄ変換手段のから出力されるディ
ジタル信号を互いに直交するそれぞれクロックを用いて
アナログ信号に変換することにより、第２の直交周波数
変換手段を兼ねるようにしてもよい。
第１および第２のＡ／Ｄ変換手段のから出力されるディ
ジタル信号を互いに直交するそれぞれクロックを用いて
アナログ信号に変換することにより、第２の直交周波数
変換手段を兼ねるようにしてもよい。
【００１４】本発明に係る無線機は、高周波信号を受信
する受信手段と、この受信手段により受信された信号を
周波数変換すると共にディジタル信号に変換する上述し
た周波数変換機能を有するＡ／Ｄ変換装置と、このＡ／
Ｄ変換装置の出力信号を復調する復調手段とを備えたこ
とを特徴とする。
する受信手段と、この受信手段により受信された信号を
周波数変換すると共にディジタル信号に変換する上述し
た周波数変換機能を有するＡ／Ｄ変換装置と、このＡ／
Ｄ変換装置の出力信号を復調する復調手段とを備えたこ
とを特徴とする。
【００１５】
【作用】本発明による周波数変換機能を有するＡ／Ｄ変
換装置は、全体として負帰還ループを形成しており、こ
のループの主信号経路に第１の周波数変換器が設けられ
ているため、第１の周波数変換器の歪率特性、雑音特性
などの不完全性の影響は負帰還ループのゲインによって
改善される。このため、第１の周波数変換器の特性に対
する要求が緩和される。
換装置は、全体として負帰還ループを形成しており、こ
のループの主信号経路に第１の周波数変換器が設けられ
ているため、第１の周波数変換器の歪率特性、雑音特性
などの不完全性の影響は負帰還ループのゲインによって
改善される。このため、第１の周波数変換器の特性に対
する要求が緩和される。
【００１６】一方、第２の周波数変換器については、帰
還信号経路に設けられているため、歪率特性、雑音特性
について良好な特性のものが必要となるが、第２の周波
数変換器の入力はＡ／Ｄ変換器およびＤ／Ａ変換器を経
た信号であり、そのレベル変化範囲は特定されているこ
とから、容易に低歪率特性、低雑音特性のものを実現で
きる。
還信号経路に設けられているため、歪率特性、雑音特性
について良好な特性のものが必要となるが、第２の周波
数変換器の入力はＡ／Ｄ変換器およびＤ／Ａ変換器を経
た信号であり、そのレベル変化範囲は特定されているこ
とから、容易に低歪率特性、低雑音特性のものを実現で
きる。
【００１７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。 （実施例１）図１は、本発明の一実施例に係る周波数変
換機能を有するＡ／Ｄ変換装置を含む無線機の受信部の
回路構成を示すブロック図である。図１において、アン
テナ１で受信されたＲＦ信号（変調信号）は前置増幅器
２を介してＡ／Ｄ変換装置３に入力され、ここで入力の
ＲＦ信号より低い所定の周波数に変換されると共にディ
ジタル信号に変換された後、復調器４に入力されて復調
される。
する。 （実施例１）図１は、本発明の一実施例に係る周波数変
換機能を有するＡ／Ｄ変換装置を含む無線機の受信部の
回路構成を示すブロック図である。図１において、アン
テナ１で受信されたＲＦ信号（変調信号）は前置増幅器
２を介してＡ／Ｄ変換装置３に入力され、ここで入力の
ＲＦ信号より低い所定の周波数に変換されると共にディ
ジタル信号に変換された後、復調器４に入力されて復調
される。
【００１８】Ａ／Ｄ変換装置３は減算器１１、ループフ
ィルタ１２、ミキサ１３、基準信号発生器１４、フィル
タ１５、Ａ／Ｄ変換器１６、Ｄ／Ａ変換器１７、ミキサ
１８および基準信号発生器１９により構成され、全体と
して負帰還ループを形成している。ここで、ミキサ１３
と基準信号発生器１４は減算器１１の出力信号（第３の
信号）を入力信号Ｓｉｎ（第１の信号）の周波数より低
い所定の周波数に変換するための第１の周波数変換器
（ダウンコンバータ）を構成しており、またミキサ１８
と基準信号発生器１９は減算器１１への帰還信号Ｓｆ
（第２の信号）を入力信号Ｓｉｎの周波数とほぼ等しい
周波数に変換するための第２の周波数変換器（アップコ
ンバータ）を構成している。
ィルタ１２、ミキサ１３、基準信号発生器１４、フィル
タ１５、Ａ／Ｄ変換器１６、Ｄ／Ａ変換器１７、ミキサ
１８および基準信号発生器１９により構成され、全体と
して負帰還ループを形成している。ここで、ミキサ１３
と基準信号発生器１４は減算器１１の出力信号（第３の
信号）を入力信号Ｓｉｎ（第１の信号）の周波数より低
い所定の周波数に変換するための第１の周波数変換器
（ダウンコンバータ）を構成しており、またミキサ１８
と基準信号発生器１９は減算器１１への帰還信号Ｓｆ
（第２の信号）を入力信号Ｓｉｎの周波数とほぼ等しい
周波数に変換するための第２の周波数変換器（アップコ
ンバータ）を構成している。
【００１９】次に、本実施例におけるＡ／Ｄ変換装置３
の動作を説明する。減算器１１では、Ａ／Ｄ変換装置３
の入力信号Ｓｉｎから後述のように生成される帰還信号
Ｓｆが減算される。この減算器１１の出力はループフィ
ルタ１２を経てミキサ１３に入力され、基準信号発生器
１４からの基準信号と乗算されることにより、入力信号
Ｓｉｎの周波数より低い所定の周波数、例えばベースバ
ンド信号帯域の周波数あるいは中間周波数に変換され
る。
の動作を説明する。減算器１１では、Ａ／Ｄ変換装置３
の入力信号Ｓｉｎから後述のように生成される帰還信号
Ｓｆが減算される。この減算器１１の出力はループフィ
ルタ１２を経てミキサ１３に入力され、基準信号発生器
１４からの基準信号と乗算されることにより、入力信号
Ｓｉｎの周波数より低い所定の周波数、例えばベースバ
ンド信号帯域の周波数あるいは中間周波数に変換され
る。
【００２０】ミキサ１３の出力、つまり第１の周波数変
換器の出力には、所定の周波数成分のほか、これより周
波数の高い不要な高調波成分が含まれている。このため
ミキサ１３の出力は、これらの不要成分を除去して所定
の周波数成分のみを通過させるためのフィルタ１５（一
般にはローパスフィルタ）を介してＡ／Ｄ変換器１６に
入力され、ディジタル信号に変換される。この場合、Ａ
／Ｄ変換器１６はミキサ１３により低い周波数に変換さ
れたアナログ信号をディジタル信号に変換するため、周
波数の高い入力信号Ｓｉｎ（変調信号）を直接ディジタ
ル信号に変換する場合に比較して、サンプリング周波数
の低い低速動作のものでよく、従って消費電力を低減で
きる。
換器の出力には、所定の周波数成分のほか、これより周
波数の高い不要な高調波成分が含まれている。このため
ミキサ１３の出力は、これらの不要成分を除去して所定
の周波数成分のみを通過させるためのフィルタ１５（一
般にはローパスフィルタ）を介してＡ／Ｄ変換器１６に
入力され、ディジタル信号に変換される。この場合、Ａ
／Ｄ変換器１６はミキサ１３により低い周波数に変換さ
れたアナログ信号をディジタル信号に変換するため、周
波数の高い入力信号Ｓｉｎ（変調信号）を直接ディジタ
ル信号に変換する場合に比較して、サンプリング周波数
の低い低速動作のものでよく、従って消費電力を低減で
きる。
【００２１】Ａ／Ｄ変換器１６の出力はＡ／Ｄ変換装置
３の出力Ｓｏｕｔとして復調器４に送出されると共に、
Ｄ／Ａ変換器１７に入力され、アナログ信号に変換され
る。Ｄ／Ａ変換器１７の出力はミキサ１８に入力され、
基準信号発生器１９からの基準信号と乗算されることに
より、入力信号Ｓｉｎの周波数（キャリア周波数）とほ
ぼ等しい周波数に変換される。このミキサ１３の出力、
つまり第２の周波数変換器の出力は、帰還信号Ｓｆとし
て減算器１１に帰還される。
３の出力Ｓｏｕｔとして復調器４に送出されると共に、
Ｄ／Ａ変換器１７に入力され、アナログ信号に変換され
る。Ｄ／Ａ変換器１７の出力はミキサ１８に入力され、
基準信号発生器１９からの基準信号と乗算されることに
より、入力信号Ｓｉｎの周波数（キャリア周波数）とほ
ぼ等しい周波数に変換される。このミキサ１３の出力、
つまり第２の周波数変換器の出力は、帰還信号Ｓｆとし
て減算器１１に帰還される。
【００２２】このように本実施例のＡ／Ｄ変換装置は、
いわゆるノイズシェーピング型Ａ／Ｄ変換器（デルタΣ
型Ａ／Ｄ変換器ともいう）の形式をとっており、全体と
して負帰還ループ形成している。そして、このループの
主信号経路、つまりＡ／Ｄ変換装置の入力から出力に至
る信号経路中に、ミキサ１３と基準信号発生器１４から
なる第１の周波数変換器が挿入されている。従って、ミ
キサ１３の不完全性、つまり歪率特性や雑音特性の影響
は負帰還の作用によって緩和される。負帰還ループの主
信号経路に存在する歪や雑音が抑圧されることは、負帰
還回路理論から明らかである。
いわゆるノイズシェーピング型Ａ／Ｄ変換器（デルタΣ
型Ａ／Ｄ変換器ともいう）の形式をとっており、全体と
して負帰還ループ形成している。そして、このループの
主信号経路、つまりＡ／Ｄ変換装置の入力から出力に至
る信号経路中に、ミキサ１３と基準信号発生器１４から
なる第１の周波数変換器が挿入されている。従って、ミ
キサ１３の不完全性、つまり歪率特性や雑音特性の影響
は負帰還の作用によって緩和される。負帰還ループの主
信号経路に存在する歪や雑音が抑圧されることは、負帰
還回路理論から明らかである。
【００２３】一方、ミキサ１８と基準信号発生器１９か
らなる第２の周波数変換器は負帰還ループの帰還信号経
路に挿入されていることから、ミキサ１８で発生する歪
や雑音は帰還信号Ｓｆの精度に直接影響を与えるため、
ミキサ１８には優れた低歪率特性や低雑音特性が要求さ
れる。しかし、ミキサ１３の入力は減算器１１とフィル
タ１２を通過した受信変調信号であり、そのレベル変化
範囲が極めて広いのに対して、ミキサ１８の入力はＡ／
Ｄ変換器１６とＤ／Ａ変換器１７を経た信号であり、そ
のレベル変化範囲はＡ／Ｄ変換器１６の変換ビット数で
定まる特定の限定された狭い範囲である。すなわち、ミ
キサ１８は入力のレベル変化が限定された狭い範囲で使
用されるため、容易に低歪率、低雑音の特性を実現する
ことができる。
らなる第２の周波数変換器は負帰還ループの帰還信号経
路に挿入されていることから、ミキサ１８で発生する歪
や雑音は帰還信号Ｓｆの精度に直接影響を与えるため、
ミキサ１８には優れた低歪率特性や低雑音特性が要求さ
れる。しかし、ミキサ１３の入力は減算器１１とフィル
タ１２を通過した受信変調信号であり、そのレベル変化
範囲が極めて広いのに対して、ミキサ１８の入力はＡ／
Ｄ変換器１６とＤ／Ａ変換器１７を経た信号であり、そ
のレベル変化範囲はＡ／Ｄ変換器１６の変換ビット数で
定まる特定の限定された狭い範囲である。すなわち、ミ
キサ１８は入力のレベル変化が限定された狭い範囲で使
用されるため、容易に低歪率、低雑音の特性を実現する
ことができる。
【００２４】本実施例において、基準信号発生器１４か
らミキサ１３に供給される基準信号の周波数は任意に選
ぶことができ、例えばスーパーヘデロダイン方式と同様
に、イメージ信号の影響を受けにくい周波数や、Ａ／Ｄ
変換器１６が扱い易い周波数に選定すればよい。
らミキサ１３に供給される基準信号の周波数は任意に選
ぶことができ、例えばスーパーヘデロダイン方式と同様
に、イメージ信号の影響を受けにくい周波数や、Ａ／Ｄ
変換器１６が扱い易い周波数に選定すればよい。
【００２５】また、Ａ／Ｄ変換器１６でのサンプリング
周波数（Ａ／Ｄ変換器１６に供給するサンプリングクロ
ックの周波数）は、フィルタ１５から出力される所望周
波数成分の信号をディジタル信号に変換できるような周
波数に設定すればよい。
周波数（Ａ／Ｄ変換器１６に供給するサンプリングクロ
ックの周波数）は、フィルタ１５から出力される所望周
波数成分の信号をディジタル信号に変換できるような周
波数に設定すればよい。
【００２６】ミキサ１３の出力のキャリア周波数が入力
信号（変調信号）の信号帯域より高い場合には、Ａ／Ｄ
変換器１６におけるサンプリング周波数をこのキャリア
周波数より低く設定することも可能である。Ａ／Ｄ変換
器１６におけるサンプリング周波数をこのように設定し
た場合、ミキサ１３の出力はＡ／Ｄ変換器１６で折り返
されて変換される。これは周波数変換したことと等価で
ある。例えば、Ａ／Ｄ変換器１６におけるサンプリング
周波数をミキサ１３の出力のキャリア周波数の整数分の
１に選べばベースバンド帯域に変換され、この関係にな
い周波数に選べば中間周波数に変換される。後者の場合
は、Ａ／Ｄ変換器１６の出力を復調器４において適当に
ディジタル処理して復調すればよい。
信号（変調信号）の信号帯域より高い場合には、Ａ／Ｄ
変換器１６におけるサンプリング周波数をこのキャリア
周波数より低く設定することも可能である。Ａ／Ｄ変換
器１６におけるサンプリング周波数をこのように設定し
た場合、ミキサ１３の出力はＡ／Ｄ変換器１６で折り返
されて変換される。これは周波数変換したことと等価で
ある。例えば、Ａ／Ｄ変換器１６におけるサンプリング
周波数をミキサ１３の出力のキャリア周波数の整数分の
１に選べばベースバンド帯域に変換され、この関係にな
い周波数に選べば中間周波数に変換される。後者の場合
は、Ａ／Ｄ変換器１６の出力を復調器４において適当に
ディジタル処理して復調すればよい。
【００２７】（実施例２）図２は、図１に示したＡ／Ｄ
変換装置３を具体化した実施例であり、Ａ／Ｄ変換器１
６に１ビットＡ／Ｄ変換器を用い、それに伴いＤ／Ａ変
換器１７に１ビットＤ／Ａ変換器を用いている。この場
合、ミキサ１８の入力はＤ／Ａ変換器１７からの１ビッ
トの信号であるため、基準信号発生器１９の出力を１ビ
ット信号、つまり矩形波とすれば、ミキサ１８はスイッ
チで実現できる。このようなスイッチで構成されるミキ
サは原理的に歪を発生しないため、通常の乗算器よりさ
らに容易に実現できる。
変換装置３を具体化した実施例であり、Ａ／Ｄ変換器１
６に１ビットＡ／Ｄ変換器を用い、それに伴いＤ／Ａ変
換器１７に１ビットＤ／Ａ変換器を用いている。この場
合、ミキサ１８の入力はＤ／Ａ変換器１７からの１ビッ
トの信号であるため、基準信号発生器１９の出力を１ビ
ット信号、つまり矩形波とすれば、ミキサ１８はスイッ
チで実現できる。このようなスイッチで構成されるミキ
サは原理的に歪を発生しないため、通常の乗算器よりさ
らに容易に実現できる。
【００２８】なお、Ａ／Ｄ変換器１６およびＤ／Ａ変換
器１７に２ビットあるいは３ビットのように比較的小ビ
ット構成のものを使用しても、ミキサ１８をスイッチで
実現することができる。さらに、Ａ／Ｄ変換器１６およ
びＤ／Ａ変換器１７が多ビット構成の場合でも、スイッ
チの数は増えるが同様にスイッチでミキサ１８を構成す
ることが可能である。
器１７に２ビットあるいは３ビットのように比較的小ビ
ット構成のものを使用しても、ミキサ１８をスイッチで
実現することができる。さらに、Ａ／Ｄ変換器１６およ
びＤ／Ａ変換器１７が多ビット構成の場合でも、スイッ
チの数は増えるが同様にスイッチでミキサ１８を構成す
ることが可能である。
【００２９】（実施例３）図３は、本実施例に係るＡ／
Ｄ変換装置の構成を示す図であり、Ｄ／Ａ変換器１７と
ミキサ１８との間に、Ｄ／Ａ変換器１７の出力に含まれ
る高調波成分を減衰させるためのフィルタ２１（例えば
ローパスフィルタ）を挿入した点が図１の実施例と異な
っている。このフィルタ２１を設けることにより、帰還
信号Ｓｆを高精度にすることができるため、高精度のＡ
／Ｄ変換が可能となる。
Ｄ変換装置の構成を示す図であり、Ｄ／Ａ変換器１７と
ミキサ１８との間に、Ｄ／Ａ変換器１７の出力に含まれ
る高調波成分を減衰させるためのフィルタ２１（例えば
ローパスフィルタ）を挿入した点が図１の実施例と異な
っている。このフィルタ２１を設けることにより、帰還
信号Ｓｆを高精度にすることができるため、高精度のＡ
／Ｄ変換が可能となる。
【００３０】（実施例４）図４は、本実施例に係るＡ／
Ｄ変換装置の構成を示す図であり、ミキサ１８と減算器
１１との間に、ミキサ１８の出力に含まれる高調波成分
を減衰させるためのフィルタ２２（例えばバンドパスフ
ィルタ）を挿入した点が図１の実施例と異なっている。
このフィルタ２２を設けることにより、図３の実施例と
同様に帰還信号Ｓｆを高精度にすることができるため、
高精度のＡ／Ｄ変換が可能となる。
Ｄ変換装置の構成を示す図であり、ミキサ１８と減算器
１１との間に、ミキサ１８の出力に含まれる高調波成分
を減衰させるためのフィルタ２２（例えばバンドパスフ
ィルタ）を挿入した点が図１の実施例と異なっている。
このフィルタ２２を設けることにより、図３の実施例と
同様に帰還信号Ｓｆを高精度にすることができるため、
高精度のＡ／Ｄ変換が可能となる。
【００３１】（実施例５）図５は、本実施例に係るＡ／
Ｄ変換装置の構成を示す図であり、図３の実施例と図４
の実施例を組み合わせたものである。フィルタ２１，２
２を両方設けることにより、帰還信号Ｓｆをさらに高精
度にすることができる。
Ｄ変換装置の構成を示す図であり、図３の実施例と図４
の実施例を組み合わせたものである。フィルタ２１，２
２を両方設けることにより、帰還信号Ｓｆをさらに高精
度にすることができる。
【００３２】（実施例６）図６は、本実施例に係るＡ／
Ｄ変換装置の構成を示す図であり、図１におけるミキサ
１３と基準信号発生器１４からなる第１の周波数変換器
を除去し、Ａ／Ｄ変換器１６のサンプリング機能で第１
の周波数変換器の機能を兼ねるようにしたものである。
すなわち、本実施例ではＡ／Ｄ変換器１６に第１の周波
数変換器の機能を持たせるため、Ａ／Ｄ変換器１６にお
けるサンプリング周波数は入力信号Ｓｉｎのキャリア周
波数より低い周波数に設定されている。また、フィルタ
１２は入力信号Ｓｉｎのキャリア周波数付近の周波数成
分を通過させるバンドパスフィルタが使用される。
Ｄ変換装置の構成を示す図であり、図１におけるミキサ
１３と基準信号発生器１４からなる第１の周波数変換器
を除去し、Ａ／Ｄ変換器１６のサンプリング機能で第１
の周波数変換器の機能を兼ねるようにしたものである。
すなわち、本実施例ではＡ／Ｄ変換器１６に第１の周波
数変換器の機能を持たせるため、Ａ／Ｄ変換器１６にお
けるサンプリング周波数は入力信号Ｓｉｎのキャリア周
波数より低い周波数に設定されている。また、フィルタ
１２は入力信号Ｓｉｎのキャリア周波数付近の周波数成
分を通過させるバンドパスフィルタが使用される。
【００３３】周知のように、Ａ／Ｄ変換器においては入
力信号周波数より低い周波数でサンプリングを行うと、
入力信号成分がサンプリング周波数の１／２以下の周波
数帯域に折り返される。従って、入力信号Ｓｉｎの側帯
波成分が折り返されない範囲で、Ａ／Ｄ変換器１６にお
けるサンプリング周波数を入力信号Ｓｉｎのキャリア周
波数より低い適当な周波数に設定すれば、入力信号Ｓｉ
ｎをＡ／Ｄ変換器１６により折り返し成分として入力信
号Ｓｉｎの周波数より低い周波数に変換することができ
る。
力信号周波数より低い周波数でサンプリングを行うと、
入力信号成分がサンプリング周波数の１／２以下の周波
数帯域に折り返される。従って、入力信号Ｓｉｎの側帯
波成分が折り返されない範囲で、Ａ／Ｄ変換器１６にお
けるサンプリング周波数を入力信号Ｓｉｎのキャリア周
波数より低い適当な周波数に設定すれば、入力信号Ｓｉ
ｎをＡ／Ｄ変換器１６により折り返し成分として入力信
号Ｓｉｎの周波数より低い周波数に変換することができ
る。
【００３４】このように本実施例では第１の周波数変換
器の機能をＡ／Ｄ変換器１６に兼ねさせることによっ
て、ハードウェア規模の削減とコストの低減が可能とな
り、さらにサンプリング周波数を低くできることから、
消費電力の低減も図ることができる。
器の機能をＡ／Ｄ変換器１６に兼ねさせることによっ
て、ハードウェア規模の削減とコストの低減が可能とな
り、さらにサンプリング周波数を低くできることから、
消費電力の低減も図ることができる。
【００３５】（実施例７）図７は、本実施例に係るＡ／
Ｄ変換装置の構成を示す図であり、図１におけるミキサ
１８と基準信号発生器１９からなる第２の周波数変換器
を除去し、Ｄ／Ａ変換器１７に第２の周波数変換器の機
能を兼ねさせたものである。すなわち、本実施例ではＤ
／Ａ変換器１７の出力が零次ホールドで実現され、換言
すれば多くのＤ／Ａ変換器のように出力部に平滑用のロ
ーパスフィルタは含まれていないものとする。この場
合、Ｄ／Ａ変換器１７の出力は矩形波（階段波）のアナ
ログ信号となるため、高調波成分、つまりサンプリング
周波数の整数倍の周波数成分を含んでいる。
Ｄ変換装置の構成を示す図であり、図１におけるミキサ
１８と基準信号発生器１９からなる第２の周波数変換器
を除去し、Ｄ／Ａ変換器１７に第２の周波数変換器の機
能を兼ねさせたものである。すなわち、本実施例ではＤ
／Ａ変換器１７の出力が零次ホールドで実現され、換言
すれば多くのＤ／Ａ変換器のように出力部に平滑用のロ
ーパスフィルタは含まれていないものとする。この場
合、Ｄ／Ａ変換器１７の出力は矩形波（階段波）のアナ
ログ信号となるため、高調波成分、つまりサンプリング
周波数の整数倍の周波数成分を含んでいる。
【００３６】従って、このＤ／Ａ変換器１７の出力のう
ち入力信号Ｓｉｎの周波数と同一周波数の成分を帰還信
号Ｓｆとして用いることにより、第２の周波数変換器を
省略することができる。また、Ｄ／Ａ変換器１７の出力
パルス幅を狭くすれば、高調波成分のエネルギーをより
大きくできるため、Ｄ／Ａ変換器１７に第２の周波数変
換器の機能を持たせる上でより有利となる。
ち入力信号Ｓｉｎの周波数と同一周波数の成分を帰還信
号Ｓｆとして用いることにより、第２の周波数変換器を
省略することができる。また、Ｄ／Ａ変換器１７の出力
パルス幅を狭くすれば、高調波成分のエネルギーをより
大きくできるため、Ｄ／Ａ変換器１７に第２の周波数変
換器の機能を持たせる上でより有利となる。
【００３７】このように本実施例では第２の周波数変換
器の機能をＤ／Ａ変換器１７の出力部に兼ねさせること
によって、ハードウェア規模の削減とコストの低減が可
能となる。
器の機能をＤ／Ａ変換器１７の出力部に兼ねさせること
によって、ハードウェア規模の削減とコストの低減が可
能となる。
【００３８】（実施例８）図８は、本実施例に係るＡ／
Ｄ変換装置の構成を示す図であり、図６の実施例におけ
るＡ／Ｄ変換器１６に第１の周波数変換器の機能を兼ね
させる構成と、図７の実施例におけるＤ／Ａ変換器１７
に第２の周波数変換器の機能を兼ねさせる構成を組み合
わせたものである。本実施例によると、第１の周波数変
換器および第２の周波数変換器として特別なハードウェ
アが一切不要となるため、ハードウェア規模を著しく削
減することができる。
Ｄ変換装置の構成を示す図であり、図６の実施例におけ
るＡ／Ｄ変換器１６に第１の周波数変換器の機能を兼ね
させる構成と、図７の実施例におけるＤ／Ａ変換器１７
に第２の周波数変換器の機能を兼ねさせる構成を組み合
わせたものである。本実施例によると、第１の周波数変
換器および第２の周波数変換器として特別なハードウェ
アが一切不要となるため、ハードウェア規模を著しく削
減することができる。
【００３９】（実施例９）図９は、本実施例に係るＡ／
Ｄ変換装置の構成を示す図であり、第１および第２の周
波数変換器に直交周波数変換器を用いている。すなわ
ち、第１の周波数変換器はフィルタ１２の出力を入力と
する二つのミキサ１３ａ，１３ｂと、ミキサ１３ａ，１
３ｂに対して互いに直交する基準信号を与えるための基
準信号発生器１４およびπ／２移相器３１により構成さ
れ、互いに直交する二つの周波数変換出力を得る。
Ｄ変換装置の構成を示す図であり、第１および第２の周
波数変換器に直交周波数変換器を用いている。すなわ
ち、第１の周波数変換器はフィルタ１２の出力を入力と
する二つのミキサ１３ａ，１３ｂと、ミキサ１３ａ，１
３ｂに対して互いに直交する基準信号を与えるための基
準信号発生器１４およびπ／２移相器３１により構成さ
れ、互いに直交する二つの周波数変換出力を得る。
【００４０】また、第１の周波数変換器を直交周波数変
換器によって構成したことに伴い、Ａ／Ｄ変換器および
Ｄ／Ａ変換器も二組設けられている。すなわち、第１の
直交周波数変換器のミキサ１３ａ，１３ｂの出力はＡ／
Ｄ変換器１６ａ，１６ｂに入力される。また、Ａ／Ｄ変
換器１６ａ，１６ｂの出力は互いに直交するＡ／Ｄ変換
出力Ｓｏｕｔ１，Ｓｏｕｔ２として取り出されると共
に、Ｄ／Ａ変換器１７ａ，１７ｂにそれぞれ入力され
る。
換器によって構成したことに伴い、Ａ／Ｄ変換器および
Ｄ／Ａ変換器も二組設けられている。すなわち、第１の
直交周波数変換器のミキサ１３ａ，１３ｂの出力はＡ／
Ｄ変換器１６ａ，１６ｂに入力される。また、Ａ／Ｄ変
換器１６ａ，１６ｂの出力は互いに直交するＡ／Ｄ変換
出力Ｓｏｕｔ１，Ｓｏｕｔ２として取り出されると共
に、Ｄ／Ａ変換器１７ａ，１７ｂにそれぞれ入力され
る。
【００４１】一方、第２の直交周波数変換器はＤ／Ａ変
換器１７ａ，１７ｂの出力を入力とする二つのミキサ１
８ａ，１８ｂと、ミキサ１８ａ，１８ｂに対して互いに
直交する基準信号を与えるための基準信号発生器１９お
よびπ／２移相器３２と、ミキサ１８ａ，１８ｂの出力
を加算する加算器３３により構成され、加算器３３の出
力が帰還信号Ｓｆとして減算器１１に帰還される。
換器１７ａ，１７ｂの出力を入力とする二つのミキサ１
８ａ，１８ｂと、ミキサ１８ａ，１８ｂに対して互いに
直交する基準信号を与えるための基準信号発生器１９お
よびπ／２移相器３２と、ミキサ１８ａ，１８ｂの出力
を加算する加算器３３により構成され、加算器３３の出
力が帰還信号Ｓｆとして減算器１１に帰還される。
【００４２】本実施例においても、基本的に図１に示し
た実施例１と同様の効果を得ることができる。すなわ
ち、負帰還ループの主信号経路にミキサ１３ａ，１３ｂ
と基準信号発生器１４およびπ／２移相器４１からなる
第１の直交周波数変換器が挿入されているため、ミキサ
１３ａ，１３ｂの不完全性の影響は、負帰還の作用によ
って緩和される。また、ミキサ１８ａ，１８ｂと基準信
号発生器１９およびπ／２移相器４２からなる第２の周
波数変換器は負帰還ループの帰還信号経路に挿入されて
いるため、ミキサ１８ａ，１８ｂには優れた低歪率特性
や低雑音特性が要求されるが、ミキサ１８ａ，１９ｂの
入力はＡ／Ｄ変換器１６ａ，１６ｂとＤ／Ａ変換器１７
ａ，１７ｂを経た信号であり、そのレベル変化範囲はＡ
／Ｄ変換器１６ａ，１６ｂの変換ビット数で定まる特定
の限定された狭い範囲であるため、容易に低歪率、低雑
音の特性を実現することができる。
た実施例１と同様の効果を得ることができる。すなわ
ち、負帰還ループの主信号経路にミキサ１３ａ，１３ｂ
と基準信号発生器１４およびπ／２移相器４１からなる
第１の直交周波数変換器が挿入されているため、ミキサ
１３ａ，１３ｂの不完全性の影響は、負帰還の作用によ
って緩和される。また、ミキサ１８ａ，１８ｂと基準信
号発生器１９およびπ／２移相器４２からなる第２の周
波数変換器は負帰還ループの帰還信号経路に挿入されて
いるため、ミキサ１８ａ，１８ｂには優れた低歪率特性
や低雑音特性が要求されるが、ミキサ１８ａ，１９ｂの
入力はＡ／Ｄ変換器１６ａ，１６ｂとＤ／Ａ変換器１７
ａ，１７ｂを経た信号であり、そのレベル変化範囲はＡ
／Ｄ変換器１６ａ，１６ｂの変換ビット数で定まる特定
の限定された狭い範囲であるため、容易に低歪率、低雑
音の特性を実現することができる。
【００４３】さらに、本実施例においてもミキサ１３
ａ，１３ｂに供給する基準信号の周波数は任意に選ぶこ
とができる。この基準信号周波数を入力信号Ｓｉｎのキ
ャリア周波数の整数分の１に選んだ場合、入力信号Ｓｉ
ｎはミキサ１３ａ，１３ｂによりベースバンド信号に変
換される。図１の実施例では、このように基準信号周波
数を選んだ場合、ミキサ１３において入力信号Ｓｉｎの
両側帯波は共にベースバンドに折り返されるため、入力
信号Ｓｉｎの振幅成分および位相成分の両方を復調する
ことはできないが、本実施例によれば第１の周波数変換
器に直交周波数変換器を用いることにより、振幅および
位相の両成分を第１の直交周波数変換器によって変換
し、Ａ／Ｄ変換器１６ａ，１６ｂおよび復調器を経て復
調することが可能となる。
ａ，１３ｂに供給する基準信号の周波数は任意に選ぶこ
とができる。この基準信号周波数を入力信号Ｓｉｎのキ
ャリア周波数の整数分の１に選んだ場合、入力信号Ｓｉ
ｎはミキサ１３ａ，１３ｂによりベースバンド信号に変
換される。図１の実施例では、このように基準信号周波
数を選んだ場合、ミキサ１３において入力信号Ｓｉｎの
両側帯波は共にベースバンドに折り返されるため、入力
信号Ｓｉｎの振幅成分および位相成分の両方を復調する
ことはできないが、本実施例によれば第１の周波数変換
器に直交周波数変換器を用いることにより、振幅および
位相の両成分を第１の直交周波数変換器によって変換
し、Ａ／Ｄ変換器１６ａ，１６ｂおよび復調器を経て復
調することが可能となる。
【００４４】（実施例１０）図１０は、本実施例に係る
Ａ／Ｄ変換装置の構成を示す図であり、Ａ／Ｄ変換器１
６ａ，１６ｂに対してクロック発生器４１およびπ／２
移相器４２により互いに直交するサンプリングクロック
を与えることによってＡ／Ｄ変換器１６ａ，１６ｂが第
１の直交周波数変換器の機能を兼ねるようにしたもので
ある。従って、特別なハードウェアとしての第１の直交
周波数変換器が不要となるため、構成の簡略化とコスト
の低減を図ることができる。
Ａ／Ｄ変換装置の構成を示す図であり、Ａ／Ｄ変換器１
６ａ，１６ｂに対してクロック発生器４１およびπ／２
移相器４２により互いに直交するサンプリングクロック
を与えることによってＡ／Ｄ変換器１６ａ，１６ｂが第
１の直交周波数変換器の機能を兼ねるようにしたもので
ある。従って、特別なハードウェアとしての第１の直交
周波数変換器が不要となるため、構成の簡略化とコスト
の低減を図ることができる。
【００４５】また、Ａ／Ｄ変換器１６ａ，１６ｂは負帰
還ループの主信号経路に挿入されているため、このよう
にＡ／Ｄ変換器１６ａ，１６ｂに第１の直交周波数変換
器の機能を持たせても、ここでの誤差がＡ／Ｄ変換精度
に与える影響は小さい。
還ループの主信号経路に挿入されているため、このよう
にＡ／Ｄ変換器１６ａ，１６ｂに第１の直交周波数変換
器の機能を持たせても、ここでの誤差がＡ／Ｄ変換精度
に与える影響は小さい。
【００４６】一方、第２の周波数変換器については、図
９の実施例と同様にミキサ１８ａ，１８ｂと基準信号発
生器１９およびπ／２移相器４２により構成すること
で、帰還信号Ｓｆの精度を向上させている。
９の実施例と同様にミキサ１８ａ，１８ｂと基準信号発
生器１９およびπ／２移相器４２により構成すること
で、帰還信号Ｓｆの精度を向上させている。
【００４７】（実施例１１）図１１は、本実施例に係る
Ａ／Ｄ変換装置の構成を示す図であり、Ｄ／Ａ変換器１
７ａ，１７ｂに対してクロック発生器４３およびπ／２
移相器４４により互いに直交する変換用クロックを与
え、さらにＤ／Ａ変換器１７ａ，１７ｂの出力タイミン
グをずらせることによって、Ｄ／Ａ変換器７ａ，１７ｂ
が第２の直交周波数変換器の機能を兼ねるようにしたも
のである。従って、特別なハードウェアとしての第２の
直交周波数変換器が不要となるため、構成の簡略化とコ
ストの低減を図ることができる。
Ａ／Ｄ変換装置の構成を示す図であり、Ｄ／Ａ変換器１
７ａ，１７ｂに対してクロック発生器４３およびπ／２
移相器４４により互いに直交する変換用クロックを与
え、さらにＤ／Ａ変換器１７ａ，１７ｂの出力タイミン
グをずらせることによって、Ｄ／Ａ変換器７ａ，１７ｂ
が第２の直交周波数変換器の機能を兼ねるようにしたも
のである。従って、特別なハードウェアとしての第２の
直交周波数変換器が不要となるため、構成の簡略化とコ
ストの低減を図ることができる。
【００４８】（実施例１２）図１２は、本実施例に係る
Ａ／Ｄ変換装置の構成を示す図であり、図１０の実施例
におけるＡ／Ｄ変換器１６ａ，１６ｂに第１の直交周波
数変換器を兼ねさせる構成と、図１１の実施例における
Ｄ／Ａ変換器１７ａ，１７ｂに第２の直交周波数変換器
を兼ねさせる構成を組み合わせたものである。
Ａ／Ｄ変換装置の構成を示す図であり、図１０の実施例
におけるＡ／Ｄ変換器１６ａ，１６ｂに第１の直交周波
数変換器を兼ねさせる構成と、図１１の実施例における
Ｄ／Ａ変換器１７ａ，１７ｂに第２の直交周波数変換器
を兼ねさせる構成を組み合わせたものである。
【００４９】本実施例によると、第１の直交周波数変換
器および第２の直交周波数変換器として特別なハードウ
ェアが一切不要となるため、ハードウェア規模を著しく
削減することができる。
器および第２の直交周波数変換器として特別なハードウ
ェアが一切不要となるため、ハードウェア規模を著しく
削減することができる。
【００５０】
【発明の効果】以上説明したように、本発明による周波
数変換機能を有するＡ／Ｄ変換装置は全体として負帰還
ループを形成しており、このループの主信号経路に第１
の周波数変換器、またＡ／Ｄ変換器とＤ／Ａ変換器を経
た信号が入力される帰還信号経路に第２の周波数変換器
がそれぞれ設けられているため、広い入力レベル変化範
囲にわたり低歪率、低雑音の周波数変換器を必要とする
ことなく、容易に実現できる。また、本発明によればこ
のような周波数変換機能を有するＡ／Ｄ変換装置を用い
て簡単かつ安価な構成で良好な復調を行う無線機を提供
することができる。
数変換機能を有するＡ／Ｄ変換装置は全体として負帰還
ループを形成しており、このループの主信号経路に第１
の周波数変換器、またＡ／Ｄ変換器とＤ／Ａ変換器を経
た信号が入力される帰還信号経路に第２の周波数変換器
がそれぞれ設けられているため、広い入力レベル変化範
囲にわたり低歪率、低雑音の周波数変換器を必要とする
ことなく、容易に実現できる。また、本発明によればこ
のような周波数変換機能を有するＡ／Ｄ変換装置を用い
て簡単かつ安価な構成で良好な復調を行う無線機を提供
することができる。
【図１】 実施例１に係るＡ／Ｄ変換装置を含む無線機
の構成を示すブロック図
の構成を示すブロック図
【図２】 実施例２に係るＡ／Ｄ変換装置の構成を示す
ブロック図
ブロック図
【図３】 実施例に係るＡ／Ｄ変換装置の構成を示すブ
ロック図
ロック図
【図４】 実施例４に係るＡ／Ｄ変換装置の構成を示す
ブロック図
ブロック図
【図５】 実施例５に係るＡ／Ｄ変換装置の構成を示す
ブロック図
ブロック図
【図６】 実施例６に係るＡ／Ｄ変換装置の構成を示す
ブロック図
ブロック図
【図７】 実施例７に係るＡ／Ｄ変換装置の構成を示す
ブロック図
ブロック図
【図８】 実施例８に係るＡ／Ｄ変換装置の構成を示す
ブロック図
ブロック図
【図９】 実施例９に係るＡ／Ｄ変換装置の構成を示す
ブロック図
ブロック図
【図１０】 実施例１０に係るＡ／Ｄ変換装置の構成を
示すブロック図
示すブロック図
【図１１】 実施例１１に係るＡ／Ｄ変換装置の構成を
示すブロック図
示すブロック図
【図１２】 実施例１２に係るＡ／Ｄ変換装置の構成を
示すブロック図
示すブロック図
【図１３】 従来のダイレクトコンバージョン方式の受
信機の要部構成を示すブロック図
信機の要部構成を示すブロック図
１…アンテナ ２…前置増幅器 ３…Ａ／Ｄ変換装置 ４…復調器 １１…減算器 １２…フィルタ １３…ミキサ １４…基準信号
発生器 １５…フィルタ １６…Ａ／Ｄ変
換器 １６ａ，１６ｂ…Ａ／Ｄ変換器 １７…Ｄ／Ａ変
換器 １７ａ，１７ｂ…Ｄ／Ａ変換器 １８…ミキサ １９…基準信号発生器 ２１…フィルタ ２２…フィルタ ３１…π／２移
相器 ３２…π／２移相器 ３３…加算器 ４１…クロック発生器 ４２…π／２移
相器 ４３…クロック発生器 ４４…π／２移
相器 Ｓｉｎ…入力信号 Ｓｏｕｔ…出力
信号 Ｓｏｕｔ１，Ｓｏｕｔ２…出力信号 Ｓｆ…帰還信号
発生器 １５…フィルタ １６…Ａ／Ｄ変
換器 １６ａ，１６ｂ…Ａ／Ｄ変換器 １７…Ｄ／Ａ変
換器 １７ａ，１７ｂ…Ｄ／Ａ変換器 １８…ミキサ １９…基準信号発生器 ２１…フィルタ ２２…フィルタ ３１…π／２移
相器 ３２…π／２移相器 ３３…加算器 ４１…クロック発生器 ４２…π／２移
相器 ４３…クロック発生器 ４４…π／２移
相器 Ｓｉｎ…入力信号 Ｓｏｕｔ…出力
信号 Ｓｏｕｔ１，Ｓｏｕｔ２…出力信号 Ｓｆ…帰還信号
Claims (9)
- 【請求項１】第１の信号から第２の信号を減算して第３
の信号を出力する減算手段と、 前記第３の信号をディジタル信号に変換するＡ／Ｄ変換
手段と、 このＡ／Ｄ変換手段から出力されるディジタル信号をア
ナログ信号に変換するＤ／Ａ変換手段と、 このＤ／Ａ変換手段から出力されるアナログ信号を前記
第２の信号として前記減算手段に帰還する帰還手段と、 前記第３の信号を前記第１の信号の周波数と異なる所定
の周波数にするための第１の周波数変換手段と、 前記第２の信号を前記第１の信号の周波数とほぼ同一の
周波数にするための第２の周波数変換手段とを備えたこ
とを特徴とする周波数変換機能を有するＡ／Ｄ変換変換
装置。 - 【請求項２】前記第１の周波数変換手段は、前記Ａ／Ｄ
変換手段の入力側に設けられ、 前記第２の周波数変換手段は、前記Ｄ／Ａ変換手段の出
力側に設けられていることを特徴とする請求項１に記載
の周波数変換機能を有するＡ／Ｄ変換装置。 - 【請求項３】前記Ａ／Ｄ変換手段は、前記第１の信号の
周波数と異なる周波数でサンプリングを行うことにより
前記第１の周波数変換手段の機能を兼ねることを特徴と
する請求項１に記載の周波数変換機能を有するＡ／Ｄ変
換装置。 - 【請求項４】前記Ｄ／Ａ変換手段は、矩形波のアナログ
信号を出力するように構成されることにより前記第２の
周波数変換手段を兼ねることを特徴とする請求項１に記
載の周波数変換機能を有するＡ／Ｄ変換装置。 - 【請求項５】前記第２の周波数変換手段は、前記Ａ／Ｄ
変換手段から出力されるるディジタル信号を入力とする
スイッチ手段により構成されることを特徴とする請求項
１に記載の周波数変換機能を有するＡ／Ｄ変換装置。 - 【請求項６】第１の信号から第２の信号を減算して第３
の信号を得る減算手段と、 前記第３の信号を前記第１の信号の周波数と異なる互い
に直交した二つの周波数変換信号に変換する第１の直交
周波数変換手段と、 この第１の直交周波数変換手段から出力される二つの周
波数変換信号をそれぞれディジタル信号に変換する第１
および第２のＡ／Ｄ変換手段と、 これら第１および第２のＡ／Ｄ変換手段から出力される
ディジタル信号をそれぞれアナログ信号に変換する第１
および第２のＤ／Ａ変換手段と、 これら第１および第２のＤ／Ａ変換手段から出力される
アナログ信号を互いに直交した二つの直交変換信号に変
換して加算することにより、前記第１の信号の周波数と
ほぼ同一の周波数の出力信号を得る第２の直交周波数変
換手段と、 この第２の直交周波数変換手段の出力信号を前記第２の
信号として前記減算手段に帰還する帰還手段とを備えた
ことを特徴とする周波数変換機能を有するＡ／Ｄ変換変
換装置。 - 【請求項７】前記第１および第２のＡ／Ｄ変換手段は、
前記第３の信号を互いに直交する二つのクロックを用い
てディジタル信号に変換することにより、前記第１の直
交周波数変換手段を兼ねることを特徴とする請求項６に
記載の周波数変換機能を有するＡ／Ｄ変換装置。 - 【請求項８】前記第１および第２のＤ／Ａ変換手段は、
前記第１および第２のＡ／Ｄ変換手段から出力されるデ
ィジタル信号を互いに直交するクロックを用いてそれぞ
れアナログ信号に変換することにより、前記第２の直交
周波数変換手段を兼ねることを特徴とする請求項６に記
載の周波数変換機能を有するＡ／Ｄ変換装置。 - 【請求項９】高周波信号を受信する受信手段と、 この受信手段により受信された信号を周波数変換すると
共にディジタル信号に変換する請求項１乃至８のいずれ
か１項に記載の周波数変換機能を有するＡ／Ｄ変換装置
と、 このＡ／Ｄ変換装置の出力信号を復調する復調手段とを
備えたことを特徴とする無線機。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22064394A JP3310114B2 (ja) | 1994-09-14 | 1994-09-14 | 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機 |
| US08/527,638 US5841388A (en) | 1994-09-14 | 1995-09-13 | A/D converter apparatus with frequency conversion function and radio apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22064394A JP3310114B2 (ja) | 1994-09-14 | 1994-09-14 | 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0888577A true JPH0888577A (ja) | 1996-04-02 |
| JP3310114B2 JP3310114B2 (ja) | 2002-07-29 |
Family
ID=16754189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22064394A Expired - Fee Related JP3310114B2 (ja) | 1994-09-14 | 1994-09-14 | 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5841388A (ja) |
| JP (1) | JP3310114B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995819A (en) * | 1995-11-22 | 1999-11-30 | Kabushiki Kaisha Toshiba | Frequency converter and radio receiver using same |
| JP2002043850A (ja) * | 2000-07-24 | 2002-02-08 | Toyo Commun Equip Co Ltd | 広帯域ディジタル受信機 |
| WO2006103921A1 (ja) * | 2005-03-25 | 2006-10-05 | Pioneer Corporation | 無線受信装置 |
| JP2012522432A (ja) * | 2009-03-27 | 2012-09-20 | クゥアルコム・インコーポレイテッド | スプール減衰デバイス、システム、および方法 |
| US8774314B2 (en) | 2009-06-23 | 2014-07-08 | Qualcomm Incorporated | Transmitter architectures |
| JP2017085351A (ja) * | 2015-10-28 | 2017-05-18 | 株式会社東芝 | 増幅回路、パイプラインａｄｃ、及び無線通信装置 |
| WO2018123145A1 (ja) * | 2016-12-28 | 2018-07-05 | 住友電気工業株式会社 | Δς変調器、送信機、半導体集積回路、処理方法、システム、及びコンピュータプログラム |
| US10305522B1 (en) | 2018-03-13 | 2019-05-28 | Qualcomm Incorporated | Communication circuit including voltage mode harmonic-rejection mixer (HRM) |
| JP2019532574A (ja) * | 2016-09-23 | 2019-11-07 | クアルコム，インコーポレイテッド | 改善されたオムニモード信号受信の実装 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6075820A (en) * | 1997-05-28 | 2000-06-13 | Lucent Technologies Inc. | Sampling receiver with multi-branch sigma-delta modulators and digital channel mismatch correction |
| US5952947A (en) * | 1997-09-09 | 1999-09-14 | Raytheon Company | Flexible and programmable delta-sigma analog signal converter |
| US6459743B1 (en) * | 1998-08-07 | 2002-10-01 | Telefonaktiebolaget Lm Ericsson (Publ) | Digital reception with radio frequency sampling |
| JP3504158B2 (ja) | 1998-09-29 | 2004-03-08 | 株式会社東芝 | 周波数変換機能を有するａ／ｄ変換装置及びこれを用いた無線機 |
| WO2001065732A2 (en) * | 2000-02-29 | 2001-09-07 | General Instrument Corporation | Application of digital processing scheme for enhanced cable television network performance |
| US6504517B1 (en) * | 2000-09-12 | 2003-01-07 | Lucent Technologies Inc. | Variable sectorization tower top applique for base stations |
| GB2377837A (en) * | 2001-07-20 | 2003-01-22 | Univ Bristol | Mixer linearisation using frequency retranslation |
| US7339990B2 (en) * | 2003-02-07 | 2008-03-04 | Fujitsu Limited | Processing a received signal at a detection circuit |
| DE10320674B4 (de) * | 2003-05-08 | 2009-01-15 | Litef Gmbh | Pulsmodulator und Verfahren zur Pulsmodulation |
| US7860189B2 (en) * | 2004-08-19 | 2010-12-28 | Intrinsix Corporation | Hybrid heterodyne transmitters and receivers |
| WO2007120400A1 (en) * | 2006-04-16 | 2007-10-25 | Intrinsix Corporation | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters |
| KR20070114557A (ko) * | 2006-05-29 | 2007-12-04 | 삼성전자주식회사 | 퓨즈를 갖는 반도체 기억 소자 및 그 형성 방법 |
| US7760798B2 (en) * | 2006-05-30 | 2010-07-20 | Fujitsu Limited | System and method for adjusting compensation applied to a signal |
| US7817712B2 (en) * | 2006-05-30 | 2010-10-19 | Fujitsu Limited | System and method for independently adjusting multiple compensations applied to a signal |
| US7804894B2 (en) | 2006-05-30 | 2010-09-28 | Fujitsu Limited | System and method for the adjustment of compensation applied to a signal using filter patterns |
| US7817757B2 (en) | 2006-05-30 | 2010-10-19 | Fujitsu Limited | System and method for independently adjusting multiple offset compensations applied to a signal |
| US7801208B2 (en) * | 2006-05-30 | 2010-09-21 | Fujitsu Limited | System and method for adjusting compensation applied to a signal using filter patterns |
| US7787534B2 (en) * | 2006-05-30 | 2010-08-31 | Fujitsu Limited | System and method for adjusting offset compensation applied to a signal |
| US7848470B2 (en) | 2006-05-30 | 2010-12-07 | Fujitsu Limited | System and method for asymmetrically adjusting compensation applied to a signal |
| US7764757B2 (en) * | 2006-05-30 | 2010-07-27 | Fujitsu Limited | System and method for the adjustment of offset compensation applied to a signal |
| US7804921B2 (en) | 2006-05-30 | 2010-09-28 | Fujitsu Limited | System and method for decoupling multiple control loops |
| US7839955B2 (en) * | 2006-05-30 | 2010-11-23 | Fujitsu Limited | System and method for the non-linear adjustment of compensation applied to a signal |
| US7839958B2 (en) | 2006-05-30 | 2010-11-23 | Fujitsu Limited | System and method for the adjustment of compensation applied to a signal |
| JP4181188B2 (ja) * | 2006-06-28 | 2008-11-12 | 株式会社東芝 | Ａ／ｄ変換器、信号処理装置、受信装置 |
| US20080025437A1 (en) * | 2006-07-31 | 2008-01-31 | Phuong T. Huynh | Quadrature bandpass-sampling delta-sigma communication receiver |
| US20080026717A1 (en) * | 2006-07-31 | 2008-01-31 | Phuong T. Huynh | Bandpass-sampling delta-sigma communication receiver |
| US20110143697A1 (en) * | 2009-12-11 | 2011-06-16 | Qualcomm Incorporated | Separate i and q baseband predistortion in direct conversion transmitters |
| US8880010B2 (en) * | 2009-12-30 | 2014-11-04 | Qualcomm Incorporated | Dual-loop transmit noise cancellation |
| US8693591B1 (en) | 2012-09-20 | 2014-04-08 | Phuong Huynh | Apparatus and method for tuning the frequency of a bandpass filter to an offset frequency around a carrier frequency |
| US8816781B2 (en) | 2012-09-20 | 2014-08-26 | Phuong Huynh | Apparatus and method to detect frequency difference |
| US8717212B2 (en) | 2012-09-20 | 2014-05-06 | Phuong Huynh | Bandpass-sampling delta-sigma demodulator |
| US8660214B1 (en) * | 2012-12-09 | 2014-02-25 | Phuong Thu-Minh Huynh | Quadrature bandpass-sampling OFDM receiver |
| US8687739B1 (en) * | 2012-12-12 | 2014-04-01 | Phuong Huynh | Quadrature bandpass-sampling RF receiver |
| JP2015095865A (ja) * | 2013-11-14 | 2015-05-18 | 株式会社東芝 | Ａｄ変換器 |
| US9838030B1 (en) * | 2016-04-11 | 2017-12-05 | Syntropy Systems, Llc | Apparatuses and methods for sample-rate conversion |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3936763A (en) * | 1974-11-15 | 1976-02-03 | The United States Of America As Represented By The Secretary Of The Navy | Null input OMEGA tracking filter system |
| US4186384A (en) * | 1975-06-24 | 1980-01-29 | Honeywell Inc. | Signal bias remover apparatus |
| US4017849A (en) * | 1975-08-28 | 1977-04-12 | Bell Telephone Laboratories, Incorporated | Apparatus for analog to digital conversion |
| US4937577A (en) * | 1986-02-14 | 1990-06-26 | Microchip Technology Inc. | Integrated analog-to-digital converter |
| US4862169A (en) * | 1988-03-25 | 1989-08-29 | Motorola, Inc. | Oversampled A/D converter using filtered, cascaded noise shaping modulators |
| US4977403A (en) * | 1988-07-29 | 1990-12-11 | Hughes Aircraft Company | Digital correction circuit for data converters |
| JP3011424B2 (ja) * | 1990-01-24 | 2000-02-21 | 株式会社東芝 | Ａ／ｄ変換器 |
| JPH05505287A (ja) * | 1990-01-31 | 1993-08-05 | アナログ・ディバイセス・インコーポレーテッド | シグマデルタ変調器 |
| US5153593A (en) * | 1990-04-26 | 1992-10-06 | Hughes Aircraft Company | Multi-stage sigma-delta analog-to-digital converter |
| JP3048452B2 (ja) * | 1990-11-30 | 2000-06-05 | 株式会社東芝 | Ａｄ変換器 |
| US5140325A (en) * | 1991-05-14 | 1992-08-18 | Industrial Technology Research Institute | Sigma-delta analog-to-digital converters based on switched-capacitor differentiators and delays |
| US5181032A (en) * | 1991-09-09 | 1993-01-19 | General Electric Company | High-order, plural-bit-quantization sigma-delta modulators using single-bit digital-to-analog conversion feedback |
| US5369403A (en) * | 1992-09-01 | 1994-11-29 | The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University | Dual quantization oversampling digital-to-analog converter |
| US5305004A (en) * | 1992-09-29 | 1994-04-19 | Texas Instruments Incorporated | Digital to analog converter for sigma delta modulator |
| FR2707815B1 (fr) * | 1993-07-13 | 1995-08-25 | Alcatel Mobile Comm France | Convertisseur analogique numérique à boucle de contre-réaction modulée. |
| US5471209A (en) * | 1994-03-03 | 1995-11-28 | Echelon Corporation | Sigma-delta converter having a digital logic gate core |
-
1994
- 1994-09-14 JP JP22064394A patent/JP3310114B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-13 US US08/527,638 patent/US5841388A/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995819A (en) * | 1995-11-22 | 1999-11-30 | Kabushiki Kaisha Toshiba | Frequency converter and radio receiver using same |
| JP2002043850A (ja) * | 2000-07-24 | 2002-02-08 | Toyo Commun Equip Co Ltd | 広帯域ディジタル受信機 |
| WO2006103921A1 (ja) * | 2005-03-25 | 2006-10-05 | Pioneer Corporation | 無線受信装置 |
| JPWO2006103921A1 (ja) * | 2005-03-25 | 2008-09-04 | パイオニア株式会社 | 無線受信装置 |
| JP4516116B2 (ja) * | 2005-03-25 | 2010-08-04 | パイオニア株式会社 | 無線受信装置 |
| JP2015065685A (ja) * | 2009-03-27 | 2015-04-09 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | スプール減衰デバイス、システム、および方法 |
| JP2012522432A (ja) * | 2009-03-27 | 2012-09-20 | クゥアルコム・インコーポレイテッド | スプール減衰デバイス、システム、および方法 |
| US8774314B2 (en) | 2009-06-23 | 2014-07-08 | Qualcomm Incorporated | Transmitter architectures |
| JP2017085351A (ja) * | 2015-10-28 | 2017-05-18 | 株式会社東芝 | 増幅回路、パイプラインａｄｃ、及び無線通信装置 |
| JP2019532574A (ja) * | 2016-09-23 | 2019-11-07 | クアルコム，インコーポレイテッド | 改善されたオムニモード信号受信の実装 |
| US11509337B2 (en) | 2016-09-23 | 2022-11-22 | Qualcomm Incorporated | Implementation of improved omni mode signal reception |
| WO2018123145A1 (ja) * | 2016-12-28 | 2018-07-05 | 住友電気工業株式会社 | Δς変調器、送信機、半導体集積回路、処理方法、システム、及びコンピュータプログラム |
| US10305522B1 (en) | 2018-03-13 | 2019-05-28 | Qualcomm Incorporated | Communication circuit including voltage mode harmonic-rejection mixer (HRM) |
| US10454509B2 (en) | 2018-03-13 | 2019-10-22 | Qualcomm Incorporated | Communication circuit including a transmitter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3310114B2 (ja) | 2002-07-29 |
| US5841388A (en) | 1998-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3310114B2 (ja) | 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機 | |
| US6922555B1 (en) | Phase interpolation receiver for angle modulated RF signals | |
| KR100809258B1 (ko) | 무선 수신기 및 집적회로 | |
| US6330290B1 (en) | Digital I/Q imbalance compensation | |
| EP0540195B1 (en) | Digital quadrature radio receiver with two-step processing | |
| US5172070A (en) | Apparatus for digitally demodulating a narrow band modulated signal | |
| KR100715126B1 (ko) | 방송 신호용 수신기 | |
| US6308057B1 (en) | Radio receiver having compensation for direct current offset | |
| US20060262230A1 (en) | Receiver if system having image rejection mixer and band-pass filter | |
| US6356594B1 (en) | Data converter | |
| KR20020006044A (ko) | 프로그래머블 디지털 중간 주파수 송수신기 | |
| JP5402037B2 (ja) | Ｆｍ・ａｍ復調装置とラジオ受信機および電子機器ならびにイメージ補正調整方法 | |
| US7702307B2 (en) | Frequency modulation radio receiver including a noise estimation unit | |
| EP1388942B1 (en) | Conversion circuit, tuner and demodulator | |
| US5373533A (en) | FSK signal receiving device | |
| US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
| US6320529B1 (en) | A/D conversion apparatus and a radio apparatus | |
| JP2003318759A (ja) | 周波数変換装置 | |
| GB2244410A (en) | Quadrature demodulator | |
| US7010063B2 (en) | Receiver circuit and method of processing a received signal | |
| JPH06205064A (ja) | 直交検波器 | |
| JP4214635B2 (ja) | ディジタル無線装置 | |
| JP3609862B2 (ja) | 周波数変調−中間周波数信号のａ／ｄ変換用回路装置 | |
| GB2345230A (en) | Image rejection filters for quadrature radio receivers | |
| JPH1155142A (ja) | デジタル衛星放送受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |