JP3504158B2 - 周波数変換機能を有するａ／ｄ変換装置及びこれを用いた無線機 - Google Patents

周波数変換機能を有するａ／ｄ変換装置及びこれを用いた無線機

Info

Publication number
JP3504158B2
JP3504158B2 JP27604098A JP27604098A JP3504158B2 JP 3504158 B2 JP3504158 B2 JP 3504158B2 JP 27604098 A JP27604098 A JP 27604098A JP 27604098 A JP27604098 A JP 27604098A JP 3504158 B2 JP3504158 B2 JP 3504158B2
Authority
JP
Japan
Prior art keywords
frequency
signal
conversion
converting
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27604098A
Other languages
English (en)
Other versions
JP2000114880A (ja
Inventor
彰 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27604098A priority Critical patent/JP3504158B2/ja
Priority to US09/398,820 priority patent/US6320529B1/en
Priority to EP99307670A priority patent/EP0993123B1/en
Priority to DE69933834T priority patent/DE69933834T2/de
Publication of JP2000114880A publication Critical patent/JP2000114880A/ja
Application granted granted Critical
Publication of JP3504158B2 publication Critical patent/JP3504158B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0665—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging
    • H03M1/0668—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using data dependent selection of the elements, e.g. data weighted averaging the selection being based on the output of noise shaping circuits for each element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/402—Arrangements specific to bandpass modulators
    • H03M3/41—Arrangements specific to bandpass modulators combined with modulation to or demodulation from the carrier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、周波数変換機能を
有するＡ／Ｄ変換装置及びこれを用いた無線機に関す
る。
【０００２】
【従来の技術】一般に、受信機において復調をディジタ
ル処理で行う場合には、アンテナから入力された受信信
号をイメージ信号除去のための第１のフィルタに通し、
周波数変換器によって入力変調信号よりも低い周波数に
変換した後、第２のフィルタにより不要信号を除去して
から、Ａ／Ｄ変換器によりディジタル信号に変換してデ
ィジタル復調器により復調を行い、元のベースバンド信
号を再生する方式がとられる。
【０００３】無線機においては、一般にキャリア周波数
に比較して信号帯域が狭いため、このように受信信号で
ある変調信号を信号帯域の低い周波数にダウンコンバー
トしてからＡ／Ｄ変換器でディジタル化することによ
り、Ａ／Ｄ変換器のサンプリング周波数を低くし、Ａ／
Ｄ変換器として低速の安価なものを使用することが可能
となる。
【０００４】この場合、正しい復調出力を得るために
は、周波数変換器のミキサに低歪率、低雑音の特性が要
求される。また、ミキサの入力は無線伝送路を経て受信
された変調信号であるため、そのレベルが広範囲に変化
する。しかし、ミキサは一般に非線形回路で構成される
ため、広い入力レベル範囲にわたり低歪率の特性を有す
るものを実現することは困難である。
【０００５】これを解決する手段として、図２５に示す
ような構成の無線受信機が提案されている。図２５にお
いて、アンテナ１１で受信されたＲＦ信号（変調信号）
は前置増幅器１２を介してＡ／Ｄ変換装置１０に入力さ
れ、ここで入力ＲＦ信号より低い所定の周波数に変換さ
れかつディジタル信号に変換された後、復調器２２に入
力されて復調される。
【０００６】Ａ／Ｄ変換装置１０は減算器１３、ループ
フィルタ１４、ミキサ１５、基準信号発生器１６、フィ
ルタ１７、Ａ／Ｄ変換器１８、Ｄ／Ａ変換器１９、ミキ
サ２０、基準信号発生器２１により構成され、全体とし
て負帰還ループを形成している。ここで、ミキサ１５と
基準信号発生器１６は減算器１３の出力信号（第３の信
号）を入力信号Ｓｉｎ（第１の信号）の周波数より低い
所定の低い周波数に変換するための第１の周波数変換器
（ダウンコンバータ）を構成しており、またミキサ２０
と基準信号発生器２１は減算器１３への帰還信号Ｓｆ
（第２の信号）を入力信号Ｓｉｎの周波数とほぼ等しい
周波数に変換するための第２の周波数変換器（アップコ
ンバータ）を構成している。
【０００７】このＡ／Ｄ変換装置１０は、次のように動
作する。減算器１３では、Ａ／Ｄ変換装置１０の入力信
号Ｓｉｎから帰還信号Ｓｆが減算される。減算器１３の
出力はループフィルタ１４を経てミキサ１５に入力さ
れ、基準信号発生器１６からの基準信号と乗算されるこ
とにより、入力信号Ｓｉｎの周波数より低い所定の周波
数、例えばベースバンド信号帯域の周波数あるいは中間
周波数に変換される。
【０００８】ミキサ１５の出力、つまり第１の周波数変
換器の出力には、所定の周波数成分の他、これより周波
数の高いもしくは低い不要な周波数成分が含まれてい
る。このため、ミキサ１５の出力はこれらの不要成分を
除去して所定の周波数成分のみを通過させるためのフィ
ルタ１７を介してＡ／Ｄ変換器１８に入力され、ディジ
タル信号に変換される。
【０００９】Ａ／Ｄ変換器１８の出力は、Ａ／Ｄ変換装
置１０の出力Ｓｏｕｔとして復調器２２に送出されると
共に、Ｄ／Ａ変換器１９に入力され、アナログ信号に変
換される。Ｄ／Ａ変換器１９の出力は、ミキサ２０に入
力され、基準信号発生器２１からの基準信号と乗算され
ることにより、入力信号Ｓｉｎの周波数（キャリア周波
数）とほぼ等しい周波数に変換される。このミキサ２０
の出力、つまり第２の周波数変換器の出力が帰還信号Ｓ
ｆとして減算器１３に帰還される。
【００１０】このように構成されたＡ／Ｄ変換装置１０
は、いわゆるノイズシェーピング型Ａ／Ｄ変換器（ΔΣ
型Ａ／Ｄ変換器ともいう）の形式をとっており、全体と
して負帰還ループを形成している。そして、このループ
の主信号経路、つまりＡ／Ｄ変換装置１０の入力から出
力に至る信号経路中に、ミキサ１５と基準信号発生器１
６とで構成される第１の周波数変換器が挿入されてい
る。従って、ミキサ１５の不完全性、つまり歪率特性や
雑音特性は、負帰還の作用によって緩和される。負帰還
ループの主信号経路に存在する歪や雑音が抑圧されるこ
とは、負帰還回路理論から明らかである。
【００１１】一方、Ｄ／Ａ変換器１９およびミキサ２０
と基準信号発生器２１により構成される第２の周波数変
換器は、負帰還ループの帰還信号経路に挿入されている
ことから、Ｄ／Ａ変換器１９やミキサ２０で発生する歪
や雑音は帰還信号Ｓｆの精度に直接影響を与えるため、
Ｄ／Ａ変換器１９やミキサ２０には優れた低歪率特性や
低雑音特性が要求される。
【００１２】従って、図２５の構成ではＡ／Ｄ変換器１
８およびＤ／Ａ変換器１９のビット数を比較的少なく設
定して、Ｄ／Ａ変換器１９およびミキサ２０への入力信
号のダイナミックレンジを小さくし、低歪率、低雑音の
Ｄ／Ａ変換器およびミキサを容易に構成できるようにす
る必要がある。特に、Ａ／Ｄ変換器１８およびＤ／Ａ変
換器１９のビット数を１ビットとすることにより、高精
度のミキサを容易に構成することが可能となる。
【００１３】しかしながら、このような構成において
は、Ａ／Ｄ変換器１８のビット数が少なくなるため、こ
こで発生する量子化雑音が大きくなり、Ａ／Ｄ変換装置
１０の雑音特性を劣化してしまうという問題がある。
【００１４】
【発明が解決しようとする課題】上述したように、従来
のように入力信号を周波数変換した後にＡ／Ｄ変換器で
ディジタル信号に変換してディジタル処理で復調を行う
構成では、周波数変換器に広い入力レベル変化範囲にわ
たり低歪率、低雑音のものが要求されるという困難があ
った。
【００１５】また、周波数変換器をＡ／Ｄ変換装置の負
帰還ループ中に配置する構成とすると、周波数変換器の
負担が軽減される反面、帰還信号経路に配置されたＤ／
Ａ変換器および周波数変換器に低歪率、低雑音特性が要
求され、Ａ／Ｄ変換器およびＤ／Ａ変換器の量子化ビッ
ト数を少なくしなければならないため、雑音特性が劣化
するという欠点があった。
【００１６】本発明は、周波数変換器に広い入力レベル
変化範囲にわたり低歪率、低雑音の特性が要求されるこ
となく、かつＡ／Ｄ変換器の量子化ビット数を多くする
ことを可能とし、容易に実現できる周波数変換機能を有
するＡ／Ｄ変換装置およびこれを用いた無線機を提供す
ることを目的とする。
【００１７】
【課題を解決するための手段】上記の課題を解決するた
め、本発明はＡ／Ｄ変換装置を全体として負帰還ループ
を形成するように構成して、この負帰還ループの主信号
経路に周波数変換器を挿入し、さらに帰還信号経路に設
けたＤ／Ａ変換器や周波数変換器を構成する複数個の変
換用素子の各々の使用頻度をフィルタにより求め、その
結果に応じて変換用素子の選択を行うようにしたもので
ある。
【００１８】すなわち、本発明に係る周波数機能を有す
るＡ／Ｄ変換装置は、入力信号である第１の信号から帰
還信号である第２の信号を減算して第３の信号を出力す
る減算手段と、第３の信号を第１の信号の周波数と異な
る所定の周波数に変換する機能およびディジタル信号に
変換する機能を有する第１の変換手段と、この第１の変
換手段の出力信号を第１の信号の周波数とほぼ同一の周
波数に変換する機能およびアナログ信号に変換する機能
を有し、第２の信号を生成する第２の変換手段とを備
え、第２の変換手段は、複数個の変換用素子と、これら
複数個の変換用素子の各々の使用頻度を求めるフィルタ
手段と、複数個の変換用素子から、第１の変換手段の出
力信号に応じた個数の変換用素子をフィルタ手段により
求められた使用頻度の低い順に選択する選択手段とを有
することを特徴とする。
【００１９】より具体的には、第１の変換手段は、第３
の信号を第１の信号の周波数と異なる所定の周波数に変
換する第１の周波数変換手段と、この第１の周波数変換
手段の出力信号をディジタル信号に変換するＡ／Ｄ変換
手段とを有する。第２の変換手段は、第１のＡ／Ｄ変換
手段の出力信号をアナログ信号に変換するＤ／Ａ変換手
段と、このＤ／Ａ変換手段の出力信号を第１の信号の周
波数とほぼ同一の周波数に変換して第２の信号を生成す
る第２の周波数変換手段とを有する。そして、Ｄ／Ａ変
換手段は、複数個の変換用素子として複数個の電流源を
有しさらに該電流源にそれぞれ直列に接続され、選択手
段により制御される複数個のスイッチを有する。
【００２０】ここで、Ａ／Ｄ変換手段は第１の信号の周
波数と異なる周波数でサンプリングを行うことにより、
第１の周波数変換手段の機能を兼ねるようにしてもよ
い。
【００２１】また、Ｄ／Ａ変換手段は、矩形波のアナロ
グ信号を出力するように構成されることにより、第２の
周波数変換手段を兼ねるようにしてもよい。
【００２２】また、第２の変換手段は複数個の変換用素
子として選択手段により制御される複数個のスイッチか
らなる複数個のミキサを有し、さらに該ミキサに基準信
号を供給する基準信号発生手段と、該ミキサの出力信号
を加算する加算手段とを有する構成としてもよい。
【００２３】本発明に係る他の周波数変換機能を有する
第３のＡ／Ｄ変換装置は、第１の信号から第２の信号を
減算して第３の信号を出力する減算手段と、第３の信号
を第１の信号の周波数と異なる互いに直交した二つの周
波数変換信号に変換する機能およびディジタル信号に変
換する機能を有する第１の変換手段と、この第１の変換
手段の二つの出力信号を第１の信号の周波数とほぼ同一
の周波数に変換する機能とアナログ信号に変換する機能
および加算する機能を有し、第２の信号を生成する第２
の変換手段とを備え、第２の変換手段は、複数個の変換
用素子と、これら複数個の変換用素子の各々の使用頻度
を求めるフィルタ手段と、複数個の変換用素子から、第
１の変換手段の出力信号に応じた個数の変換用素子をフ
ィルタ手段により求められた使用頻度の低い順に選択す
る選択手段とを有することを特徴とする。
【００２４】より具体的には、第１の変換手段は、第３
の信号を第１の信号の周波数と異なる互いに直交した二
つの周波数変換信号に変換する第１の直交周波数変換手
段と、この第１の直交周波数変換手段から出力される二
つの周波数変換信号をそれぞれディジタル信号に変換す
る第１、第２のＡ／Ｄ変換手段とを有する。第２の変換
手段は、第１、第２のＡ／Ｄ変換手段から出力されるデ
ィジタル信号をそれぞれアナログ信号に変換する第１、
第２のＤ／Ａ変換手段と、これら第１、第２のＤ／Ａ変
換手段から出力されるアナログ信号を互いに直交した二
つの直交変換信号に変換して加算することにより、第１
の信号の周波数とほぼ同一の周波数の第２の信号を生成
する第２の直交周波数変換手段と有する。そして、第
１、第２のＤ／Ａ変換手段は、それぞれ複数個の変換用
素子として複数個の電流源を有し、さらに該電流源にそ
れぞれ直列に接続され、選択手段により制御される複数
個のスイッチを有する。
【００２５】ここで、第１、第２のＡ／Ｄ変換手段は、
前記第３の信号を互いに直交する二つのクロックを用い
てディジタル信号に変換することにより、第１の直交周
波数変換手段を兼ねてもよい。また、第１、第２のＤ／
Ａ変換手段は、第１および第２のＡ／Ｄ変換手段から出
力されるディジタル信号を互いに直交するクロックを用
いてそれぞれアナログ信号に変換することにより、第２
の直交周波数変換手段を兼ねるようにしてもよい。ま
た、第１の変換手段と第２の変換手段とで基準信号源を
共用するようにしてもよい。
【００２６】さらに、本発明に係る無線機は、高周波信
号を受信する手段と、この受信手段により受信された信
号を周波数変換すると共にディジタル信号に変換する本
発明に係る周波数変換機能を有するＡ／Ｄ変換装置と、
このＡ／Ｄ変換装置の出力信号を復調する復調手段とを
備えたことを特徴とする。
【００２７】このように、本発明による周波数変換機能
を有するＡ／Ｄ変換装置は、全体として負帰還ループを
形成しており、このループの主信号経路に第１の変換手
段を構成する周波数変換器およびＡ／Ｄ変換器が設けら
れているため、これら周波数変換器およびＡ／Ｄ変換器
の歪率特性、雑音特性などの不完全性の影響は負帰還ル
ープのゲインによって改善され、この周波数変換器の特
性に対する要求は緩和される。
【００２８】一方、第２の変換手段を構成するＤ／Ａ変
換器および周波数変換器は、帰還信号経路に設けられて
いるため、歪率特性、雑音特性について良好な特性が必
要となるが、Ｄ／Ａ変換器や周波数変換器を構成する変
換用素子をその使用頻度がより小さい順に選択して、各
変換用素子を均等に使用することにより、信号帯域の歪
率特性および雑音特性がノイズシェーピングにより改善
され、容易に低歪率特性、低雑音特性を実現することが
できる。
【００２９】また、Ａ／Ｄ変換器およびＤ／Ａ変換器の
ビット数を多くすることが可能となるため、Ａ／Ｄ変換
器で発生する量子化雑音を低減することができ、低雑音
のＡ／Ｄ変換装置を構成することを可能とする。
【００３０】さらに、本発明を用いたＡ／Ｄ変換装置を
構成する素子には、高い精度が要求されないため、ＬＳ
Ｉで容易に製造することができ、コストの低減を図るこ
とが可能となる。
【００３１】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
係る周波数変換機能を有するＡ／Ｄ変換装置を含む無線
機の受信部の回路構成を示すブロック図である。図１に
おいて、アンテナ１０１で受信されたＲＦ信号（変調信
号）は、前置増幅器１０２を介してＡ／Ｄ変換装置１０
０Ａに入力され、ここで入力のＲＦ信号より低い所定の
周波数に変換されると共にディジタル信号に変換された
後、復調器１１２に入力されてディジタル処理により復
調される。
【００３２】Ａ／Ｄ変換装置１００Ａは、減算器１０
３、ループフィルタ１０４、ミキサ１０５、基準信号発
生器１０６、フィルタ１０７、Ａ／Ｄ変換器１０８、選
択器１１３、Ｄ／Ａ変換器１０９、ミキサ１１０および
基準信号発生器１１１により構成され、全体として帰還
ループを構成している。
【００３３】ここで、ミキサ１０５と基準信号発生器１
０６は、減算器１０３の出力信号（第３の信号）を入力
信号Ｓｉｎ（第１の信号）の周波数より低い所定の周波
数に変換するための第１の周波数変換装置（ダウンコン
バータ）を構成しており、またミキサ１１０と基準信号
発生器１１１は、減算器１０３への帰還信号Ｓｆ（第２
の信号）を入力信号Ｓｉｎの周波数とほぼ等しい周波数
に変換するための第２の周波数変換器（アップコンバー
タ）を構成している。
【００３４】次に、本実施形態におけるＡ／Ｄ変換装置
１００Ａの動作を説明する。減算器１０３では、Ａ／Ｄ
変換装置１００Ａの入力信号Ｓｉｎから後述のように生
成される帰還信号Ｓｆが減算される。この減算器１０３
の出力はループフィルタ１０４を経てミキサ１０５に入
力され、基準信号発生器１０６からの基準信号と乗算さ
れることにより、入力信号Ｓｉｎの周波数より低い所定
の周波数、例えばベースバンド信号帯域の周波数あるい
は中間周波数に変換される。
【００３５】ミキサ１０５の出力、つまり第１の周波数
変換器の出力には、所定の周波数成分のほか、これより
周波数の高い、もしくは低い不要な高周波成分が含まれ
ている。このため、ミキサ１０５の出力はこれらの不要
成分を除去して所定の周波数成分のみを通過させるため
のフィルタ１０７を介してＡ／Ｄ変換器１０８に入力さ
れ、ディジタル信号に変換される。
【００３６】Ａ／Ｄ変換器１０８の出力はＡ／Ｄ変換装
置１００Ａの出力Ｓｏｕｔであり、復調器１１２に送出
されると共に、Ｄ／Ａ変換器１０９に入力され、アナロ
グ信号に変換される。Ｄ／Ａ変換器１０９の出力はミキ
サ１１０に入力され、基準信号発生器１１１からの基準
信号と乗算されることにより、入力信号Ｓｉｎの周波数
（キャリア周波数）とほぼ等しい周波数に変換される。
このミキサ１１０の出力、つまり第２の周波数変換器の
出力が帰還信号Ｓｆとして減算器１０３に帰還される。
【００３７】このように構成されたＡ／Ｄ変換装置１０
０Ａは、いわゆるノイズシェーピング型Ａ／Ｄ変換器
（ΔΣ型Ａ／Ｄ変換器ともいう）の形式をとっており、
全体として負帰還ループを形成している。そして、この
負帰還ループの主信号経路、つまりＡ／Ｄ変換装置１０
０Ａの入力から出力に至る信号経路中に、ミキサ１０５
と基準信号発生器１０６とにより構成される第１の周波
数変換器が挿入されている。従って、ミキサ１０５の不
完全性、つまり歪率特性や雑音特性は負帰還の作用によ
って緩和される。負帰還ループの主信号経路に存在する
歪や雑音が抑圧されることは、負帰還回路理論から明ら
かである。
【００３８】一方、Ｄ／Ａ変換器１０９は負帰還ループ
の帰還信号経路に挿入されていることから、Ｄ／Ａ変換
器１０９で発生する歪や雑音は帰還信号Ｓｆの精度に直
接影響を与えるため、Ｄ／Ａ変換器１０９には優れた低
歪率特性や低雑音特性が要求される。この困難を解決す
るため、本実施形態においてはＡ／Ｄ変換器１０８の出
力信号を選択器１１３に入力し、この選択器１１３によ
りＤ／Ａ変換器１０９に含まれる複数個の変換用素子か
ら、Ａ／Ｄ変換器１０８の出力信号に応じた個数の変換
用素子を使用頻度の低い順に選択するようにしている。
【００３９】図２に、選択器１１３およびＤ／Ａ変換器
１０９の具体的な構成例を示す。図２において、Ｄ／Ａ
変換器１０９は、複数（ｎ）個のスイッチ２０４とスイ
ッチ２０４に直列に接続された同一電流値の電流源２０
５から構成されている。ここで、電流源２０５が変換用
素子である。スイッチ２０４の電流源２０５と反対側の
端は共通に接続され、この共通接続ノードから出力電流
Ｉｏｕｔが取り出される。すなわち、Ｄ／Ａ変換器１０
９は入力されるディジタル信号によって定まる個数の電
流源２０５をスイッチ２０４により選択し、それらの電
流源２０５の電流の和をアナログ出力電流Ｉｏｕｔとし
て出力する形式である。
【００４０】選択器１１３は、セレクタ２０２とフィル
タ回路２１０とからなる。セレクタ２０２には、Ａ／Ｄ
変換器１０８から出力されるディジタル信号２０１が入
力される。このディジタル入力信号２０１は、Ｄ／Ａ変
換器１０９の変換用素子（この例では、電流源２０５）
の選択個数ＩＮを示す信号として用いられる。セレクタ
２０２は、ディジタル入力信号２０１を受けてｎ個の選
択信号Ｘｉ（Ｘ０〜Ｘｎ）のうちディジタル入力信号２
０１で決まるＩＮ個だけ「選択」を示す“１”を出力
し、それ以外は「非選択」を示す“０”を出力する。
【００４１】選択信号Ｘｉはフィルタ回路２１０にも入
力され、このフィルタ回路２１０の出力Ｉｎｔ＿ｉ（ｉ
＝０〜ｎ）はセレクタ２０２に入力される。セレクタ２
０２は、この選択信号Ｘｉのうちの“１”とするべきＩ
Ｎ個をＩｎｔ＿ｉ（ｉ＝０〜ｎ）の小さい順に選択す
る。この選択信号ＸｉはＤ／Ａ変換器１０９に入力さ
れ、スイッチ２０４のうちのＸｉ＝“１”に対応するＩ
Ｎ個をオンとし、Ｘｉ＝“０”に対応するそれ以外のス
イッチをオフとする。
【００４２】次に、フィルタ回路２１０について説明す
る。フィルタ回路２１０は、複数のフィルタ２０３から
構成され、選択信号Ｘｉについてフィルタリング、例え
ば積分を行うことにより、Ｄ／Ａ変換器１０９の電流源
２０５の各々の使用頻度Ｉｎｔ＿ｉ（ｉ＝０〜ｎ）を求
める。すなわち、セレクタ２０２からの選択信号Ｘｉは
それぞれ対応するフィルタ２０３に入力され、フィルタ
２０３の出力はセレクタ２０２の入力信号Ｉｎｔ＿ｉ
（ｉ＝０〜ｎ）として出力される。ここで、個々のフィ
ルタ２０３の特性として例えばＦ（ｚ）＝１／（１−ｚ
-1）を用いれば、Ｄ／Ａ変換器１０９の出力信号の低周
波付近の雑音を低減することが可能となる。
【００４３】Ｄ／Ａ変換器１０９においては、電流源１
０５のうち対応する入力信号Ｘｉが“１”の電流源から
の電流の和が出力電流Ｉｏｕｔとして現われるため、Ｘ
ｉの“１”の個数ＩＮに応じて出力電流Ｉｏｕｔが決ま
るように動作する。Ｄ／Ａ変換器１０９をＬＳＩで実現
する場合、電流源２０５はトランジスタ等で実現される
ため、それらの出力電流はトランジスタ特性のばらつき
により正確に同一とはならず、Ｄ／Ａ変換器１０９の出
力電流Ｉｏｕｔには変換誤差が含まれるようになる。し
かし、本実施形態の構成によると、Ｄ／Ａ変換器１０９
の出力電流の特定の周波数帯域における誤差の影響を低
減することが可能となる。以下、この効果について詳し
く説明する。
【００４４】図３に、図１に示した選択器１１３および
Ｄ／Ａ変換器１０９で構成されるＤ／Ａ変換装置の等価
回路を示す。図３において太線はベクトル信号を表し、
細線はスカラ信号を表している。ここでは、選択器１１
３およびＤ／Ａ変換器１０９は図２に示した構成であ
り、フィルタ２０３の伝達関数にはＦ（ｚ）＝１／（１
−ｚ-1）を用い、フィルタ回路２１０はフィルタ２０３
を２段縦続接続して、総合の伝達関数を（１−ｚ-1）2
としている。図３において、Ｑはセレクタ２０２が入力
信号２０１で与えられる個数ＩＮのみしか選択信号Ｘｉ
を“１”にできないことに起因して発生する雑音を示し
ている。また、Ｃｅｒｒは図２に示したＤ／Ａ変換器１
０９を構成する複数の電流源２０５が持つ誤差電流を表
し、Ｉｅｒｒは出力電流Ｉｏｕｔに含まれる誤差電流を
示す。この等価回路から、選択器１１３およびＤ／Ａ変
換器１０９で構成されるＤ／Ａ変換装置の伝達関数は、 Ｉｅｒｒ＝Ｃｅｒｒ（１−ｚ-1）2 Ｑ （１） となる。ここで（１−ｚ-1）2 はノイズシェーピング項
と呼ばれ、ＤＣで０となる特性を持っている。従って、
ＤＣ付近、つまり低周波領域の雑音電流が抑圧されるこ
とになる。
【００４５】このように本実施形態によれば、図２に示
したような構成の選択器１１３およびＤ／Ａ変換器１０
９を用いることで、Ｄ／Ａ変換器１０９の出力における
ＤＣ付近のノイズが減少する。このＤ／Ａ変換器１０９
の出力信号は、ミキサ１１０と基準信号発生器１１１で
構成される第２の周波数変換器で入力信号Ｓｉｎ付近の
周波数に変換される。この場合、Ｄ／Ａ変換器１０９か
らのＤＣ付近の信号が入力信号Ｓｉｎ付近の周波数に変
換される。Ｄ／Ａ変換器１０９の出力のＤＣ付近の雑音
は、上述したように低減されているため、信号周波数付
近の雑音の増加が低減され、高精度なＡ／Ｄ変換が可能
となる。
【００４６】図４に、図１におけるＡ／Ｄ変換器１０８
の一例の構成を示す。このＡ／Ｄ変換器１０８は、入力
信号をそれぞれ異なる基準電圧Ｖ１，Ｖ２，…，Ｖｍと
比較する複数のコンパレータＣＭＰ１，ＣＭＰ２，…，
ＣＭＰｍと、これらのコンパレータＣＭＰ１，ＣＭＰ
２，…，ＣＭＰｍの出力を２進コードにデコードするデ
コーダＤＥＣよりなる通常の並列比較型Ａ／Ｄ変換器で
あり、デコーダＤＥＣの出力からディジタル信号が取り
出される。
【００４７】ここで、選択器１１３へのディジタル信号
入力２０１として、コンパレータＣＭＰ１，ＣＭＰ２，
…，ＣＭＰｍの出力を用いるようにすれば、選択器１１
３における図２のセレクタ２０２はコンパレータＣＭＰ
１，ＣＭＰ２，…，ＣＭＰｍの出力をそのまま入力すれ
ばよく、選択器１１３にデコーダＤＥＣと同様のハード
ウェアを設ける必要がなくなる。
【００４８】すなわち、セレクタ２０２においては、フ
ィルタ回路２１０からの入力信号Ｉｎｔ＿ｉ（ｉ＝０〜
ｎ）小さい順にディジタル入力信号２０１をＩＮ個取り
出すため、ディジタル入力信号２０１としては２進コー
ドでなく、デコード前のコンパレータＣＭＰ１，ＣＭＰ
２，…，ＣＭＰｍの出力を入力する方が都合がよい。こ
のようにすると、選択器１１３はデコーダを必要としな
いため、構成が簡単となる。
【００４９】（第２の実施形態）図５は、本発明の第２
の実施形態に係る周波数変換機能を有するＡ／Ｄ変換装
置を含む無線機の受信部の回路構成を示すブロック図で
ある。本実施形態は、第１の実施形態における第２の周
波数変換器の出力であるミキサ１１０の出力がフィルタ
１１４を介して減算器１０３に帰還されている点が第１
の実施形態と異なる。このフィルタ１１４は、帰還信号
Ｓｆの入力信号Ｓｉｎの周波数付近以外の成分を抑圧す
るためのものである。
【００５０】このようにフィルタ１１４を新たに追加す
ることによって、第２の周波数変換器もしくはＤ／Ａ変
換器１０９で発生した不要な周波数成分をフィルタ１１
４によって除去することが可能となり、変換精度の向上
を図ることができる。
【００５１】また、第２の基準信号発生器１１１から発
生する基準信号として方形波信号のような、高調波成分
を含む信号を用いた場合においても、この高調波成分に
より発生する不要な信号を除去することが可能となり、
変換精度の劣化を防ぐことができる。
【００５２】（第３の実施形態）図６に、本発明の第３
の実施形態に係る周波数変換機能を有するＡ／Ｄ変換装
置を含む無線機の受信部の回路構成を示す。本実施形態
は、フィルタ１１５がＤ／Ａ変換器１０９の出力側に挿
入されている点が第２の実施形態と異なる。
【００５３】本実施形態によると、Ｄ／Ａ変換器１０９
で発生した不要な周波数成分や、Ｄ／Ａ変換器１０９の
クロック周波数の整数倍の周波数に生じる、いわゆる折
り返し雑音をフィルタ１１５によって除去することが可
能となり、変換精度の向上を図ることができる。
【００５４】（第４の実施形態）図７に、本発明の第４
の実施形態に係る周波数変換機能を有するＡ／Ｄ変換装
置を含む無線機の受信部の回路構成を示す。本実施形態
は、図１に示したフィルタ１０７が省略されている点が
第１の実施形態と異なる。
【００５５】このようにミキサ１０５および基準信号発
生器１０６によって構成される第１の周波数変換器の出
力にフィルタがないと、通常であれば要求される周波数
以外の成分、特にいわゆるイメージ信号がＡ／Ｄ変換器
１０８に入力されることになる。しかし、本実施形態に
おいて第１の周波数器およびＡ／Ｄ変換器１０８は、フ
ィードバックループの中に配置されているため、イメー
ジ信号などの雑音が混入した場合においても、これらの
雑音はループゲインによって抑圧され、最終的な性能の
劣化を防ぐことが可能である。これによって、フィルタ
１０７を省略することが可能となり、回路規模の縮小、
ひいてはコストの削減を図ることができる。
【００５６】（第５の実施形態）図８に、本発明の第５
の実施形態に係る周波数変換機能を有するＡ／Ｄ変換装
置を含む無線機の受信部の回路構成を示す。本実施形態
は、第４の実施形態におけるミキサ１１０と基準信号発
生器１１１により構成される第２の周波数変換器および
Ｄ／Ａ変換器１０９をディジタルミキサ１１６に置き換
え、このディジタルミキサ１１６を構成する変換用素子
を選択器１１３によって選択する点が第４の実施形態と
異なる。
【００５７】第１〜第４の実施形態においては、選択器
１１３によって変換用素子の選択が行われるのはＤ／Ａ
変換器１０９のみであったため、ミキサ１１０の非理想
性による性能の劣化を防ぐことができなかった。本実施
形態によれば、ミキサを構成する変換用素子のバラツキ
の影響による変換精度の劣化をも防ぐことができ、より
高精度な変換が可能となる。
【００５８】図９は、図８におけるミキサ１１６の詳細
なブロック図であり、複数個の乗算器３０１と、これら
の乗算器３０１の出力を加算する加算器３０２からな
る。ミキサ１１６は、“０”もしくは“１”を表す選択
器１１３からの選択信号Ｘ１〜Ｘｎと、基準信号発生器
１１１からの基準信号とを乗算器３０１で乗算し、それ
ぞれの出力を加算器３０２で加算して出力する構成とな
っている。
【００５９】このように構成することにより、図８のＡ
／Ｄ変換器１０８の出力信号に比例した大きさの信号を
ミキサ１１６から出力することが可能となる。これはＡ
／Ｄ変換器１０８からの出力信号と、基準信号発生器２
０２から基準信号とを乗算したことと等価である。さら
に、ここで使用される乗算器２０１は、選択器１１３に
より選択されるため、所定の周波数における複数の乗算
器２０１の特性のバラツキによる雑音の影響を低減する
ことが可能となる。
【００６０】ここで、選択信号Ｘｉは“０”もしくは
“１”の２値の信号であるため、乗算器３０１はスイッ
チのみで構成することができる。乗算器３０１をスイッ
チのみで構成した場合、ミキサ１１６を構成する非線形
性などの非理想性の影響を排除することが可能となる。
従って、本実施形態によるとミキサの非理想性による影
響を抑圧することが可能となり、さらに高精度な変換が
可能となる。
【００６１】図１０に、ミキサ１１６のさらに詳細なブ
ロック図を示す。図１０において、基準信号発生器１１
１からの基準信号はトランジスタＱ１〜Ｑｎのベースに
入力される。トランジスタＱ１〜Ｑｎのエミッタは基準
電位点に共通接続され、コレクタは複数のスイッチＳＷ
１〜ＳＷｎの一端に接続されている。スイッチＳＷ１〜
ＳＷｎの他端は共通接続され、この共通接続点は抵抗Ｒ
を介して電源に接続されている。そして、この共通接続
点から出力を取り出する構成となっている。ここで、ト
ランジスタＱ１〜ＱｎとスイッチＳＷ１〜ＳＷｎによっ
て図９の乗算器３０１が構成され、抵抗Ｒによって図９
の加算器３０２が構成される。スイッチＳＷ１〜ＳＷｎ
は、図８の選択器１１３からの選択信号によってオン・
オフが制御される。
【００６２】トランジスタＱ１〜Ｑｎのコレクタには、
基準信号発生器１１１からの基準信号に応じた電流が流
れる。各コレクタ電流は、トランジスタＱ１〜Ｑｎの特
性が完全に揃っていれば同じ値となるが、実際には製造
精度等に起因する特性のバラツキによって完全には一致
しない。従って、図８のＡ／Ｄ変換器１０８から出力さ
れるディジタル信号に従って単純にスイッチＳＷ１〜Ｓ
Ｗｎのオン・オフを制御した場合、このバラツキによる
電流誤差によって出力に変換誤差が生じる。これに対
し、本実施形態のように選択器１１３からの選択信号に
基づき第１の実施形態と同様にスイッチＳＷ１〜ＳＷｎ
の制御を行えば、所定の周波数における雑音の影響を大
幅に低減することが可能となる。
【００６３】従って、本実施形態を用いた場合、複数の
トランジスタＱ１〜Ｑｎの特性を完全に一致させる必要
がなくなるので、安価な半導体プロセスを用いることが
可能となり、コストの低減を図ることが可能となる。
【００６４】（第６の実施形態）図１１に、本発明の第
６の実施形態に係る周波数変換機能を有するＡ／Ｄ変換
装置を含む無線機の受信部の回路構成を示す。本実施形
態は、図７に示した第４の実施形態における第１の周波
数変換器を省略し、Ａ／Ｄ変換器１０８のサンプリング
機能で第１の周波数変換器の機能を兼ねるようにした点
が第４の実施形態と異なる。すなわち、本実施形態では
Ａ／Ｄ変換器１０８に第１の周波数変換器の機能を持た
せるため、Ａ／Ｄ変換器１０８におけるサンプリング周
波数は入力信号のキャリア周波数の２倍よりも低い周波
数に設定されている。また、フィルタ１０４には、入力
信号のキャリア周波数付近の周波数成分を通過させるバ
ンドパスフィルタが使用される。
【００６５】周知のように、Ａ／Ｄ変換器においては入
力信号周波数より低い周波数でサンプリングを行うと、
入力信号がサンプリング周波数の１／２以下の周波数帯
域に折り返される。従って、入力信号の側波帯成分が折
り返されない範囲で、Ａ／Ｄ変換器１０８におけるサン
プリング周波数を入力信号のキャリア周波数の２倍以下
の適当な周波数に設定すれば、入力信号をＡ／Ｄ変換器
１０８による折り返し成分として入力信号の周波数より
も低い周波数に変換することができる。
【００６６】このように本実施形態では、第１の周波数
変換器の機能をＡ／Ｄ変換器１０８に兼ねさせることに
よって、ハードウェア規模の削減とコストの低減が可能
となり、さらにサンプリング周波数を低くできることか
ら、消費電力の削減も図ることができる。
【００６７】（第７の実施形態）図１２に、本発明の第
７の実施形態に係る周波数変換機能を有するＡ／Ｄ変換
装置を含む無線機の受信部の回路構成を示す。本実施形
態は、図７に示した第４の実施形態における第２の周波
数変換器を省略し、Ｄ／Ａ変換器１０９に第２の周波数
変換器の機能を兼ねさせたものである。すなわち、本実
施形態においては、Ｄ／Ａ変換器１０９の出力が零次ホ
ールドで実現され、言い換えれば多くのＤ／Ａ変換器の
ように出力部に平滑用のローパルフィルタが含まれてい
ないものとする。
【００６８】この場合、Ｄ／Ａ変換器１０９の出力は、
矩形波（階段波）のアナログ信号となるため、高周波成
分、つまりサンプリング周波数の整数倍の周波数成分を
含んでいる。従って、このＤ／Ａ変換器１０８の出力の
うち入力信号の周波数と同一周波数の成分を帰還信号Ｓ
ｆとして用いることにより、第２の周波数変換器を省略
することができる。さらに、Ｄ／Ａ変換器１０９の出力
パルス幅を狭くすれば、高調波成分のエネルギーをより
大きくできるため、Ｄ／Ａ変換器１０９に第２の周波数
変換器の機能を持たせる上でより有利となる。
【００６９】このように、本実施形態では第２の周波数
変換器の機能をＤ／Ａ変換器１０９の出力部に兼ねさせ
ることによって、ハードウェア規模の削減と、コストの
低減が可能となる。
【００７０】（第８の実施形態）図１３に、本発明の第
８の実施形態に係る周波数変換機能を有するＡ／Ｄ変換
装置を含む無線機の受信部の回路構成を示す。本実施形
態は、第１の周波数変換器をＡ／Ｄ変換器１０８に兼ね
させる図１１に示した第６の実施形態の手法と、第２の
周波数変換器をＤ／Ａ変換器１０９に兼ねさせる図１２
に示した第７の実施形態の手法を組み合わせたものであ
る。従って、本実施形態によると第１の周波数変換器お
よび第２の周波数変換器として特別なハードウェアが一
切不要となるため、ハードウェア規模を著しく削減する
ことが可能となる。
【００７１】（第９の実施形態）図１４に、本発明の第
９の実施形態に係る周波数変換機能を有するＡ／Ｄ変換
装置を含む無線機の受信部の回路構成を示す。本実施形
態は、例えば図１における基準信号発生器１０６および
基準信号発生器１１１を共用している点がこれまでの実
施形態と異なる。
【００７２】第１〜第８の実施形態においては、基準信
号発生器１０６および基準信号発生器１１１の出力周波
数が大きく異なる場合、フィードバック信号Ｓｆと入力
信号Ｓｉｎの周波数が一致しなくなり、ループが不安定
になることがある。しかし、本実施形態のように基準信
号発生器１０６および基準信号発生器１１１を共用する
ことにより、このような状態を避けることが可能とな
る。また、基準信号発生手段が１つで済むことから、ハ
ードウェア規模を縮小や消費電力の低減を図ることが可
能となり、さらにコストの削減が可能となる。
【００７３】（第１０の実施形態）図１５に、本発明の
第１０の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態では、第１、第２の周波数変換器に直交周波数変
換器を用いている。すなわち、第１の直交周波数変換器
はフィルタ１０４の出力を入力とする二つのミキサ１０
５ａ，１０５ｂと、ミキサ１０５ａ，１９５ｂに対して
直交する基準信号を与えるための基準信号発生器１０６
およびπ／２移相器１１８ａにより構成され、互いに直
交する二つの周波数変換出力を得る。
【００７４】また、本実施形態では第１の周波数変換器
を直交周波数変換器によって構成したことに伴い、Ａ／
Ｄ変換器およびＤ／Ａ変換器も二組設けられている。す
なわち、第１の直交周波数変換器のミキサ１０５ａ，１
０５ｂの出力は二つのＡ／Ｄ変換器１０８ａ，１０８ｂ
にそれぞれ入力される。また、Ａ／Ｄ変換器１０８ａ，
１０８ｂの出力は互いに直交するＡ／Ｄ変換出力Ｓｏｕ
ｔ１，Ｓｏｕｔ２として取り出されると共に、二つのＤ
／Ａ変換器１０９ａ，１０９ｂにそれぞれ入力される。
【００７５】一方、第２の直交周波数変換器は、Ｄ／Ａ
変換器１０９ａ，１０９ｂの出力を入力とする二つのミ
キサ１１０ａ，１１０ｂに対して互いに直交する基準信
号を与えるための基準信号発生器１１１ａ，１１１ｂお
よびπ／２移相器１１８ａと、ミキサ１１０ａ，１１０
ｂの出力を加算する加算器１１７により構成され、加算
器１１７の出力が帰還信号Ｓｆとして減算器１０３に帰
還される。
【００７６】本実施形態においても、基本的に図１に示
した第１の実施形態と同様の効果を得ることができる。
すなわち、負帰還ループの主信号経路にミキサ１０５
ａ，１０５ｂと基準信号発生器１０６およびπ／２移相
器１１８ａからなる第１の周波数変換器が挿入されてい
るため、ミキサ１０５ａ，１０５ｂの不完全性の影響は
負帰還の作用によって緩和される。
【００７７】また、Ｄ／Ａ変換器１０９ａ，１０９ｂは
負帰還ループの帰還信号経路に挿入されているため、Ｄ
／Ａ変換器１０９ａ，１０９ｂには優れた低歪低雑音特
性が要求されるが、選択器１１３によってＤ／Ａ変換器
１０９ａ，１０９ｂの内部で使用される変換用素子の選
択を行うことで、Ｄ／Ａ変換器１０９ａ，１０９ｂを構
成する変換用素子のバラツキによって発生する歪や雑音
を所定の周波数帯域において低減することができるた
め、容易に低歪率、低雑音の特性を実現することができ
る。
【００７８】さらに、本実施形態においても、基準信号
発生器１０５からミキサ１０５ａ，１５０ｂに供給する
基準信号および基準信号発生器１１１からミキサ１１０
ａ，１１０ｂに供給する基準信号の周波数は任意に選ぶ
ことができる。この基準信号周波数を入力信号のキャリ
ア周波数と同一周波数に選んだ場合、入力信号はミキサ
１０５ａ，１０５ｂによってベースバンド信号に変換さ
れる。図３に示した第１の実施形態では、このように基
準信号周波数を選んだ場合、ミキサ１０５において入力
信号の両側波帯は共にベースバンドに折り返されるた
め、入力信号の振幅成分および位相成分の両方を復調す
ることはできないが、本実施形態によれば第１の周波数
変換器に直交周波数変換器を用いることにより、振幅お
よび位相の両成分を第１の直交周波数変換器によって変
換し、Ａ／Ｄ変換器１０８および復調器１１２を経て復
調することが可能となる。
【００７９】（第１１の実施形態）図１６に、本発明の
第１１の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態は、図８で説明した第５の実施形態を直交型構成
に適用したものであり、第１０の実施形態におけるミキ
サ１１０ａ，１１０ｂ、基準信号発生器１１１および移
相器１１８ｂからなる第２の直交周波数変換器およびＤ
／Ａ変換器１０９ａ，１０９ｂに相当するディジタルミ
キサ１１６ａ，１１６ｂの変換用素子を選択器１１３
ａ，１１３ｂによって選択する点が第１０の実施形態と
異なる。
【００８０】第１０の実施形態においては、選択器１１
３によって変換用素子の選択が行われるのは、Ｄ／Ａ変
換器１０９のみであったため、ミキサ１１０ａ，１１０
ｂの非理想性による性能の劣化を防ぐことができなかっ
たのに対し、本実施形態によれば第５の実施形態と同様
に、ミキサを構成する素子のバラツキの影響による変換
精度の劣化をも防ぐことができ、高精度な変換が可能と
なる。
【００８１】（第１２の実施形態）図１７に、本発明の
第１２の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態は、第１の直交変調器におけるミキサ１０５ａ，
１０５ｂの後段にフィルタ１０７ａ，１０７ｂが配置さ
れている点が図１６に示した第１１の実施形態と異な
る。
【００８２】本実施形態によると、第１の周波数変換器
で発生した不要な周波数成分、イメージ信号をフィルタ
１０７ａ，１０７ｂによって除去することが可能とな
り、変換精度の劣化を防ぐことが可能となる。
【００８３】（第１３の実施形態）図１８に、本発明の
第１３の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態は、加算器１１７の後段にフィルタ１１４が配置
されている点が図１７に示した第１２の実施形態と異な
る。
【００８４】本実施形態のように構成すると、第２の直
交周波数変換器もしくはＤ／Ａ変換器で発生した不要な
周波数成分をフィルタ１１４によって除去することが可
能となり、変換精度の向上を図ることができる。また、
第２の基準信号発生器１１１に方形波等の高調波成分を
含む信号を用いた場合においても、高調波成分により発
生する不要な信号を除去することが可能となり、変換精
度の劣化を防ぐことが可能となる。
【００８５】（第１４の実施形態）図１９に、本発明の
第１４の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態は、図１１に示した第１１の実施形態を直交型構
成に適用し、図１８に示した第１３の実施形態における
第１の直交周波数変換器を省略して、２つのＡ／Ｄ変換
器１０８１，１０８ｂのサンプリング機能で第１の周波
数変換器の機能を兼ねるようにした点が第１３の実施形
態と異なる。
【００８６】ここで、２つのＡ／Ｄ変換器１０８ａ，１
０８ｂのサンプリング機能によって直交周波数変換機能
を実現させるために、本実施形態では基準信号発生器１
０６および移相器１１８ａにより９０°位相差のあるク
ロック信号を作り、このクロック信号によってサンプリ
ングを行っている。また、本実施形態ではＡ／Ｄ変換器
１０８ａ，１０８ｂに第１の周波数変換器の機能を持た
せるため、Ａ／Ｄ変換器１０８ａ，１０８ｂにおけるサ
ンプリング周波数は入力信号のキャリア周波数の２倍よ
りも低く設定されている。フィルタ１０４としては、入
力信号のキャリア周波数付近の周波数成分を通過させる
バンドパスフィルタが使用される。
【００８７】このように本実施形態によれば、第１の直
交周波数変換器の機能をＡ／Ｄ変換器１０８ａ，１０８
ｂに兼ねさせることによって、ハードウェア規模の削減
とコストの低減が可能となり、それにサンプリング周波
数を低くできることから、消費電力の削減も図ることが
できる。
【００８８】（第１５の実施形態）図２０に、本発明の
第１５の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態は、図１６に示した第１０の実施形態における第
２の直交周波数変換器を省略し、２つのＤ／Ａ変換器１
０９ａ，１０９に第２の直交周波数変換器の機能を兼ね
させたものである。すなわち、本実施形態ではＤ／Ａ変
換器１０９ａ，１０９ｂの出力が零次ホールドで実現さ
れ、言い換えれば多くのＤ／Ａ変換器のように出力部に
平滑用のローパルフィルタが含まれていないものとす
る。この場合、Ｄ／Ａ変換器１０９ａ，１０９ｂの出力
は、矩形波（階段波）のアナログ信号となるため、高周
波成分、つまりサンプリング周波数の整数倍の周波数成
分を含んでいる。
【００８９】従って、このＤ／Ａ変換器１０９ａ，１０
９ｂの出力のうち入力信号の周波数と同一周波数の成分
を帰還信号Ｓｆとして用いることにより、第２の周波数
変換器を省略することができる。また、２つのＡ／Ｄ変
換器１０８ａ，１０８ｂからの直交信号を変換するため
に、２つのＤ／Ａ変換器１０９ａ，１０９ｂのクロック
信号に、基準信号発生器１１１および移相器１１８ｂに
よって位相差を持たせている。さらに、Ｄ／Ａ変換器１
０９ａ，１０９ｂの出力パルス幅を狭くすれば、高調波
成分のエネルギーをより大きくできるため、Ｄ／Ａ変換
器１０９ａ，１０９ｂに第２の周波数変換器の機能を持
たせる上でより有利となる。
【００９０】このように、本実施形態では、第２の周波
数変換器の機能をＤ／Ａ変換器１０９ａ，１０９ｂの出
力部に兼ねさせることによって、ハードウェア規模の削
減とコストの低減が可能となる。
【００９１】（第１６の実施形態）図２１に、本発明の
第１６の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態は、図１６に示した第１０の実施形態における第
１の周波数変換器の機能をＡ／Ｄ変換器１０８ａ，１０
８ｂに兼ねさせる図１９の実施形態の手法と、第２の周
波数変換器の機能をＤ／Ａ変換器１０９ａ，１０９ｂに
兼ねさせる図２０に示した第１５の実施形態の手法を組
み合わせたものである。本実施形態によると、第１の周
波数変換器および第２の周波数変換器としての特別なハ
ードウェアが一切不要となるため、ハードウェア規模を
著しく削減することが可能となる。
【００９２】（第１７の実施形態）図２２に、本発明の
第１７の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態は、図１５、図２０および図２１における二つの
Ｄ／Ａ変換器１０９ａ，１０９ｂおよび二つの選択器１
１３ａ，１１３ｂを一つのＤ／Ａ変換器１２９および一
つの選択器１２３で共通にした点が異なる。
【００９３】図１５、図２０および図２１に示した実施
形態では、二つのＤ／Ａ変換器１０９ａ，１０９ｂにお
けるバラツキに起因する雑音や歪の増加を低減すること
は実現されていたが、直交する二つの信号に対する特性
を一致させることはできていない。例えば、二つの直交
信号に対するゲインが異なった場合、変換特性を劣化さ
せてしまう。これに対し、本実施形態では二つの選択器
１１３ａ，１１３ｂを共用した選択器１２３を用い、さ
らに二つのＤ／Ａ変換器１０９ａ，１０９ｂで用いる変
換用素子を共通に使用したＤ／Ａ変換器１２９を構成す
ることにより、二つのＤ／Ａ変換器１０９ａ，１０９ｂ
の特性を揃えることが可能となり、変換特性を向上させ
ることができる。
【００９４】図２３に、選択器１２３およびＤ／Ａ変換
器１２９の具体的な構成例を示す。図２３において、Ｄ
／Ａ変換器１２９は、基本的には図２に示したＤ／Ａ変
換器１０９と同様に、複数（ｎ）個のスイッチ２０４と
スイッチ２０４に直列に接続された同一電流値の電流源
２０５から構成されている。ここで、電流源２０５が変
換用素子である。スイッチ２０４の電流源２０５と反対
側の端はｎ個ずつ共通に接続され、これら二つのの共通
接続ノード２２１，２２２から前述した二つのＤ／Ａ変
換器１０９ａ，１０９ｂの出力に相当する出力電流がそ
れぞれ取り出される。
【００９５】選択器１２３は、セレクタ２１２とフィル
タ回路２２０とからなる。セレクタ２１２には、Ａ／Ｄ
変換器１０８ａ，１０８ｂからそれぞれ出力されるディ
ジタル信号２１１ａ，２１１ｂが入力される。これらの
ディジタル入力信号２１１ａ，２１１ｂは、Ｄ／Ａ変換
器１２９の変換用素子（この例では、電流源２０５）の
Ｄ／Ａ変換器１０９ａ，１０９ｂに対応する選択個数Ｉ
Ｎ１，ＩＮ２を示す信号として用いられる。セレクタ２
１２は、ディジタル入力信号２１１ａ，２１１ｂを受け
てそれぞれｎ個の二組の選択信号Ｘｉ（Ｘ１〜Ｘｎ），
Ｙｉ（Ｙ１〜Ｙｎ）のうちディジタル入力信号２１１
ａ，２１１ｂで決まるＩＮ個だけ「選択」を示す“１”
を出力し、それ以外は「非選択」を示す“０”を出力す
る。
【００９６】選択信号Ｘｉ，Ｙｉはフィルタ回路２２０
にも入力され、このフィルタ回路２２０の出力Ｉｎｔ１
ｉ（ｉ＝０〜ｎ），Ｉｎｔ２ ｉ（ｉ＝０〜ｎ）はセ
レクタ２１２に入力される。セレクタ２１２は、選択信
号Ｘｉ，Ｙｉのうちの“１”とするべきＩＮ個をＩｎｔ
１ ｉ（ｉ＝０〜ｎ），Ｉｎｔ２ ｉ（ｉ＝０〜ｎ）の
小さい順に選択する。選択信号Ｘｉ，ＹｉはＤ／Ａ変換
器１２９に入力され、Ｄ／Ａ変換器１０９ａに対応する
スイッチ２０４のうちのＸｉ＝“１”に対応するＩＮ１
個と、Ｄ／Ａ変換器１０９ｂに対応するスイッチ２０４
のうちのＹｉ＝“１”に対応するＩＮ２個をオンとし、
Ｘｉ，Ｙｉ＝“０”に対応するそれ以外のスイッチをオ
フとする。
【００９７】次に、フィルタ回路２２０について説明す
る。フィルタ回路２２０は、複数のフィルタ２１３から
構成され、選択信号Ｘｉ，Ｙｉについてフィルタリン
グ、例えば積分を行うことにより、Ｄ／Ａ変換器１２９
のうちＤ／Ａ変換器１０９ａに対応する電流源２０５、
Ｄ／Ａ変換器１０９ｂに対応する電流源２０５の各々の
使用頻度Ｉｎｔ１＿ｉ（ｉ＝０〜ｎ），Ｉｎｔ２＿ｉ
（ｉ＝０〜ｎ）を求める。すなわち、セレクタ２１２か
らの選択信号Ｘｉ，Ｙｉはそれぞれ対応するフィルタ２
１３に入力され、フィルタ２１３の出力はセレクタ２１
２の入力信号Ｉｎｔ１＿ｉ（ｉ＝０〜ｎ），Ｉｎｔ２＿
ｉ（ｉ＝０〜ｎ）として出力される。ここで、フィルタ
２１３の特性として、例えばＦ（ｚ）＝１／（１−
ｚ-1）を用いれば、Ｄ／Ａ変換器１２９の出力信号の低
周波付近の雑音を低減することが可能となる。
【００９８】Ｄ／Ａ変換器１２９においては、電流源１
０５のうち対応する入力信号Ｘｉ，Ｙｉが“１”の電流
源からの電流の和が共通接続ノード２２１，２２２から
出力電流として現われるため、Ｘｉの“１”の個数ＩＮ
１，Ｙｉの“１”の個数ＩＮ２に応じて６各々の出力電
流が決まるように動作する。Ｄ／Ａ変換器１２９をＬＳ
Ｉで実現する場合、電流源２０５はトランジスタ等で実
現されるため、それらの出力電流はトランジスタ特性の
ばらつきにより正確に同一とはならず、Ｄ／Ａ変換器１
２９の出力電流には変換誤差が含まれるようになる。し
かし、本実施形態の構成によると、Ｄ／Ａ変換器１２９
の出力電流の特定の周波数帯域における誤差の影響を低
減することが可能となる。
【００９９】さらに、本実施形態ではＤ／Ａ変換器１２
９の電流源２０５は二つのＤ／Ａ変換器１０９ａ，１０
９ｂに共通であり、また２つの出力において使用された
電流源の数が互いに等しくなるように選択されることに
より、Ｄ／Ａ変換器１２９の二つの出力の所定の周波数
における雑音成分は等しくなり、またゲインも等しくな
る。
【０１００】（第１８の実施形態）図２４に、本発明の
第１８の実施形態に係る周波数変換機能を有するＡ／Ｄ
変換装置を含む無線機の受信部の回路構成を示す。本実
施形態は、図２３におけるＤ／Ａ変換器１２９、ミキサ
１１０ａ，１１０ｂ、基準信号発生器１１１、π／２移
相器１１８ｂおよび加算器１１７を一つのディジタルミ
キサ１２６で構成したものである。本実施形態による
と、ミキサのゲイン誤差も低減することが可能となり、
変換精度のさらなる向上を図ることが可能となる。
【０１０１】
【発明の効果】以上説明したように、本発明による周波
数変換機能を有するＡ／Ｄ変換装置は全体として負帰還
ループを形成しており、このループの主信号経路に周波
数変換とＡ／Ｄ変換の機能を有する第１の変換器、また
帰還信号経路に周波数変換とＤ／Ａ変換の機能を有する
第２の変換器をそれぞれ設け、さらに帰還信号経路にお
ける第２の変換器を構成する複数個の変換用素子の各々
の使用頻度をフィルタリングにより求め、その結果に応
じて使用頻度がより低い素子を選択して使用することに
より、広い入力レベル変化範囲にわたり低歪率、低雑音
の周波数変換器、Ｄ／Ａ変換器およびＡ／Ｄ変換器を必
要とすることなく、容易に高精度の周波数変換機能を持
つＡ／Ｄ変換装置を提供することができる。
【０１０２】さらに、本発明によれば、このような周波
数変換機能を有するＡ／Ｄ変換装置を用いて、簡単かつ
安価な構成で良好な復調を行うことが可能な無線機を提
供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＡ／Ｄ変換装置
及びこれを用いた無線機の構成を示すブロック図
【図２】図１における選択器およびＤ／Ａ変換器の詳細
な構成を示すブロック図
【図３】同実施形態の動作原理を説明するための等価回
路図
【図４】図１におけるＡ／Ｄ変換器の詳細な構成を示す
ブロック図
【図５】本発明の第２の実施形態に係るＡ／Ｄ変換装置
及びこれを用いた無線機の構成を示すブロック図
【図６】本発明の第３の実施形態に係るＡ／Ｄ変換装置
及びこれを用いた無線機の構成を示すブロック図
【図７】本発明の第４の実施形態に係るＡ／Ｄ変換装置
及びこれを用いた無線機の構成を示すブロック図
【図８】本発明の第５の実施形態に係るＡ／Ｄ変換装置
及びこれを用いた無線機の構成を示すブロック図
【図９】図８におけるミキサの詳細な構成を示すブロッ
ク図
【図１０】図９のミキサのさらに具体的な構成を示すブ
ロック図
【図１１】本発明の第６の実施形態に係るＡ／Ｄ変換装
置及びこれを用いた無線機の構成を示すブロック図
【図１２】本発明の第７の実施形態に係るＡ／Ｄ変換装
置及びこれを用いた無線機の構成を示すブロック図
【図１３】本発明の第８の実施形態に係るＡ／Ｄ変換装
置及びこれを用いた無線機の構成を示すブロック図
【図１４】本発明の第９の実施形態に係るＡ／Ｄ変換装
置及びこれを用いた無線機の構成を示すブロック図
【図１５】本発明の第１０の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図１６】本発明の第１１の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図１７】本発明の第１２の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図１８】本発明の第１３の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図１９】本発明の第１４の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図２０】本発明の第１５の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図２１】本発明の第１６の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図２２】本発明の第１７の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図２３】図２２における選択器およびＤ／Ａ変換器の
詳細な構成を示すブロック図
【図２４】本発明の第１８の実施形態に係るＡ／Ｄ変換
装置及びこれを用いた無線機の構成を示すブロック図
【図２５】従来の周波数変換機能を有するＡ／Ｄ変換装
置及びこれを用いた無線機の構成を示すブロック図
【符号の説明】
１００Ａ〜１００Ｒ…Ａ／Ｄ変換装置 １０１…アンテナ １０２…前置増幅器 １０３…減算器 １０４…フィルタ １０５，１０５ａ，１０５ｂ…ミキサ １０６…基準信号発生器 １０７，１０７ａ，１０７ｂ…フィルタ １０８，１０８ａ，１０８ｂ…Ａ／Ｄ変換器 １０９，１０９ａ，１０９ｂ，１２９…Ｄ／Ａ変換器 １１０，１１０ａ，１１０ｂ…ミキサ １１１…基準信号発生器 １１２…復調器 １１３，１１３ａ，１１３ｂ，１２３…選択器 １１４…フィルタ １１５…フィルタ １１６，１１６ａ，１１６ｂ…ディジタルミキサ １１７…加算器 １１８ａ，１１８ｂ…π／２移相器 ２０１，２１１…Ａ／Ｄ変換出力（Ｄ／Ａ変換入力） ２０２，２１２…セレクタ ２０３，２１３…フィルタ ２０４…スイッチ ２０５…電流源 ２１０，２２０…フィルタ回路
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 7/00 H03M 1/12 H03M 3/04 H04B 1/26

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項１】第１の信号から第２の信号を減算して第３
    の信号を出力する減算手段と； 前記第３の信号を第１の信号の周波数と異なる所定の周
    波数に変換する機能およびディジタル信号に変換する機
    能を有する第１の変換手段と； 前記第１の変換手段の出力信号を前記第１の信号の周波
    数とほぼ同一の周波数に変換する機能およびアナログ信
    号に変換する機能を有し、前記第２の信号を生成する第
    ２の変換手段とを備え、 前記第２の変換手段は、複数個の乗算手段を含むミキサ
    と、前記複数個の乗算手段の各々の使用頻度を求めるフ
    ィルタ手段と、前記複数個の乗算手段から前記第１の変
    換手段からのディジタル信号に応じた個数の乗算手段を
    前記フィルタ手段により求められた使用頻度の低い順に
    選択する選択手段とを有することを特徴とする周波数変
    換機能を有するＡ／Ｄ変換装置。
  2. 【請求項２】第１の信号から第２の信号を減算して第３
    の信号を出力する減算手段と； 前記第３の信号を第１の信号の周波数と異なる所定の周
    波数に変換する機能およびディジタル信号に変換する機
    能を有する第１の変換手段と； 前記第１の変換手段の出力信号を前記第１の信号の周波
    数とほぼ同一の周波数に変換する機能およびアナログ信
    号に変換する機能を有し、前記第２の信号を生成する第
    ２の変換手段とを備え、 前記第２の変換手段は、基準信号が各々の一方の入力に
    与えられる複数個の乗算手段と、これら複数個の乗算手
    段の出力信号を加算する加算手段と、前記複数個の乗算
    手段の各々の使用頻度を求めるフィルタ手段と、前記複
    数個の乗算手段から前記第１の変換手段からのディジタ
    ル信号に応じた個数の乗算手段を前記フィルタ手段によ
    り求められた使用頻度の低い順に選択する選択手段とを
    有することを特徴とする周波数変換機能を有するＡ／Ｄ
    変換装置。
  3. 【請求項３】前記複数個の乗算手段の各々は、前記選択
    信号によってオン・オフされるスイッチと、該スイッチ
    の一端に直列に接続され、前記基準信号に応じた電流を
    流すトランジスタとを有し、前記加算手段は、前記トラ
    ンジスタに流れる電流が前記スイッチを介して供給され
    る共通の抵抗を有することを特徴とする請求項２に記載
    の周波数変換機能を有するＡ／Ｄ変換装置。
  4. 【請求項４】前記第１の変換手段は、前記第３の信号を
    第１の信号の周波数と異なる所定の周波数に変換する第
    １の周波数変換手段と、前記第１の周波数変換手段の出
    力信号をディジタル信号に変換するＡ／Ｄ変換手段とを
    有することを特徴する請求項１または２に記載の周波数
    変換機能を有するＡ／Ｄ変換装置。
  5. 【請求項５】前記Ａ／Ｄ変換手段は、前記第１の信号の
    周波数の２倍の周波数よりも低い周波数でサンプリング
    を行うことにより前記第１の周波数変換手段の機能を兼
    ねることを特徴とする請求項４に記載の周波数変換機能
    を有するＡ／Ｄ変換装置。
  6. 【請求項６】第１の信号から第２の信号を減算して第３
    の信号を出力する減算手段と；前記第３の信号を前記第
    １の信号の周波数と異なる互いに直交した二つの周波数
    変換信号に変換する第１の直交周波数変換手段及び該第
    １の直交周波数変換手段から出力される二つの周波数変
    換信号をそれぞれ第１、第２のディジタル信号に変換す
    る第１、第２のＡ／Ｄ変換手段を有する第１の変換手段
    と； 前記第１、第２のディジタル信号を前記第１の信号の周
    波数とほぼ同一の周波数に変換する機能とアナログ信号
    に変換する機能および加算する機能を有し、前記第２の
    信号を生成する第２の変換手段とを備え、 前記第２の変換手段は、複数個の変換用素子と、これら
    複数個の乗算手段の各々の使用頻度を求めるフィルタ手
    段と、前記複数個の乗算手段から前記第１の変換手段か
    らのディジタル信号に応じた個数の乗算手段を前記フィ
    ルタ手段により求められた使用頻度の低い順に選択する
    選択手段と、該選択手段により選択される複数個の変換
    用素子を共通に使用して前記第１、第２のディジタル信
    号をそれぞれ第１、第２のアナログ信号に変換するＤ／
    Ａ変換手段と、前記第１、第２のアナログ信号を互いに
    直交した二つの直交変換信号に変換して加算することに
    より、前記第１の信号の周波数とほぼ同一の周波数の前
    記第２の信号を生成する第２の直交周波数変換手段とを
    有することを特徴とする周波数変換機能を有するＡ／Ｄ
    変換装置。
  7. 【請求項７】前記Ｄ／Ａ変換手段は、前記複数個の変換
    用素子として複数個の電流源を有し、さらに該電流源に
    それぞれ直列に接続され、前記選択手段により制御され
    る複数個のスイッチを有することを特徴する請求項６に
    記載の周波数変換機能を有するＡ／Ｄ変換装置。
  8. 【請求項８】前記Ｄ／Ａ変換手段は、前記第１、第２の
    ディジタル信号を互いに直交するクロックを用いてそれ
    ぞれアナログ信号に変換することにより、前記第２の直
    交周波数変換手段を兼ねることを特徴とする請求項６ま
    たは７に記載の周波数変換機能を有するＡ／Ｄ変換装
    置。
  9. 【請求項９】第１の信号から第２の信号を減算して第３
    の信号を出力する減算手段と； 前記第３の信号を前記第１の信号の周波数と異なる互い
    に直交した二つの周波数変換信号に変換する第１の直交
    周波数変換手段及び該第１の直交周波数変換手段から出
    力される二つの周波数変換信号をそれぞれ第１、第２の
    ディジタル信号に変換する第１、第２のＡ／Ｄ変換手段
    を有する第１の変換手段と； 前記第１、第２のディジタル信号を前記第１の信号の周
    波数とほぼ同一の周波数に変換する機能とアナログ信号
    に変換する機能および加算する機能を有し、前記第２の
    信号を生成する第２の変換手段とを備え、 前記第２の変換手段は、複数個の乗算手段を含むミキサ
    と、前記複数個の乗算手段の各々の使用頻度を求めるフ
    ィルタ手段と、前記複数個の乗算手段から前記第１の変
    換手段からのディジタル信号に応じた個数の乗算手段を
    前記フィルタ手段により求められた使用頻度の低い順に
    選択する選択手段とを有することを特徴とする周波数変
    換機能を有するＡ／Ｄ変換装置。
  10. 【請求項１０】前記第１、第２のＡ／Ｄ変換手段は、前
    記第３の信号を互いに直交する二つのクロックを用いて
    ディジタル信号に変換することにより、前記第１の直交
    周波数変換手段を兼ねることを特徴とする請求項６また
    は９に記載の周波数変換機能を有するＡ／Ｄ変換装置。
  11. 【請求項１１】高周波信号を受信する手段と； 該受信手段により受信された信号を周波数変換すると共
    にディジタル信号に変換する請求項１乃至１０のいずれ
    か１項に記載の周波数変換機能を有するＡ／Ｄ変換装置
    と； 該Ａ／Ｄ変換装置の出力信号を復調する復調手段とを備
    えたことを特徴とする無線機。
JP27604098A 1998-09-29 1998-09-29 周波数変換機能を有するａ／ｄ変換装置及びこれを用いた無線機 Expired - Fee Related JP3504158B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27604098A JP3504158B2 (ja) 1998-09-29 1998-09-29 周波数変換機能を有するａ／ｄ変換装置及びこれを用いた無線機
US09/398,820 US6320529B1 (en) 1998-09-29 1999-09-20 A/D conversion apparatus and a radio apparatus
EP99307670A EP0993123B1 (en) 1998-09-29 1999-09-29 An A/D conversion apparatus and a radio apparatus
DE69933834T DE69933834T2 (de) 1998-09-29 1999-09-29 A/D-Wandler und Radiogerät

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27604098A JP3504158B2 (ja) 1998-09-29 1998-09-29 周波数変換機能を有するａ／ｄ変換装置及びこれを用いた無線機

Publications (2)

Publication Number Publication Date
JP2000114880A JP2000114880A (ja) 2000-04-21
JP3504158B2 true JP3504158B2 (ja) 2004-03-08

Family

ID=17563958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27604098A Expired - Fee Related JP3504158B2 (ja) 1998-09-29 1998-09-29 周波数変換機能を有するａ／ｄ変換装置及びこれを用いた無線機

Country Status (4)

Country Link
US (1) US6320529B1 (ja)
EP (1) EP0993123B1 (ja)
JP (1) JP3504158B2 (ja)
DE (1) DE69933834T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020013009A (ko) * 2000-08-10 2002-02-20 구자홍 모니터의 화면 조정장치 및 방법
GB2368500A (en) * 2000-10-27 2002-05-01 Nokia Mobile Phones Ltd A hybrid synchroniser
US6577258B2 (en) * 2001-10-01 2003-06-10 Nokia Corporation Adaptive sigma-delta data converter for mobile terminals
WO2006103921A1 (ja) * 2005-03-25 2006-10-05 Pioneer Corporation 無線受信装置
US7605733B2 (en) * 2005-12-13 2009-10-20 Nxp B.V. Radio frequency ΣΔ-modulator
JP4181188B2 (ja) * 2006-06-28 2008-11-12 株式会社東芝 Ａ／ｄ変換器、信号処理装置、受信装置
WO2008032763A1 (fr) * 2006-09-14 2008-03-20 Nec Corporation Circuit d'amplification, procédé de réduction de bruit de circuit d'amplification et programme correspondant à ce procédé
TWI331455B (en) * 2007-01-30 2010-10-01 Univ Nat Chiao Tung A precisely self-calibrating, low power and high speed analog to digital converter
US9049491B2 (en) * 2012-08-30 2015-06-02 Maxlinear, Inc. Method and system for power management in a frequency division multiplexed network

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030416A (en) 1974-10-23 1977-06-21 Xerox Corporation Waterless printing masters
US3921527A (en) 1974-12-20 1975-11-25 Addressograph Multigraph Reusable printing master and method of making same
JPS5662253A (en) 1979-10-25 1981-05-28 Toray Ind Inc Damping water nonrequiring lithographic master material
EP0281727B1 (en) 1987-03-09 1993-09-08 Mitsubishi Paper Mills, Ltd. A method for making a lithographic printing plate, the use of such a printing plate for printing, and a method of printing using such a printing plate
JP3039809B2 (ja) * 1990-05-31 2000-05-08 株式会社日立製作所 アナログ／ディジタル変換器、サンプリングパルス生成回路、及び電流スイッチ回路
FR2709572B1 (fr) 1993-06-23 1995-10-27 Nipson Procédé d'impression d'au moins une image et presse pour la mise en Óoeuvre.
FR2707815B1 (fr) 1993-07-13 1995-08-25 Alcatel Mobile Comm France Convertisseur analogique numérique à boucle de contre-réaction modulée.
JP3310114B2 (ja) 1994-09-14 2002-07-29 株式会社東芝 周波数変換機能を有するａ／ｄ変換装置およびこれを用いた無線機
DE69531088T2 (de) * 1994-09-30 2004-04-01 Kabushiki Kaisha Toshiba, Kawasaki Auswahlvorrichtung zur Wahl elektrischer Zellen und Gerät zur Anwendung einer solchen Vorrichtung
IES960171A2 (en) * 1996-02-28 1998-07-29 Univ Cork Reduction of mismatch errors for multibit oversampled data converters
US5754131A (en) * 1996-07-01 1998-05-19 General Electric Company Low power delta sigma converter

Also Published As

Publication number Publication date
JP2000114880A (ja) 2000-04-21
EP0993123A2 (en) 2000-04-12
DE69933834D1 (de) 2006-12-14
DE69933834T2 (de) 2007-06-28
EP0993123A3 (en) 2002-01-30
US6320529B1 (en) 2001-11-20
EP0993123B1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
US5841388A (en) A/D converter apparatus with frequency conversion function and radio apparatus using the same
US5801654A (en) Apparatus and method for frequency translation in a communication device
JP2926615B2 (ja) Ｓｓｂ信号発生器
KR100645249B1 (ko) 프로그래머블 디지털 중간 주파수 송수신기
JP3504158B2 (ja) 周波数変換機能を有するａ／ｄ変換装置及びこれを用いた無線機
US6308057B1 (en) Radio receiver having compensation for direct current offset
CN101106662A (zh) 直接转换电视调谐器及其方法
US20060262230A1 (en) Receiver if system having image rejection mixer and band-pass filter
CN101601185A (zh) 包括频率选择电路的装置和方法
JP5821846B2 (ja) 周波数変換器およびそれを用いた受信機
US8482344B2 (en) Frequency-variable filter
US20050036572A1 (en) Method of rate conversion together with I-Q mismatch correction and sampler phase adjustment in direct sampling based down-conversion
JPH01135223A (ja) 周波数差検出器
JP5790650B2 (ja) 周波数変換器およびそれを用いた受信機
JP5445591B2 (ja) ミキサ回路およびばらつき抑制方法
Hornak et al. An image-rejecting mixer and vector filter with 55-dB image rejection over process, temperature, and transistor mismatch
US20060145900A1 (en) Analog-to-digital converter arrangement and method
JP2009239653A (ja) サンプルレート変換器及びこれを用いた受信機
US20040028151A1 (en) Conversion circuit, tuner and demodulator
JP2005536907A (ja) シグマ−デルタ変換を用いたイメージ排斥回路
JP3367800B2 (ja) 選択装置およびこれを用いたａ／ｄ変換器並びにｄ／ａ変換器
KR101453949B1 (ko) 다중 모드 수신기를 위한 ddc
JP4161913B2 (ja) 正弦波乗算回路及び正弦波乗算方法
JP4705443B2 (ja) 受信システム
JP3454724B2 (ja) 復調回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071219

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees