JP5821846B2 - 周波数変換器およびそれを用いた受信機 - Google Patents
周波数変換器およびそれを用いた受信機 Download PDFInfo
- Publication number
- JP5821846B2 JP5821846B2 JP2012522495A JP2012522495A JP5821846B2 JP 5821846 B2 JP5821846 B2 JP 5821846B2 JP 2012522495 A JP2012522495 A JP 2012522495A JP 2012522495 A JP2012522495 A JP 2012522495A JP 5821846 B2 JP5821846 B2 JP 5821846B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- phase
- frequency converter
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1441—Balanced arrangements with transistors using field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B1/00—Details
- H03B1/04—Reducing undesired oscillations, e.g. harmonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0001—Circuit elements of demodulators
- H03D2200/0025—Gain control circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0084—Lowering the supply voltage and saving power
Description
受信機に用いられる周波数変換器であって、
LO信号を生成して出力するLO信号生成器と、
前記受信機で使用される使用帯域内に帯域制限された受信信号を、LO信号との乗算により周波数変換して出力する混合器と、を有し、
前記LO信号生成器は、位相分解能が可変であり、
前記周波数変換器は、LO信号の各位相値における信号利得が可変であることを特徴とする。
前記周波数変換器と、
前記周波数変換器の前段に設けられ、受信信号を前記使用帯域内に帯域制限する帯域選択フィルタと、を有することを特徴とする。
図5に、本発明の第1の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、混合器10と、LO信号の位相分解能およびLO信号の各位相値における振幅値が可変である位相分解能可変振幅値可変LO信号生成器(以下、単に「LO信号生成器」と呼ぶ)11と、を有する。
図19に、本発明の第2の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、第1の実施形態と比較して、位相計数器55において、計数器150を、可変周波数発振器50の出力信号の立ち上がりと立ち下がりの両方のタイミングに同期して計数動作をさせている点が異なる。これにより、計数器150は、可変周波数発振器50の2倍の周波数で動作することになるので、可変周波数発振器50の周波数範囲は、第1の実施形態と比較して半分となり、第1の実施形態の数値例では、640MHzから2000MHzの周波数範囲となる。その結果、可変周波数発振器50および計数器150の駆動回路の消費電流を抑えることができる。
図21に、本発明の第3の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、第1および第2の実施形態と比較して、位相計数器55において、可変周波数発振器50の出力信号を、多相フィルタ(PPF:Poly−Phase Filter)170を用いて90度刻みの4相にし、その4相の信号で計数器171を駆動している点が異なる。これにより、計数器1711は、可変周波数発振器50の周波数の4倍で動作するため、可変周波数発振器50の周波数範囲は、第2の実施形態のさらに半分となり、第1の実施形態の数値例では、320MHzから1000GHzの周波数範囲となる。その結果、可変周波数発振器50および計数器171の駆動回路の消費電流を抑えることができる。ただし、PPF170で、高精度に90度刻みの計4相のクロックを得るには、LO周波数に応じてPPF170の時定数を変える必要がある。
図23に、本発明の第4の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、第1から第3の実施形態と比較して、位相計数器55として、計数器および乗算器を用いる代わりに、位相計数器55から出力された振幅値と制御ワードCW1とを加算する加算器190と、加算器190から出力された加算結果を、可変周波数発振器50の出力信号の信号周期だけ遅延させた上で、位相値としてLUT53に出力する遅延器191と、を用いた点が異なる。本実施形態のLO信号生成器11は、一般的に用いられる直接デジタルシンセサイザ(DDS:Direct Digital Synthesizer)の構成である。加算器190および遅延器191のビット数Wは、第1から第3の実施形態の計数器のビット数と同じであり、5ビットか6ビットあれば十分である。この点が、消費電力の大きな28ビットや32ビットの位相計数器が必要となる、一般のDDSとは大きく異なる点である。なお、本実施形態のように、加算器および遅延器を用いた構成でも、第2または第3の実施形態と同様の方法で、遅延器191を差動で駆動したり、4相で駆動したりすることで、可変周波数発振器50の周波数を、第1の実施形態の半分または4分の1にすることも可能である。
図24に、本発明の第5の実施形態の周波数変換器の構成を示す。本実施形態の周波数変換器は、混合器200と、LO信号の位相分解能が可変である位相分解能可変LO信号生成器(以下、単に「LO信号生成器」と呼ぶ)201と、を有する。本実施形態の周波数変換器は、第1から第4の実施形態と比較して、LO信号の各位相値に対する信号利得の制御を、LO信号生成器201ではなく、混合器200で行っている点が異なる。したがって、制御ワードCW2は、混合器200に入力されている。
図29に、本発明の第6の実施形態の受信機の構成を示す。本実施形態の受信機は、第1から第5の実施形態のいずれかで示した混合器10およびLO信号生成器11と、受信RF信号を受信機の使用帯域内に帯域制限する帯域選択フィルタ250と、LNA251と、混合器10の出力信号から所望信号周波数近傍の周波数に位置する妨害信号を除去するチャネル選択フィルタ252と、で構成される。
図30に、本発明の第7の実施形態の受信機の構成を示す。本実施形態の受信機は、第6の実施形態と比較して、チャネル選択フィルタ252の出力信号の電力を検出する電力検出器260と、LO信号生成器11に入力する制御ワードCW1およびCW2を制御する制御器261と、を追加した点が異なる。制御器261は、通信開始前に、受信機の使用帯域(帯域選択フィルタ250の通過帯域)内でLO周波数を掃引することで、LO周波数ごとのチャネル選択フィルタ252の出力信号の電力を表す電波強度分布を検知し、検知した電波強度分布に応じて、LO信号生成器11の位相分解能および各位相値におけるLO信号の振幅値を制御する。したがって、制御器261は、図12で示した周波数位相制御器80の機能を兼ねる(図30では、可変周波数発振器を制御するための、周波数制御信号は図示していない)。
図31に、本発明の第8の実施形態の受信機の構成を示す。本実施形態の受信機は、第7の実施形態と比較して、新たに混合器270、LO信号生成器271、およびチャネル選択フィルタ272を追加した点が異なる。本実施形態の構成では、通信中、LO周波数が固定されたLO信号生成器271とは独立に、LO信号生成器11の周波数を掃引できるので、通信中にも使用帯域内の電波強度分布を検知することが可能である。制御器261から、LO信号生成器271に入力される信号(点線)は、使用帯域内の電波強度分布に応じて、適宜CW1,CW2が更新されることを意味している(図31では、可変周波数発振器50を制御するための、周波数変換信号は図示していない)。これにより、通信中に時間変化する電波強度分布に応じて、最適な位相分解能およびタップ係数を設定することができる。
受信機に用いられる周波数変換器であって、
LO信号を生成して出力するLO信号生成器と、
前記受信機で使用される使用帯域内に帯域制限された受信信号を、LO信号との乗算により周波数変換して出力する混合器と、を有し、
前記LO信号生成器は、位相分解能が可変であり、
前記周波数変換器は、LO信号の各位相値における信号利得が可変であることを特徴とする周波数変換器。
前記LO信号生成器の位相分解能は、LO信号のLO周波数に応じて決定されることを特徴とする、付記1に記載の周波数変換器。
LO周波数の(2N0−3)次までが前記使用帯域内にある場合、N0以上の整数Nに対し、前記LO信号生成器の位相分解能を180/Nとすることを特徴とする、付記2に記載の周波数変換器。
前記Nは2のべき乗であることを特徴とする、付記3に記載の周波数変換器。
LO信号の各位相値における前記周波数変換器の信号利得は、妨害信号に対する前記周波数変換器の周波数変換利得が小さくなるように決定されることを特徴とする、付記1から4のいずれか1項に記載の周波数変換器。
LO信号の各位相値における前記周波数変換器の信号利得は、該位相値における正弦値または余弦値に比例することを特徴とする、付記1から5のいずれか1項に記載の周波数変換器。
LO信号の各位相値における前記周波数変換器の信号利得は、該位相値に対する1次関数で表されることを特徴とする、付記1から5のいずれか1項に記載の周波数変換器。
LO信号の各位相値における前記周波数変換器の信号利得は、0あるいは正の値の2値、または、0あるいは負の値の2値をとることを特徴とする、付記1から5のいずれか1項に記載の周波数変換器。
前記周波数変換器の信号利得は、LO信号の各位相値に対して、LO信号の振幅値を制御することで、可変とすることを特徴とする、付記1から8のいずれか1項に記載の周波数変換器。
前記LO信号生成器は、
可変周波数発振器と、
前記可変周波数発振器の出力信号と、前記LO信号生成器の位相分解能を変えるための第1の制御信号と、に応じた位相値を出力する位相計数器と、
前記位相計数器から出力された位相値と、LO信号の各位相値における前記周波数変換器の信号利得を変えるための第2の制御信号と、に応じた振幅値をLO信号として前記混合器に出力する位相振幅値変換器と、を有することを特徴とする、付記9に記載の周波数変換器。
前記位相計数器は、
前記可変周波数発振器の出力信号に同期して計数動作を行い、該計数結果を出力する計数器と、
前記計数器から出力された計数結果と前記第1の制御信号とを乗算し、該乗算結果を前記位相値として前記位相振幅値変換器に出力する乗算器と、を有することを特徴とする、付記10に記載の周波数変換器。
前記乗算器は、
ビットシフト演算器であることを特徴とする、付記11に記載の周波数変換器。
前記位相計数器は、
前記第1の制御信号に応じてビット数が変わる計数器を有し、
前記計数器は
前記可変周波数発振器の出力信号に同期して計数動作を行い、該計数結果を前記位相値として前記位相振幅値変換器に出力することを特徴とする、付記10に記載の周波数変換器。
前記位相計数器は、
前記位相計数器から出力される位相値と前記第1の制御信号とを加算し、該加算結果を出力する加算器と、
前記加算器から出力された加算結果を、前記可変周波数発振器の出力信号に同期して遅延させた上で前記位相値として前記位相振幅値変換器に出力する遅延器と、を有することを特徴とする、付記10に記載の周波数変換器。
前記位相振幅値変換器は、
LO信号の各位相値ごとに、該位相値に対応する振幅値を保持し、前記位相計数器から出力された位相値を、該位相値に対応する振幅値に変換して出力するルックアップテーブルと、
前記ルックアップテーブルから出力された振幅値をデジタルからアナログに変換し、変換した振幅値をLO信号として前記混合器に出力するデジタルアナログ変換器と、を有し、
前記ルックアップテーブルが保持する各位相値ごとの振幅値は、前記第2の制御信号を介して可変であることを特徴とする、付記10から14のいずれか1項に記載の周波数変換器。
前記周波数変換器の信号利得は、LO信号の各位相値に対して、受信信号に対する利得を制御することで、可変とすることを特徴とする、付記1から8のいずれか1項に記載の周波数変換器。
前記LO信号生成器は、
可変周波数発振器と、
前記可変周波数発振器の出力信号と、前記LO信号生成器の位相分解能を変えるための第1の制御信号と、に応じた位相値を出力する位相計数器と、
前記位相計数器から出力される位相値が予め指定された位相値と一致することを検出した場合、2値の個別LO信号を前記混合器に出力する複数の個別一致検出器と、を有し、
前記混合器は、
前記複数の個別一致検出器に対応して設けられ、対応する個別一致検出器からの個別LO信号と受信信号とを乗算し、該個別LO信号の位相に対応する利得で該乗算結果を重み付けして出力する複数の個別混合器と、
前記複数の個別混合器から出力された、重み付けされた乗算結果を加算して出力する加算器と、を有し、
前記複数の個別混合器の各々の利得は、前記第2の制御信号を介して可変であることを特徴とする、付記16に記載の周波数変換器。
前記可変周波数発振器の出力信号の周波数は、前記LO信号のLO周波数の整数倍であることを特徴とする、付記10〜15、17のいずれか1項に記載の周波数変換器。
前記可変周波数発振器の出力信号の周波数は、前記LO信号のLO周波数の2のべき乗倍であることを特徴とする、付記18に記載の周波数変換器。
付記1から19のいずれか1項に記載の周波数変換器と、
前記周波数変換器の前段に設けられ、受信信号を前記使用帯域内に帯域制限する帯域選択フィルタと、を有することを特徴とする受信機。
前記周波数変換器の出力信号から、所望信号周波数近傍の妨害信号を除去するチャネル選択フィルタと、
前記チャネル選択フィルタの出力信号の電力を検出する電力検出器と、
前記LO信号生成器のLO周波数を掃印することによって得られる、LO周波数ごとの前記チャネル選択フィルタの出力信号の電力に応じて、前記LO信号生成器の位相分解能および前記周波数変換器のLO信号の各位相値における信号利得を制御する制御器と、をさらに有することを特徴とする、付記20に記載の受信機。
前記周波数変換器および前記チャネル選択フィルタをそれぞれ2つ以上有することを特徴とする、付記21に記載の受信機。
Claims (7)
- 受信機に用いられる周波数変換器であって、
LO信号を生成して出力するLO信号生成器と、
前記受信機で使用される使用帯域内に帯域制限された受信信号を、LO信号との乗算に
より周波数変換して出力する混合器と、を有し、
前記LO信号生成器は、位相分解能が可変であり、
前記周波数変換器は、LO信号の各位相値における信号利得が可変であり、
前記信号利得は、使用帯域内に含まれる妨害信号の周波数と強度に基づき決定され、
前記周波数変換器の信号利得は、LO信号の各位相値に対して、LO信号の振幅値を制御することで、可変とし、
前記LO信号生成器は、
可変周波数発振器と、
前記可変周波数発振器の出力信号と、前記LO信号生成器の位相分解能を変えるための第1の制御信号と、に応じた位相値を出力する位相計数器と、
前記位相計数器から出力された位相値と、LO信号の各位相値における前記周波数変換器の信号利得を変えるための第2の制御信号と、に応じた振幅値をLO信号として前記混合器に出力する位相振幅値変換器と、を有することを特徴とする、周波数変換器。 - 受信機に用いられる周波数変換器であって、
LO信号を生成して出力するLO信号生成器と、
前記受信機で使用される使用帯域内に帯域制限された受信信号を、LO信号との乗算に
より周波数変換して出力する混合器と、を有し、
前記LO信号生成器は、位相分解能が可変であり、
前記周波数変換器は、LO信号の各位相値における信号利得が可変であり、
前記信号利得は、使用帯域内に含まれる妨害信号の周波数と強度に基づき決定され、
前記周波数変換器の信号利得は、LO信号の各位相値に対して、受信信号に対する利得を制御することで、可変とし、
前記LO信号生成器は、
可変周波数発振器と、
前記可変周波数発振器の出力信号と、前記LO信号生成器の位相分解能を変えるための第1の制御信号と、に応じた位相値を出力する位相計数器と、
前記位相計数器から出力される位相値が予め指定された位相値と一致することを検出した場合、2値の個別LO信号を前記混合器に出力する複数の個別一致検出器と、を有し、
前記混合器は、
前記複数の個別一致検出器に対応して設けられ、対応する個別一致検出器からの個別LO信号と受信信号とを乗算し、該個別LO信号の位相に対応する利得で該乗算結果を重み付けして出力する複数の個別混合器と、
前記複数の個別混合器から出力された、重み付けされた乗算結果を加算して出力する加算器と、を有し、
前記複数の個別混合器の各々の利得は、前記第2の制御信号を介して可変であることを特徴とする、周波数変換器。 - LO信号の各位相値における前記周波数変換器の信号利得は、妨害信号に対する前記周波数変換器の周波数変換利得が小さくなるように決定されることを特徴とする、請求項1または2に記載の周波数変換器。
- LO信号の各位相値における前記周波数変換器の信号利得は、該位相値における正弦値または余弦値に比例することを特徴とする、請求項1または2に記載の周波数変換器。
- LO信号の各位相値における前記周波数変換器の信号利得は、該位相値に対する1次関数で表されることを特徴とする、請求項1または2に記載の周波数変換器。
- LO信号の各位相値における前記周波数変換器の信号利得は、0あるいは正の値の2値、または、0あるいは負の値の2値をとることを特徴とする、請求項1または2に記載の周波数変換器。
- 請求項1から6のいずれか1項に記載の周波数変換器と、
前記周波数変換器の前段に設けられ、受信信号を前記使用帯域内に帯域制限する帯域選択フィルタと、を有することを特徴とする受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012522495A JP5821846B2 (ja) | 2010-06-29 | 2011-04-18 | 周波数変換器およびそれを用いた受信機 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147497 | 2010-06-29 | ||
JP2010147497 | 2010-06-29 | ||
JP2012522495A JP5821846B2 (ja) | 2010-06-29 | 2011-04-18 | 周波数変換器およびそれを用いた受信機 |
PCT/JP2011/059512 WO2012002026A1 (ja) | 2010-06-29 | 2011-04-18 | 周波数変換器およびそれを用いた受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012002026A1 JPWO2012002026A1 (ja) | 2013-08-22 |
JP5821846B2 true JP5821846B2 (ja) | 2015-11-24 |
Family
ID=45401763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012522495A Active JP5821846B2 (ja) | 2010-06-29 | 2011-04-18 | 周波数変換器およびそれを用いた受信機 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8818317B2 (ja) |
JP (1) | JP5821846B2 (ja) |
WO (1) | WO2012002026A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102428653B (zh) | 2009-03-17 | 2014-11-26 | 天工方案公司 | 无表面声波、无低噪声放大器的低噪声接收器 |
US9312816B2 (en) * | 2013-09-03 | 2016-04-12 | Mediatek Singapore Pte. Ltd. | Frequency and phase conversion circuit, wireless communication unit, integrated circuit and method therefor |
AU2014353079B2 (en) * | 2013-11-19 | 2018-10-04 | The Regents Of The University Of California | A saturation-tolerant electrophysical recording interface |
JP6389146B2 (ja) * | 2015-07-28 | 2018-09-12 | 日本電信電話株式会社 | 無線発振回路及び無線端末 |
EP3763037A1 (en) * | 2018-04-13 | 2021-01-13 | Huawei Technologies Co., Ltd. | Electrical circuit for filtering a local oscillator signal and harmonic rejection mixer |
CN111211737A (zh) * | 2020-03-03 | 2020-05-29 | 芯原微电子(上海)股份有限公司 | 高谐波抑制比混频电路 |
KR102457465B1 (ko) * | 2020-05-22 | 2022-10-21 | 한국전자통신연구원 | 빔의 부엽 제어 기능을 갖는 위상 변환 회로 및 그 동작 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4951004A (en) * | 1989-03-17 | 1990-08-21 | John Fluke Mfg. Co., Inc. | Coherent direct digital synthesizer |
JP2002198847A (ja) * | 2001-11-01 | 2002-07-12 | Mitsubishi Electric Corp | 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法 |
JP2008523734A (ja) * | 2004-12-10 | 2008-07-03 | マックスリニアー,インコーポレイティド | 高調波除去受信機のアーキテクチャーと混合器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9921813D0 (en) | 1999-09-16 | 1999-11-17 | Mitel Semiconductor Ltd | Frequency converter and radio frequency tuner |
KR100863916B1 (ko) | 2000-10-10 | 2008-10-16 | 퀄컴 인코포레이티드 | 변조기와 주파수 컨버터용의 정현파를 발생시키는 방법 및회로 |
JP2003298441A (ja) | 2002-04-01 | 2003-10-17 | Hitachi Ltd | 低消費電力受信装置 |
US7421259B2 (en) * | 2004-04-16 | 2008-09-02 | Broadcom Corporation | RF mixer with high local oscillator linearity using multiple local oscillator phases |
US7509110B2 (en) * | 2005-03-14 | 2009-03-24 | Broadcom Corporation | High-order harmonic rejection mixer using multiple LO phases |
US20070160168A1 (en) | 2006-01-11 | 2007-07-12 | Beukema Troy J | Apparatus and method for signal phase control in an integrated radio circuit |
JP4749259B2 (ja) | 2006-07-12 | 2011-08-17 | 富士通テン株式会社 | 受信装置 |
US7738851B2 (en) * | 2006-09-27 | 2010-06-15 | Silicon Laboratories Inc. | Harmonic rejection mixer |
-
2011
- 2011-04-18 WO PCT/JP2011/059512 patent/WO2012002026A1/ja active Application Filing
- 2011-04-18 JP JP2012522495A patent/JP5821846B2/ja active Active
- 2011-04-18 US US13/805,593 patent/US8818317B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4951004A (en) * | 1989-03-17 | 1990-08-21 | John Fluke Mfg. Co., Inc. | Coherent direct digital synthesizer |
JP2002198847A (ja) * | 2001-11-01 | 2002-07-12 | Mitsubishi Electric Corp | 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法 |
JP2008523734A (ja) * | 2004-12-10 | 2008-07-03 | マックスリニアー,インコーポレイティド | 高調波除去受信機のアーキテクチャーと混合器 |
Also Published As
Publication number | Publication date |
---|---|
US20130102266A1 (en) | 2013-04-25 |
WO2012002026A1 (ja) | 2012-01-05 |
JPWO2012002026A1 (ja) | 2013-08-22 |
US8818317B2 (en) | 2014-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5821846B2 (ja) | 周波数変換器およびそれを用いた受信機 | |
JP2926615B2 (ja) | Ssb信号発生器 | |
EP2248257B1 (en) | Improvements in or relating to radio receivers | |
US8615064B2 (en) | Phase locked loop circuit and receiver using the same | |
US7471939B2 (en) | Multiplier and radio communication apparatus using the same | |
TWI392358B (zh) | 直接轉換電視調諧器及其方法 | |
EP2408118B1 (en) | Conversion system | |
US8237485B2 (en) | System and method for multiple-phase clock generation | |
JP5494370B2 (ja) | 多相クロック生成回路 | |
US8913698B2 (en) | Programmable, frequency agile direct conversion digital receiver with high speed oversampling | |
CN102308472A (zh) | 多相谐波抑制混频器 | |
US8938204B2 (en) | Signal generator circuit and radio transmission and reception device including the same | |
JP5790650B2 (ja) | 周波数変換器およびそれを用いた受信機 | |
WO2012032936A1 (ja) | 信号処理回路、信号処理方法及び制御プログラムの記録媒体 | |
US9252818B2 (en) | Transmitter and receiver circuits | |
JP2005536907A (ja) | シグマ−デルタ変換を用いたイメージ排斥回路 | |
US8014486B2 (en) | Generating a frequency switching local oscillator signal | |
EP3008819B1 (en) | Quadrature mixer arrangement | |
JP2017069824A (ja) | 受信機および通信システム | |
JPH1117749A (ja) | 復調回路 | |
US20150070071A1 (en) | Harmonic rejection mixer arrangement | |
CN210075212U (zh) | 软件无线电接收机 | |
JP2009077009A (ja) | 受信回路及び電子機器 | |
US8639206B1 (en) | Method and apparatus for quadrature mixer circuits | |
US20070211824A1 (en) | Digital quadrature modulation circuit provided with D/A converter and digital communication apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140310 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140508 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140930 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150421 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150703 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20150713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150908 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5821846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |