CN102308472A - 多相谐波抑制混频器 - Google Patents

Abstract

本发明公开了一种多相谐波抑制混频器，包括彼此跟随的多个级；其中第一级配置用于至少执行频率转换；以及第二级配置用于至少执行选择性加权和合并；其中，多个级中的至少两个级配置用于至少执行合并。在实施例中，第一级(28)包括三个单端增益模块(10，12，14)，配置用于执行选择性加权、频率转换及合并；以及第二级(30)跟随第一级(28)，并且配置用于执行选择性加权及合并。第二级(30)可以减少由第一级(28)输出的相位数量，并且可以输出(32)复微分下变频信号。混频器可以在第一级中没有加权的情况下直接连接至无低噪声放大器的接收机的天线。该混频器包含在软件无线电中。

Description

多相谐波抑制混频器

技术领域

本发明涉及多相谐波抑制混频器及其操作。本发明尤其适合于但不限制于用于宽带无线电收发机(比如软件无线电)的多相谐波抑制混频器。

背景技术

谐波抑制(HR)混频器允许比如在软件无线电(SDR)中节约射频(RF)带通滤波。HR混频器的一般实现使用硬开关混频器的加权组合，该硬开关混频器需要相位和增益参数的仔细对准。

在一个或多个奇次高次谐波上具有抑制性质的开关混频器(也叫做谐波抑制(HR)混频器)越来越多地被使用，尤其在所谓的软件无线电中。使用HR混频器上变频或下变频可以节省RF滤波。通常HR混频器使用硬开关子混频器的加权合并。子混频器可为有源(比如Gilbert)类型或无源开关类型。

硬开关混频器的加权合并有效地生成了类似正弦波的混频波形。图1给出了抑制三次和五次谐波的传统HR混频器示意性示例，以及图2示出了通过3个硬开关混频器输出的加权求和生成的这种传统HR混频器的相关混频波形。

如在图1中示意性地示出，为了实现大量的谐波抑制比(HRR)需要相位和幅度部分贡献的仔细对准，反之亦然。这使得HR混频器易受增益和相位失配的影响。相位和增益失配可以由工艺、电压和温度(PVT)的变化引起。在具体实现HR混频器是，可实现的HRR通常限于30到40dBc。通常需要校准来保证HRR超出这个范围。

谐波抑制混频器操作可以根据所得到的混频波形的频谱来理解。如图2所示，三个矩形信号p2、p0和p1一起构成了该混频波形，并且每个相移45°且分别具有1、和1的幅度。每个矩形信号包括基音加上大量的奇次高次谐波，正如图3的阐述示出了单位幅度的方波(由参考数字2表示)及它的频率成分(由参考数字4表示)。一次、三次、五次和七次谐波(在下表1a和1b示出)的向量成分示出了三次和五次谐波的不同分段响应如何彼此抵消。如图4所示，在存在相位或幅度误差的情况下，抵消将不是最佳的，其中图4示出了三次谐波抑制作为施加到图2中的信号p0的增益和相位误差的函数。

发明内容

本发明人已经意识到期望减少混频器对增益失配的敏感性。

在第一方面，本发明提供了一种多相谐波抑制混频器，包括：相继排列的多个级；其中第一级配置用于至少执行频率转换；以及第二级配置用于至少执行选择性加权和合并；其中多个级中的至少两个配置用于至少执行合并。

该多相谐波抑制混频器可以包括一个或多个另外的级，每个另外的级配置用于执行选择性加权和合并。

第一级还可以配置用于除了频率转换之外执行合并。

第一级还可以配置用于除了频率转换和合并之外执行选择性加权。

下一级可以配置用于减少由它的前一级输出的相位的数量。

最后一级可以配置用于输出复微分下变频信号。

频率转换可通过混频器或采样器实现。

合并可通过电阻或跨阻抗或数字块实现。

一个或多个级中的选择性加权可以通过电阻或跨电导或数字块实现。

至少一个级的选择性加权可以通过多个增益块实现。

增益块可为单端的或差分的。

每个增益块可以驱动相应组的多个混频器或采样器。

在另一方面，本发明提供了一种无低噪声放大器(LNA-less)接收机，包括天线，直接连接于根据上述任一方面的多相谐波抑制混频器。

在另一方面，本发明提供一种软件无线电装置，包括根据上述任一方面的多相谐波抑制混频器。

在另一方面，本发明提供一种多相谐波抑制混频的方法，该方法包括：第一级至少执行频率转换；以及第二级至少执行选择性加权和合并；其中至少两级至少执行合并。

所述方法还包括一个或多个另外的级，每个另外的级执行选择性加权和合并。

下一级可以减少由它的前一级输出的相位的数量。

附图说明

将参考附图并仅作为非限制性示例描述本发明的实施例，其中：

图1示意性阐明了需要三个LO相位的传统HR混频器；

图2示出了由3个硬开关混频器的输出的加权求和生成的传统HR混频器(三次和五次)的有效混频波形；

图3示出了单独幅度的方波及其频率成分；

图4示出了三次谐波抑制作为施加到信号p0上的增益和相位误差的函数；

图5示出了具有多个级的HR混频器的概括方框图；

图6示出了两级多相HR混频器的示例；

图7示出了在LO(T)的一个完整周期中的第一级HR的8-相位输出的加权因子随时间(t)的变化；

图8为示出了特定原理及两级多相谐波抑制的结果的示意性表示；

图9为复杂多级多相HR混频器的实施例的示意性说明；

图10示意性阐述了需要四个L0相位的传统HR混频器的复杂实现；

图11示意性示出了由图9和图12的HR混频器电路使用的具有12.5％占空比的8-相位LO波形；

图12是多级多相HR混频器的另一实施例的示意性说明；

图13是多级多相HR混频器的另一实施例的示意性说明；

图14示意性示出了由图13和图15的HR混频器电路使用的具有50占空比的8相位LO波形；以及

图15是多级多相HR混频器的另一实施例的示意性说明。

具体实施方式

例如如图5所示，本发明提供了一种多级多相谐波抑制混频器，其倾向于减少对增益失配的敏感性。如图6所示，另一例子为两级多相HR混频器。该混频器抑制三次或五次谐波。

为了实现高HRR需要精确地实现期望的加权比，在这种情况下，无理数比为加权比需要足够接近它们的标称(平均)值，并且需要对于加权比的部件失配的影响足够小。这两个方面均通过两级多相HR概念来解决。通过在图6的两级上分配加权和合并，可以实现比只使用一级的传统HR混频器更高的HRR。

图6示出了频率转换中由8-相位LO信号驱动的两级多相HR混频器的方框图。无理数比

利用整数比以两步实现：第一步为2∶3∶2并且第二步为5∶7∶5。第一级中输入RF信号的8-相位下变频生成8个具有等距相位的IF输出信号，即0°到315°，以45°为步长。通过增加第二级来实现迭代HR，所述第二级进行8-相位IF信号与传统I和Q积分微分输出的加权合并。为了进一步阐明操作，图7示出了LO信号(T)的一个完整周期内第一级HR的8-相位输出的加权因子随时间(t)的变化。如图8所示，如果每个时刻通过第二级加权因子5∶7∶5对第一级的三个相邻相位输出进行加权和合并，那么我们发现总的加权为29∶41∶29。

图8是示出了两级多相谐波抑制的特定原理和结果的示意性表示。α和β分别为第一级和第二级的

中的误差，但是该原理也应用于1∶1失配中的误差。图8的顶部部分示出了通过简单的整数比2∶3∶2及5∶7∶5，如何将

计算为与41∶29近似在0.03％以内。有效LO幅度中的41∶29比通过三个信号路径来构建，每个信号具有第一级(阵列中的时间依赖因子0、2或3)和第二级(常量5或7)的加权因子。图8的底部部分示出了对于期望的信号，来自三个路径的多相分量如何求和，而对于三次和五次谐波，它们令人满意地抵消。因为这两级是级联的，所以增益的乘积确定了结果。这意味着总的相对误差(αβ/4)为相关误差(第一级：α/2，第二级：β/2)的乘积。如果第二级具有1％的误差(β)，与传统的布置相比，这有利地改善了(β/2)^-1(即46dB)的HR。

例如，在以上描述的根据图6的复杂两级多相HR混频上并且在接收机测试芯片上实现的测试中，在40个样本上测量的最小三次HR比为60dB，并且5次HR比为64dB。发现所有偶次HRR大于60dB。从多个芯片中观察到，对于三次和五次谐波两者，从第一级到第二级的改善在20dB到40dB的范围内。

图9是示出了多级多相HR混频器6的实施例的示意性表示，更具体地是复杂两级多相HR混频器6。该实施例倾向于减少对增益失配的敏感性。该两级多相HR混频器6倾向于将增益误差(比如由于失配或寄生效应导致的)减少到增益误差的积(比如，1％的两倍变为0.01％)。此外，提供了在两级上的加权分配，并且这也允许使用简单的整数比来精确近似无理数。

为了帮助理解该实施例，让我们首先考虑下述内容。图1和10示意性地阐明了抑制三次和五次谐波的传统HR混频器。图1示出的混频器需要三个LO相位。图10示出的复杂实现的混频器需要四个LO相位(135等于-45的反相)。如果图10示出的混频器使用均衡信号实现，那么LO相位的数量增加到八，其中四个是唯一的，而另外四个可由前四个LO信号反相后获得。图9示出了根据本发明的HR混频器的实施例，该实施例实现了与图10中示出的传统HR混频器相应的功能。新的复杂混频器也使用8个LO相位来抑制三次和五次谐波。

在图9中，复杂两级多相HR混频器6包括第一级28。单端输入RF信号8输入到第一级28。第一级28是选择性加权、频率转换及合并级。选择性加权281实现为三个单端增益块10、12、14。频率转换282由混频器101-108、121-128、141-148实现。每个单端增益块10、12、14分别驱动相应的八个混频器101-108、121-128，141-148，即第一单端增益块10驱动第一组八个混频器101-108，第二单端增益块12驱动第二组八个混频器121-128，第三单端增益块14驱动第三组八个混频器141-148。如图11中示意性示出，因为LO信号的占空比为1/8，所以可以从单独的放大器驱动这种组的八个混频器，其中图11示意性示出了八个相位的LO波形。合并283将24相位混频信号减少到8相位信号。该3×8单端混频器共享相同的8个LO信号，所以存在具有8个不同相位的24个输出信号。

该复杂两级多相HR混频器6还包括第二级30。第二级30为选择性加权和合并级。第二级30紧随第一级28。选择性加权301由电阻器实现。合并302将信号从8个相位减少到4个相位，以输出复微分下变频RF信号，图9中的参考数字32表示输出位置。由第一级28提供的八个相位生成了第二级30中信号重新合并所需要的相位信号的数量，以实现减少二阶增益失配。

第一级28使用2∶3∶2的增益比。第二级30使用5∶7∶5的增益比(通过电阻器比7∶5∶7，其为由图9中的参考数字34、36、38示意性的示出的电阻值比为7∶5∶7的一组电阻器)。45°的相移来自于第一级的8相位下变频信号。该实施例提供的优点在于，整数的加权比比传统的HR混频器需要的无理数

更容易在芯片上实现。

总的说来，在这个实施例中，HR混频器产生由于LO相位差导致的具有360/N相位差的N个信号。该N个信号被加权及合并以再次获得N个相位(具有谐波抑制作用)。这在第一级28的合并部分283中完成(但是如果使用电压混频器，也可有不同的实现)。第二级30的加权301及合并302(5∶7∶5电阻器及第二放大器级)重复该过程。一般来说，该级再次生成具有360/N相位差的N个信号，并且可以重复加权及合并。

在上述实施例中，复杂两级相位HR混频器6使用8个相位LO(抑制除了所有偶次谐波之外的三次和五次谐波)。但是情况并非如此，在其它实施例中，复杂两级多相HR可实现其它数量的相位，比如需要抑制另一数量的谐波。

在上述实施例中，复杂两级多相HR混频器6操作来自占空比为1/8的LO信号。但是不必一定是这种情况，在其它实施例中可使用其它占空比值。

在上述实施例中，输入RF信号为单端输入RF信号8。但是不必一定是这种情况，在其它实施例中，输入RF信号可以是全微分来代替单端。

在上述实施例中，混频器用于实现频率转换。但是不必一定是这种情况，在其它实施例中，频率转换可以使用除了混频器之外的技术(例如采样机)实现。

在上述实施例中，元件的跨阻类型用于实现合并。但是不必一定是这种情况，在其它实施例中，合并可以使用除了跨阻之外的技术(例如电阻或数字块)实现。

在上述实施例中，元件的跨导和电阻类型用于实现加权。但是不必一定是这种情况，在其它实施例中，加权可以使用除了电阻或跨导之外的技术(例如电感器、电容器、开关电容器元件或数字块)实现。

在上述实施例中，使用加权比2∶3∶2和5∶7∶5。但是不必一定是这种情况，在其它实施例中，可使用其它加权比，包括相等的加权比，比如1∶1∶1。

在上述实施例中，第二级将信号从八个相位减少到四个相位以输出复微分下变频信号。但是不必一定是这种情况，在其它实施例中，第二级输出可以保持与第一级输出相同数量的相位(比如用于重复加权合并)。

在上述实施例中，多相HR中提供两级，使得合并多相信号选择性加权的两级。但是，在其它实施例中，可以在多相HR中提供更多的级，使得合并多相信号选择性加权的更多级。例如，可提供具有三个级的多相HR。因此，各种实施例一般指的是提供多级多相HR，即并非仅两级的多相HR。

在其它实施例中，可以使用除了8之外的相位数量，比如16个相位。

所述实施例使用模拟电路来实现多个相位输出信号的选择性合并。替代地，每个混频器输出信号可以施加到各自的模数转换器，并且在数字域中实现选择性加权和合并的进一步信号处理。参见附图15稍后描述实现这是如何实现的实施例。

上述复杂多相HR混频器的实施例可用于使用或需要HR的任何混频器中，即，任何适宜的应用、器件或系统中。示例包括宽带广播接收机(TV)、软件无线电、实际上任何需要谐波抑制混频器的接收器或其它器件。特别地，当用于直接连接天线的混频器(比如所谓的无低噪声放大器(LNA-less)接收机)时，两级(或者其它数量的级)方法提供的益处在于，将极大地减少改变HR上天线阻抗的影响。

倾向于提供并且在前述地方提及的另一优点在于，两级HR方法将增益误差(由比如失配或寄生效应导致的)减少到增益误差的积(比如，1％的两倍变为0.01％)。两级上选择性加权分布也允许使用整数比来精确近似无理数。这些优点也倾向于应用于那些具有多于两级的实施例上。

图12示意性示出了多级多相HR混频器42(更特别地，复杂两级多相HR混频器42)的另一实施例。参见图9，HR混频器42与上述的HR混频器6相同，不同之处在于省略了第一级28中的选择性加权281(即省略了三个单端增益块10、12、14)。图9中使用的相同参考数字再次用于表示相同元件。因此，在这个实施例中，第一级28为频率转换和合并级。该实施例对无低噪声放大器尤其有利。

图13是示出了多级多相HR混频器44(更特别地，复杂三级多相HR混频器44)的另一实施例的示意性表示。该HR混频器44具有均衡信号及由50％的占空比LO信号操作的混频器。图14示意性示出了8个相位的LO波形。第一级46为频率转换级，更特别地，多相频率转换级。第二级48为选择性加权和合并级，并且紧随第一级46。第二级48的选择性加权481由电阻器实现。第二级48的合并482将相位从24减少到8。第三级50为另一选择性加权和合并级，并且紧随第二级48。第三级50的选择性加权501由电阻器实现。第三级50的合并502将信号从8个相位减少到4个相位，以输出复微分频率转换信号，输出位置由图13中的参考数字52示出。

与参考图13描述的这个HR混频器44相比，参考图9较早描述的HR混频器6可认为是这样的实施例，该实施例通过引入单端混频器(利用非重叠12.5％的占空比LO信号驱动)、移动第一级加权到RF域、并且作为其结果完成了低输入阻抗放大器中混频器输出电流的简化的第一级合并，从而节省了HR混频器44上的元件。

图15是示出了多级多相HR混频器244(更特别地，复杂三级多相HR混频器244)的另一实施例的示意性表示。HR混频器244与以上参考图13描述的HR混频器44相同，不同之处在于数字电路用于实现第二级48和第三级50中的多相位输出信号的选择性合并，即第二级48和第三级50以数字电路的形式实现。第一级46的每个混频器输出信号分别施加到模数转换器261、262、263和264上。用于图13的相同参考再次使用来表示相同的元件。

在每个上述实施例中，多于两个信号被加权及合并。

Claims (15)

1.一种多相谐波抑制混频器，包括：

-相继排列的多个级；其中

-第一级配置用于至少执行频率转换；以及

-第二级配置用于至少执行选择性加权和合并；

其中，多个级中的至少两个级配置用于至少执行合并。

2.根据权利要求2所述的多相谐波抑制混频器，包括一个或多个另外的级，每个另外的级配置用于执行选择性加权和合并。

3.根据权利要求1或2所述的多相谐波抑制混频器，其中，第一级还配置用于除了频率转换之外执行合并。

4.根据权利要求3所述的多相谐波抑制混频器，其中，第一级还配置用于除了频率转换和合并之外执行选择性加权。

5.根据权利要求1至4任一项所述的多相谐波抑制混频器，其中，下一级配置用于减少由它的前一级输出的相位的数量。

6.根据权利要求1至5任一项所述的多相谐波抑制混频器，其中，最后一级配置用于输出复微分下变频信号。

7.根据权利要求1至6任一项所述的多相谐波抑制混频器，其中，一个或多个级中的选择性加权通过电阻或跨电导或数字块实现。

8.根据权利要求1至7任一项所述的多相谐波抑制混频器，其中，至少一个级中的选择性加权通过多个增益块实现。

9.根据权利要求8所述的多相谐波抑制混频器，其中，增益块为单端的。

10.根据权利要求8或9所述的多相谐波抑制混频器，其中，每个增益块驱动相应组的多个混频器或采样器。

11.一种无低噪声放大器接收机，包括天线，所述天线直接连接于根据权利要求1至10中任一项所述的多相谐波抑制混频器。

12.一种软件无线电装置，包括根据权利要求1至10中任一项所述的多相谐波抑制混频器。

13.一种多相谐波抑制混频的方法，所述方法包括：

-第一级至少执行频率转换；以及

-第二级至少执行选择性加权和合并；

其中至少两级至少执行合并。

14.根据权利要求13所述的多相谐波抑制混频的方法，还包括一个或多个另外的级，每个另外的级执行选择性加权和合并。

15.根据权利要求13或14所述的多相谐波抑制混频的方法，其中下一级减少由它的前一级输出的相位的数量。

Images