CN103546099A - 谐波抑制混频器 - Google Patents

Abstract

一种谐波抑制混频器，输入信号经由第一加权单元，过采样单元，多相位叠加单元，第二加权单元，最后通过求和单元的结构生成I路信号和Q路信号。所述谐波抑制混频器的谐波抑制能力由第一加权单元和第二加权单元中器件匹配（即各个加权单元中加权系数之间的匹配）共同实现。进一步地，由于同时使用第一加权单元和第二加权单元，各个加权单元中各自的器件匹配要求降低了。由于I路信号和Q路信号的相位是由过采样单元确定的，幅度是通过第一加权单元、第二加权单元按多相位叠加单元的预设的叠加方式得到的，所以该谐波抑制混频器在器件匹配要求不高的情况下，输出I信号和Q路信号间的幅度和相位误差都较小。

Description

谐波抑制混频器

 

技术领域

本发明涉及模拟、射频集成电路设计领域，特别涉及一种谐波抑制混频器。

背景技术

在通信系统的接收机中，混频器的作用是将接收信号使用本地振荡信号（本振信号）进行频谱搬移。混频器输出信号频谱是本振信号与接收信号频谱卷积的结果。如果本振信号是正弦波信号，其频谱只有在本振信号频率（本振频率）处的能量，在规定的混频器输出信号频带内只包含有用信号；如果本振信号是非正弦信号（如方波信号），这类本振信号频谱不但包含在本振频率处的能量而且还有位于本振频率整数倍谐波处的能量，在规定的混频器输出信号频带内不但包含有用信号，而且包含有混频器输入信号谐波附近的干扰信号，可能影响有用信号的正常接收。因此，在一些通信系统中，需要设置一种能够抑制本振信号在本振频率整数倍谐波的混频器。

现代通信系统中，如模拟、数字电视标准（NTSC、PAL、ATSC、DVB-C/T等）、WiFi、FM、GSM等，射频集成接收、发射机电路对混频器在本振频率整数倍谐波处的抑制有着严格的要求。同时出于射频集成接收、发射机电路对于镜像信号抑制的要求，混频器输出正交信号的幅度与相位误差也都需要满足严格的要求。

在射频前端中使用分立器件滤除输入信号谐波附近的干扰信号可以等价地实现本振频率整数倍谐波处的抑制，但是这些分立器件不集成于芯片中，而且器件成本较高。所以，全集成的本振信号谐波抑制混频器越来越受到关注。

传统谐波抑制混频器是通过工作在射频的器件匹配实现本振信号谐波的抑制。虽然可以通过增大需要匹配器件提高匹配程度，从而增大谐波抑制能力，但是能够达到的最大谐波抑制通常在30 - 40dB之间，不能满足所需要的谐波抑制要求。而且器件匹配误差会引入输出正交信号幅度和相位误差。

美国专利US7,738,851的谐波抑制混频器通过工作在基带的器件匹配实现抑制本振信号的谐波，而且输出正交幅度与相位误差都较小。虽然能够满足谐波抑制要求，但是该谐波抑制混频器对工作在基带的器件匹配的很高，需要消耗大量的芯片面积。

多级级联谐波抑制混频器通过分别工作在射频、基带的器件匹配抑制本振信号的谐波。虽然器件匹配的要求相比较于之前有了明显降低，但是输出正交信号相位误差较大。

发明内容

本发明解决的问题是设计较现有技术更经济、更有效、并且满足谐波抑制要求的谐波抑制混频器，并且输出正交信号的幅度和相位误差也能满足严格的要求。

为解决上述问题，本发明实施例提供了一种谐波抑制混频器，包括：第一加权单元，用于将输入信号使用M个相位叠加系数加权以生成M路第一加权信号；过采样单元，用于在每个输入信号周期内，对每路所述第一加权信号进行N倍本振频率过采样以获得在M路N点过采样序列；多相位叠加单元，用于在每个输入信号周期内，将所述M路N点过采样序列依照预设的叠加方式合并成一路N点叠加信号；第二加权单元，用于将所述合并成的一路N点叠加信号分别使用对应I路和Q路信号的两组N点过采样系数加权以获得两路N点第二加权信号；求和单元，用于对所述两路N点第二加权信号分别进行求和以生成I路信号和Q路信号；时钟产生单元，用于产生所述过采样单元所需时钟信号；其中，所述M和N都是正整数，且满足                                               

，其中k为正整数。

可选地，所述第一加权单元中的相位叠加系数为下述方程组的解{a ₀ , a,…,a _M-1 }的任意正数倍：

其中，a ₀ =0；；m取值为0、1、…、M-1。

可选地，所述过采样单元包括：

第一类过采样单元，用于在每个输入信号周期内，首先使用N倍于本振频率的信号对第一加权信号中每路进行过采样，然后使用N路窗口信号进行处理获得N点过采样序列。

第二类过采样单元，用于在每个输入信号周期内，直接使用N路窗口信号对第一加权信号中每路进行处理以获得N点过采样序列。

可选地，所述预设的叠加方式为：

其中，是从所述多相位叠加单元输出的第n路叠加信号，n取值是0、1、2、…、(N-1)；

是所述多相位叠加单元输入的第m路第一加权信号的第q个过采样序列，m取值是0、1、2、…、(M-1)，q是0、1、2、…、(N-1)。

可选地，所述第二加权单元中的过采样系数包括：第一类路过采样

的任意正数倍；第二类过采样系数为

的任意正数倍。其中，n取值为0、1、…、N-1；

取值为

。

可选地，所述求和单元是将第二加权单元的N点输出合并。

与现有技术相比，本发明技术方案具有以下优点：

在本发明实施例提供的谐波抑制混频器中，输入信号经由所述第一加权单元，过采样单元，多相位叠加单元，第二加权单元，最后通过求和单元的结构生成I路信号和Q路信号。所述谐波抑制混频器的谐波抑制能力由第一加权单元和第二加权单元中器件匹配（即各个加权单元中加权系数之间的匹配）共同实现。进一步地，由于同时使用第一加权单元和第二加权单元，各个加权单元中各自的器件匹配要求降低了。

由于I路信号和Q路信号的相位是由过采样单元确定的，幅度是通过第一加权单元、第二加权单元按多相位叠加单元的预设的叠加方式得到的，所以该谐波抑制混频器在器件匹配要求不高的情况下，输出I信号和Q路信号间的幅度和相位误差都较小。

附图说明

图1是本发明的一种谐波抑制混频器的结构示意图；

图2是本发明的一种谐波抑制混频器中第一加权单元的具体结构示意图；

图3A是本发明的一种谐波抑制混频器中过采样单元的一种实现方式（N=8）的示意框图；

图3A1是图3A所示的过采样单元采用单端时钟过采样的结构示意图和对应的信号波形图；

图3A2是图3A所示的过采样单元采用差分时钟过采样的结构示意图和对应的信号波形图；

图3B是本发明的一种谐波抑制混频器中过采样单元的另一种实现方式（N=8）的示意框图；

图3B1是图3B所示的过采样单元实现时的结构示意图和对应的信号波形图；

图4是本发明的一种谐波抑制混频器中多相位叠加单元的框图；

图5是本发明的一种谐波抑制混频器中第二加权单元框图和结构示意图；

图6是本发明的一种谐波抑制混频器中求和单元的框图；

图7是本发明的一种谐波抑制混频器(M=4，N=8)的具体结构示意图。

具体实施方式

发明人发现现有技术中谐波抑制混频器较难或需要消耗较大成本才能满足谐波抑制要求，并且输出正交信号的幅度和相位误差也难以满足严格的要求。

针对上述问题，发明人经过研究，提供了一种谐波抑制混频器，采用过采样-多相位叠加结构对输入的信号进行处理能够更经济、更有效、并且满足谐波抑制要求，并且输出正交信号的幅度和相位误差也能满足严格的要求。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

图1所示的是本发明的一种谐波抑制混频器的结构示意图。如图1所示，所述谐波抑制混频器1包括：第一加权单元11、过采样单元12、多相位叠加单元13、第二加权单元14、求和单元15以及时钟产生单元16。

所述第一加权单元11，用于将输入信号使用M个相位叠加系数加权以生成M路第一加权信号；

所述过采样单元12，用于在每个输入信号周期内，对每路所述第一加权信号进行N倍本振频率过采样以获得在M路N点过采样序列；

所述多相位叠加单元13，用于在每个输入信号周期内，将所述M路N点过采样序列依照预设的叠加方式合并成一路N点叠加信号；

所述第二加权单元14，用于将所述合并成的一路N点叠加信号分别使用对应I路和Q路信号的两组N点过采样系数加权以获得两路N点第二加权信号；

所述求和单元15，用于对所述两路N点第二加权信号分别进行求和以生成I路信号和Q路信号；

所述时钟产生单元16，用于产生所述过采样单元所需时钟信号；

在本实施例中，所述谐波抑制混频器采用过采样-多相位叠加结构对输入的信号进行处理，下面分别对本实施例中涉及的相位叠加系数{a ₀ , a,…,a _M-1 }和过采样系数{b ₀ ,b ₁ ,…,b _N-1 }做出说明。

相位叠加系数共有M个（M为正整数），可表示为{a ₀ , a,…,a _M-1 }。对于起始相位是

方波本振信号，其n次谐波可表示为：

其中，m取值为0、1、…、M-1。根据方波频谱特性，当n为偶数时，

谐波为0；n为奇数时，

不为0。

在本实施例中，旨在通过多相位叠加，实现理想情况是n=1时，本振信号多相叠加后不为0；n为其它奇数时，本振信号多相叠加后为0。给出方程组如下：

其中，a ₀ =0；m取值为0、1、…、M-1。

通过求解上述矩阵方程，可得多相位叠加系数{a ₀ , a,…,a _M-1 }。例如，当M=4时，多相位叠加系数为{0, 1, 1.414, 1}的任意正数倍；当M=20时，多相位叠加系数{0, 1, 1.975, 2.902, 3.757, 4.520, 5.172, 5.696, 6.080, 6.314, 6.392, 6.314, 6.080, 5.696, 5.172,4.520, 3.757,2.902,1.975,1}的任意正数倍。

过采样系数共有N个（N为正整数），可表示为{b ₀ ,b ₁ ,…,b _N-1 }。由于接收机输出信号需要时I路与Q路正交形式，分别对应不同过采样系数，分别表示为：

和

，其中，n的取值为0,1,…N-1；取值为。

为了电路设计简单考虑，通常取b _n =-b _N-n 。例如当N=4，

=0时，通过求解可得I路系数

为{0, 1, 0, -1}的任意正数倍，Q路系数

为{1, 0, -1, 0}的任意正数倍；N=8，

时，通过求解可得I路系数

为{0.3830, 0.9240, 0.9240, 0.3830, -0.3830, -0.9240, -0.9240, -0.3830}的任意正数倍，Q路系数

为{0.9240, 0.3830, -0.3830, -0.9240, -0.9240, -0.3830, 0.3830, 0.9240}的任意正数倍。

在上述系数求解过程中，M和N都是正整数，且具有相关性，满足

，其中k为正整数。M、N、k的取值的依据是：多相位叠加能抑制的最大谐波阶数（

）与过采样能抑制的最大谐波阶数（

）的较小值满足系统要求的谐波抑制阶数。

下面结合具体实施例对本发明提供的谐波抑制混频器进行描述。在对本发明具体实施方式采用实例进行说明时，为了示意简便，示意图中的输入输出采用单端信号，并以相位叠加系数个数M为4，过采样系数个数N为8作为实例进行示意。

如图1所示，所述第一加权单元11用于将输入信号使用M个相位叠加系数加权以生成M路第一加权信号，其具体结构的示意图如图2所示。

如图2所示，其中in为输入信号，{a ₀ ,a ₁ ,…,a _M-1 }为对应的多相位叠加系数，{out ₀ ,out ₁ ,…,out _M-1 }为加权后的M路输出信号。在电路实现时，通常采用改变晶体管尺寸或者输入端分流电阻大小等方式实现。

如图1所示，所述过采样单元12用于在每个输入信号周期内，对所述的M路第一加权信号中每路进行N倍本振频率过采样以获得在M路N点过采样序列；在实际应用中可能的形式主要分为两类：一类是在每个输入信号周期内，首先使用N倍于本振频率的信号对第一加权信号中每路进行过采样，然后使用N路窗口信号进行处理获得N点过采样序列；另一类是在每个输入信号周期内，直接使用N路窗口信号对第一加权信号中每路进行处理以获得N点过采样序列。

第一类实现方式的框图如图3A所示。参考图3A，其中in为输入信号，Nclk为N倍于本振信号频率的信号，可为单端或差分，w<7:0>为窗口信号，out<7:0>为过采样单元输出信号。第一类实现方式采用单端时钟过采样的结构示意图和对应的信号波形如图3A1所示。第一类实现方式采用差分时钟过采样的结构示意图和对应的信号波形如图3A2所示。针对第一类实现方式，所述过采样单元包括第一过采样单元和窗口选取单元（均未示出）。

第二类实现方式框图如图3B所示。参考图3B，其中in为输入信号，p<7:0>为N相位窗口信号，out<7:0>为过采样单元输出信号。第二类实现方式的结构示意图和对应的信号波形如图3B1所示。针对第二类实现方式，所述过采样单元包括窗口选取单元（均未示出）。

如图1所示，所述多相位叠加单元13用于在每个输入信号周期内，将所述M路N点过采样序列依照预设的叠加方式合并成一路N点叠加信号。在电路实现时，可采用采用之间电流直接连接的方式。所述多相位叠加单元的框图如图4所示。所述预设的叠加方式可表示为：

其中，

是从所述多相位叠加单元输出的第n路叠加信号，n取值是0、1、2、…、(N-1)；是所述多相位叠加单元输入的第m路第一加权信号的第q个过采样序列，m取值是0、1、2、…、(M-1)，q是0、1、2、…、(N-1)。

例如，当N=8，M=4时，

如图1所示，所述第二加权单元14用于将所述合并成的一路N点叠加信号分别使用对应I路和Q路信号的两组N点过采样系数加权以获得两路N点第二加权信号。所述第二加权单元的框图和结构示意图如图5所示。

如图5所示，为第二加权单元的输入信号，

为第二加权单元的输出信号，{b ₀ ,b ₁ ,…,b _N-1 }为过采样系数。由于接收机输出信号需要时I路与Q路正交形式，分别对应不同过采样系数，分别表示为：

和

，其中，n的取值为0,1,…N-1；

取值为

。

如图1所示，所述求和单元15用于对所述两路N点第二加权信号分别进行求和以生成I路信号和Q路信号。在电路实现时，如果是电流信号输入，可采用多路输入信号直接相连。所述求和单元的框图如图6所示。

如图1所示，时钟产生单元用于产生所述过采样单元所需时钟信号。在电路实现时，可通过对锁相环（PLL）电路的输出信号级联移位寄存器或者计数器来实现。

需要说明的是，在本实施例中各个输入、输出信号可以是任意电学信号，例如电压信号和电流信号。在电路中的任意节点，根据电路设计需要，电学信号可以相互转换（通过电流转电压器件、电压转电流器件等）。基于此，在如图1所示的谐波抑制混频器还包括电流电压转换单元（未示出），用于实现电路中电学信号之间的转化。在电路实现时，可采用的方式包括：共栅极与源级跟随器级联、基于电阻反馈的运算放大器等。

进一步地，各级输入、输出信号可以为单端信号或差分信号，或单端差分信号的组合，即输入单端输出差分、输入差分输出单端等。在电路中任意节点，根据电路设计需要，差分信号和单端信号之间相互转换（差分转单端、单端转差分）。时钟信号可以是单端信号也可以是差分信号。

将上述基本单元组合，即可构成谐波抑制混频器。如图7所示的是一种谐波抑制混频器的具体结构示意图，该具体结构是以N为8、M为4为例。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (7)

1.一种谐波抑制混频器，其特征在于，包括：

第一加权单元，用于将输入信号使用M个相位叠加系数加权以生成M路第一加权信号；

过采样单元，用于在每个输入信号周期内，对每路所述第一加权信号进行N倍本振频率过采样以获得在M路N点过采样序列；

多相位叠加单元，用于在每个输入信号周期内，将所述M路N点过采样序列依照预设的叠加方式合并成一路N点叠加信号；

第二加权单元，用于将所述合并成的一路N点叠加信号分别使用对应I路和Q路信号的两组N点过采样系数加权以获得两路N点第二加权信号；

求和单元，用于对所述两路N点第二加权信号分别进行求和以生成I路信号和Q路信号；

时钟产生单元，用于产生所述过采样单元所需时钟信号；

其中，所述M和N都是正整数，且满足                                               

，其中k为正整数。

2.如权利要求1所述的谐波抑制混频器，其特征在于，所述第一加权单元中的相位叠加系数为下述方程组的解{a ₀ , a,…,a _M-1 }的任意正数倍：

其中，a ₀ =0；；m取值为0、1、…、M-1。

3.如权利要求1所述的谐波抑制混频器，其特征在于，所述过采样单元包括：

第一类过采样单元，用于在每个输入信号周期内，首先使用N倍于本振频率的信号对第一加权信号中每路进行过采样，然后使用N路窗口信号进行处理以获得N点过采样序列。

4.第二类过采样单元，用于在每个输入信号周期内，直接使用N路窗口信号对第一加权信号中每路进行处理以获得N点过采样序列。

5.如权利要求1所述的谐波抑制混频器，其特征在于，所述预设的叠加方式为：

其中，

是从所述多相位叠加单元输出的第n路叠加信号，n取值是0、1、2、…、(N-1)；

是所述多相位叠加单元输入的第m路第一加权信号的第q个过采样序列，m取值是0、1、2、…、(M-1)，q取值是0、1、2、…、(N-1)。

6.如权利要求1所述的谐波抑制混频器，其特征在于，所述第二加权单元中的过采样系数包括：

第一类路过采样

的任意正数倍；

第二类过采样系数为

的任意正数倍。

7.其中，n取值为0、1、…、N-1；

取值为

如权利要求1所述的谐波抑制混频器，其特征在于，所述求和单元是将第二加权单元的N点输出合并。

Images