CN107924158A - 校准高分辨率数字到时间转换器中的动态误差 - Google Patents

校准高分辨率数字到时间转换器中的动态误差 Download PDF

Info

Publication number
CN107924158A
CN107924158A CN201680048667.6A CN201680048667A CN107924158A CN 107924158 A CN107924158 A CN 107924158A CN 201680048667 A CN201680048667 A CN 201680048667A CN 107924158 A CN107924158 A CN 107924158A
Authority
CN
China
Prior art keywords
dtc
digital code
code
dynamic
tdc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680048667.6A
Other languages
English (en)
Other versions
CN107924158B (zh
Inventor
阿肖克·拉维
奥菲尔·德刚尼
罗腾·巴宁
阿萨夫·本-巴萨特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN107924158A publication Critical patent/CN107924158A/zh
Application granted granted Critical
Publication of CN107924158B publication Critical patent/CN107924158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/82—Digital/analogue converters with intermediate conversion to time interval

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

提供了用于校准或校正数字到时间转换器(DTC)的校准系统，包括检测器组件和失真校正组件。DTC可以接收一个或多个信号和数字码，从而通过基于数字码控制一个或多个信号的偏移来生成调制信号。检测器组件可以包括TDC或另一DTC，用于响应于检测调制信号的非线性来测量动态行为。失真校正组件可以基于测量结果来生成从DTC的输出中移除动态行为的失真数据的集合。

Description

校准高分辨率数字到时间转换器中的动态误差
相关申请的引用
本申请要求Ashoke Rak等人于2015年9月22日提交的、序列号为14/861,132的、题为“校准高分辨率数字到时间转换器中的动态误差(Calibration of Dynamic Error inHigh Resolution Digital-to-Time Converters)”的美国申请的优先权，其内容通过引用以其整体合并与此。
技术领域
本公开涉及数字到时间转换器(DTC)，并且更具体地，涉及校准高分辨率DTC中的动态误差。
背景技术
数字到时间转换器(DTC)是用于许多应用(例如，数字极性(digital polar)发送器、小数分频时钟等等)的非常有前途的解决方案。由于改进的系统关键性能指标(KPI)，DTC能够应用于更多的应用，例如，提高无线电发送器效率、支持宽带宽调制、生成多载波频率而不需要电感器、抗干扰、便于移植到新工艺技术节点等等。为了满足调制质量(EVM)、频谱发射、杂散和共存的要求，这些应用需求的DTC的典型分辨率可以在13-14位的数量级。这意味着需要范围在200-500ps的30-100fs量化步长(quantization step)和大约等于-160dBc/Hz的抖动功率频谱密度。通常可以使用基于锁相环的解决方案来生成针对诸如GSM/EDGE、蓝牙和WCDMA之类的窄带标准(例如，高达4MHz)的相位调制信号。然而，PLL通常不会针对较宽带宽标准(例如，WiFi和LTE)提供所需的EVM和频谱发射(掩模(mask))。
附图说明
图1是示出根据描述的各个方面的具有校准方案架构中的数字到时间转换器(DTC)的示例的无线通信系统或设备的功能框图。
图2是示出根据描述的各个方面的具有校准方案架构中的时间到数字转换器(TDC)的示例的无线通信系统或设备的另一功能框图。
图3是示出根据描述的各个方面的与DTC的静态和动态误差的校准有关的时间序列的图示。
图4是示出根据描述的各个方面的具有校准方案架构中的附加数字到时间转换器(DTC)的示例的无线通信系统或设备的功能框图。
图5是示出根据描述的各个方面的与DTC的校准有关的时间序列的另一图示。
图6是示出根据描述的各个方面的用于无线通信系统或设备校准或校正DTC的方法的示例流程图。
图7是用于实现所公开的一个或多个实施例的示例通信系统环境。
具体实施方式
现在将参考附图描述本公开，其中相同的附图标记始终用于表示相同的元件，并且其中所示的结构和装置不一定按比例绘制。如本文所使用的，术语“组件”、“系统”、“接口”等旨在表示计算机相关的实体、硬件、(例如，执行中的)软件和/或固件。例如，组件可以是处理器(例如，微处理器、控制器、或其他处理设备)、在处理器上运行的进程、控制器、对象、可执行程序、程序、存储设备、计算机、平板电脑、电子电路、和/或具有处理设备的手机。作为说明，在服务器上运行的应用和该服务器也可以是组件。一个或多个组件可以驻留在进程内，并且组件可以被本地化在一个计算机上、和/或分布在两个或多个计算机之间。本文可以描述元件的集合或其它组件的集合，其中术语“集合”可被解释为“一个或多个”。
此外，这些组件可以从其上存储有各种数据结构的各种计算机可读存储介质执行，例如以模块。组件可以通过本地和/或远程进程进行通信，例如根据具有一个或多个数据分组(例如，来自与本地系统、分布式系统中和/或跨网络(例如互联网、局域网、广域网或具有其它经由信号的系统的类似网络)的另一组件交互的一个组件的数据)的信号。
作为另一示例，组件可以是具有由电气或电子电路操作的机械部分提供的特定功能的装置，其中电气或电子电路可以由一个或多个处理器执行的软件应用或固件应用来操作。一个或多个处理器可以在装置的内部或外部，并且可以执行软件应用或固件应用的至少一部分。作为另一示例，组件可以是通过电子组件提供特定功能而不使用机械部分的装置；电子组件可以在其中包括一个或多个处理器以执行至少部分地赋予电子组件的功能的软件和/或固件。
使用词语示例性旨在以具体的方式呈现概念。如本申请中所使用的，术语“或”旨在表示包容性的“或”而不是排他性的“或”。也就是说，除非另有说明或从上下文中清楚，“X采用A或B”旨在表示任何自然包容性排列。也就是说，如果X采用A；X采用B；或X采用A和B两者，则在任何前述情况下满足“X采用A或B”。此外，本申请和所附权利要求中使用的冠词“a”和“an”通常应被解释为表示“一个或多个”，除非另有说明或从上下文中清楚地指向单数形式。此外，就在具体实施例和权利要求书中使用的术语“包含”、“含有”、“具有”、“有”、“含有”或其变型来说，这些术语旨在类似于术语“包括”。
考虑包括数字到时间转换器(DTC)的无线/移动通信系统和设备的上述缺陷，本公开中描述了用于处理码延迟传递函数中的非线性的各个方面。由DTC呈现的非线性可能可以包括1)码相关静态误差，其包括从理想值/参考值的稳态响应变化；和2)时变误差，其在从接收到的一个码到另一个码的转换期间被创建。
虽然时变误差可以由DTC响应于码转换的操作中的数字码切换活动和动态变化产生，但是这些误差还可以由通信系统中的电压调节器和解耦合电容器进行过滤和动作。作为结果，在从一个水平到另一水平的码转换或者数字码已经增加到不同水平之后，动态误差可以延长或持续多个输入时钟周期(类似于快速存储器效应)。此外，动态误差的大小可以取决于码转换。因为相位调制和载波移位应用可以在每个时钟周期改变DTC码，所以可能会产生动态误差的时变序列，并且在没有具体测量的情况下无法调节。
因此，静态(积分非线性)误差和动态误差使得所应用的由DTC提供的相位调制失真、使得频谱发射降级、并且引入杂散信号。本文的系统和设备组件可以精确地测量和校正DTC设备内的静态误差和动态误差，从而实现期望的系统性能。以下参考附图进一步描述本公开的附加方面和细节。
参考图1，图1示出了根据被描述的各个实施例的无线通信系统100或设备。无线通信系统100还包括具有被示出用于信号通信的各种组件的移动或无线设备(例如，移动设备、计算设备、处理设备等)，该移动或无线设备被配置为在一个或多个不同操作频带(例如，CDMA、GSM、LTE、LTE-A等)中利用不同频率范围中的不同数据流同时或并发地进行通信，例如利用载波聚合(CA)或用于实现更高数据速率的其他同时通信方案。
无线系统100可以包括用于传送无线电频率(RF)信号的RF设备(例如，发送器、接收器、收发器)、用于传送声频信号的声学设备、或其他数据信号通信设备，例如，计算机、个人数字助理、移动电话或智能电话、平板电脑、调制解调器、笔记本电脑、路由器、交换机、中继器、PC、网络设备、基站、或可以操作以根据一个或多个不同通信协议或标准和同时通信方案(例如，载波聚合等)与网络或其他设备进行通信的其他无线设备。
系统100可以被配置用于在不中断数字到时间转换器(DTC)101的正常操作的情况下测量、校正和跟踪DTC非线性。在一个方面中，可以在通电序列(power on sequence)期间测量和校正DTC非线性(例如，静态或动态非线性)。替代地或附加地，可以在DTC 101在主动发送中操作、或在接收数据期间用于载波生成的情况下跟踪和校正DTC非线性。
系统100提供针对DTC 101的校准架构100的示例，其可以包括基于DTC的数字极性发送器、其他类型的发送器、接收器或收发器设备，例如这些设备可以接收原始信号(例如，3G、4G、WiFi等)并且将接收信号分解成振幅分量和相位分量以供进一步处理。
在一个实施例中，系统100还可以包括校准和校正组件102，该校准和校正组件102包括检测组件103、失真校正组件104(例如，预失真组件)、细调谐组件108和粗调谐组件110。系统100是示例架构，其中的一个或多个组件可以在内部与DTC集成在一起、或位于DTC外部。系统100通过校准和校正组件102可以基于控制由DTC 101输出的延迟的数字码来针对正在对输入信号进行的调制校准DTC 101。这些数字码可以操作以选择性地调谐或调整DTC 101的一个或多个属性，从而选择性地调制特定频带内的通信信号。例如，这些选择性调整可以通过粗调谐组件108和细调谐组件110经由一个或多个粗调谐、细调谐或其他调谐操作来实现，例如以便动态地控制调制信号的时间延迟或相位。例如，DTC 101可以包含粗调谐组件和细调谐组件108、110两者，以用于以不同分辨率调谐延迟。校准和校正组件102可以通过所应用的数字码(经由失真校正组件104处的数字预失真)或通过改变DTC 101的一个或多个不同的内部属性(例如，时间延迟、相位偏移等)来调谐或调整DTC 101内的延迟从而消除检测到的误差。
DTC 101被配置为接收来自本地振荡器(LO)105的参考频率信息，并且可以通过DTC 101向数字功率放大器106提供相位信息或其它数据。数字功率放大器106可以将来自DTC 101的相位信息与振幅信息(p)混合来提供无线电频率信号以用于使用天线(未示出)进行广播。DTC 101可以通过调整参考频率信息的每个边缘的位置或基于一个或多个数字码控制偏移(例如，相位偏移或时间延迟)来将期望的相位调制(ψ)应用于参考频率信息。替代地或附加地，DTC 101也可以被用于接收器LO生成或时钟生成。
例如，LO 105可以被用于DTC 101的调谐或校准，这可以包括经由设备的粗调谐组件和细调谐组件108、110的粗调谐操作和细调谐操作。例如，LO 105可以由一个或多个不同的电容器或变容二极管域控制。在另一示例中，可以利用由二进制编码(例如，数字码)控制的一个或多个电容器来实现粗调谐(例如，调谐用于频带调整的域)，其中粗调谐过程选择频带或范围，并且生成一个或多个信号的时间延迟或相位偏移的粗量化偏移以将设备设置在操作频率。然而，粗调仅能为高频应用提供不准确和不稳定的锁相。在针对目标操作频率的锁定操作阶段期间并且在粗调谐之后，可以将粗调谐保持恒定，并且可以通过细调谐操作来增强锁相环的频率分辨率(例如，设置用于锁定锁相环的调谐域(tuning field))，以便补偿粗调谐中的误差，并且将振荡器锁定/固定在目标频率处或附近。耦合到粗调谐组件的细调谐组件110可以接收粗量化偏移，或检测信号属性，并且基于失真数据生成一个或多个信号的时间延迟或相位偏移的细量化偏移，从而与粗调谐操作相比以更细的分辨率或更精确的水平来进一步调谐或设置操作属性。细调谐组件110基于DTC的输出和LO 105的本地振荡器信号来生成调制信号的细量化偏移，LO 105的本地振荡器信号通过延迟线(例如，下文示出的延迟线208)被传播并且通过位于延迟线(例如，下文示出的延迟线208)的不同位置处的多个触发器(例如，下文示出的触发器210a-210x)或触发器组在波形流水线处理(wave-pipelined process)中被捕捉。
在一个实施例中，检测组件103被配置为接收调制信号并检测DTC101的非线性。此外，检测组件103可以分别通过静态组件112和动态组件114来生成对与非线性相关联的静态误差或动态误差的一个或多个属性的测量。这些属性可以是相位、与时间有关的差值、相对于参考值的延迟或偏移、相应的数字码、或与DTC 101的非线性相关的其他这类属性。具体地，响应于码转换或一个数字码到另一数字码的增量可以分析时变误差或瞬态响应，例如，可以通过动态组件114指定从一个相位到另一相位的相位转换。结合对静态误差和动态误差的确定，可以在DTC 101内减少或消除非线性。
在另一实施例中，检测组件103可以将期望的相位调制与DTC 101的输出与输入之间的差值(例如，实际相位调制)之间的差值进行比较来测量DTC非线性。例如，可以通过将每个应用的相位调制字(数字码)与检测部件103针对静态误差或动态误差的相应直接或差分(相关双采样)测量结果进行比较，来实现对DTC非线性的测量。在某些示例中，然后可以使用测量的DTC非线性向失真校正组件104提供映射或者方案(recipe)，该映射或者方案可以被应用于相位调制信息(ψ)以通过失真校正组件104来校正DTC 101的非线性，例如通过预失真方案或后失真方案，例如这可以基于一个或多个动态误差或静态误差。这样，校准和校正组件104可以基于提取的边缘位置来生成消除DTC的码转换内的动态行为的失真数据。
例如，校准和校正组件102还可以操作以基于检测组件103的测量来构建针对不同的码或码转换的DTC 101的所测量的相位差或瞬态响应的直方图或表格。对期望的相位调制信息(ψ)或时间延迟数据的统计可以基于参考值和实际值根据静态非线性来确定。
在另一实施例中，动态非线性可以根据包围(surround)或捕捉接收到的数字码的码转换(其中码从一个值递增或递减到另一个值)的时间周期或时间间隔来确定。基于动态非线性或动态误差，可以针对从一个水平增加到另一水平设置的每个码转换来测量DTC101的非线性和码相位传递函数。然后可以推断应用于DTC的校正。可以生成数据表或直方图来进一步提供失真或预失真映射表，以用于使用失真模块104来校正非线性(静态和动态两者)，失真模块104被配置为通过校正码基于检测器组件103的(一个或多个)测量来生成可以减轻、降低或消除DTC的非线性的失真数据的集合。
现在参考图2，图2示出了根据各个方面的用于基于动态误差校准方案来控制对DTC的校准的无线设备200。无线设备200包括检测组件103’、第一门控(分割(segment))组件202、第二门控(分割)组件204、计数器和流水线式解码器212。
在一个实施例中，检测器组件103’可以包括时间到数字转换器103’，该时间到数据转换器103’接收DTC输出(例如，DTC0或图1的DTC 101的其他输出)和输入时钟LO(例如，LO 105)。可以将DTC输出DTC0与沿着延迟线208的划分版本(divided version)的输入时钟LO(例如，LO 105)进行比较以测量任意误差。为了测量DTC 101在整个操作阶段/时间范围内的具有高精度的DTC传递函数，TDC 103’被分割在粗分辨率(例如，大约3-5ps)快速TDC(flash TDC)与细分辨率(例如，大约0.5ps)随机TDC(stochastic TDC)之间作为检测器组件103’。对检测器组件103’的多个测量的加权空间平均以及时域加权平均将TDC量化噪声降低到与DTC量化步长相比更小的水平。检测器103’然后促进将量化噪声降低到与DTC 101的量化步长相比更小的水平。
门控电路或分割组件202和204被配置为针对从一个增量水平到另一水平的数字码转换打开预定数量的时钟周期的窗口。当LO和DTC输出DTC0的连续边缘通过延迟线208传播时，TDC 103’以波形流水线的方式利用每个位置处的触发器210a-210x的集合来捕捉连续时间段的相对边缘位置。作为结果，TDC 103’仅需要提供具有工艺、电压和温度变化(PVT)裕度(margin)的单个时钟周期的延迟覆盖(范围)，从而测量DTC瞬态行为或动态行为。
由于制造中的变化，数字码到延迟的映射不是线性映射。在一个示例中，具有8个等级或增量的DTC范围可以从0到360度以跨越具有8个等级(例如，或其他数量)的整个范围，使得每个等级将相当于大约45度的相位差，但事实上步长可能并不等同于PVT变化的结果。因此，静态积分非线性(INL)或误差被构造，因为每个码具有到相位的映射，其不是线性的，并且性质上是静态的、或准静态到动态的。此外，存在关于利用每个码转换响应的新应用的转换的动态INL的问题。如果数字码是45度处的数字码，并且DTC希望跳转到180度处的码4，则即使在生成转换时没有静态INL，DTC电路的行为也会在时域中改变，产生瞬态影响。
门控(分割)组件202和204接收输入LO和DTC0，以及来自计数器206的被称为“窗口”的信号。设备200知道何时存在码改变，因为设备200知道出现了什么信息、它想要根据特定顺序发送什么信息。计数器206可以基于触发信号打开窗口，并且在窗口化的时钟一直传播通过延迟线208并且在反馈输入处的输出处被感测时关闭窗口。例如，窗口可以是关于码改变的预定的时间序列。具体地，窗口信号控制门控操作，以用于根据LO和DTC0围绕窗口或预定数量的时间周期或时间段生成输出信号LO*和DTC*。
如上所述，检测器组件103’可以包括例如随机TDC，该随机TDC被配置为响应来自门控组件202或204的信号中的一个信号、创建延迟副本、然后将延迟副本与另一信号进行比较(例如，先前的信号或参考/原始信号)。例如，信号1(在这种情况下是LO)首先被延迟线208的第一延迟组件220延迟。延迟版本进一步由沿着延迟线208的附加延迟组件(例如，延迟/缓冲器119到0)生成。延迟版本由触发器210a至210x捕获，触发器210a至210x可以是多个触发器的组或群组、或单个触发器。在触发器210a至210x的每个群组处具有多个触发器的优点是可以生成投票方案(voting scheme)或统计分布或映射，以便消除可能产生的任何制造公差或假阳性，例如通过生成一个比特位，其中零比特位应当指示例如LO的延迟信号的不存在或相反指示。一旦通过延迟线208生成这些延迟版本，触发器210a-210x使用延迟版本对另一信号进行采样。例如，触发器可以生成一系列的零，然后生成一系列的一，其中零到一的转换可以在上升边缘出现时指示或触发。因此，TDC 103’根据DTC和LO之间的时间差提供DTC量化或定量。延迟线另一端的LO输出，以及计数或比较可以持续一定数量的周期(窗口)。在预定数量的延迟线周期之后，一旦所有延迟版本被生成并且在触发器210a-210x中被采样，则操作完成或终止。
在另一实施例中，解码器212例如通过串行连接或通路总线接收在流水线式连接218中从TDC 103’收集的所有数据。然后可以在流水线式解码器212中对延迟的LO版本进行后处理。从218获得原始数据，流水线式解码器212对该数据进行后处理并且提取门控窗口内的每个时钟周期的边缘的位置。流水线允许电路以高速运行，而不需要在单个时钟周期内完成完整的解码。然后，设备200可以系统地确定整个发送器或无线DTC响应，这可以结合并且参考图3进一步说明。
图3示出了例如图2中示出的DTC校准方案的过程的信号模式300。例如，样本信号模式300(例如，门控LO信号模式308)在稳定到稳态响应之前具有大约六个LO边缘(三个上升和三个下降)。如果例如通过校准和校正部件103将码转换306应用于DTC(例如，DTC101)，则最初可以在信号响应中观察到过冲(overshoot)(如瞬态响应312所示)，接着是一点点下冲(undershoot)，然后稳定在稳态水平作为新静态INL值。作为示例，这些模式表明，在码转换时间的三个上升边缘和三个下降边缘之后，信号响应变得稳定。因此，围绕码转换的预定数量的N个时钟周期(例如，N＝6个周期、或不同数量的周期)被使用，以便捕捉门控DTC 310相对于LO的边缘。这响应于触发302捕捉窗口304中的瞬态。这仅是一个示例，并且不限于任何特定的数量，其中窗口的边缘的数量可以更多或更少。
返回参考图2，延迟线208仅在给定时间相对于LO捕捉边缘，并且存储每个边缘。然而，边缘快速连续地出现，其中边缘之间的时间很短，例如，针对蜂窝信号相距大约是几百微微秒。在TDC 103’捕捉数据时，数据被前向转移到流水线式解码器212中。每当生成新样本时，流水线式解码器212捕捉数据的样本。然后，流水线式解码器212的每个阶段将其已经捕捉的先前数据或状态传递到流水线的下一阶段以便不丢失数据，并且每次接收这些边缘的新状态，这足以完整地表征动态误差。
流水线式解码器212从延迟线208接收时间以发起开始信号。触发器210a-210x的阵列中的每一个直接与延迟线208相连，基于精度、功率或其它设计参数可以具有任意数量的触发器。触发器210a-210x的阵列或组中的每一个生成输出，并且在每次LO信号到达延迟线208的末尾时，数据(或者每个阶段捕捉的状态)然后转移到解码器212。解码器212获取数据，以流水线的方式提取上升边缘和上升边缘位置，因为每当新LO信号通过时，解码器212捕捉并将其传递到下一阶段用于进一步处理，例如，用于校准或校正。
在每个地点或位置处具有多个触发器组(图2中的210a-210x)或阵列的想法是使用每个触发器各自采样一个时钟，这将相对于时钟(DTC或LO)彼此的位置得到零或一，例如，通过使用LO来进行采样，由LO采样的信号是DTC输出，反之亦然。
再次参考图3，在一个示例中，门控DTC模式310的DTC边缘首先在门控LO模式308的LO上升边缘之后出现。在LO信号306升高为上升边缘并且触发器对值进行采样时，可以捕捉一系列的零。如果DTC和LO的边沿相反，则样本可能会得到一堆一。单个触发器是零或一，但是在得到并联的触发器群组时，由于随机变化，在两个边缘足够接近时(在触发器的建立时间的变化范围内)，其中一些将注册零，而其他将被编码为一。因此，通过具有并联的多个触发器或触发器群组，结果就变为概率方案，其中每个触发器的建立时间稍有不同。然后可以将每个群组的触发器的输出相加，并且像投票方案那样进行交叉参考，其中每个触发器都投票为零或一，并且通过对它们进行相加，可以在统计资料或测量或投票方案中获得对真实值更好的了解，使其更加精确。
图3中示出了提出的方案的时序图。如图所示，测量可以捕捉静态误差和动态误差，由此生成校准DTC 101所需的全部信息。这种方法不会影响基本随机快速TDC 103’的亚稳态性能，尽管由于来自多个级联触发器和逻辑的增益实现了波形流水线实现方式。DTC101的典型实现方式还在分频器(粗)和边缘插值器(细)的多个相位之间分割高分辨率以优化噪声和功率。通过这样的实现方式，DTC非线性表现出周期性行为，重复粗DTC的每一步。因此，校准TDC范围可以减少到仅跨越细DTC延迟。
现在参考图4，示出了根据本文描述的各个方面的用于校准无线设备的DTC的无线系统。系统400使用与DTC 101耦合在一起的附加DTC 402来校准每个DTC相对于另一个DTC的静态和动态非线性。为了测量动态行为并且然后校准DTC(例如，DTC 101)，测量DTC静态INL。为了测量动态误差，码转换被顺序地应用于两个DTC 101和402，每次允许一个DTC(例如，DTC 101)在将该步骤应用于另一个DTC(例如DTC 402)之前被稳定(settle)。可以基于静态INL测量来选择应用于DTC 101和402的码，以确保DTC输出(DTC1、DTC2)足够接近以位于相位检测器406的动态范围内。与静态INL校准一样，由于每个测量都是针对其他DTC进行的，这保持其码不变，第二个DTC中的任何相关噪声源可以被高通滤波，这与相关双采样类似。为了从正在被测量的DTC中消除相关噪声，可以将提取的动态误差与DTC稳定到稳态值进行比较。
系统400确定两个DTC的传递函数。例如，如果DTC1具有传递函数g(x)，即DTC的输出边缘根据应用的数字码的函数(g(码))从输入边缘延迟。类似地，如果假设DTC2由例如传递函数f(x)描述。DTC 402接收数字码(码1)x0，并且DTC 101接收数字码(码2)y0。生成对DTC1和DTC 2之间的时间延迟的测量结果，并将此测量结果输出到相位检测器406(例如，TDC)，在放大视图中详细描述了其代表性示例。一旦对时间延迟404的测量结果被传送到相位检测器406，另一个DTC(例如，DTC2)通过其接收到的数字码增加到y0+1，而第一DTC 1保持在相同的码x0。然后，由相位检测器确定新的比较或测量。在每次测量之间，两个DTC中的一个DTC可以保持到先前码。当测量计算中基线/先前测量保持不变时，两个测量值可以相减并且生成DTC的步长或间隔的大小。测量的结果使得系统400能够抑制任何相关噪声源，例如，闪烁噪声、偏移、来自PVT改变的漂移等等。因此，可以通过对测量的差值进行平均来准确地测量非线性(例如，静态非线性、或静态INL)。
相位检测器406包括与图2中的检测器组件103’的TDC类似的元件。延迟组件408a到408x位于不同的位置，具有针对不同域的相应不同变容二极管。触发器406a至406x的群组在功能上也与图2的触发器210a至210x类似。要注意的是，本公开不限于特定相位检测器拓扑结构，并且可以使用具有足够范围和分辨率的任何相位检测器拓扑结构。
在一个示例中，用于测量静态INL或动态非线性的操作可以包括开环相关双采样。两个DTC 101和402可以由校准有限状态机(FSM)410控制，校准有限状态机(FSM)410每次独立增加每个DTC 101、402。例如，为了确定静态INL，初始DTC1可以是码Y0并且DTC2是码X0。例如，再次假设DTC 101和402分别由传递函数f(.)和g(.)给出，然后相位检测器406(例如，TDC)测量输出处的时间差值，由以下等式给出：
τ00＝g(X0)-f(Y0)
现在，校准FSM 410(例如，图1的校准和校正组件102的组件)可以将DTC2增加到码Y1(例如，Y1＝Y0+1)。TDC 406然后可以测量：
τ01＝g(X0)-f(Y1)
然后，系统400可以将DTC1增加到码X1(例如，X1＝X0+1)。新的测量可以由以下等式给出：
τ11＝g(X1)-f(Y1)
如果观察到测量的差值，则可以看出延迟步长的大小针对码X0和Y0被提取，其可以是DTC的动态非线性：
τ00-τ01＝f(Y1)-f(Y0)
τ11-τ01＝g(X1)-g(X0)
然后可以重复交替增加两个不同DTC 101和402的序列以覆盖整个码范围(例如，360度相位等)。
上述过程或操作可以被用于确定静态INL，并且还可以被用于随后测量针对任意步长(或者换句话说，彼此不同或不同于用于确定静态INL的上述过程的码中的步长)的动态误差。例如，图5中示出了系统400的控制和时序图500。响应于交替地增加数字码并且一次一个，提取每个DTC(DTC1 402、DTC2 101)的延迟步长的大小。利用该数据，系统400在流水线式检测器组件103”处能够构建每个DTC 101、402的传递函数。这使得系统400能够确定特定数字码并且将该特定数字码应用在一个DTC上，并且预测要在另一个DTC上应用的数字码以使得两个边缘对齐。
例如，在图5的时序图500中，时序图504最初是DTC1 402为码X1，并且时序图502最初是DTC2 101为X2。DTC可以按照输出被对齐的方式来选择，使得DTC 101和402可以在相位检测器406(例如，TDC或其他架构)操作的类似范围内进行操作。如果存在大误差，则相位检测器406将饱和(saturate)，如相位误差序列508中在“TDC饱和”处示出的。为了测量DTC1402响应510的动态误差，例如，对DTC中的一个应用步长或增量，并且捕捉输出响应510以将非线性行为确定为瞬态响应512，并且例如针对其他DTC2 101也是一样的。如果系统400想要在应用增量或步长(其中，期望/设计步长是从X1到Y1、或其他任意步长)时捕捉获DTC1402上的动态响应，则系统400知道DTC2 101、码X2接近于由X1驱动的DTC1的输出。类似地，如果DTC1 402由Y1驱动，则码Y2被应用于DTC2 101。这些可以根据静态非线性计算以及基于参考值和实际值或递增值来确定。
为了测量从X1到Y1的跳转，首先可以在DTC2 101上执行到y2的预充电(pre-charge)。否则，从X1到Y1的跳转可能使得相位检测器406或TDC实际上具有非常大的相位差值。因此，DTC2 101增加到期望的目标值Y2，并且被允许稳定。因为动态误差根据大码跳转被测量，所以两个DTC输出(DTC1、DTC2)之间的差值可能位于TDC或相位检测器406的动态范围之外，产生饱和输出。一旦DTC2 101已经稳定，期望的码跳转被应用于DTC1 402。当DTC1稳定时，DTC1输出在时序图508中示出，称为DTC1响应，其示出了一些纹波然后稳定到稳态延迟。在该示例中，TDC 406开始饱和，但是随着DTC1稳定，两个DTC之间的边缘中的差值现在处于其动态范围内。所以检测器103”可以确定DTC如何稳定并且捕捉该数据。例如，DTC1的样本因此可以通过使用DTC2最初接近最终值来捕捉，使得在DTC1进行转换时检测器组件103”可以实际捕捉值。
这样，任何码与另一数字码之间的增量可以通过动态误差或存储器误差以及静态误差来(经由失真校正组件104或其他组件)表征。这些动态误差的大小可以针对不同的起始码来测量，以便收集数据并且建立将由无线设备参考的表。失真校正组件104因此可以基于确定的差值以及差值与第一DTC或第二DTC(取决于针对哪个DTC进行校准或校正)的稳态响应的比较从第一DTC或第二DTC提取噪声或动态。例如，图1的失真校正组件104或另一组件可以被配置成根据码转换的动态行为生成瞬态响应表，该瞬态响应表包括用于基于第一DTC的瞬态响应来增加数字码的增量码。由校准和校正组件102促进的校正然后可以使用任意基于存储器的预失真算法，如本领域普通技术人员将会理解的那样。
这种架构相对于其他现有解决方案的一些优点包括节省面积和功率、简化相位检测器电路、并且抑制相关噪声和误差源(例如，闪烁噪声)。在具有不止一个DTC(载波聚合/信道绑定和MIMO)的系统中，校准方案需求最少化的附加硬件。
尽管本公开中描述的方法在本文中被示出和描述为一系列的动作或事件，但是应当理解的是，这样的动作或事件的图示顺序不应被解释为限制性的意义。例如，一些动作可以以不同的顺序发生和/或与除本文示出和/或描述的那些之外的其他动作或事件同时发生。另外，并非所有示出的动作都被需要以实现本文描述的一个或多个方面或实施例。此外，本文描绘的一个或多个动作可以在一个或多个单独动作和/或阶段中执行。
现在参考图6，图6示出了用于校准DTC的方法600。方法在602处开始，其中通过DTC101接收一个或多个信号和数字码，以通过基于数字码控制一个或多个信号的偏移来生成一个或多个调制信号。
在604处，响应于检测调制信号的非线性，生成对动态行为的测量(例如，经由检测部件103)。这可以包括在数字码到另一数字码的转换期间测量时变误差。例如，还可以通过基于响应于接收数字码和随后的不同数字码的DTC的输出中的转换确定DTC的瞬态响应来确定动态行为。例如，预定数量的时钟周期或窗口可以围绕数字码到不同数字码的码转换和测量的窗口内的边缘或行为被预先确定。因此，可以通过在多个预定的时钟周期内生成瞬态响应函数，利用多个差值对DTC的动态行为进行建模。随后，基于差值与DTC的稳态响应的比较，可以从DTC中消除或降低噪声。
在606处，(例如，通过失真校正组件104)提供基于测量结果从DTC的输出中移除动态行为的失真数据。
附加地或替代地，检测部件103可以基于参考值和稳态值确定码相关静态误差。
在一个实施例中，方法可以包括分别通过DTC和一个其他DTC在多个周期处交替地接收从先前接收到的数字码递增的当前数字码。可以基于DTC或一个其他DTC的先前数字码和未接收到先前数字码的DTC或一个其他DTC的当前数字码来生成输出的多个差值。
在另一个实施例中，可以根据来自码转换的动态行为生成瞬态响应表，该瞬态响应表包括用于基于DTC的瞬态响应来增加数字码的增量码。基于已知的瞬态响应，可以进一步从DTC中消除或降低噪声或非线性。
如本文使用的，术语“电路”可以指下列项、可以是下列项的部分、或可以包括下列项：专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的(共享的、专用的、或者群组的)处理器和/或(共享的、专用的、或者群组的)存储器、组合逻辑电路、和/或提供所描述的功能的其他适当的硬件组件。在一些实施例中，电路可以在一个或多个软件或固件模块中实现，或与电路相关联的功能可以由一个或多个软件或固件模块实现。在一些实施例中，电路可以包括在硬件中至少部分可操作的逻辑。
本文描述的实施例可以被实现为使用任意适当配置的硬件和/或软件的系统。图7示出了针对一个实施例的用户设备(UE)设备700的示例组件。在一些实施例中，UE设备700(例如，无线通信设备101)可以包括至少如图所示耦合在一起的应用电路702、基带电路704、无线电频率(RF)电路706、前端模块(FEM)电路708、和一个或多个天线780。
应用电路702可以包括一个或多个应用处理器。例如，应用电路702可以包括电路，例如但不限于：一个或多个单核或多核处理器。(一个或多个)处理器可以包括通用处理器和专用处理器(例如，图形处理器、应用处理器等)的任意组合。处理器可以与存储器/存储装置相耦合和/或可以包括存储器/存储装置，并且可以被配置为执行存储器/存储装置中存储的指令以使得各种应用和/或操作系统能够在系统上运行。
基带电路704可以包括电路，例如但不限于：一个或多个单核或多核处理器。基带电路704可以包括一个或多个基带处理器和/或控制逻辑，以处理从RF电路706的接收信号路径接收到的基带信号，并且生成用于RF电路706的发送信号路径的基带信号。基带处理电路704可以与用于生成和处理基带信号并且用于控制RF电路706的操作的应用电路702相接口。例如，在一些实施例中，基带电路704可以包括第二代(2G)基带处理器704a、第三代(3G)基带处理器704b、第四代(4G)基带处理器704c、和/或用于其他现有世代、开发中的世代、或未来将要开发的世代(例如，第五代(5G)、6G等)的(一个或多个)其他基带处理器704d。基带电路704(例如，基带处理器704a-d中的一个或多个)可以处理支持经由RF电路706与一个或多个无线电网络进行通信的各种无线电控制功能。无线电控制功能可以包括但不限于：信号调制/解调、编码/解码、无线电频移等。在一些实施例中，基带电路704的调制/解调电路可以包括快速傅里叶变换(FFT)、预编码、和/或星座映射/解映射功能。在一些实施例中，基带电路704的编码/解码电路可以包括卷积、咬尾卷积、turbo、维特比、和/或低密度奇偶校验(LDPC)编码器/解码器功能。调制/解调和编码器/解码器功能的实施例不限于这些示例，并且在其他实施例中可以包括其他适当的功能。
在一些实施例中，基带电路704可以包括协议栈的要素，例如，演进通用陆地无线电接入网(EUTRAN)协议的要素，例如，包括：物理(PHY)、介质接入控制(MAC)、无线电链路控制(RLC)、分组数据汇聚协议(PDCP)、和/或无线电资源控制(RRC)要素。基带电路704的中央处理单元(CPU)704e可以被配置为运行协议栈的用于PHY、MAC、RLC、PDCP、和/或RRC层的信令的要素。在一些实施例中，基带电路可以包括一个或多个音频数字信号处理器(DSP)704f。(一个或多个)音频DSP 704f可以包括用于压缩和/或解压缩和/或回声消除的元件，并且在其他实施例中可以包括其他适当的处理元件。在一些实施例中，基带电路的组件可以被适当地组合在单个芯片、单个芯片组中、或被适当地布置在同一电路板上。在一些实施例中，基带电路704和应用电路702的构成组件中的一些或全部构成组件可以被一起实现，例如，在片上系统(SOC)上。
在一些实施例中，基带电路704可以提供与一个或多个无线电技术兼容的通信。例如，在一些实施例中，基带电路704可以支持与演进通用陆地无线电接入网(EUTRAN)和/或其他无线城域网(WMAN)、无线局域网(WLAN)、无线个域网(WPAN)的通信。其中基带电路704被配置为支持多个无线协议的无线电通信的实施例可以被称为多模基带电路。
RF电路706可支持通过非固态介质使用经调制的电磁辐射与无线网络进行通信。在各个实施例中，RF电路706可以包括交换机、滤波器、放大器等以辅助与无线网络的通信。RF电路706可以包括接收信号路径，其可以包括对从FEM电路708接收到的RF信号进行下变频并且将基带信号提供给基带电路704的电路。RF电路706还可以包括发送信号路径，其可以包括对基带电路704所提供的基带信号进行上变频并且将RF输出信号提供给FEM电路708以用于传输的电路。
在一些实施例中，RF电路706可以包括接收信号路径和发送信号路径。RF电路706的接收信号路径可以包括混频器电路706a、放大器电路706b、以及滤波器电路706c。RF电路706的发送信号路径可以包括滤波器电路706c和混频器电路706a。RF电路706还可以包括合成器电路706d，其用于合成频谱以供由接收信号路径和发送信号路径的混频器电路706a使用。在一些实施例中，接收信号路径的混频器电路706a可以被配置为基于合成器电路706d所提供的合成频率来对从FEM电路708接收到的RF信号进行下变频。放大器电路706b可以被配置为放大经下变频的信号，并且滤波器电路706c可以是被配置为从经下变频的信号移除不需要的信号以生成输出基带信号的低通滤波器(LPF)或带通滤波器(BPF)。可以将输出基带信号提供给基带电路704以供进一步处理。在一些实施例中，输出基带信号可以是零频基带信号，但这不是必需的。在一些实施例中，接收信号路径的混频器电路706a可以包括无源混频器，但实施例的范围在这方面不被限制。
在一些实施例中，发送信号路径的混频器电路706a可以被配置为基于合成器电路706d所提供的合成频率对输入基带信号进行上变频，以生成用于FEM电路708的RF输出信号。基带信号可以由基带电路704提供并且可以由滤波器电路706c滤波。滤波器电路706c可以包括低通滤波器(LPF)，但实施例的范围在这方面不被限制。
在一些实施例中，接收信号路径的混频器电路706a和发送信号路径的混频器电路706a可以包括两个或更多个混频器，并且可以被布置分别用于正交下变频和/或上变频。在一些实施例中，接收信号路径的混频器电路706a和发送信号路径的混频器电路706a可以包括两个或更多个混频器，并且可以被布置用于图像抑制(例如，Hartley图像抑制)。在一些实施例中，接收信号路径的混频器电路706a和发送信号路径的混频器电路706a可以被布置分别用于直接下变频和/或直接上变频。在一些实施例中，接收信号路径的混频器电路706a和发送信号路径的混频器电路706a可以被配置用于超外差操作。
在一些实施例中，输出基带信号和输入基带信号可以是模拟基带信号，但实施例的范围在这方面不被限制。在一些替代实施例中，输出基带信号和输入基带信号可以是数字基带信号。在这些替代实施例中，RF电路706可以包括模数转换器(ADC)和数模转换器(DAC)电路，并且基带电路704可以包括与RF电路706进行通信的数字基带接口。
在一些双模式实施例中，可以提供单独的无线电集成电路(IC)电路来处理针对一个或多个频谱的信号，但实施例的范围在这方面不被限制。
在一些实施例中，合成器电路706d可以是分数N合成器或分数N/N+1合成器，但实施例的范围在这方面不被限制，因为其它类型的频率合成器可能是适合的。例如，合成器电路706d可以是Δ-Σ合成器、倍频器、或包括具有分频器的锁相环的合成器。
合成器电路706d可以被配置为基于频率输入和分频器控制输入来合成输出频率，以供由RF电路706的混频器电路706a使用。在一些实施例中，合成器电路706d可以是分数N/N+8合成器。
在一些实施例中，频率输入可以由压控振荡器(VCO)提供，但这不是必需的。分频器控制输入可以由基带电路704或应用处理器702提供，取决于期望的输出频率。在一些实施例中，可以基于应用处理器702所指示的信道从查找表确定分频器控制输入(例如，N)。
RF电路706的合成器电路706d可以包括分频器、延迟锁定环(DLL)、复用器、以及相位累加器。在一些实施例中，分频器可以是双模分频器(DMD)，并且相位累加器可以是数字相位累加器(DPA)。在一些实施例中，DMD可以被配置为将输入信号除以N或N+8(例如，基于执行)以提供分数除法比。在一些示例实施例中，DLL可以包括一组级联的可调谐的延迟元件、相位检测器、电荷泵、以及D型触发器。在这些实施例中，延迟元件可以被配置为将VCO周期最多分解成Nd个相等的相位分组，其中，Nd是延迟线中的延迟元件的数目。以这种方式，DLL提供负反馈以帮助确保通过延迟线的总延迟是一个VCO周期。
在一些实施例中，合成器电路706d可以被配置为生成载波频率作为输出频率，而在其他实施例中，输出频率可以是载波频率的倍数(例如，是载波频率的两倍、是载波频率的四倍)，并且可以结合正交生成器和分频器电路来使用以在载波频率处生成具有多个彼此不同相位的多个信号。在一些实施例中，输出频率可以是LO频率(fLO)。在一些实施例中，RF电路706可以包括IQ和/或极性转换器。
FEM电路708可以包括接收信号路径，其可以包括被配置为操作从一个或多个天线780接收到的RF信号、放大接收到的信号、以及将放大版本的接收到的信号提供给RF电路706以供进一步处理的电路。FEM电路708还可以包括发送信号路径，其可以包括被配置为放大RF电路706所提供的用于由一个或多个天线780中的一个或多个天线传输的用于传输的信号的电路。
在一些实施例中，FEM电路708可以包括TX/RX开关以在发送模式和接收模式操作之间切换。FEM电路708可以包括接收信号路径和发送信号路径。FEM电路708的接收信号路径可以包括低噪声放大器(LNA)以放大接收到的RF信号，并且提供经放大的接收到的RF信号作为(例如，到RF电路706的)输出。FEM电路708的发送信号路径可以包括功率放大器(PA)以放大(例如，由RF电路706提供的)输入RF信号，并且可以包括一个或多个滤波器以生成用于后续传输(例如，通过一个或多个天线780)的RF信号。
在一些实施例中，UE设备700可以包括另外的元件，例如，存储器/存储装置、显示器、照相机、传感器、和/或输入/输出(I/O)接口。
本文示例可以包括主题，例如方法、用于执行方法的动作或块的装置、包括可执行指令的至少一个机器可读介质，当指令被机器(例如，具有存储器的处理器等等)执行时，使得机器执行根据描述的实施例和示例的用于使用多个通信技术的并行通信的方法的动作、或装置或系统的动作。
示例1是一种无线系统，包括数字到时间转换器(DTC)，被配置为接收一个或多个信号和数字码，并且通过基于数字码控制一个或多个信号的偏移来生成针对无线信号的调制信号。检测器组件被配置为接收调制信号并且检测DTC的非线性，并且生成对与非线性相关联的动态误差的一个或多个属性的测量。失真校正组件被配置为基于测量来生成降低DTC的非线性的一个或多个失真数据。
示例2是包括示例1的主题的无线系统，其中，检测器包括耦合到DTC的时间到数字转换器(TDC)或附加DTC，被配置为通过测量从数字码到另一数字码的转换期间的时变误差来测量动态误差的一个或多个属性。
示例3是包括示例1-2的主题的无线系统，包括或省略任意元素，其中，检测器包括：静态组件，被配置为基于参考值和实际值来确定码相关静态误差；以及动态组件，被配置为确定DTC从数字码到另一数字码的转换的瞬态响应。
示例4是包括示例1-3的主题的无线系统，包括或省略任意元素，还包括：分割组件，被配置为设置围绕数字码到另一数字码的码转换的预定数量的时钟周期；以及动态组件，被配置为基于在预定数量的时钟周期内DTC从数字码到另一数字码的转换的瞬态响应来确定动态误差的一个或多个属性。
示例5是包括示例1-4的主题的无线系统，包括或省略任意元素，其中，检测器包括TDC，TDC包括：粗调谐组件，被配置为生成一个或多个信号的时间延迟或相位偏移的粗量化偏移；以及细调谐组件，耦合到粗调谐组件，细调谐组件被配置为接收粗量化偏移，并且基于失真数据生成一个或多个信号的时间延迟或相位偏移的细量化偏移。
示例6是包括示例1-5的主题的无线系统，包括或省略任意元素，其中，检测器还被配置为生成关于数字码到另一数字码的转换的多个测量的空间平均和时域加权平均。
示例7是包括示例1-6的主题的无线系统，包括或省略任意元素，其中，检测器还被配置为促进将量化噪声降低到小于DTC的量化步长的水平。
示例8是包括示例1-7的主题的无线系统，包括或省略任意元素，其中，检测器包括耦合到DTC的附加DTC，其中附加DTC和DTC被配置为在彼此之间交替地接收数字码序列，在附加DTC或DTC的先前输出之后，接收数字码序列的至少一个先前数字码稳定到稳态响应。
示例9是包括示例1-8的主题的无线系统，包括或省略任意元素，其中，检测器还被配置为通过生成DTC的先前输出与接收递增数字码的附加DTC的当前输出的比较，以及附加DTC的另一先前输出与接收递增数字码的DTC的另一当前输出的另一比较，来基于DTC或附加DTC的瞬态响应确定动态误差的一个或多个属性。
示例10是一种无线设备，包括：第一数字到时间转换器(DTC)，被配置为接收一个或多个信号和数字码，并且通过基于数字码控制一个或多个信号的偏移来生成针对无线信号的调制信号；检测器组件，耦合到第一DTC，检测器组件被配置为接收调制信号并且生成对包括码转换的动态行为的调制信号的非线性的一个或多个属性的测量；以及失真校正组件，被配置为基于对非线性的一个或多个属性的测量来生成减轻或降低DTC的非线性的失真数据的集合。
示例11是包括示例10的主题的无线设备，包括或省略任意元素，其中，一个或多个属性包括根据数字码到另一数字码之间的码转换生成的动态误差、和基于调制信号的参考值和当前稳态值的静态误差。
示例12是包括示例10-11的主题的无线设备，包括或省略任意元素，其中，检测器组件包括时间到数字转换器(TDC)，TDC包括：粗调谐组件，被配置为生成调制信号的粗量化偏移；以及细调谐组件，耦合到粗调谐组件，细调谐组件被配置为接收粗量化偏移，并且基于DTC的输出和本地振荡器信号来生成调制信号的细量化偏移，本地振荡器信号通过延迟线被传播并且通过位于延迟线的不同位置处的多个触发器组在波形流水线处理中被捕捉。
示例13是包括示例10-12的主题的无线设备，包括或省略任意元素，还包括：解码器，耦合到TDC的延迟线和多个触发器组，解码器被配置为通过提取边缘位置来对来自TDC的数据进行后处理。
示例14是包括示例10-13的主题的无线设备，包括或省略任意元素，其中，失真校正组件包括校准和校正组件，被配置为基于边缘位置生成消除DTC的码转换内的动态行为的失真数据的集合。
示例15是包括示例10-14的主题的无线设备，包括或省略任意元素，其中，检测器包括：第二DTC，耦合到第一DTC，其中，第一DTC和第二DTC被配置为交替地接收递增数字码，并且响应于递增数字码生成第一输出和第二输出；以及TDC，通过第一连接耦合到第一DTC并且通过第二连接耦合到第二DTC，TDC被配置为基于递增数字码接收第一输出并且基于尚未递增的先前数字码接收第二输出，并且生成第一DTC和第二DTC的输出的差值。
示例16是包括示例10-15的主题的无线设备，包括或省略任意元素，其中，失真校正组件基于差值和差值与第一DTC或第二DTC的稳态响应的比较来提取来自第一DTC或第二DTC的噪声。
示例17是包括示例10-16的主题的无线设备，包括或省略任意元素，其中，检测器还被配置为根据差值与第一DTC或第二DTC的稳态响应的比较来确定第一DTC或第二DTC的瞬态响应。
示例18是包括示例10-17的主题的无线设备，包括或省略任意元素，其中，失真校正组件还被配置为根据码转换的动态行为生成瞬态响应表，该瞬态响应表包括用于基于第一DTC的瞬态响应来增加数字码的增量码。
示例19是一种用于数字到时间转换器(DTC)的校准的方法，包括：通过DTC接收一个或多个信号和数字码，从而通过基于数字码控制一个或多个信号的偏移来生成调制信号；响应于检测调制信号的非线性来测量动态行为；以及基于测量的动态行为来生成从DTC的输出中移除动态行为的失真数据的集合。
示例20是包括示例19的主题的方法，包括或省略任意元素，还包括：在数字码到另一数字码的转换期间测量时变误差。
示例21是包括示例19-20的主题的方法，包括或省略任意元素，还包括：基于参考值和稳态值来确定码相关静态误差；以及通过基于DTC响应于接收数字码和随后的不同数字码的输出中的转换确定DTC的瞬态响应来确定动态行为。
示例22是包括示例19-21的主题的方法，包括或省略任意元素，还包括：设置关于数字码到不同数字码的码转换的预定数量的时钟周期。
示例23是包括示例19-22的主题的方法，包括或省略任意元素，还包括：通过DTC或另一DTC中的一个在多个周期处交替地接收相应地从先前接收到的数字码递增的当前数字码，同时将DTC或另一DTC中的一个的输入保持在恒定码；以及生成基于DTC或另一DTC的先前数字码和未接收到先前数字码的DTC或另一DTC的当前数字码的输出的多个差值。
示例24是包括示例19-23的主题的方法，包括或省略任意元素，还包括：通过生成多个预定时钟周期内的瞬态响应函数来利用多个差值对动态行为进行建模；以及基于差值与DTC的稳态响应的比较来消除来自DTC的噪声。
示例25是包括示例19-24的主题的方法，包括或省略任意元素，还包括：根据来自码转换的动态行为生成瞬态响应表，该瞬态响应表包括用于基于第一DTC的瞬态响应来增加数字码的增量码。
本主题公开(包括摘要中所描述的)的所示出的实施例的上述描述不旨在是详尽的或将所公开的实施例限制为所公开的精确形式。虽然为了说明性的目的本文描述了特定实施例和示例，但是如相关领域中的技术人员可以认识到的，被认为在这样的实施例和示例的范围之内的各种修改是可能的。
就此而言，虽然结合各种实施例和相应的附图视情况描述了本公开的主题，但是应当理解的是，在不偏离所公开的主题的情况下，其他类似的实施例可以被使用，或对所描述的实施例做出修改和添加以用于执行所公开的主题的相同、类似、替代、或替换功能。因此，所公开的主题不应当被限于本文所描述的任意单个实施例，而应当被理解为根据所附权利要求的宽度和范围。
具体地，关于由上述组件或结构(程序集、设备、电路、系统等等)执行的各种功能，被用来描述这样的组件的术语(包括对“用于…的装置”的引用)旨在对应于(除非以其他方式指示)执行所描述的组件的特定功能的任意组件或结构(例如，功能上等同的)，即使结构上不等同于执行本文中本发明的示例性实现示出的功能的所公开的结构。此外，虽然特定特征可能仅针对若干实现中的一个实现被公开，但是这样的特征可以针对任意给定或特定应用采用可能是期望的并且是有优势的方式与其他实现的一个或多个其他特征组合。

Claims (25)

1.一种无线系统，包括：
数字到时间转换器(DTC)，被配置为接收一个或多个信号和数字码，并且通过基于所述数字码控制所述一个或多个信号的偏移来生成针对无线信号的调制信号；
检测器组件，被配置为接收所述调制信号并且检测所述DTC的非线性，并且生成对与所述非线性相关联的动态误差的一个或多个属性的测量；以及
失真校正组件，被配置为基于所述测量来生成降低所述DTC的非线性的一个或多个失真数据。
2.根据权利要求1所述的无线系统，其中，所述检测器包括耦合到所述DTC的时间到数字转换器(TDC)或附加DTC，被配置为通过测量从所述数字码到另一数字码的转换期间的时变误差来测量所述动态误差的一个或多个属性。
3.根据权利要求1所述的无线系统，其中，所述检测器包括：
静态组件，被配置为基于参考值和实际值来确定码相关静态误差；以及
动态组件，被配置为确定所述DTC从所述数字码到另一数字码的转换的瞬态响应。
4.根据权利要求1所述的无线系统，还包括：
分割组件，被配置为设置围绕所述数字码到另一数字码的码转换的预定数量的时钟周期；以及
动态组件，被配置为基于在所述预定数量的时钟周期内所述DTC从所述数字码到另一数字码的转换的瞬态响应来确定所述动态误差的一个或多个属性。
5.根据权利要求1所述的无线系统，其中，所述检测器包括TDC，所述TDC包括：
粗调谐组件，被配置为生成所述一个或多个信号的时间延迟或相位偏移的粗量化偏移；以及
细调谐组件，耦合到所述粗调谐组件，所述细调谐组件被配置为接收所述粗量化偏移，并且基于所述失真数据生成所述一个或多个信号的时间延迟或相位偏移的细量化偏移。
6.根据权利要求1所述的无线系统，其中，所述检测器还被配置为生成关于所述数字码到另一数字码的转换的多个测量的空间平均和时域加权平均。
7.根据权利要求6所述的无线系统，其中，所述检测器还被配置为促进将量化噪声降低到小于所述DTC的量化步长的水平。
8.根据权利要求1-7中任一项所述的无线系统，其中，所述检测器包括耦合到所述DTC的附加DTC，其中所述附加DTC和所述DTC被配置为在彼此之间交替地接收数字码序列，在所述附加DTC或所述DTC的先前输出之后，接收所述数字码序列的至少一个先前数字码稳定到稳态响应。
9.根据权利要求8所述的无线系统，其中，所述检测器还被配置为通过生成所述DTC的先前输出与接收递增数字码的所述附加DTC的当前输出的比较，以及所述附加DTC的另一先前输出与接收递增数字码的所述DTC的另一当前输出的另一比较，来基于所述DTC或所述附加DTC的瞬态响应确定所述动态误差的一个或多个属性。
10.一种无线设备，包括：
第一数字到时间转换器(DTC)，被配置为接收一个或多个信号和数字码，并且通过基于所述数字码控制所述一个或多个信号的偏移来生成针对无线信号的调制信号；
检测器组件，耦合到所述第一DTC，所述检测器组件被配置为接收所述调制信号并且生成对包括码转换的动态行为的所述调制信号的非线性的一个或多个属性的测量；以及
失真校正组件，被配置为基于对所述非线性的一个或多个属性的测量来生成减轻或降低所述DTC的非线性的失真数据的集合。
11.根据权利要求10所述的无线设备，其中，所述一个或多个属性包括根据所述数字码到另一数字码之间的码转换生成的动态误差、和基于所述调制信号的参考值和当前稳态值的静态误差。
12.根据权利要求10所述的无线设备，其中，所述检测器组件包括时间到数字转换器(TDC)，所述TDC包括：
粗调谐组件，被配置为生成所述调制信号的粗量化偏移；以及
细调谐组件，耦合到所述粗调谐组件，所述细调谐组件被配置为接收所述粗量化偏移，并且基于所述DTC的输出和本地振荡器信号来生成所述调制信号的细量化偏移，所述本地振荡器信号通过延迟线被传播并且通过位于所述延迟线的不同位置处的多个触发器组在波形流水线处理中被捕捉。
13.根据权利要求12所述的无线设备，还包括：
解码器，耦合到所述TDC的所述延迟线和所述多个触发器组，所述解码器被配置为通过提取边缘位置来对来自所述TDC的数据进行后处理。
14.根据权利要求13所述的无线设备，其中，所述失真校正组件包括校准和校正组件，被配置为基于所述边缘位置生成消除所述DTC的码转换内的所述动态行为的所述失真数据的集合。
15.根据权利要求10所述的无线设备，其中，所述检测器包括：
第二DTC，耦合到所述第一DTC，其中所述第一DTC和所述第二DTC被配置为交替地接收递增数字码，并且响应于所述递增数字码生成第一输出和第二输出；以及
TDC，所述TDC通过第一连接耦合到所述第一DTC并且通过第二连接耦合到所述第二DTC，所述TDC被配置为基于所述递增数字码接收所述第一输出并且基于尚未递增的先前数字码接收所述第二输出，并且生成所述第一DTC和所述第二DTC的输出的差值。
16.根据权利要求15所述的无线设备，其中，所述失真校正组件基于所述差值和所述差值与所述第一DTC或所述第二DTC的稳态响应的比较来提取来自所述第一DTC或所述第二DTC的噪声。
17.根据权利要求15所述的无线设备，其中，所述检测器还被配置为根据所述差值与所述第一DTC或所述第二DTC的稳态响应的比较来确定所述第一DTC或所述第二DTC的瞬态响应。
18.根据权利要求10-17中任一项所述的无线设备，其中，所述失真校正组件还被配置为根据所述码转换的动态行为生成瞬态响应表，所述瞬态响应表包括用于基于所述第一DTC的瞬态响应来增加所述数字码的增量码。
19.一种用于数字到时间转换器(DTC)的校准的方法，包括：
通过所述DTC接收一个或多个信号和数字码，从而通过基于所述数字码控制所述一个或多个信号的偏移来生成调制信号；
响应于检测所述调制信号的非线性来测量动态行为；以及
基于测量的动态行为来生成从所述DTC的输出中移除所述动态行为的失真数据的集合。
20.根据权利要求19所述的方法，还包括：
在所述数字码到另一数字码的转换期间测量时变误差。
21.根据权利要求19所述的方法，还包括：
基于参考值和稳态值来确定码相关静态误差；以及
通过基于所述DTC响应于接收所述数字码和随后的不同数字码的输出中的转换确定所述DTC的瞬态响应来确定所述动态行为。
22.根据权利要求19所述的方法，还包括：
设置关于所述数字码到不同数字码的码转换的预定数量的时钟周期。
23.根据权利要求19所述的方法，还包括：
通过所述DTC或另一DTC中的一个在多个周期处交替地接收相应地从先前接收到的数字码递增的当前数字码，同时将所述DTC或所述另一DTC中的一个的输入保持在恒定码；以及
生成基于所述DTC或所述另一DTC的先前数字码和未接收到所述先前数字码的所述DTC或所述另一DTC的当前数字码的输出的多个差值。
24.根据权利要求23所述的方法，还包括：
通过生成多个预定时钟周期内的瞬态响应函数来利用所述多个差值对所述动态行为进行建模；以及
基于所述差值与所述DTC的稳态响应的比较来消除来自所述DTC的噪声。
25.根据权利要求19所述的方法，还包括：
基于来自码转换的所述动态行为生成瞬态响应表，所述瞬态响应表包括用于基于所述第一DTC的瞬态响应来增加所述数字码的增量码。
CN201680048667.6A 2015-09-22 2016-08-22 校准高分辨率数字到时间转换器中的动态误差 Active CN107924158B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/861,132 2015-09-22
US14/861,132 US9735952B2 (en) 2015-09-22 2015-09-22 Calibration of dynamic error in high resolution digital-to-time converters
PCT/US2016/047982 WO2017052876A1 (en) 2015-09-22 2016-08-22 Calibration of dynamic error in high resolution digital-to-time converters

Publications (2)

Publication Number Publication Date
CN107924158A true CN107924158A (zh) 2018-04-17
CN107924158B CN107924158B (zh) 2021-06-04

Family

ID=56843056

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680048667.6A Active CN107924158B (zh) 2015-09-22 2016-08-22 校准高分辨率数字到时间转换器中的动态误差

Country Status (4)

Country Link
US (1) US9735952B2 (zh)
EP (1) EP3353608A1 (zh)
CN (1) CN107924158B (zh)
WO (1) WO2017052876A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875739A (zh) * 2019-11-18 2020-03-10 加特兰微电子科技(上海)有限公司 连续时间调制器、基带模数转换器和雷达系统
CN114153136A (zh) * 2021-12-09 2022-03-08 北京大学 一种基于时钟校准技术的全周期数字时间转换器
CN116015286A (zh) * 2022-12-31 2023-04-25 成都电科星拓科技有限公司 一种基于参考时钟周期获得dtc延迟步进的方法及装置
CN117092444A (zh) * 2023-10-19 2023-11-21 成都电科星拓科技有限公司 不依靠仪器间接测量dtc步进的方法、系统、设备及介质
CN117169593A (zh) * 2023-11-02 2023-12-05 成都电科星拓科技有限公司 时间数字转换器步长间接测量方法、系统、设备及介质

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10454483B2 (en) * 2016-10-24 2019-10-22 Analog Devices, Inc. Open loop oscillator time-to-digital conversion
CN110383185B (zh) * 2017-03-02 2022-03-18 英特尔公司 时间到数字转换器、数字锁相环、用于操作时间到数字转换器的方法和用于数字锁相环的方法
US10571953B2 (en) 2017-07-05 2020-02-25 Intel Corporation Method and apparatus to utilize a digital-time-conversion (DTC) based clocking in computing systems
US9998126B1 (en) * 2017-07-07 2018-06-12 Qualcomm Incorporated Delay locked loop (DLL) employing pulse to digital converter (PDC) for calibration
WO2019017864A1 (en) * 2017-07-17 2019-01-24 Intel IP Corporation METHOD AND SYSTEM FOR CALIBRATING NON-LINEARITY OF THE PHASES OF A DIGITAL TIME CONVERTER
US10320401B2 (en) * 2017-10-13 2019-06-11 Xilinx, Inc. Dual-path digital-to-time converter
KR102527388B1 (ko) 2018-04-06 2023-04-28 삼성전자주식회사 디지털-타임 컨버터 회로를 포함하는 위상 고정 루프 회로, 클럭 신호 생성기 및 이의 동작 방법
US10459407B1 (en) 2018-06-29 2019-10-29 Intel Corporation DTC based carrier shift—online calibration
US11356112B1 (en) * 2021-01-27 2022-06-07 Infineon Technologies Ag Coarse-fine counting architecture for a VCO-ADC based on interlocked binary asynchronous counters
US11283459B1 (en) * 2021-03-30 2022-03-22 Skyworks Solutions, Inc. Calibration of a time-to-digital converter using a virtual phase-locked loop
US20230018398A1 (en) * 2021-06-08 2023-01-19 Intel Corporation Time-to-digital converter and comparator-based reference voltage generator
US20230195045A1 (en) * 2021-12-20 2023-06-22 Assaf Ben-Bassat Digital-to-time converter (dtc) non-linearity predistortion
CN116192125B (zh) * 2022-12-31 2024-02-13 成都电科星拓科技有限公司 一种基于步进ldo校正dtc延迟步进的方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030188295A1 (en) * 2002-03-29 2003-10-02 Ali-Reza Adl-Tabatabai Method for implementing dynamic type checking
CN103051335A (zh) * 2011-10-17 2013-04-17 联发科技股份有限公司 频率合成器与频率合成方法
CN103444084A (zh) * 2011-12-21 2013-12-11 英特尔移动通信有限责任公司 具有高分辨率相位对准的dtc系统
US20140266837A1 (en) * 2013-03-15 2014-09-18 Stephan Henzler Redundant delay digital-to-time converter
US20140266822A1 (en) * 2013-03-15 2014-09-18 Stephan Henzler Digital-To-Time Converter and Calibration of Digital-To-Time Converter
CN104506190A (zh) * 2014-12-18 2015-04-08 华为技术有限公司 数字小数分频锁相环控制方法及锁相环
CN104753556A (zh) * 2013-12-26 2015-07-01 英特尔Ip公司 数字至时间转换器的反馈校准
US20150236748A1 (en) * 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4742331A (en) 1986-12-23 1988-05-03 Analog Devices, Inc. Digital-to-time converter
US5489864A (en) 1995-02-24 1996-02-06 Intel Corporation Delay interpolation circuitry
EP2339753B1 (en) * 2009-12-24 2012-07-04 Nxp B.V. A digital phase locked loop
US8222966B2 (en) 2010-09-10 2012-07-17 Intel Corporation System, method and apparatus for an open loop calibrated phase wrapping phase modulator for wideband RF outphasing/polar transmitters
US8497716B2 (en) 2011-08-05 2013-07-30 Qualcomm Incorporated Phase locked loop with phase correction in the feedback loop
US8749280B2 (en) 2011-10-17 2014-06-10 Mediatek Inc. Frequency synthesizer and associated method
US9077375B2 (en) 2011-12-21 2015-07-07 Intel Mobile Communications GmbH DTC system with high resolution phase alignment
US8860514B2 (en) * 2012-12-21 2014-10-14 Silicon Laboratories Inc. Time-interleaved digital-to-time converter
US9137084B2 (en) 2013-08-02 2015-09-15 Intel Corporation Digitally controlled edge interpolator (DCEI) for digital to time converters (DTC)
US9419658B2 (en) * 2014-12-23 2016-08-16 Infineon Technologies Ag Digital modulator non-linearity correction

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030188295A1 (en) * 2002-03-29 2003-10-02 Ali-Reza Adl-Tabatabai Method for implementing dynamic type checking
CN103051335A (zh) * 2011-10-17 2013-04-17 联发科技股份有限公司 频率合成器与频率合成方法
CN103444084A (zh) * 2011-12-21 2013-12-11 英特尔移动通信有限责任公司 具有高分辨率相位对准的dtc系统
US20150236748A1 (en) * 2013-03-14 2015-08-20 Peregrine Semiconductor Corporation Devices and Methods for Duplexer Loss Reduction
US20140266837A1 (en) * 2013-03-15 2014-09-18 Stephan Henzler Redundant delay digital-to-time converter
US20140266822A1 (en) * 2013-03-15 2014-09-18 Stephan Henzler Digital-To-Time Converter and Calibration of Digital-To-Time Converter
CN104753556A (zh) * 2013-12-26 2015-07-01 英特尔Ip公司 数字至时间转换器的反馈校准
CN104506190A (zh) * 2014-12-18 2015-04-08 华为技术有限公司 数字小数分频锁相环控制方法及锁相环

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
周国华: "基于纹波的开关功率变换器控制技术及其动力学行为研究", 《中国博士学位论文全文数据库》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875739A (zh) * 2019-11-18 2020-03-10 加特兰微电子科技(上海)有限公司 连续时间调制器、基带模数转换器和雷达系统
CN110875739B (zh) * 2019-11-18 2023-09-05 加特兰微电子科技(上海)有限公司 连续时间调制器、基带模数转换器和雷达系统
CN114153136A (zh) * 2021-12-09 2022-03-08 北京大学 一种基于时钟校准技术的全周期数字时间转换器
CN114153136B (zh) * 2021-12-09 2023-03-10 北京大学 一种基于时钟校准技术的全周期数字时间转换器
CN116015286A (zh) * 2022-12-31 2023-04-25 成都电科星拓科技有限公司 一种基于参考时钟周期获得dtc延迟步进的方法及装置
CN116015286B (zh) * 2022-12-31 2024-06-07 成都电科星拓科技有限公司 一种基于参考时钟周期获得dtc延迟步进的方法及装置
CN117092444A (zh) * 2023-10-19 2023-11-21 成都电科星拓科技有限公司 不依靠仪器间接测量dtc步进的方法、系统、设备及介质
CN117092444B (zh) * 2023-10-19 2023-12-29 成都电科星拓科技有限公司 不依靠仪器间接测量dtc步进的方法、系统、设备及介质
CN117169593A (zh) * 2023-11-02 2023-12-05 成都电科星拓科技有限公司 时间数字转换器步长间接测量方法、系统、设备及介质
CN117169593B (zh) * 2023-11-02 2024-01-30 成都电科星拓科技有限公司 时间数字转换器步长间接测量方法、系统、设备及介质

Also Published As

Publication number Publication date
CN107924158B (zh) 2021-06-04
EP3353608A1 (en) 2018-08-01
WO2017052876A1 (en) 2017-03-30
US9735952B2 (en) 2017-08-15
US20170085365A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
CN107924158A (zh) 校准高分辨率数字到时间转换器中的动态误差
CN104836580B (zh) 任意相位轨迹频率合成器
US7570182B2 (en) Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US7756487B2 (en) Local oscillator with non-harmonic ratio between oscillator and RF frequencies using pulse generation and selection
US7809338B2 (en) Local oscillator with non-harmonic ratio between oscillator and RF frequencies using wideband modulation spectral replicas
US7778610B2 (en) Local oscillator with non-harmonic ratio between oscillator and RF frequencies using XOR operation with jitter estimation and correction
US8390349B1 (en) Sub-picosecond resolution segmented re-circulating stochastic time-to-digital converter
US8619888B2 (en) Multiple path discrete digital receiver
US7805122B2 (en) Local oscillator with non-harmonic ratio between oscillator and RF frequencies using digital mixing and weighting functions
US8121214B2 (en) Local oscillator with non-harmonic ratio between oscillator and RF frequencies using XOR operation
US20100135368A1 (en) Upsampling/interpolation and time alignment mechanism utilizing injection of high frequency noise
US20120244824A1 (en) Minimization of rms phase error in a phase locked loop by dithering of a frequency reference
US9673782B1 (en) Center frequency and Q tuning of biquad filter by amplitude-limited oscillation-based calibration
US10790849B2 (en) RFDAC (RF (Radio Frequency) DAC (Digital-to-Analog Converter)) with improved efficiency and output power
CN106487396A (zh) 基于伏尔特拉级数的混频器减损校正
US11005481B2 (en) Systems and methods for mitigation of nonlinearity related phase noise degradations
JP2019504520A (ja) 超低位相雑音周波数シンセサイザ
Sundström et al. Complex IF harmonic rejection mixer for non-contiguous dual carrier reception in 65 nm CMOS
WO2017139055A1 (en) Devices and methods for pyramid stream encoding
Wheeler Low power, crystal-free design for monolithic receivers
US20180091177A1 (en) Zero-cross-pre-distortion (zcpd) algorithm for dtc based polar dtx
Dinges et al. Development trends of iot equipment
Adams A practical implementation of the Modulated Wideband Converter Compressive Sensing receiver architecture
US11283456B2 (en) Apparatuses for generating an oscillation signal
CN113196665A (zh) 用于多相rfdac(射频dac)的cdac(电容式dac(数模转换器))单位单元

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210629

Address after: California, USA

Patentee after: INTEL Corp.

Address before: California, USA

Patentee before: INTEL IP Corp.

TR01 Transfer of patent right