CN117092444B - 不依靠仪器间接测量dtc步进的方法、系统、设备及介质 - Google Patents

不依靠仪器间接测量dtc步进的方法、系统、设备及介质 Download PDF

Info

Publication number
CN117092444B
CN117092444B CN202311352791.XA CN202311352791A CN117092444B CN 117092444 B CN117092444 B CN 117092444B CN 202311352791 A CN202311352791 A CN 202311352791A CN 117092444 B CN117092444 B CN 117092444B
Authority
CN
China
Prior art keywords
dtc
code
tdc
value
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311352791.XA
Other languages
English (en)
Other versions
CN117092444A (zh
Inventor
高青
李俞东
石姣
唐贝贝
陈强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202311352791.XA priority Critical patent/CN117092444B/zh
Publication of CN117092444A publication Critical patent/CN117092444A/zh
Application granted granted Critical
Publication of CN117092444B publication Critical patent/CN117092444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Abstract

本发明公开了一种不依靠仪器间接测量DTC步进的方法、系统、设备及介质，其中方法包括：频率调整：通过频率控制字调整数字时间转换器DTC输出的频率为预设频率值；开环控制：当数字时间转换器DTC所在的锁相环电路锁定到预设频率值之后，将锁相环电路开环并停止更新；数据采集：当采集到某段数据中同时存在时间数字转换器TDC和数字时间转换器DTC的码值变化且变化均连续时，记录码值变化值；步进计算：基于时间数字转换器TDC的码值变化所对应的时间变化等于数字时间转换器DTC的真实步进值与设置步进值的差值带来的时间变化，计算数字时间转换器DTC真实步进值。本发明可在没有仪器的情况下较为准确地测量到DTC真实步进值。

Description

不依靠仪器间接测量DTC步进的方法、系统、设备及介质
技术领域
本发明涉及电数字数据处理技术领域，尤其涉及一种不依靠仪器间接测量DTC步进的方法、系统、设备及介质。
背景技术
ADPLL(AllDigitalPhaseLockedLoop，全数字锁相环)电路中，会采用TDC(Time-to-DigitalConverter，时间数字转换器)测量相位差，而为了优化ADPLL的功耗，则会采用DTC(Digital-to-TimeConverter，数字时间转换器)+TDC的方法来降低功耗和提高性能，通过DTC延迟参考时钟以后，再用TDC测量参考时钟与DCO(Digital-Controlled Oscillator，数控振荡器)输出时钟的上升沿之间的延迟差来计算两个时钟之间的相位差。
由于DTC的DTC_step(步进/单元延迟)难以测量，当其与设计的目标值相差较大时，难以定位芯片问题。一般会使用示波器观测DTC延迟之后的参考时钟的上升沿变化来测量DTC_step，而当缺少示波器等仪器时，DTC_step基本无法测量，影响芯片的问题定位。
发明内容
为了解决上述问题，本发明提出一种不依靠仪器间接测量DTC步进的方法、系统、设备及介质，通过设计用例和数据采集的方式计算出步进DTC_step的大小。
本发明采用的技术方案如下：
一种不依靠仪器间接测量DTC步进的方法，包括：
频率调整：通过频率控制字调整数字时间转换器DTC输出的频率为预设频率值；
开环控制：当数字时间转换器DTC所在的锁相环电路锁定到预设频率值之后，将锁相环电路开环并停止更新；
数据采集：通过数字时间转换器DTC延迟参考时钟，再通过时间数字转换器TDC测量参考时钟与数控振荡器的输出时钟的上升沿之间的延迟值；当采集到某段数据中既存在时间数字转换器TDC的码值变化，又存在数字时间转换器DTC的码值变化，且两个码值的变化均连续时，记录码值变化值；
步进计算：由于数字时间转换器DTC的真实步进值与设置步进值存在差异，并导致时间数字转换器TDC的码值变化，故时间数字转换器TDC的码值变化所对应的时间变化等于数字时间转换器DTC的真实步进值与设置步进值的差值带来的时间变化，从而计算出数字时间转换器DTC的真实步进值。
进一步地，所述预设频率值为小数部分接近但不等于零的数值。
进一步地，所述数据采集中，记录的码值变化值包括同样起始和结束位置的数字时间转换器DTC和时间数字转换器TDC的码值。
进一步地，所述步进计算中，数字时间转换器DTC带来的延迟δT_tdc与时间数字转换器TDC测量的延迟δT_dtc存在数值相等且符号相反的关系，即：
-δT_tdc=δT_dtc
式中：
δT_tdc=TDC_step*(TDC_code_start-TDC_code_stop)
δT_dtc=(DTC_step-kdtc_step)*(DTC_code_start-DTC_code_stop)
其中，TDC_step为时间数字转换器TDC的真实步进值，TDC_code_start和TDC_code_stop分别为同样起始和结束位置的时间数字转换器TDC的码值；DTC_step和kdtc_step分别为数字时间转换器DTC的真实步进值和设置步进值，DTC_code_start和DTC_code_stop分别为同样起始和结束位置的数字时间转换器DTC的码值；
从而推导出数字时间转换器DTC的真实步进值：
DTC_step=kdtc_step-((TDC_code_start-TDC_code_stop)/(DTC_code_start-DTC_code_stop))*TDC_step。
一种不依靠仪器间接测量DTC步进的系统，包括：
频率调整模块，被配置为通过频率控制字调整数字时间转换器DTC输出的频率为预设频率值；
开环控制模块，被配置为在数字时间转换器DTC所在的锁相环电路锁定到预设频率值之后，将锁相环电路开环并停止更新；
数据采集模块，被配置为通过数字时间转换器DTC延迟参考时钟，再通过时间数字转换器TDC测量参考时钟与数控振荡器的输出时钟的上升沿之间的延迟值；当采集到某段数据中既存在时间数字转换器TDC的码值变化，又存在数字时间转换器DTC的码值变化，且两个码值的变化均连续时，记录码值变化值；
步进计算模块，被配置为基于时间数字转换器TDC的码值变化所对应的时间变化等于数字时间转换器DTC的真实步进值与设置步进值的差值带来的时间变化，计算出数字时间转换器DTC的真实步进值。
进一步地，所述预设频率值为小数部分接近但不等于零的数值。
进一步地，所述数据采集模块中，记录的码值变化值包括同样起始和结束位置的数字时间转换器DTC和时间数字转换器TDC的码值。
进一步地，所述步进计算模块中，数字时间转换器DTC带来的延迟δT_tdc与时间数字转换器TDC测量的延迟δT_dtc存在数值相等且符号相反的关系，即：
-δT_tdc=δT_dtc
式中：
δT_tdc=TDC_step*(TDC_code_start-TDC_code_stop)
δT_dtc=(DTC_step-kdtc_step)*(DTC_code_start-DTC_code_stop)
其中，TDC_step为时间数字转换器TDC的真实步进值，TDC_code_start和TDC_code_stop分别为同样起始和结束位置的时间数字转换器TDC的码值；DTC_step和kdtc_step分别为数字时间转换器DTC的真实步进值和设置步进值，DTC_code_start和DTC_code_stop分别为同样起始和结束位置的数字时间转换器DTC的码值；
从而推导出数字时间转换器DTC的真实步进值：
DTC_step=kdtc_step-((TDC_code_start-TDC_code_stop)/(DTC_code_start-DTC_code_stop))*TDC_step。
一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现上述不依靠仪器间接测量DTC步进的方法。
一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时实现上述不依靠仪器间接测量DTC步进的方法。
本发明的有益效果在于：
（1）本发明可以在没有仪器的情况下较为准确地测量到数字时间转换器DTC的真实步进值DTC_step，受到噪声影响较小，多次测量取均值更为精确。
（2）本发明实现过程中的依赖条件少，不需要额外的资源/功耗/设备等，测量方法简单可靠。
附图说明
图1是本发明实施例1的不依靠仪器间接测量DTC步进的方法流程图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，本实施例提供了一种不依靠仪器间接测量DTC步进的方法，包括：
频率调整：通过FCW(FrequencyControlWord，频率控制字)调整DTC输出的频率为预设频率值。
开环控制：当数字时间转换器DTC所在的锁相环电路锁定到预设频率值之后，将锁相环电路开环并停止更新，此时整个环路处于开环状态且输出频率较准确。
数据采集：通过数字时间转换器DTC延迟参考时钟，再通过TDC测量参考时钟与数控振荡器的输出时钟的上升沿之间的延迟值；当采集到某段数据中既存在时间数字转换器TDC的码值变化，又存在数字时间转换器DTC的码值变化，且两个码值的变化均连续时，记录码值变化值。
步进计算：由于数字时间转换器DTC的真实步进值与设置步进值存在差异，并导致时间数字转换器TDC的码值变化，故时间数字转换器TDC的码值变化所对应的时间变化等于数字时间转换器DTC的真实步进值与设置步进值的差值带来的时间变化，从而计算出数字时间转换器DTC的真实步进值。
优选地，该预设频率值为小数部分接近但不等于零的数值，其目的是让数字时间转换DTC输出的值变化较小。
优选地，该数据采集中，记录的码值变化值包括同样起始和结束位置的数字时间转换器DTC和时间数字转换器TDC的码值。这里取一段数据的均值是为了降低噪声带来的变化，让计算结果更精确。
优选地，该步进计算中，数字时间转换器DTC带来的延迟δT_tdc与时间数字转换器TDC测量的延迟δT_dtc存在数值相等且符号相反的关系，即：
-δT_tdc=δT_dtc
式中：
δT_tdc=TDC_step*(TDC_code_start-TDC_code_stop)
δT_dtc=(DTC_step-kdtc_step)*(DTC_code_start-DTC_code_stop)
其中，TDC_step为时间数字转换器TDC的真实步进值，TDC_code_start和TDC_code_stop分别为同样起始和结束位置的时间数字转换器TDC的码值；DTC_step和kdtc_step分别为数字时间转换器DTC的真实步进值和设置步进值，DTC_code_start和DTC_code_stop分别为同样起始和结束位置的数字时间转换器DTC的码值；
从而推导出数字时间转换器DTC的真实步进值：
DTC_step=kdtc_step-((TDC_code_start-TDC_code_stop)/(DTC_code_start-DTC_code_stop))*TDC_step。
本测量方法不依靠仪器，可以在没有仪器的情况下较为准确地测量到真实的DTC_step值，受到噪声影响较小，多次测量取均值更为精确。
实施例2
本实施例在实施例1的基础上：
本实施例提供了一种不依靠仪器间接测量DTC步进的方法，包括以下步骤：
首先将FCW设置为100.01这种小数值比较接近整数的数字，设置这种FCW的目的是让数字时间转换器DTC输出的值变化较小。
其次将ADPLL锁定到对应频率之后(频偏小于0.1%)，将环路开环，让环路不更新，整个环路处于开环状态且输出频率较准确。此时进行数据采集，当采集到的某一段数据，既有TDC码值的变化，又有DTC码值的变化，且两个码值的变化均连续时，将同样起始和结束位置的DTC码值和TDC码值分别记录为：
DTC_code_start/DTC_code_stop/TDC_code_start/TDC_code_stop
环路中设置的DTC延迟值记为kdtc_step，TDC每个code的延迟值记为TDC_step，DTC每个code的真实延迟值记为DTC_step。由于通过DTC code值带来的变化值会被TDC测量出来，因此在时间上两者是相等的关系，但是由于DTCcode带来的延迟会是TDCcode上的提前，因此两者符号相反，有：
-δT_tdc=δT_dtc
其中：
δT_tdc=(TDC_code_start-TDC_code_stop)*TDC_step
δT_dtc=DTC的真实相位差-kdtc_step带来的相位差
=DTC_step*(DTC_code_start-DTC_code_stop)-kdtc_step*(DTC_code_start-DTC_code_stop)。
所以有：
-(TDC_code_start-TDC_code_stop)*TDC_step
=DTC_step*(DTC_code_start-DTC_code_stop)-kdtc_step*(DTC_code_start-DTC_code_stop)
=(DTC_step-kdtc_step)*(DTC_code_start-DTC_code_stop)。
最后得到真实延迟值：
DTC_step=kdtc_step-((TDC_code_start-TDC_code_stop)/(DTC_code_start-DTC_code_stop))*TDC_step。
当环路锁定后且没有频偏时，TDC的码值应该保持不变，该TDC码值不变的前提是DTC通过DTC的码值延迟参考时钟之后，参考时钟和DCO输出时钟的上升沿对齐。但是由于设置的kdtc_step与真实的DTC_step有差异，因此这个差异会导致TDC码值变化，所以TDC测量到的码值变化所对应的时间变化即为设置的kdtc_step与真实的DTC_step的差值在这一段的DTC码值的差值上带来的时间变化。这里取一段数据的均值是为了降低噪声带来的变化，让计算结果更精确。
实施例3
本实施例提供了一种不依靠仪器间接测量DTC步进的系统，包括频率调整模块、开环控制模块、数据采集模块和步进计算模块，其中：
频率调整模块被配置为通过频率控制字调整数字时间转换器DTC输出的频率为预设频率值。
开环控制模块被配置为在数字时间转换器DTC所在的锁相环电路锁定到预设频率值之后，将锁相环电路开环并停止更新，此时整个环路处于开环状态且输出频率较准确。
数据采集模块被配置为通过数字时间转换器DTC延迟参考时钟，再通过时间数字转换器TDC测量参考时钟与数控振荡器的输出时钟的上升沿之间的延迟值；当采集到某段数据中既存在时间数字转换器TDC的码值变化，又存在数字时间转换器DTC的码值变化，且两个码值的变化均连续时，记录码值变化值。
步进计算模块被配置为基于时间数字转换器TDC的码值变化所对应的时间变化等于数字时间转换器DTC的真实步进值与设置步进值的差值带来的时间变化，计算出数字时间转换器DTC的真实步进值。
优选地，该预设频率值为小数部分接近但不等于零的数值，其目的是让数字时间转换DTC输出的值变化较小。
优选地，该数据采集模块中，记录的码值变化值包括同样起始和结束位置的数字时间转换器DTC和时间数字转换器TDC的码值。这里取一段数据的均值是为了降低噪声带来的变化，让计算结果更精确。
优选地，该步进计算模块中，数字时间转换器DTC带来的延迟δT_tdc与时间数字转换器TDC测量的延迟δT_dtc存在数值相等且符号相反的关系，即：
-δT_tdc=δT_dtc
式中：
δT_tdc=TDC_step*(TDC_code_start-TDC_code_stop)
δT_dtc=(DTC_step-kdtc_step)*(DTC_code_start-DTC_code_stop)
其中，TDC_step为时间数字转换器TDC的真实步进值，TDC_code_start和TDC_code_stop分别为同样起始和结束位置的时间数字转换器TDC的码值；DTC_step和kdtc_step分别为数字时间转换器DTC的真实步进值和设置步进值，DTC_code_start和DTC_code_stop分别为同样起始和结束位置的数字时间转换器DTC的码值；
从而推导出数字时间转换器DTC的真实步进值：
DTC_step=kdtc_step-((TDC_code_start-TDC_code_stop)/(DTC_code_start-DTC_code_stop))*TDC_step。
实施例4
本实施例在实施例1的基础上：
本实施例提供了一种计算机设备，包括存储器和处理器，该存储器存储有计算机程序，该处理器执行该计算机程序时实现实施例1的不依靠仪器间接测量DTC步进的方法。其中，计算机程序可以为源代码形式、对象代码形式、可执行文件或者某些中间形式等。
实施例5
本实施例在实施例1的基础上：
本实施例提供了一种计算机可读存储介质，存储有计算机程序，该计算机程序被处理器执行时实现实施例1的不依靠仪器间接测量DTC步进的方法。其中，计算机程序可以为源代码形式、对象代码形式、可执行文件或者某些中间形式等。存储介质包括：能够携带计算机程序代码的任何实体或装置、记录介质、计算机存储器、只读存储器、随机存取存储器、电载波信号、电信信号以及软件分发介质等。需要说明的是，存储介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减，例如在某些司法管辖区，根据立法和专利实践，存储介质不包括电载波信号和电信信号。
需要说明的是，对于前述的方法实施例，为了简便描述，故将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

Claims (8)

1.一种不依靠仪器间接测量DTC步进的方法，其特征在于，包括：
频率调整：通过频率控制字调整数字时间转换器DTC输出的频率为预设频率值；
开环控制：当数字时间转换器DTC所在的锁相环电路锁定到预设频率值之后，将锁相环电路开环并停止更新；
数据采集：通过数字时间转换器DTC延迟参考时钟，再通过时间数字转换器TDC测量参考时钟与数控振荡器的输出时钟的上升沿之间的延迟值；当采集到某段数据中既存在时间数字转换器TDC的码值变化，又存在数字时间转换器DTC的码值变化，且两个码值的变化均连续时，记录码值变化值；
步进计算：由于数字时间转换器DTC的真实步进值与设置步进值存在差异，并导致时间数字转换器TDC的码值变化，故时间数字转换器TDC的码值变化所对应的时间变化等于数字时间转换器DTC的真实步进值与设置步进值的差值带来的时间变化，从而计算出数字时间转换器DTC的真实步进值；
所述步进计算中，数字时间转换器DTC带来的延迟δT_tdc与时间数字转换器TDC测量的延迟δT_dtc存在数值相等且符号相反的关系，即：
-δT_tdc=δT_dtc
式中：
δT_tdc=TDC_step*(TDC_code_start-TDC_code_stop)
δT_dtc=(DTC_step-kdtc_step)*(DTC_code_start-DTC_code_stop)
其中，TDC_step为时间数字转换器TDC的真实步进值，TDC_code_start和TDC_code_stop分别为同样起始和结束位置的时间数字转换器TDC的码值；DTC_step和kdtc_step分别为数字时间转换器DTC的真实步进值和设置步进值，DTC_code_start和DTC_code_stop分别为同样起始和结束位置的数字时间转换器DTC的码值；
从而推导出数字时间转换器DTC的真实步进值：
DTC_step=kdtc_step-((TDC_code_start-TDC_code_stop)/(DTC_code_start-DTC_code_stop))*TDC_step。
2.根据权利要求1所述的不依靠仪器间接测量DTC步进的方法，其特征在于，所述预设频率值为小数部分接近但不等于零的数值。
3.根据权利要求1所述的不依靠仪器间接测量DTC步进的方法，其特征在于，所述数据采集中，记录的码值变化值包括同样起始和结束位置的数字时间转换器DTC和时间数字转换器TDC的码值。
4.一种不依靠仪器间接测量DTC步进的系统，其特征在于，包括：
频率调整模块，被配置为通过频率控制字调整数字时间转换器DTC输出的频率为预设频率值；
开环控制模块，被配置为在数字时间转换器DTC所在的锁相环电路锁定到预设频率值之后，将锁相环电路开环并停止更新；
数据采集模块，被配置为通过数字时间转换器DTC延迟参考时钟，再通过时间数字转换器TDC测量参考时钟与数控振荡器的输出时钟的上升沿之间的延迟值；当采集到某段数据中既存在时间数字转换器TDC的码值变化，又存在数字时间转换器DTC的码值变化，且两个码值的变化均连续时，记录码值变化值；
步进计算模块，被配置为基于时间数字转换器TDC的码值变化所对应的时间变化等于数字时间转换器DTC的真实步进值与设置步进值的差值带来的时间变化，计算出数字时间转换器DTC的真实步进值；
所述步进计算模块中，数字时间转换器DTC带来的延迟δT_tdc与时间数字转换器TDC测量的延迟δT_dtc存在数值相等且符号相反的关系，即：
-δT_tdc=δT_dtc
式中：
δT_tdc=TDC_step*(TDC_code_start-TDC_code_stop)
δT_dtc=(DTC_step-kdtc_step)*(DTC_code_start-DTC_code_stop)
其中，TDC_step为时间数字转换器TDC的真实步进值，TDC_code_start和TDC_code_stop分别为同样起始和结束位置的时间数字转换器TDC的码值；DTC_step和kdtc_step分别为数字时间转换器DTC的真实步进值和设置步进值，DTC_code_start和DTC_code_stop分别为同样起始和结束位置的数字时间转换器DTC的码值；
从而推导出数字时间转换器DTC的真实步进值：
DTC_step=kdtc_step-((TDC_code_start-TDC_code_stop)/(DTC_code_start-DTC_code_stop))*TDC_step。
5.根据权利要求4所述的不依靠仪器间接测量DTC步进的系统，其特征在于，所述预设频率值为小数部分接近但不等于零的数值。
6.根据权利要求4所述的不依靠仪器间接测量DTC步进的系统，其特征在于，所述数据采集模块中，记录的码值变化值包括同样起始和结束位置的数字时间转换器DTC和时间数字转换器TDC的码值。
7.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1-3任一项所述的不依靠仪器间接测量DTC步进的方法。
8.一种计算机可读存储介质，存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-3任一项所述的不依靠仪器间接测量DTC步进的方法。
CN202311352791.XA 2023-10-19 2023-10-19 不依靠仪器间接测量dtc步进的方法、系统、设备及介质 Active CN117092444B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311352791.XA CN117092444B (zh) 2023-10-19 2023-10-19 不依靠仪器间接测量dtc步进的方法、系统、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311352791.XA CN117092444B (zh) 2023-10-19 2023-10-19 不依靠仪器间接测量dtc步进的方法、系统、设备及介质

Publications (2)

Publication Number Publication Date
CN117092444A CN117092444A (zh) 2023-11-21
CN117092444B true CN117092444B (zh) 2023-12-29

Family

ID=88773852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311352791.XA Active CN117092444B (zh) 2023-10-19 2023-10-19 不依靠仪器间接测量dtc步进的方法、系统、设备及介质

Country Status (1)

Country Link
CN (1) CN117092444B (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060105A1 (en) * 2003-12-15 2005-06-30 Philips Intellectual Property & Standards Gmbh Circuit arrangement and method for locking onto and/or processing data, in particular audio, t[ele]v[ision] and/or video data
KR20150007728A (ko) * 2013-07-12 2015-01-21 에스케이하이닉스 주식회사 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기
CN106168753A (zh) * 2016-06-28 2016-11-30 中国科学院微电子研究所 时间数字转换器
US9520890B1 (en) * 2015-12-23 2016-12-13 Intel IP Corporation Dual digital to time converter (DTC) based differential correlated double sampling DTC calibration
CN107046421A (zh) * 2016-01-18 2017-08-15 马维尔国际贸易有限公司 全数字锁相环及其控制方法
CN107924158A (zh) * 2015-09-22 2018-04-17 英特尔Ip公司 校准高分辨率数字到时间转换器中的动态误差
CN109379078A (zh) * 2018-06-22 2019-02-22 公安部第研究所 一种ii型全数字锁相环的自适应环路滤波方法
CN109521666A (zh) * 2018-09-26 2019-03-26 西安电子科技大学 一种基于延迟锁相环的时间数字转换器
WO2019125300A1 (en) * 2017-12-19 2019-06-27 Huawei International Pte. Ltd. Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit
CN112803944A (zh) * 2020-12-30 2021-05-14 瑞声科技（南京）有限公司 数字时间转换器校准方法、装置、数字锁相环及电子设备
CN113054998A (zh) * 2019-12-26 2021-06-29 澜至电子科技（成都）有限公司 时间数字转换器的线性校准系统、方法及数字锁相环
WO2021133415A1 (en) * 2019-12-28 2021-07-01 Intel Corporation Systems and methods for calibrating digital phase-locked loops
CN115882853A (zh) * 2021-09-28 2023-03-31 深圳市中兴微电子技术有限公司 Dtc线性度校准方法、装置及数字锁相环
CN116015285A (zh) * 2022-12-31 2023-04-25 成都电科星拓科技有限公司 一种基于步进ldo校正tdc延迟步进的方法及装置

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005060105A1 (en) * 2003-12-15 2005-06-30 Philips Intellectual Property & Standards Gmbh Circuit arrangement and method for locking onto and/or processing data, in particular audio, t[ele]v[ision] and/or video data
KR20150007728A (ko) * 2013-07-12 2015-01-21 에스케이하이닉스 주식회사 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기
CN107924158A (zh) * 2015-09-22 2018-04-17 英特尔Ip公司 校准高分辨率数字到时间转换器中的动态误差
US9520890B1 (en) * 2015-12-23 2016-12-13 Intel IP Corporation Dual digital to time converter (DTC) based differential correlated double sampling DTC calibration
CN107046421A (zh) * 2016-01-18 2017-08-15 马维尔国际贸易有限公司 全数字锁相环及其控制方法
CN106168753A (zh) * 2016-06-28 2016-11-30 中国科学院微电子研究所 时间数字转换器
WO2019125300A1 (en) * 2017-12-19 2019-06-27 Huawei International Pte. Ltd. Digital-to-time converter (dtc) assisted all digital phase locked loop (adpll) circuit
CN109379078A (zh) * 2018-06-22 2019-02-22 公安部第研究所 一种ii型全数字锁相环的自适应环路滤波方法
CN109521666A (zh) * 2018-09-26 2019-03-26 西安电子科技大学 一种基于延迟锁相环的时间数字转换器
CN113054998A (zh) * 2019-12-26 2021-06-29 澜至电子科技（成都）有限公司 时间数字转换器的线性校准系统、方法及数字锁相环
WO2021133415A1 (en) * 2019-12-28 2021-07-01 Intel Corporation Systems and methods for calibrating digital phase-locked loops
CN112803944A (zh) * 2020-12-30 2021-05-14 瑞声科技（南京）有限公司 数字时间转换器校准方法、装置、数字锁相环及电子设备
CN115882853A (zh) * 2021-09-28 2023-03-31 深圳市中兴微电子技术有限公司 Dtc线性度校准方法、装置及数字锁相环
CN116015285A (zh) * 2022-12-31 2023-04-25 成都电科星拓科技有限公司 一种基于步进ldo校正tdc延迟步进的方法及装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 3.5 GHz Wideband ADPLL With Fractional Spur Suppression Through TDC Dithering and Feedforward Compensation;Enrico Temporiti 等;《 IEEE Journal of Solid-State Circuits》;第45卷(第12期);2723 - 2736 *
基于DTC的小数型SPLL关键技术研究;石永健;《中国优秀硕士学位论文全文数据库 信息科技辑》;I136-338 *

Also Published As

Publication number Publication date
CN117092444A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
CN109387776B (zh) 测量时钟抖动的方法、时钟抖动测量电路和半导体装置
US20140266822A1 (en) Digital-To-Time Converter and Calibration of Digital-To-Time Converter
CN102111149A (zh) 数字锁相环
KR20130095558A (ko) 반도체 장치의 데이터 출력 타이밍 제어 회로
CN102981551B (zh) 一种实时时钟温度补偿系统及方法
US5128607A (en) Constant events frequency measurement and fast inverse circuit
US11539355B2 (en) Systems and methods for generating a controllable-width pulse signal
Chaberski et al. Comparison of interpolators used for time-interval measurement systems based on multiple-tapped delay line
CN109474276B (zh) 一种cpt原子钟频率同步控制方法及系统
EP2324612B1 (en) Digital polar transmitter with reduced phase error for wireless communication systems
CN117092444B (zh) 不依靠仪器间接测量dtc步进的方法、系统、设备及介质
Orallo et al. Single bin sliding discrete Fourier transform
CN113852370A (zh) 一种相位抖动补偿方法、模块和数字锁相环
EP3479176B1 (en) Signal processing apparatus and method, and electronic device comprising the apparatus
CN117169593B (zh) 时间数字转换器步长间接测量方法、系统、设备及介质
CN115685725A (zh) 测量设备的时钟校准装置和测量设备
Petrović et al. New procedure for harmonics estimation based on Hilbert transformation
JP2018189410A (ja) ジッタ測定回路
Kwiatkowski et al. Hardware Computational Module for Frequency Ω-Counter
CN112152596B (zh) 用于产生脉冲输出的电路及方法
CN106843051B (zh) 一种fpga延时装置及方法
US11838027B2 (en) All-digital phase-locked loop and calibration method thereof
CN114019857B (zh) 一种基于相位内插的高精度相位调节与测量系统及方法
US11881864B2 (en) All-digital phase-locked loop and calibration method thereof
EP3867652B1 (en) Architecture of time sampling digital signal processing device based on an application of the frequency multiplying device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant