CN114019857B - 一种基于相位内插的高精度相位调节与测量系统及方法 - Google Patents

Abstract

本发明涉及一种高精度相位调节与测量系统及方法，尤其是涉及一种基于相位内插的高精度相位调节与测量系统及方法。包括采样时钟产生模块：基于赛林斯FPGA内高速收发器的相位调节模块生成采样时钟f_s；相位计数器：由生成的采样时钟f_s控制的计数器，计数器的值代表相位值；被测通道：用于测量被测时钟的相位；本发明采用赛林斯FPGA内高速收发器中的相位内插模块，匀速高分辨率地调节其输出时钟相位，等效产生晃动小的新时钟。相比于采用片内普通锁相环PLL，该时钟抖动小约5倍。该测量系统的分辨率可接近1皮秒，相位测量精度可小于500飞秒。

Description

一种基于相位内插的高精度相位调节与测量系统及方法

技术领域

本发明涉及一种高精度相位调节与测量系统及方法，尤其是涉及一种基于相位内插的高精度相位调节与测量系统及方法。

背景技术

随着大型科学实验规模的增大，精确的时间信息对于实验数据的后期分析越来越重要。时间信息的获取依赖于高精度的时钟分发系统，而时钟相位的精确测量则是时钟分发系统的核心技术。

现有的常用技术主要基于可编程器件FPGA(现场可编程门阵列)，以固件的方式实现对时钟的相位测量。其中一种方法采用FPGA内部的普通锁相环(PLL)或者外部可控晶振产生一个与被测时钟频率f_in接近的新的时钟f_s。如附图1所示，f_s控制相位计数器，同时f_s(图1的范例中其频率稍高于f_in)对被测频率为f_in的时钟进行采样。采样结果的下降沿所对应的相位计数器的值即f_in时钟上升沿所处相位。图一所示两个被测时钟相位分别是M与M+2。该方法的测量分辨等于两个不同频率时钟的周期之差。基于当前最先进FPGA的内部PLL大约可以实现约6皮秒的测量步长。由于FPGA内部普通锁相环PLL的输出时钟晃动较大(通常标准差接近10皮秒)，一方面会使得获取准确的输出相位平均值所需测量的次数与测量时间较大，另一方面也会劣化测量的精度。另一类方法采用FPGA管脚附带的可控延迟链，其测量分辨和精度同样可达到10皮秒的量级。这类方法的明显缺陷是，为了覆盖较大测量范围，需要级联多个延迟链，而且每个测量通道需要单独的延迟链，硬件和固件资源消耗大。

发明内容

本发明基于赛林斯FPGA高速收发器，实现了一种新的占用资源小、测量分辨和精度得到显著提升的时钟相位调节与测量方法。

本发明采用赛林斯FPGA内高速收发器中的相位内插模块，匀速高分辨率地调节其输出时钟相位，等效产生晃动小的新时钟。相比于采用片内普通锁相环PLL，该时钟抖动小约5倍。该测量系统的分辨率可接近1皮秒，相位测量精度可小于500飞秒。

本发明的上述技术问题主要是通过下述技术方案得以解决的：

一种基于相位内插的高精度相位调节与测量系统，其特征在于，包括:

采样时钟产生模块：基于赛林斯FPGA内高速收发器的相位调节模块生成采样时钟f_s；

相位计数器：由生成的采样时钟f_s控制的计数器，计数器的值代表相位值；

被测通道：用于测量被测时钟的相位；

在上述的一种基于相位内插的高精度相位调节与测量系统，被测通道包括

延时器：代表实际被测时钟相对于输入参考时钟f_in的待测定的相位偏差值；

采样器：由采样时钟f_s对被测时钟进行采样，采样结果送往信号边沿寻找模块；

信号边沿寻找模块：去除噪声导致的采样抖动，获取沿所处的相位值；

平均器：进行多次测量后，输出所得相位均值。

在上述的一种基于相位内插的高精度相位调节与测量系统，采样时钟产生模块包括：

锁相环：用于产生输入参考时钟f_in的倍频时钟N*f_in；

相位内插模块：用于持续精细移动倍频时钟N*f_in的相位，产生具有细微频率差的时钟N*f_s；

分频器：用于产生N*f_s的分频时钟即采样时钟f_s。

在上述的一种基于相位内插的高精度相位调节与测量系统，所述采样时钟产生模块生成采样时钟f_s的具体方法是：

若持续的相位移动由f_s控制，且移动步长为1/128/N/f_in，则最终输出的f_s等效频率为f_in*2048/2047，或者f_in*2048/2049，取决于相位移动的方向。

若相位移动由f_in控制，则最终输出的f_s等效频率为f_in*2047/2048，或者f_in*2049/2048。

如果采用f_s控制并往加快相位移动的方向持续偏移，等效结果是缩短输出时钟周期，则输出的f_s为f_in*2048/2047，该时钟的2048个周期等于输入时钟f_in的2047个周期。

在上述的一种基于相位内插的高精度相位调节与测量系统，所述采样时钟产生模块为两级，分别是

采样时钟产生模块第一级：根据输入参考时钟f_in产生频率不变相位可微调的移相时钟f_shift，并送往第二级；

采样时钟产生模块第二级：根据第一级模块产生的移向时钟f_shift，进行持续匀速相位调节，生成具有细微频率差的时钟f_s；

在上述的一种基于相位内插的高精度相位调节与测量系统，还包括参考通道，包括：

参考通道采样器：由采样时钟f_s对输入参考时钟f_in进行采样，采样结果送往参考通道的边沿寻找模块；

参考通道边沿寻找模块：用于去除噪声导致的采样抖动，同时获取沿所处的相位值；

参考通道平均器：进行多次测量后，计算输入参考时钟的相位平均值，结果送往各被测通道与被测时钟相位值求差；

在上述的一种基于相位内插的高精度相位调节与测量系统，被测通道包括

延时器：代表实际被测时钟相对于输入参考时钟f_in的待测定的相位偏差；

被测通道采样器：由采样时钟f_s对被测时钟进行采样，采样结果送往被测通道的边沿寻找模块；

被测通道信号边沿寻找模块：去除噪声导致的采样抖动，获取沿所处的相位值；

第一平均器：进行多次测量后，计算被测时钟的相位平均值，该平均值与参考时钟相位平均值求差后，将相位差送往第二平均器；

第二平均器：相位控制器不断调节采样时钟产生模块第一级的输出时钟f_shift的相位，第二平均器用于计算相位差的平均值；

一种基于相位内插的高精度相位调节与测量方法，其特征在于，包括：

步骤1、控制相位内插模块，对其相位进行持续移动，产生相对于输入参考时钟f_in具有细微频率差的采样时钟f_s；

步骤2、用采样时钟f_s控制一个周期循环的计数器，其数值代表相位值；

步骤3、用采样时钟f_s对被测时钟进行持续采样，采样结果送往边沿寻找模块；

步骤4、边沿寻找模块基于采样结果寻找信号沿，并获得沿对应的相位值；

步骤5、重复上述步骤4的边沿寻找，获得多次测量结果，平均后得到最终相位值。

一种基于相位内插的高精度相位调节与测量方法，其特征在于，包括：

步骤1、相位控制器控制采样时钟产生模块第一级的相位内插模块，使得其输出时钟f_shift移动一步；

步骤2、对于该f_shift，采样时钟产生模块第二级产生f_s，同时用采样时钟f_s控制一个周期循环的计数器，其数值代表相位值；

步骤3、用采样时钟f_s，采用被测通道对被测时钟进行持续采样，采样结果送往边沿寻找模块，获得对应的被测相位值，并多次重复测量求得被测相位的平均值；同时用采样时钟f_s，采用参考通道对输入参考时钟f_in进行持续采样，采样结果送往参考通道的边沿寻找模块，获得对应的参考相位值，并多次重复测量求得参考相位的平均值；

步骤4、用被测相位的平均值减去参考相位的平均值，得到对于该f_shift相位下的平均相位差；

步骤5、不断重复步骤1到步骤4，得到不同f_shift相位下的平均相位差，并由被测通道的第二级平均器对其求平均，获得最终的相位值。

因此，本发明具有如下优点：

1.首次提出采用FPGA高速收发器内部的相位内插模块实现输出时钟相位的精细调节。其调节步长可达小于1皮秒。

2.首次提出采用相位持续匀速调节的方法产生等效频率偏差极小的测量时钟。该持续移相改变频率的方法不局限于FPGA内部高速收发器，也不局限于基于FPGA的应用。

3.提出增加一级相位调节的方法用于提升相位测量系统的线性。该方法不局限于基于FPGA内部高速收发器的相位测量系统，也不局限于基于FPGA的相位测量系统。

附图说明

图1是基于细微频率差的相位测量方法原理图。

图2是基于赛林斯FPGA高速收发器的时钟相位调节模块结构图。

图3是基于时钟相移的频率细微差别时钟产生模块结构图。

图4是相位测量系统基本结构框图。

图5是优化系统线性后的系统结构。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。

实施例：

本发明采用赛林斯FPGA内高速收发器的相位调节模块，以实现精细的输出时钟相位调节。如附图2所示，高速收发器内部包含锁相环、相位内插模块(Phase Interpolator)以及分频器(Divider)。锁相环输出时钟被送往相位内插模块，相位内插模块支持对最高8.15GHz的时钟进行高精度相位调节，其相位移动步长可以调节，最小可达N*f_in周期的1/128。因此相位内插模块支持的相位移动步长最低可至0.96皮秒。若按照图2的配置，当相位调节模块选择的相位值固定不变时，最终输出时钟频率等于f_in，但其输出相位可精确调控。因此若输出时钟被用作新的时钟基准，图2的配置结构最终可以支持相位调节步长1/N/f_in/128，最小可达小于1皮秒。

基于上述相位内插模块，本发明提出了采用如附图3所示的方法，即持续匀速以可控速度移动其输出相位，从而产生采样时钟f_s。若持续的相位移动由f_s控制，且移动步长为1/128/N/f_in，则最终输出的f_s等效频率为f_in*2048/2047，或者f_in*2048/2049，取决于相位移动的方向。

若相位移动由f_in控制，则最终输出的f_s等效频率为f_in*2047/2048，或者f_in*2049/2048。如果采用f_s控制并往加快相位移动的方向持续偏移，等效结果是缩短输出时钟周期，则输出的f_s为f_in*2048/2047，该时钟的2048个周期等于输入时钟f_in的2047个周期。此时用f_s对频率为f_in样的时钟采样，每2048次采样会遍历f_in的一个周期。

如图4所示，控制相位内插模块，对其相位进行持续移动，产生相对于输入参考时钟f_in具有细微频率差的采样时钟f_s。用采样时钟fs控制一个周期循环的计数器，其数值代表相位值，其拥有11比特有效位，2048个相位值，覆盖一个完整被采样时钟f_in的周期。对于每个测量通道，采样时钟对被测时钟进行持续采样，采样结果送往边沿寻找模块。边沿寻找模块作用是去除噪声导致的采样抖动，基于采样结果寻找信号沿，并获得沿对应的相位值；不断重复这一相位测量过程，获得多次测量结果，平均后可以得到最终的相位值。

图4中的相位计数器以及采样时钟产生模块可以被多个测量通道共用，以节约FPGA硬件资源。若被测时钟f_in为320MHz，则采样时钟与被测320MHz时钟周期差别，即相位测量分辨率约为1.5皮秒。若被测时钟为500MHz，则相位测量分辨可好于1皮秒。

本发明另一项创新用于提升相位测量的线性。若简单采用图4所示的结构，对于每一个被测的频率为f_in的不同相位时钟，采样时图4平均器的输入，只对应了这2048个相位里的少数几个值。而该相位测量的2048个相位值，是相位内插模块128个相位的16次(即N＝16)重复。整个系统的积分非线性主要取决于f_s自身的非线性，而其主要来源为相位内插模块的非线性。本发明提出了如图5所示结构，在图4结构的前面额外增加一级可控相位移动模块。因此采样时钟产生模块拥有两级。测量时，相位控制器模块作为中枢，会控制f_shift在一个f_in时钟周期内的循环一圈。对于每一个f_shift值，采样时钟产生模块第二级产生采样时钟f_s，同时用采样时钟控制一个周期循环的计数器，其数值代表相位值。用采样时钟f_s，同时采用被测通道对被测时钟进行持续采样，并采用参考通道对输入参考时钟f_in进行持续采样。各自的采样结果被送往各自的边沿寻找模块，获得对应的相位值，并多次重复测量求得相位平均值。两个相位平均值之差即代表该f_shift值情况下的被测时钟与参考时钟相位差。依照此方法，相位控制器模块每移动一次f_shift的相位，均测量得到一次相位差值。当f_shift的相位移动覆盖f_in的一个周期后，由第二级平均器对相位差值求平均，获得最终的相位差，即代表被测时钟和参考时钟的平均相位差。

由于f_shift会在一个周期的2048个相位循环一次，这使得对于测量通道和参考通道，所测相位值，均会在整个2048个相位遍历一圈，从而去除f_s自身在2048个相位的非线性的影响。最终整个系统的线性以及测量精度得以提升。对于320MHz时钟测量，图5所示结构相位测量精度(标准差)好于500飞秒，积分非线性好于±1.5皮秒。值得注意的是，测量时该新增模块f_shift的移动需要覆盖一个周期2048个相位，但测量时f_shift移动步长小于等于16步(约24皮秒)即可，整个测量只需要2048/16＝128次，从而节约测量所需时间。因此该新增模块并不一定需要使用高速器的相位内插模块，普通的FPGA内部锁相环相位移动亦满足其需求。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

Claims (7)

1.一种基于相位内插的高精度相位调节与测量系统，其特征在于，包括:

采样时钟产生模块：基于赛林斯FPGA内高速收发器的相位调节模块生成采样时钟f_s；

相位计数器：由生成的采样时钟f_s控制的计数器，计数器的值代表相位值；

被测通道：用于测量被测时钟的相位；

被测通道包括：

延时器：代表实际被测时钟相对于输入参考时钟f_in的待测定的相位偏差值；

采样器：由采样时钟f_s对被测时钟进行采样，采样结果送往信号边沿寻找模块；

信号边沿寻找模块：去除噪声导致的采样抖动，获取沿所处的相位值；

平均器：进行多次测量后，输出所得相位均值；

采样时钟产生模块包括：

锁相环：用于产生输入参考时钟f_in的倍频时钟N*f_in；

相位内插模块：用于持续精细移动倍频时钟N*f_in的相位，产生具有细微频率差的时钟N*f_s；

分频器：用于产生N*f_s的分频时钟即采样时钟f_s。

2.根据权利要求1所述的一种基于相位内插的高精度相位调节与测量系统，其特征在于，所述采样时钟产生模块生成采样时钟f_s的具体方法是：

若持续的相位移动由f_s控制，且移动步长为1/128/N/f_in，则最终输出的f_s等效频率为f_in*2048/2047，或者f_in*2048/2049，取决于相位移动的方向；

若相位移动由f_in控制，则最终输出的f_s等效频率为f_in*2047/2048，或者f_in*2049/2048；

如果采用f_s控制并往加快相位移动的方向持续偏移，等效结果是缩短输出时钟周期，则输出的f_s为f_in*2048/2047，该时钟的2048个周期等于输入时钟f_in的2047个周期。

3.根据权利要求1所述的一种基于相位内插的高精度相位调节与测量系统，其特征在于，所述采样时钟产生模块为两级，分别是：

采样时钟产生模块第一级：根据输入参考时钟f_in产生频率不变相位可微调的移相时钟f_shift，并送往第二级；

采样时钟产生模块第二级：根据第一级模块产生的移相时钟f_shift，进行持续匀速相位调节，生成具有细微频率差的时钟f_s。

4.根据权利要求3所述的一种基于相位内插的高精度相位调节与测量系统，其特征在于，还包括参考通道，包括：

参考通道采样器：由采样时钟f_s对输入参考时钟f_in进行采样，采样结果送往参考通道的边沿寻找模块；

参考通道边沿寻找模块：用于去除噪声导致的采样抖动，同时获取沿所处的相位值；

参考通道平均器：进行多次测量后，计算输入参考时钟的相位平均值，结果送往各被测通道与被测时钟相位值求差。

5.根据权利要求3所述的一种基于相位内插的高精度相位调节与测量系统，其特征在于，被测通道包括：

延时器：代表实际被测时钟相对于输入参考时钟f_in的待测定的相位偏差；

被测通道采样器：由采样时钟f_s对被测时钟进行采样，采样结果送往被测通道的边沿寻找模块；

被测通道信号边沿寻找模块：去除噪声导致的采样抖动，获取沿所处的相位值；

第一平均器：进行多次测量后，计算被测时钟的相位平均值，该平均值与参考时钟相位平均值求差后，将相位差送往第二平均器；

第二平均器：相位控制器不断调节采样时钟产生模块第一级的输出时钟f_shift的相位，第二平均器用于计算相位差的平均值。

6.一种基于相位内插的高精度相位调节与测量方法，适用于权利要求1所述的系统，其特征在于，包括：

步骤1、控制相位内插模块，对其相位进行持续移动，产生相对于输入参考时钟f_in具有细微频率差的采样时钟f_s；

步骤2、用采样时钟f_s控制一个周期循环的计数器，其数值代表相位值；

步骤3、用采样时钟f_s对被测时钟进行持续采样，采样结果送往边沿寻找模块；

步骤4、边沿寻找模块基于采样结果寻找信号沿，并获得沿对应的相位值；

步骤5、重复上述步骤4的边沿寻找，获得多次测量结果，平均后得到最终相位值。

7.一种基于相位内插的高精度相位调节与测量方法，适用于权利要求5所述的系统，其特征在于，包括：

步骤1、相位控制器控制采样时钟产生模块第一级的相位内插模块，使得其输出时钟f_shift移动一步；

步骤2、对于该f_shift，采样时钟产生模块第二级产生f_s，同时用采样时钟f_s控制一个周期循环的计数器，其数值代表相位值；

步骤3、用采样时钟f_s，采用被测通道对被测时钟进行持续采样，采样结果送往边沿寻找模块，获得对应的被测相位值，并多次重复测量求得被测相位的平均值；同时用采样时钟f_s，采用参考通道对输入参考时钟f_in进行持续采样，采样结果送往参考通道的边沿寻找模块，获得对应的参考相位值，并多次重复测量求得参考相位的平均值；

步骤4、用被测相位的平均值减去参考相位的平均值，得到对于该f_shift相位下的平均相位差；

步骤5、不断重复步骤1到步骤4，得到不同f_shift相位下的平均相位差，并由被测通道的第二级平均器对其求平均，获得最终的相位值。