CN116015286A - 一种基于参考时钟周期获得dtc延迟步进的方法及装置 - Google Patents
一种基于参考时钟周期获得dtc延迟步进的方法及装置 Download PDFInfo
- Publication number
- CN116015286A CN116015286A CN202211737349.4A CN202211737349A CN116015286A CN 116015286 A CN116015286 A CN 116015286A CN 202211737349 A CN202211737349 A CN 202211737349A CN 116015286 A CN116015286 A CN 116015286A
- Authority
- CN
- China
- Prior art keywords
- reference clock
- delay
- dtc
- digital time
- obtaining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000010355 oscillation Effects 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims description 16
- 238000004364 calculation method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000003111 delayed effect Effects 0.000 description 6
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种基于参考时钟周期获得DTC延迟步进的方法及装置，其中方法包括以下步骤：通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为关闭，一段时间以后得到稳定振荡频率；将锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值；将延迟控制信号设置为打开，再次利用参考时钟进行定时计数，计数结束得到延迟控制打开时的计数器值；基于已知的参考时钟周期、得到的两次计数器值计算步进精度。本发明通过预先检测得到DTC的步进精度，保证环路可以得到精确的步进精度值，保证环路锁定和性能。
Description
技术领域
本发明涉及集成电路技术领域，尤其涉及一种基于参考时钟周期获得DTC延迟步进的方法及装置。
背景技术
在锁相环设计中，特别是数字锁相环设计中，会用到数字时间转换器(DTC，Digital to Time Converter)，例如：
申请人为三星电子株式会社、公开号为CN110350912A的发明专利申请公开了一种时钟信号生成器、锁相环电路及操作方法和无线通信设备，该时钟信号生成器被配置为基于参考时钟信号生成目标输出时钟信号。该时钟信号生成器包括：数字时间转换器(DTC)，该数字时间转换器被配置为基于输入代码延迟参考时钟信号，以生成延迟时钟信号并输出延迟时钟信号；DTC控制器，该DTC控制器被配置为基于比较DTC的至少一个延迟量和以前生成的输出时钟信号的周期所得的结果来确定DTC的初始增益值，并基于初始增益值生成输入代码；以及锁相环，该锁相环被配置为基于延迟时钟信号和以前生成的输出时钟信号的分频时钟信号生成目标输出时钟信号，该目标输出时钟信号被锁定到延迟时钟信号。
申请人为华为国际有限公司、公开号为CN111386657A的发明专利申请公开了一种数字时间转换器(DTC)辅助的全数字锁相环(ADPLL)电路，包括：DTC误差补偿器(202)，用于接收相位偏移信号，所述相位偏移信号是对时间数字转换器(time-to-digitalconverter，TDC)电路(204)的输出进行处理之后得到的，所述相位偏移信号包括DTC误差，所述DTC误差对应于经过DTC电路(206)处理的参考时钟信号与取自所述ADPLL电路的输出信号的反馈时钟信号之间的相位差。所述补偿器用于处理所述相位偏移信号，以生成表示所述DTC误差的数字信号，所述数字信号作为输出信号。另外，将所述输出信号从所述相位偏移信号中减去，得到所述相位偏移信号的相位纠正信号。
申请人为联发科技股份有限公司、公开号为CN113676178A的发明专利申请公开了一种锁相环电路及数字时间转换器误差消除方法，其中锁相环(PLL)电路包括第一DTC，第一选择电路和第二选择电路。第一选择电路耦接第一DTC，第一选择电路接收参考信号和反馈信号，并根据选择信号将参考信号或反馈信号发送给第一DTC。第一DTC接收第一延迟控制信号，以抖动接收到的参考信号或反馈信号。第二选择电路耦接到第一DTC和第一选择电路，第二选择电路根据选择信号确定输出参考信号或输出反馈信号的路径。此外，数字时间转换器(DTC)误差消除方法，能够在锁相环(PLL)电路中减少DTC误差。
由于DTC的步进精度(Tstep)对锁相环的性能有影响，特别是初始值，设计值和实际值偏差太大的DTC的步进还可能使环路失锁。半导体代工厂提供的工艺范围波动和典型值会使这个Tstep波动在±50％以上。
发明内容
为了解决上述问题，本发明提出一种基于参考时钟周期获得DTC延迟步进的方法及装置，通过预先检测得到DTC的步进精度，保证环路可以得到精确(±5％)的步进精度值，保证环路锁定和性能。
本发明采用的技术方案如下：
一种基于参考时钟周期获得DTC延迟步进的方法，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为关闭，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1；
S3.将延迟控制信号设置为打开，再次利用参考时钟作为定时器在预设时间长度内对所述数字时间转换器的输出进行定时计数，计数结束得到延迟控制打开时的计数器值K2；
S4.基于已知的参考时钟周期Tref、步骤S2得到的计数器值K1以及步骤S3得到的计数器值K2，计算得到所述数字时间转换器的步进精度Tstep。
进一步地，步骤S4中，所述步进精度Tstep的计算方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
进一步地，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
进一步地，步骤S1中，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
进一步地，还包括步骤S5.通过通路控制将所述数字时间转换器之间的负反馈连接断开，恢复默认通路。
一种基于参考时钟周期获得DTC延迟步进的装置，应用于锁相环电路，所述装置包括N个数字时间转换器、定时器以及数据处理和计算模块，所述数字时间转换器、所述定时器以及所述数据处理和计算模块依次电连接；
所述N个数字时间转换器被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率；
所述定时器被配置为所述锁相环电路中已知频率的的参考时钟，并在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1以及延迟控制打开时的计数器值K2；
所述数据处理和计算模块被配置为根据已知的参考时钟周期Tref、所述定时器得到的计数器值K1以及计数器值K2，计算得到所述数字时间转换器的步进精度Tstep。
进一步地，所述数据处理和计算模块计算所述步进精度Tstep的方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
进一步地，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
进一步地，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
本发明的有益效果在于：
本发明提出的基于参考时钟周期获得DTC延迟步进的方法及装置，本发明通过预先检测得到DTC的步进精度，保证环路可以得到精确(±5％)的步进精度值，保证环路锁定和性能。
附图说明
图1为典型的数字时间转换器输入输出示意图。
图2为典型的数字时间转换器工艺波动示意图。
图3为本发明实施例1的基于参考时钟周期获得DTC延迟步进的方法流程图之一。
图4为本发明实施例1的基于参考时钟周期获得DTC延迟步进的方法流程图之二。
图5为本发明实施例1的数字时间转换器输入输出示意图之一。
图6为本发明实施例1的数字时间转换器输入输出示意图之二。
图7为本发明实施例1中利用参考时钟周期定时计数的示意图。
图8为本发明实施例1中计算步进精度的示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示为典型的数字时间转换器输入输出示意图，可见数字时间转换器在对应的控制信号CONT＝1和CONT＝0时候的延迟时间是不同的。如图2所示为典型的数字时间转换器工艺波动示意图，可见在典型情况、缓慢情况和快速情况下的延迟时间并不固定。
因此，本实施例提供了一种基于参考时钟周期获得DTC延迟步进的方法，如图3和图4所示，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为关闭，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1；
S3.将延迟控制信号设置为打开，再次利用参考时钟作为定时器在预设时间长度内对所述数字时间转换器的输出进行定时计数，计数结束得到延迟控制打开时的计数器值K2；
S4.基于已知的参考时钟周期Tref、步骤S2得到的计数器值K1以及步骤S3得到的计数器值K2，计算得到所述数字时间转换器的步进精度Tstep。
如图5所示，本实施例将奇数个数字时间转换器首尾相连，负反馈会使其振荡。然后再更改配置，第二次把延迟控制打开，如图6所示。同时，利用参考时钟周期定时计数，如图7所示。最后计算步进精度Tstep，如图8所示。
具体地，步进精度Tstep的计算方法包括以下子步骤：
S401.获取已知的参考时钟周期Tref，则M个参考时钟周期的时间为M*Tref；
S402.计算延迟关闭时的周期Tdelay0＝(M*Tref)/K1；
S403.计算延迟打开时的周期Tdelay1＝(M*Tref)/K2；
S404.计算步进精度Tstep＝(Tdelay1-Tdelay0)/(2*N)。
更为具体地，若参考时钟频率＝25MHz，参考时钟周期Tref＝40ns，计数周期M＝100，DTC级数N＝15，则步进精度Tstep的计算过程如下：
延迟关闭时，若计数值K1＝8000，则Tdelay0＝(40*100)/8000＝0.5ns；
延迟打开时，若计数值K2＝4000，则Tdelay1＝(40*100)/4000＝1ns；
因此，步进精度Tstep＝(1ns-0.5ns)/(2*15)＝0.5ns/30＝16.667ps。
实施例2
本实施例提供了一种基于参考时钟周期获得DTC延迟步进的方法，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为打开，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制打开时的计数器值K1；
S3.将延迟控制信号设置为关闭，再次利用参考时钟作为定时器在预设时间长度内对所述数字时间转换器的输出进行定时计数，计数结束得到延迟控制关闭时的计数器值K2；
S4.基于已知的参考时钟周期Tref、步骤S2得到的计数器值K1以及步骤S3得到的计数器值K2，计算得到所述数字时间转换器的步进精度Tstep。
具体地，步进精度Tstep的计算方法包括以下子步骤：
S401.获取已知的参考时钟周期Tref，则M个参考时钟周期的时间为M*Tref；
S402.计算延迟为打开时的周期Tdelay0＝(M*Tref)/K1；
S403.计算延迟为关闭时的周期Tdelay1＝(M*Tref)/K2；
S404.计算步进精度Tstep＝(Tdelay1-Tdelay0)/(2*N)。
实施例3
本实施例在实施例1的基础上：
本实施例提供了一种基于参考时钟周期获得DTC延迟步进的装置，应用于锁相环电路，该装置包括N个数字时间转换器、定时器以及数据处理和计算模块，数字时间转换器、定时器以及数据处理和计算模块依次电连接。
N个数字时间转换器被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率。
定时器被配置为锁相环电路中已知频率的的参考时钟，并在预设时间长度内对数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1以及延迟控制打开时的计数器值K2。
数据处理和计算模块被配置为根据已知的参考时钟周期Tref、定时器得到的计数器值K1以及计数器值K2，计算得到数字时间转换器的步进精度Tstep。
优选地，数据处理和计算模块计算步进精度Tstep的方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
优选地，计数期间的参考时钟周期个数M根据预设时间长度确定，即为预设时间长度与参考时钟周期之比。
优选地，数字时间转换器以负反馈方式连接的方法包括数字时间转换器的信号输入端电连接信号输出端。
需要说明的是，对于前述的方法实施例，为了简便描述，故将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。
Claims (9)
1.一种基于参考时钟周期获得DTC延迟步进的方法，其特征在于，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个DTC即数字时间转换器以负反馈方式连接振荡，先将延迟控制信号设置为关闭，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1；
S3.将延迟控制信号设置为打开，再次利用参考时钟作为定时器在预设时间长度内对所述数字时间转换器的输出进行定时计数，计数结束得到延迟控制打开时的计数器值K2；
S4.基于已知的参考时钟周期Tref、步骤S2得到的计数器值K1以及步骤S3得到的计数器值K2，计算得到所述数字时间转换器的步进精度Tstep。
2.根据权利要求1所述的基于参考时钟周期获得DTC延迟步进的方法，其特征在于，步骤S4中，所述步进精度Tstep的计算方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
3.根据权利要求2所述的基于参考时钟周期获得DTC延迟步进的方法，其特征在于，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
4.根据权利要求1-3任一项所述的基于参考时钟周期获得DTC延迟步进的方法，其特征在于，步骤S1中，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
5.根据权利要求1-3任一项所述的基于参考时钟周期获得DTC延迟步进的方法，其特征在于，还包括步骤：
S5.通过通路控制将所述数字时间转换器之间的负反馈连接断开，恢复默认通路。
6.一种基于参考时钟周期获得DTC延迟步进的装置，应用于锁相环电路，其特征在于，所述装置包括N个数字时间转换器、定时器以及数据处理和计算模块，所述数字时间转换器、所述定时器以及所述数据处理和计算模块依次电连接；
所述N个数字时间转换器被配置为以负反馈方式连接振荡，延迟控制能够打开和关闭以得到不同的振荡频率；
所述定时器被配置为所述锁相环电路中已知频率的的参考时钟，并在预设时间长度内对所述数字时间转换器的输出进行定时计数，计时结束得到延迟控制关闭时的计数器值K1以及延迟控制打开时的计数器值K2；
所述数据处理和计算模块被配置为根据已知的参考时钟周期Tref、所述定时器得到的计数器值K1以及计数器值K2，计算得到所述数字时间转换器的步进精度Tstep。
7.根据权利要求6所述的基于参考时钟周期获得DTC延迟步进的装置，其特征在于，所述数据处理和计算模块计算所述步进精度Tstep的方法包括：
Tstep＝(Tdelay1-Tdelay0)/(2*N)
其中，Tdelay0＝(M*Tref)/K1，Tdelay1＝(M*Tref)/K2，M为计数期间的参考时钟周期个数。
8.根据权利要求7所述的基于参考时钟周期获得DTC延迟步进的装置，其特征在于，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
9.根据权利要求6-8任一项所述的基于参考时钟周期获得DTC延迟步进的装置，其特征在于，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211737349.4A CN116015286A (zh) | 2022-12-31 | 2022-12-31 | 一种基于参考时钟周期获得dtc延迟步进的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211737349.4A CN116015286A (zh) | 2022-12-31 | 2022-12-31 | 一种基于参考时钟周期获得dtc延迟步进的方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116015286A true CN116015286A (zh) | 2023-04-25 |
Family
ID=86026458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211737349.4A Pending CN116015286A (zh) | 2022-12-31 | 2022-12-31 | 一种基于参考时钟周期获得dtc延迟步进的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116015286A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100183066A1 (en) * | 2009-01-22 | 2010-07-22 | National Taiwan University of Science &Technology | Digital to time converter and digital to time converting method |
| CN102111149A (zh) * | 2009-12-24 | 2011-06-29 | Nxp股份有限公司 | 数字锁相环 |
| CN107046421A (zh) * | 2016-01-18 | 2017-08-15 | 马维尔国际贸易有限公司 | 全数字锁相环及其控制方法 |
| CN107924158A (zh) * | 2015-09-22 | 2018-04-17 | 英特尔Ip公司 | 校准高分辨率数字到时间转换器中的动态误差 |
| KR20180106805A (ko) * | 2017-03-16 | 2018-10-01 | 삼성전자주식회사 | 디지털-타임 컨버터 및 디지털-타임 컨버터의 동작 방법 |
| CN111869106A (zh) * | 2018-02-23 | 2020-10-30 | 高通股份有限公司 | 通过基于可编程计数器的时钟接口和具有高分辨率和宽操作范围的时间数字转换器进行时钟筛选 |
-
2022
- 2022-12-31 CN CN202211737349.4A patent/CN116015286A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100183066A1 (en) * | 2009-01-22 | 2010-07-22 | National Taiwan University of Science &Technology | Digital to time converter and digital to time converting method |
| CN102111149A (zh) * | 2009-12-24 | 2011-06-29 | Nxp股份有限公司 | 数字锁相环 |
| CN107924158A (zh) * | 2015-09-22 | 2018-04-17 | 英特尔Ip公司 | 校准高分辨率数字到时间转换器中的动态误差 |
| CN107046421A (zh) * | 2016-01-18 | 2017-08-15 | 马维尔国际贸易有限公司 | 全数字锁相环及其控制方法 |
| KR20180106805A (ko) * | 2017-03-16 | 2018-10-01 | 삼성전자주식회사 | 디지털-타임 컨버터 및 디지털-타임 컨버터의 동작 방법 |
| CN111869106A (zh) * | 2018-02-23 | 2020-10-30 | 高通股份有限公司 | 通过基于可编程计数器的时钟接口和具有高分辨率和宽操作范围的时间数字转换器进行时钟筛选 |
Non-Patent Citations (1)
| Title |
|---|
| 张文龙: "基于剩余误差时间放大的混合式时间数字转换电路设计", 《中国优秀硕士论文电子期刊网》, pages 19 - 42 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297705B1 (en) | Circuit for locking an oscillator to a data stream | |
| US10911054B2 (en) | Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit | |
| US20100260242A1 (en) | Time digital converter, digital pll frequency synthesizer, transceiver, and receiver | |
| US7592874B2 (en) | Phase/frequency detector, phase locked loop, method for phase/frequency detection and method for generating an oscillator signal | |
| CN106330179B (zh) | 时钟发生电路和方法以及使用其的半导体装置和电子系统 | |
| US7795925B2 (en) | Phase difference detector and phase difference detection method | |
| US10374617B2 (en) | Injection-locked digital bang-bang phase-locked loop with timing calibration | |
| CN116192125B (zh) | 一种基于步进ldo校正dtc延迟步进的方法及装置 | |
| CN101764608B (zh) | 逐位逼近延迟锁相环电路及调整输入时钟信号的方法 | |
| CN101795125B (zh) | 振荡器电路及门控振荡器的校准方法 | |
| CN110708061B (zh) | 一种全数字亚采样锁相环及其频率范围锁定方法 | |
| US11101808B2 (en) | Frequency multiplier, digital phase-locked loop circuit, and frequency multiplication method | |
| US20120087402A1 (en) | In-system method for measurement of clock recovery and oscillator drift | |
| CN116015285B (zh) | 一种基于步进ldo校正tdc延迟步进的方法及装置 | |
| US20230170915A1 (en) | Time to digital converter calibration | |
| US10224936B1 (en) | Self-calibrating frequency quadrupler circuit and method thereof | |
| US6946920B1 (en) | Circuit for locking an oscillator to a data stream | |
| CN116015286A (zh) | 一种基于参考时钟周期获得dtc延迟步进的方法及装置 | |
| TWI613890B (zh) | 數位控制振盪器的頻率校正方法及其頻率校正裝置 | |
| US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
| CN116015284A (zh) | 一种基于参考时钟周期获得tdc延迟步进的方法及装置 | |
| CN116170011B (zh) | 一种基于电压电流控制校正dtc延迟步进的方法及装置 | |
| CN212231425U (zh) | 一种快速自动频率校准装置 | |
| US8742795B2 (en) | Frequency difference calculation circuit, a satellite signal receiving apparatus and frequency difference calculation method | |
| CN110611543B (zh) | 定时恢复的定时锁定识别方法与信号接收电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |