CN110708061B - 一种全数字亚采样锁相环及其频率范围锁定方法 - Google Patents

一种全数字亚采样锁相环及其频率范围锁定方法 Download PDF

Info

Publication number
CN110708061B
CN110708061B CN201911121535.3A CN201911121535A CN110708061B CN 110708061 B CN110708061 B CN 110708061B CN 201911121535 A CN201911121535 A CN 201911121535A CN 110708061 B CN110708061 B CN 110708061B
Authority
CN
China
Prior art keywords
signal
mode
frequency
sub
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911121535.3A
Other languages
English (en)
Other versions
CN110708061A (zh
Inventor
徐荣金
叶大蔚
史传进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201911121535.3A priority Critical patent/CN110708061B/zh
Publication of CN110708061A publication Critical patent/CN110708061A/zh
Application granted granted Critical
Publication of CN110708061B publication Critical patent/CN110708061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Abstract

本发明公开了一种全数字亚采样锁相环及其频率范围锁定方法，包括：时钟产生与控制电路；亚采样鉴相器，第一输入端与时钟产生与控制电路的第一输出端连接；数字环路滤波器，输入端与亚采样鉴相器的输出端连接；数控振荡器，第一输入端与数字环路滤波器的输出端连接，第一输出端与亚采样鉴相器的第二输入端连接；辅助频率锁定电路，第一输入端与时钟产生与控制电路的第二输出端连接，第二输入端与数控振荡器的第二输出端连接，输出端与数控振荡器的第二输入端连接。此发明解决了传统亚采样锁相环频率锁定范围小，频率锁定辅助电路功耗大的问题，通过全数字模式切换器判定切换亚采样鉴相器的输出模式，扩展了频率锁定的范围。

Description

一种全数字亚采样锁相环及其频率范围锁定方法
技术领域
本发明涉及集成电路技术领域，具体涉及一种全数字亚采样锁相环及其频率范围锁定方法。
背景技术
全数字锁相环采用数字电路实现环路控制，因此具有高度的设计与实现灵活性，便于与其他片上系统集成，能够随着集成电路制造工艺的发展取得更好的性能，因此具有非常广泛的应用。
在全数字锁相环中，采用亚采样的环路结构，在低频参考时钟的控制下，直接对振荡器的高频输出进行采样，获得相位误差信息，进而通过负反馈控制调节振荡器的输出频率，实现锁相环的功能。由于亚采样结构直接对振荡器输出进行采样，因此无需使用分频器，有效节约系统的功耗。然而亚采样结构无法获取频率误差信息，频率锁定范围非常小，理论上环路可以在参考时钟频率的任意整数倍频率锁定，因此通常需要一些辅助电路进行频率锁定。
亚采样锁相环环路锁定稳定后，实际的失配、噪声或干扰引起的频率漂移，逐渐累积增大为相位误差，并被鉴相器检测到。此时，若负反馈环路增益足够大，即环路带宽足够大，能够快速响应该相位差，调整振荡器至正确频率，则环路工作保持稳定。然而实际的环路增益受限于应用场景与系统指标，以及环路稳定性的要求，环路带宽有限，因此难以对频率漂移做出正确的响应。
因此，除了亚采样鉴相器自身采样特性使得锁相环频率锁定范围受限外，有限环路增益也会导致亚采样锁相环的频率锁定范围非常小，也需要频率锁定辅助电路。
常见的频率锁定辅助电路通常基于高频计数器，功耗较大。在完成频率锁定后，由于电路与系统中设计与工艺，偏差噪声或干扰的存在，亚采样锁相环也可能从正确的频率偏离至其他参考频率的整数倍频率处，因此频率锁定辅助电路需要持续工作，功耗较高。
发明内容
本发明的目的是提供一种全数字亚采样锁相环及其频率范围锁定方法。此系统及方法旨在解决传统亚采样锁相环频率锁定范围小，频率锁定辅助电路功耗大的问题，通过全数字模式切换器判定亚采样鉴相器的工作状态，并切换输出模式，使得在较大频率误差和关闭辅助频率锁定电路的情况下该锁相环仍能正确工作，扩展频率锁定的范围。
为达到上述目的，本发明提供了一种全数字亚采样锁相环，包括：
时钟产生与控制电路，根据该锁相环设定的参考频率和控制频率信号进行相位计算，并输出低频控制信号；
亚采样鉴相器，第一输入端与时钟产生与控制电路的第一输出端连接，用于对低频控制信号进行亚采样处理，生成输出数字信号；
数字环路滤波器，输入端与亚采样鉴相器的输出端连接，对输出数字信号进行频率过滤，生成过滤后的输出数字信号；
数控振荡器，第一输入端与数字环路滤波器的输出端连接，第一输出端与亚采样鉴相器的第二输入端连接，用于根据过滤后的输出数字信号产生高频时钟信号，并实时反馈回亚采样鉴相器；
辅助频率锁定电路，第一输入端与时钟产生与控制电路的第二输出端连接，第二输入端与数控振荡器的第二输出端连接，输出端与数控振荡器的第二输入端连接，根据控制频率信号、低频控制信号和高频时钟信号产生频率控制字，并根据频率控制字对数控振荡器的高频时钟信号进行实时辅助调节。
最优选的，亚采样鉴相器还包括：
时间数字转换器，第一输入端与时钟产生与控制电路的第一输出端连接，第二输入端与数控振荡器的第一输出端连接，对低频控制信号进行时间数字转换，生成初始数字信号、第一标志信号和第二标志信号；
模式切换器，输入端与时间数字转换器的输出端连接，输出端与数字环路滤波器的输入端连接，根据第一标志信号和第二标志信号对时间数字转换器的工作模式进行切换，并对初始数字信号进行切换，输出输出数字信号。
最优选的，模式切换器包括线性模式和二输出模式两种模式；模式切换器根据第一标志信号和第二标志信号的不同状态判断线性模式和二输出模式的切换，并对初始数字信号进行切换。
最优选的，二输出模块还包括饱和模式和反相模式；模式切换器在切换为二输出模式的基础上根据初始周期/上一周期判断切换的模式类型来判断此周期的切换模式。
本发明还提供了一种全数字亚采样锁相环频率范围锁定方法，该方法是基于一种全数字亚采样锁相环实现的，该方法包括以下步骤：
步骤1：将该锁相环设定的参考频率和控制频率信号输入时钟产生与控制电路，进行相位计算，并输出低频控制信号；
步骤2：将低频控制信号分为两路低频控制信号，第一路低频控制信号传输至亚采样鉴相器进行亚采样处理，生成输出数字信号；
步骤3：输出数字信号通过数字环路滤波器进行频率过滤，输出过滤后的输出数字信号；
步骤4：将过滤后的输出数字信号传输至数控振荡器，产生高频时钟信号，并将高频时钟信号与第一路低频控制信号传输回亚采样鉴相器，进行周期性亚采样，形成亚采样环路；
步骤5：第二路低频控制信号与高频时钟信号以及该锁相环设定的控制频率信号一同传输至辅助频率锁定电路，产生频率控制字，实时反馈回数控振荡器，对数控振荡器产生的高频时钟信号进行频率实时辅助调节，来锁定高频时钟信号的频率范围。
最优选的，高频时钟信号与第一路低频控制信号进行周期性亚采样之前，还需要对高频时钟信号进行亚采样，生成亚采样信号，且在第一路低频控制信号上加入延时信号，获得低频延时信号；并将低频延时信号与亚采样信号传输至亚采样鉴相器进行周期性亚采样，形成亚采样环路。
最优选的，进行周期亚采样还包括以下步骤：
步骤4.1：将低频延时信号和亚采样信号传输至时间数字转换器，并进行时间数字转换，生成初始数字信号、第一标志信号和第二标志信号；
步骤4.2：将初始数字信号、第一标志信号和第二标志信号传输至模式切换器，模式切换器根据第一标志信号和第二标志信号对时间数字转换器的工作模式进行判断切换，并对初始数字信号进行相应的切换，输出所述输出数字信号。
最优选的，进行时间数字转换还包括以下步骤：
步骤4.1.1：对低频延时信号和亚采样信号进行相位误差检测，生成相位误差和初始数字信号；
步骤4.1.2：根据初始数字信号判断高频时钟信号是否超出亚采样鉴相器的线性工作范围，将初始数字信号与时间数字转换器的预设固定值进行大小判断，并输出不同状态的第一标志信号和第二标志信号；
当初始数字信号小于时间数字转换器的预设固定值时，第一标志信号无效；
当初始数字信号大于时间数字转换器的预设固定值时，第一标志信号有效；
步骤4.1.3：将本次的初始数字信号和上一周期的初始数字信号极性进行比较，若二者极性相反，输出不同状态的所述第二标志信号；
当本次初始数字信号和上一周期的初始数字信号极性相反时，第二标志信号有效；
当本次初始数字信号和上一周期的初始数字信号极性相同时，第二标志信号无效。
最优选的，模式切换器进行判断切换还包括以下步骤：
步骤4.2.1：根据第一标志信号和第二标志信号的不同状态判断模式切换器为线性模式还是二输出模式；若模式切换器切换为二输出模式后，模式切换器还需在二输出模式的基础上根据初始周期/上一周期判断切换的模式类型来判断切换此周期的切换模式为饱和模式还是反相模式；
在上一周期为任意模式时，若第一标志信号和第二标志信号同时无效，模式切换器切换为线性模式；
在上一周期为线性模式的基础上，若第一标志信号有效，第二标志信号无效，模式切换器切换为饱和模式，否则保持线性模式；
在上一周期为饱和模式的基础上，若第一标志信号和第二标志信号同时有效，模式切换器均切换为二输出模式中的反相模式，否则保持饱和模式；
在上一周期为反相模式的基础上，若第一标志信号有效，第二标志信号无效，模式切换器切换为二输出模式中的饱和模式；
步骤4.2.2：根据模式切换器切换的不同模式，调节初始数字信号进行切换，输出所述输出数字信号；
若模式切换器切换为线性模式，初始数字信号不变，并作为输出数字信号输出；
若模式切换器切换为饱和模式，初始数字信号切换为模式切换器编码的第一设定信号，对第一设定信号进行处理，其极性与初始数字信号相同，并输出所述输出数字信号；
若模式切换器切换为反相模式，初始数字信号切换为模式切换器编码的第二设定信号，对第二设定信号进行处理，其极性与初始数字信号相反，并输出所述输出数字信号。
最优选的，模式切换器判断切换包括以下六种情况：
当第一标志信号和第二标志信号同时无效，此周期的模式切换器切换为线性模式，初始数字信号作为输出数字信号输出；
当初始周期/上一周期为线性模式，且第一标志信号有效，第二标志信号无效时，此周期的模式切换器从线性模式切换为饱和模式，对第一设定信号进行处理，其极性与初始数字信号相同，并输出所述输出数字信号；
当初始周期/上一周期为饱和模式，且第一标志信号有效，第二标志信号无效，此周期的模式切换器保持饱和模式不变，对第一设定信号进行处理，其极性与初始数字信号相同，并输出所述输出数字信号；
当初始周期/上一周期为饱和模式，且第一标志信号和第二标志信号中同时有效，此周期的模式切换器从饱和模式切换为反相模式，对第二设定信号进行处理，其极性与初始数字信号相反，并输出所述输出数字信号；
当初始周期/上一周期为反相模式时，且第一标志信号有效，第二标志信号无效，此周期的模式切换器从反相模式切换为饱和模式，对第一设定信号进行处理，其极性与初始数字信号相同，并输出所述输出数字信号；
当初始周期/上一周期为反相模式时，且第一标志信号和第二标志信号中同时有效，此周期的模式切换器保持反相模式不变，对第二设定信号进行处理，其极性与初始数字信号相反，并输出所述输出数字信号。
运用此发明，解决了传统亚采样锁相环频率锁定范围小，频率锁定辅助电路功耗大的问题，通过全数字模式切换器判定亚采样鉴相器的工作状态，并切换输出模式，使得在较大频率误差和关闭辅助频率锁定电路的情况下该锁相环仍能正确工作，扩展了频率锁定的范围。
相对于现有技术，本发明具有以下有益效果：
1、本发明在传统全数字亚采样锁相环使用的亚采样鉴相器的基础上，通过全数字实现的模式切换器，判定亚采样鉴相器的工作状态，切换相位误差信息的输出模式，使得环路在出现较大频率误差和关闭频率锁定辅助环路的情况下，仍能正确工作，扩展了频率锁定范围。
2、本发明使用数字电路的逻辑运算实现所需算法，硬件开销极小，无需高频计数器等工作在高频的模块，可以实现较大频率误差范围内的稳定锁定，有效提高了全数字亚采样电路的能效与工作稳定性。
3、本发明在传统结构的基础上，使用一个状态机，基于通常由时间数字转换器为核心的鉴相器输出结果，控制鉴相器的输出结果，实现更有效的环路控制，扩展频率锁定范围。
附图说明
图1为本发明提供的全数字亚采样锁相环的结构示意图；
图2为本发明提供的全数字亚采样锁相环锁定频率范围的步骤示意图；
图3为本发明提供的亚采样鉴相器中频率信号的流程示意图；
图4为本发明提供的亚采样鉴相器的时序图；
图5为本发明提供的模式切换器的各个模式切换示意图；
图6为本发明提供的辅助频率锁定电路工作前后的频率范围示意图。
具体实施方式
以下结合附图通过具体实施例对本发明作进一步的描述，这些实施例仅用于说明本发明，并不是对本发明保护范围的限制。
本发明是一种全数字亚采样锁相环，如图1所示，包括时钟产生与控制电路1(CTRL)、亚采样鉴相器2(SSPD)、数字环路滤波器3(DLF)、数控振荡器4(DCO)和辅助频率锁定电路5(FTL)。
时钟产生与控制电路1根据该锁相环设定的参考频率ref和控制频率信号fcw进行相位计算，并输出低频控制信号ckr。
亚采样鉴相器2的第一输入端与时钟产生与控制电路1的第一输出端连接，用于对低频控制信号ckr进行亚采样处理，生成输出数字信号dt。
数字环路滤波器3的输入端与亚采样鉴相器2的输出端连接，对输出数字信号dt进行频率过滤，抑制输出数字信号dt中不需要的频率分量，生成过滤后的输出数字信号otw。数字环路滤波器3为由比例和积分各自部分加成而得的数字低通滤波器。
数控振荡器4的第一输入端与数字环路滤波器3的输出端连接，第一输出端与亚采样鉴相器2的第二输入端连接，用于根据过滤后的输出数字信号otw产生高频时钟信号ckv，并实时反馈回亚采样鉴相器2。
辅助频率锁定电路5的第一输入端与时钟产生与控制电路1的第二输出端连接，第二输入端与数控振荡器4的第二输出端连接，输出端与数控振荡器4的第二输入端连接，根据该锁相环设定的控制频率信号fcw、低频控制信号ckr和高频时钟信号ckv产生频率控制字ftl，并根据频率控制字ftl对数控振荡器4的高频时钟信号ckv进行实时辅助调节。
亚采样鉴相器2还包括时间数字转换器6(TDC)和模式切换器7(MS)；时间数字转换器6的第一输入端与时钟产生与控制电路1的第一输出端连接，第二输入端与数控振荡器4的第一输出端连接，对低频控制信号ckr进行时间数字转换，生成初始数字信号dt0、第一标志信号flag_a和第二标志信号flag_b；模式切换器7的输入端与时间数字转换器6的输出端连接，输出端与数字环路滤波器3的输入端连接，根据第一标志信号flag_a和第二标志信号flag_b对时间数字转换器6的工作模式进行切换，并对初始数字信号dt0进行切换，输出所述输出数字信号dt。
模式切换器7为有限状态机。模式切换器7包括线性模式MODE A和二输出模式两种模式；模式切换器7根据第一标志信号flag_a和第二标志信号flag_b的不同状态判断线性模式MODE A和二输出模式(bang-bang模式)的切换，并对初始数字信号dt0进行切换。
二输出模块还包括饱和模式MODE B和反相模式MODE C；模式切换器7在切换为二输出模式(bang-bang模式)的基础上根据初始周期/上一周期判断切换的模式类型来判断此周期的切换模式。
本发明还提供了一种全数字亚采样锁相环频率范围锁定方法，该方法是基于一种全数字亚采样锁相环实现的，如图2所示，该方法包括以下步骤：
步骤1：将该锁相环设定的参考频率ref和控制频率信号fcw输入时钟产生与控制电路1，进行相位计算，并输出低频控制信号ckr。
步骤2：将低频控制信号ckr分为两路低频控制信号，第一路低频控制信号ckr传输至亚采样鉴相器2进行亚采样处理，生成输出数字信号dt。
步骤3：输出数字信号dt通过数字环路滤波器3进行频率过滤，输出过滤后的输出数字信号otw。
步骤4：将过滤后的输出数字信号otw传输至数控振荡器4，产生高频时钟信号ckv，并将高频时钟信号ckv与第一路低频控制信号ckr传输回亚采样鉴相器2，进行周期性亚采样，形成亚采样环路。
如图3所示，高频时钟信号ckv与第一路低频控制信号ckr进行时间数字转换器6处理之前，还需要对高频时钟信号ckv进行亚采样，生成亚采样信号fb。由于亚采样具有一定的延时，亚采样信号fb必然滞后于第一路低频控制信号ckr，所以需要在第一路低频控制信号ckr上加入延时信号，得到低频延时信号ckr-dly；并将低频延时信号ckr-dly与亚采样信号fb传输至亚采样鉴相器进行周期性亚采样，形成亚采样环路。
周期性亚采样还包括以下步骤：
步骤4.1：将低频延时信号ckr-dly和亚采样信号fb传输至时间数字转换器6，并进行时间数字转换，生成初始数字信号dt0、第一标志信号flag_a和第二标志信号flag_b。进行时间数字转换还包括以下步骤：
步骤4.1.1：对低频延时信号ckr-dly和亚采样信号fb进行相位误差检测，生成相位误差和初始数字信号dt0；
步骤4.1.2：根据初始数字信号dt0判断高频时钟信号ckv是否超出亚采样鉴相器2的线性工作范围，将初始数字信号dt0与时间数字转换器6的预设固定值val进行大小判断，并输出不同状态的第一标志信号flag_a和第二标志信号flag_b。
数控振荡器4输出高频时钟信号ckv的周期为数控振荡器周期Tckv，图4为本发明实施例提供的亚采样鉴相器2的时序图。亚采样鉴相器2没有频率检测的能力，其检测相位误差Δt和实际相位误差Δta的关系是以数控振荡器周期Tckv为周期的。低频延时信号ckr-dly和亚采样信号fb的检测相位误差Δt小于数控振荡器周期Tckv。其中，检测相位误差Δt和实际相位误差Δta不相等；实际相位误差Δta的数值可能大于数控振荡器周期Tckv，即实际需要检测的的高频时钟信号ckv的上升沿不是最靠近低频延时信号ckr-dly的上升沿；而亚采样鉴相器的输出数字信号dt是最靠近低频延时信号ckr-dly的那一个高频时钟信号ckv的上升沿到低频延时信号ckr-dly上升沿的检测相位误差Δt，所以检测相位误差Δt只可能小于数控振荡器周期Tckv。
当初始数字信号dt0小于时间数字转换器6的预设固定值val时，高频时钟信号ckv未超出亚采样鉴相器2的线性工作范围[-tTH,+tTH]，即低频延时信号ckr-dly的边沿对应高频时钟信号ckv的正确边沿，亚采样鉴相器2的检测相位误差Δt等于实际相位误差Δta，即实际相位误差Δta在[-tTH,+tTH]范围内，则第一标志信号flag_a无效，即flag_a＝0；
如图5所示，当初始数字信号dt0大于时间数字转换器6的预设固定值val时，高频时钟信号ckv超出亚采样鉴相器2的线性工作范围[-tTH,+tTH]，即低频延时信号ckr-dly的边沿对应高频时钟信号ckv的错误边沿，亚采样鉴相器2的检测误差Δt与实际误差Δta极性相反，该锁相环的环路反馈从负反馈变为正反馈，则第一标志信号有效，即flag_a＝1。
步骤4.1.3：将本次的初始数字信号dt0和上一周期的初始数字信号dt0 *的极性进行比较，若二者极性相反，输出不同状态的第二标志信号flag_b；
当本次的当初始数字信号dt0和上一周期的初始数字信号dt0 *极性相反时，第二标志信号flag_b有效，即flag_b＝1；
当本次的当初始数字信号dt0和上一周期的初始数字信号dt0 *极性相同时，第二标志信号flag_b无效，即flag_b＝0。
步骤4.2：将初始数字信号dt0、第一标志信号flag_a和第二标志信号flag_b传输至模式切换器7，模式切换器7根据第一标志信号flag_a和第二标志信号flag_b对时间数字转换器6的工作模式进行判断切换，并对初始数字信号dt0进行相应的切换，输出所述输出数字信号dt。模式切换器7进行判断切换还包括以下步骤：
步骤4.2.1：根据第一标志信号flag_a和第二标志信号flag_b的不同状态判断模式切换器7为线性模式MODE A还是二输出模式(bang-bang模式)；若所述模式切换器7切换为二输出模式(bang-bang模式)后，所述模式切换器7还需在二输出模式(bang-bang模式)的基础上根据初始周期/上一周期判断切换的模式类型来判断切换此周期的切换模式为饱和模式MODE B还是反相模式MODE C；
在上一周期为任意模式时，若第一标志信号flag_a和第二标志信号flag_b同时无效，即flag_a＝0,flag_b＝0，模式切换器7切换为线性模式MODE A；
在上一周期为线性模式的基础上，若第一标志信号flag_a有效，第二标志信号flag_b无效，即flag_a＝1，flag_b＝0，模式切换器7切换为二输出模式(bang-bang模式)中的饱和模式MODE B，否则保持线性模式MODE A；
在上一周期为饱和模式的基础上，若第一标志信号flag_a和第二标志信号flag_b中同时有效，即flag_a＝1,flag_b＝1，表明此周期的相位误差与上一周期的相位误差极性相反，模式切换器7均切换为二输出模式中的反相模式MODE C，否则保持饱和模式MODE B；
在上一周期为反相模式的基础上，若第一标志信号flag_a有效和第二标志信号flag_b无效，即flag_a＝1,flag_b＝0，表明此周期的相位误差与上一周期的相位误差极性相同，模式切换器7切换为二输出模式中的饱和模式MODE B。
当模式切换器7为二输出模式(bang-bang模式)时，只判定低频延时信号ckr-dly和亚采样信号fb的相位误差的极性，通过增大环路增益的方法快速减小频率误差，使频率误差缩小至亚采样鉴相器2线性工作范围[-tTH,+tTH]，加速亚采样锁相环的范围锁定。
步骤4.2.2：根据模式切换器7切换的不同模式，调节初始数字信号dt0进行切换，输出所述输出数字信号dt；
若模式切换器7切换为线性模式MODE A，初始数字信号dt0不变，并作为输出数字信号dt输出，即dt＝dt0，输出数字信号dt的范围在时间数字转换器6的预设固定值val的波动范围[-val,+val]之间；
若模式切换器7切换为饱和模式MODE B，初始数字信号dt0切换为模式切换器7编码的第一设定信号dt1，对第一设定信号dt1进行处理，并输出数字信号dt，且dt＝sign(dt0)*dt1；
若模式切换器7切换为反相模式MODE C，初始数字信号dt0切换为模式切换器7编码的第二设定信号dt2，第二设定信号dt2进行处理，并输出数字信号dt，且dt＝-sign(dt0)*dt2。
模式切换器7编码的第二设定信号dt2大于模式切换器7编码的第一设定信号dt1，模式切换器7编码的第一设定信号dt1大于时间数字转换器6的预设固定值val，即dt2＞dt1＞val。
由于该亚采样锁相环的设计指标不同，工作条件不同，模式切换器7编码的第一设定信号dt1和第二设定信号dt2的值也可以不同，由编程来调整。
模式切换器7编码的第一设定信号dt1和第二设定信号dt2使得该亚采样锁相环在二输出模式下的环路增益大于时间数字转换器6在线性工作范围[-tTH,+tTH]时的环路增益，更快速地减小了相位误差，消除了更大的频率和相位误差。
模式切换器7判断切换模式包括以下六种情况：
当第一标志信号flag_a和第二标志信号flag_b同时无效，即flag_a＝0,flag_b＝0，此周期的模式切换器7切换为线性模式MODE A，初始数字信号dt0作为输出数字信号dt输出，即dt＝dt0；
当初始周期/上一周期为线性模MODE A式，且第一标志信号flag_a有效和第二标志信号flag_b无效，即flag_a＝1,flag_b＝0，此周期的模式切换器7从线性模式MODE A切换为饱和模式MODE B，对模式切换器7编码的第一设定信号dt1进行处理，并输出数字信号dt，且dt＝sign(dt0)*dt1；
当初始周期/上一周期为饱和模式MODE B，且第一标志信号flag_a有效，第二标志信号flag_b无效，即flag_a＝1,flag_b＝0，，此周期的模式切换器7保持饱和模式MODE B不变，对模式切换器7编码的第一设定信号dt1进行处理，并输出数字信号dt，且dt＝sign(dt0)*dt1；
当且初始周期/上一周期为饱和模式MODE B，且第一标志信号flag_a和第二标志信号flag_b同时有效，即flag_a＝1,flag_b＝1，此周期的模式切换器7从饱和模式MODE_B切换为反相模式MODE C，对模式切换器7编码的第二设定信号dt2进行处理，并输出数字信号dt，且dt＝-sign(dt0)*dt2；
当且初始周期/上一周期为反相模式MODE C，且第一标志信号flag_a有效，第二标志信号flag_b无效，即flag_a＝1,flag_b＝0，此周期的模式切换器7从反相模式MODE_C切换为饱和模式MODE B，对模式切换器7编码的第一设定信号dt1进行处理，并输出数字信号dt，且dt＝sign(dt0)*dt1；
当且初始周期/上一周期为反相模式MODE C，且第一标志信号flag_a和第二标志信号flag_b同时有效，即flag_a＝1,flag_b＝1，此周期的模式切换器7保持反相模式MODEC不变，对模式切换器7编码的第二设定信号dt2进行处理，并输出数字信号dt，且dt＝-sign(dt0)*dt2。
步骤5：第二路低频控制信号ckr与高频时钟信号ckv以及该锁相环设定的控制频率信号fcw一同传输至辅助频率锁定电路5，产生频率控制字ftl，实时反馈回数控振荡器4，对数控振荡器4产生的高频时钟信号ckv进行频率实时辅助调节，来锁定高频时钟信号的频率范围。
图6为辅助频率锁定电路工作前后的频率范围示意图。该亚采样锁相环开始工作的过程中发生频率偏差导致频率控制字ftl改变，辅助频率锁定电路5开始工作，实时辅助调节数控振荡器4的高频时钟信号ckv，使得高频时钟信号ckv在亚采样鉴相器2的线性工作范围[-tTH,+tTH]内；高频时钟信号ckv在达到亚采样鉴相器2的线性工作范围[-tTH,+tTH]后，辅助频率锁定电路5停止输出频率控制字ftl，停止对数控振荡器4的高频时钟信号ckv的实时辅助调节，仅保持亚采样鉴相器2的主要环路的正常工作。
本发明的工作原理：
将该锁相环设定的参考频率和控制频率信号输入时钟产生与控制电路，进行相位计算，并输出低频控制信号；将低频控制信号分为两路低频控制信号，第一路低频控制信号传输至亚采样鉴相器进行亚采样处理，生成输出数字信号；输出数字信号通过数字环路滤波器进行频率过滤，输出过滤后的输出数字信号；将过滤后的输出数字信号传输至数控振荡器，产生高频时钟信号，并将高频时钟信号与第一路低频控制信号传输回亚采样鉴相器，进行周期性亚采样，形成亚采样环路；第二路低频控制信号与高频时钟信号以及该锁相环设定的控制频率信号一同传输至辅助频率锁定电路，产生频率控制字，实时反馈回数控振荡器，对数控振荡器产生的高频时钟信号进行频率实时辅助调节，来锁定高频时钟信号的频率范围。
综上所述，本发明一种全数字亚采样锁相环及其频率范围锁定方法，解决了传统亚采样锁相环频率锁定范围小，频率锁定辅助电路功耗大的问题，通过全数字模式切换器判定亚采样鉴相器的工作状态，并切换输出模式，使得在较大频率误差和关闭辅助频率锁定电路的情况下该锁相环仍能正确工作，扩展了频率锁定的范围。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (4)

1.一种全数字亚采样锁相环频率范围锁定方法，其特征在于，该方法是基于全数字亚采样锁相环实现的，所述全数字亚采样锁相环包括：
时钟产生与控制电路，根据该锁相环设定的参考频率和控制频率信号进行相位计算，并输出低频控制信号；
亚采样鉴相器，第一输入端与所述时钟产生与控制电路的第一输出端连接，用于对所述低频控制信号进行亚采样处理，生成输出数字信号；
数字环路滤波器，输入端与所述亚采样鉴相器的输出端连接，对所述输出数字信号进行频率过滤，生成过滤后的输出数字信号；
数控振荡器，第一输入端与所述数字环路滤波器的输出端连接，第一输出端与所述亚采样鉴相器的第二输入端连接，用于根据所述过滤后的输出数字信号产生高频时钟信号，并实时反馈回所述亚采样鉴相器；
辅助频率锁定电路，第一输入端与所述时钟产生与控制电路的第二输出端连接，第二输入端与所述数控振荡器的第二输出端连接，输出端与所述数控振荡器的第二输入端连接，根据所述控制频率信号、所述低频控制信号和所述高频时钟信号产生频率控制字，并根据所述频率控制字对所述数控振荡器的所述高频时钟信号进行实时辅助调节；
该方法包括以下步骤：
步骤1：将该锁相环设定的所述参考频率和所述控制频率信号输入所述时钟产生与控制电路，进行相位计算，并输出所述低频控制信号；
步骤2：将所述低频控制信号分为两路低频控制信号，第一路低频控制信号传输至所述亚采样鉴相器进行亚采样处理，生成输出数字信号；
步骤3：所述输出数字信号通过所述数字环路滤波器进行频率过滤，输出过滤后的输出数字信号；
步骤4：将所述过滤后的输出数字信号传输至所述数控振荡器，产生高频时钟信号，并将所述高频时钟信号与所述第一路低频控制信号传输回所述亚采样鉴相器，进行周期性亚采样，形成亚采样环路；
步骤5：第二路低频控制信号与所述高频时钟信号以及该锁相环设定的所述控制频率信号一同传输至所述辅助频率锁定电路，产生频率控制字，实时反馈回所述数控振荡器，对所述数控振荡器产生的所述高频时钟信号进行频率实时辅助调节，来锁定所述高频时钟信号的频率范围；
所述高频时钟信号与所述第一路低频控制信号进行周期性亚采样之前，还需要对所述高频时钟信号进行亚采样，生成亚采样信号，且在所述第一路低频控制信号上加入延时信号，获得低频延时信号；并将所述低频延时信号与所述亚采样信号传输至所述亚采样鉴相器进行周期性亚采样，形成亚采样环路；
所述进行周期性亚采样还包括以下步骤：
步骤4.1：将所述低频延时信号和所述亚采样信号传输至时间数字转换器，并进行时间数字转换，生成初始数字信号、第一标志信号和第二标志信号，第一标志信号设计为标志输入时间误差超出转换范围，第二标志信号设计为标志输入时间误差极性与前一周期相反；
步骤4.2：将所述初始数字信号、第一标志信号和第二标志信号传输至模式切换器，所述模式切换器根据所述第一标志信号和所述第二标志信号对所述时间数字转换器的工作模式进行判断切换，并对所述初始数字信号进行相应的切换，输出所述输出数字信号。
2.如权利要求1所述的全数字亚采样锁相环频率范围锁定方法，其特征在于，所述进行时间数字转换还包括以下步骤：
步骤4.1.1：对所述低频延时信号和所述亚采样信号进行相位误差检测，生成相位误差和所述初始数字信号；
步骤4.1.2：根据所述初始数字信号判断所述高频时钟信号是否超出所述亚采样鉴相器的线性工作范围，将所述初始数字信号与所述时间数字转换器的预设固定值进行大小判断，并输出不同状态的所述第一标志信号；当所述初始数字信号小于所述时间数字转换器的预设固定值时，所述第一标志信号无效；
当所述初始数字信号大于所述时间数字转换器的预设固定值时，所述第一标志信号有效；
步骤4.1.3：将本次的初始数字信号和上一周期的初始数字信号的极性进行比较，若二者极性相反，输出不同状态的所述第二标志信号；
当本次初始数字信号和上一周期的初始数字信号极性相反时，所述第二标志信号有效；
当本次初始数字信号和上一周期的初始数字信号极性相同时，所述第二标志信号无效。
3.如权利要求2所述的全数字亚采样锁相环频率范围锁定方法，其特征在于，所述模式切换器进行判断切换还包括以下步骤：
步骤4.2.1：根据所述第一标志信号和所述第二标志信号的不同状态判断所述模式切换器为线性模式还是二输出模式；若所述模式切换器切换为所述二输出模式后，所述模式切换器还需在所述二输出模式的基础上根据初始周期/上一周期判断切换的模式类型来判断切换此周期的切换模式为饱和模式还是反相模式；
在上一周期为任意模式时，若第一标志信号和第二标志信号同时无效，模式切换器切换为线性模式；
在上一周期为线性模式的基础上，若第一标志信号有效，第二标志信号无效，模式切换器切换为饱和模式，否则保持线性模式；
在上一周期为饱和模式的基础上，若第一标志信号和第二标志信号中同时有效，模式切换器均切换为二输出模式中的反相模式，否则保持饱和模式；
在上一周期为反相模式的基础上，若第一标志信号有效和第二标志信号无效，模式切换器切换为二输出模式中的饱和模式；
步骤4.2.2：根据所述模式切换器切换的不同模式，调节所述初始数字信号进行切换，输出所述输出数字信号；
若所述模式切换器切换为所述线性模式，所述初始数字信号不变，并作为所述输出数字信号输出；
若所述模式切换器切换为所述饱和模式，所述初始数字信号切换为所述模式切换器编码的第一设定信号，对所述第一设定信号进行处理，其极性与初始数字信号相同，并输出所述输出数字信号；
若所述模式切换器切换为所述反相模式，所述初始数字信号切换为所述模式切换器编码的第二设定信号，对所述第二设定信号进行处理，其极性与初始数字信号相反，并输出所述输出数字信号。
4.如权利要求3所述的全数字亚采样锁相环频率范围锁定方法，其特征在于，所述模式切换器判断切换包括以下六种情况：
当所述第一标志信号和所述第二标志信号同时无效，此周期的所述模式切换器切换为所述线性模式，所述初始数字信号作为所述输出数字信号输出；
当初始周期/上一周期为所述线性模式，且所述第一标志信号有效，第二标志信号无效时，此周期的所述模式切换器从线性模式切换为所述饱和模式，对所述第一设定信号进行处理，其极性与初始数字信号相同，并输出所述输出数字信号；
当初始周期/上一周期为所述饱和模式，且所述第一标志信号有效，第二标志信号无效，此周期的所述模式切换器保持所述饱和模式不变，对所述第一设定信号进行处理，其极性与初始数字信号相同，并输出所述输出数字信号；
当初始周期/上一周期为所述饱和模式，且所述第一标志信号和所述第二标志信号中同时有效，此周期的所述模式切换器从饱和模式切换为所述反相模式，对所述第二设定信号进行处理，其极性与初始数字信号相反，并输出所述输出数字信号；
当初始周期/上一周期为所述反相模式时，且所述第一标志信号有效，所述第二标志信号无效，此周期的所述模式切换器从反相模式切换为所述饱和模式，对所述第一设定信号进行处理，其极性与初始数字信号相同，并输出所述输出数字信号；
当初始周期/上一周期为所述反相模式时，且所述第一标志信号和所述第二标志信号中同时有效，此周期的所述模式切换器保持所述反相模式不变，对所述第二设定信号进行处理，其极性与初始数字信号相反，并输出所述输出数字信号。
CN201911121535.3A 2019-11-15 2019-11-15 一种全数字亚采样锁相环及其频率范围锁定方法 Active CN110708061B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911121535.3A CN110708061B (zh) 2019-11-15 2019-11-15 一种全数字亚采样锁相环及其频率范围锁定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911121535.3A CN110708061B (zh) 2019-11-15 2019-11-15 一种全数字亚采样锁相环及其频率范围锁定方法

Publications (2)

Publication Number Publication Date
CN110708061A CN110708061A (zh) 2020-01-17
CN110708061B true CN110708061B (zh) 2022-02-15

Family

ID=69206337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911121535.3A Active CN110708061B (zh) 2019-11-15 2019-11-15 一种全数字亚采样锁相环及其频率范围锁定方法

Country Status (1)

Country Link
CN (1) CN110708061B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113972902A (zh) 2020-07-23 2022-01-25 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备
CN112073065B (zh) * 2020-08-12 2023-03-14 西安电子科技大学 一种毫米波亚采样dds混频小数分频锁相环结构
US11296710B2 (en) * 2020-08-24 2022-04-05 Qorvo Us, Inc. Digital subsampling PLL with DTC-based SAR phase estimation
CN115800997B (zh) * 2023-01-31 2023-04-28 上海韬润半导体有限公司 一种全新的采样锁相环电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1894854A (zh) * 2003-12-15 2007-01-10 皇家飞利浦电子股份有限公司 用于自动跟踪和/或处理数据,特别是音频、电视和/或视频数据的电路设置和方法
US8045670B2 (en) * 2007-06-22 2011-10-25 Texas Instruments Incorporated Interpolative all-digital phase locked loop
JP5256535B2 (ja) * 2009-07-13 2013-08-07 ルネサスエレクトロニクス株式会社 位相同期ループ回路
JP5585273B2 (ja) * 2010-07-28 2014-09-10 富士通株式会社 Ｐｌｌ回路、ｐｌｌ回路の動作方法およびシステム
US8373472B2 (en) * 2011-06-20 2013-02-12 Intel Mobile Communications GmbH Digital PLL with automatic clock alignment
CN107634761B (zh) * 2017-09-29 2020-11-13 中国科学院半导体研究所 一种数字锁相环频率综合装置
US10785075B2 (en) * 2017-11-10 2020-09-22 Auburn University Radio frequency (RF) to digital polar data converter and time-to-digital converter based time domain signal processing receiver
US10581418B2 (en) * 2018-01-05 2020-03-03 Samsung Electronics Co., Ltd System and method for fast converging reference clock duty cycle correction for digital to time converter (DTC)-based analog fractional-N phase-locked loop (PLL)
KR102527388B1 (ko) * 2018-04-06 2023-04-28 삼성전자주식회사 디지털-타임 컨버터 회로를 포함하는 위상 고정 루프 회로, 클럭 신호 생성기 및 이의 동작 방법
CN110166045B (zh) * 2019-04-25 2021-06-04 复旦大学 一种提取信号变化沿的快照电路
CN110798208B (zh) * 2019-10-26 2023-06-27 复旦大学 一种亚采样锁相环及其快速锁定方法

Also Published As

Publication number Publication date
CN110708061A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
CN110708061B (zh) 一种全数字亚采样锁相环及其频率范围锁定方法
US7583117B2 (en) Delay lock clock synthesizer and method thereof
US8253454B2 (en) Phase lock loop with phase interpolation by reference clock and method for the same
US8174293B2 (en) Time to digital converter
US8258831B1 (en) Method and apparatus for clock generator lock detector
US7053719B2 (en) Controlling a voltage controlled oscillator in a bang-bang phase locked loop
US8373460B2 (en) Dual loop phase locked loop with low voltage-controlled oscillator gain
CN109639272B (zh) 一种自适应宽带锁相环电路
US8487680B1 (en) Full-digital clock correction circuit and method thereof
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
US8253458B2 (en) Digital phase locked loop with reduced switching noise
US8258834B2 (en) Lock detector, method applicable thereto, and phase lock loop applying the same
US7592874B2 (en) Phase/frequency detector, phase locked loop, method for phase/frequency detection and method for generating an oscillator signal
US8780974B2 (en) Digital PLL circuit and communication device
JP2003224471A (ja) Ｐｌｌ回路および光通信受信装置
CN101764608A (zh) 逐位逼近延迟锁相环电路及调整输入时钟信号的方法
US7859313B2 (en) Edge-missing detector structure
US20110133795A1 (en) Digital phase-locked loop with reduced loop delay
US10224936B1 (en) Self-calibrating frequency quadrupler circuit and method thereof
US8373511B2 (en) Oscillator circuit and method for gain and phase noise control
CN115714596B (zh) 一种时钟数据恢复电路、显示芯片及显示设备
US20070201594A1 (en) Phase Locked Loop (Pll) Circuit, Its Phasing Method And Operation Analyzing Method
CN203434964U (zh) 一种用于采样时钟的相位延迟装置
CN111371523A (zh) 一种时钟信号处理装置和方法
CN113179099B (zh) 一种锁相环电路和其控制方法、半导体器件及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant