CN113972902A - 时钟信号产生电路、时钟信号产生方法及电子设备 - Google Patents

时钟信号产生电路、时钟信号产生方法及电子设备 Download PDF

Info

Publication number
CN113972902A
CN113972902A CN202010718719.4A CN202010718719A CN113972902A CN 113972902 A CN113972902 A CN 113972902A CN 202010718719 A CN202010718719 A CN 202010718719A CN 113972902 A CN113972902 A CN 113972902A
Authority
CN
China
Prior art keywords
circuit
spread spectrum
clock signal
control word
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010718719.4A
Other languages
English (en)
Inventor
齐爱想
魏祥野
白一鸣
冯洁
王帅
赵可宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010718719.4A priority Critical patent/CN113972902A/zh
Priority to PCT/CN2021/099018 priority patent/WO2022017033A1/zh
Priority to US17/772,482 priority patent/US11831321B2/en
Publication of CN113972902A publication Critical patent/CN113972902A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/083—Details of the phase-locked loop the reference signal being additionally directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/1778—Structural details for adapting physical parameters
    • H03K19/17784—Structural details for adapting physical parameters for supply voltage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本申请提供了一种时钟信号产生电路、时钟信号产生方法及电子设备，属于通信技术领域。由于该时钟信号产生电路中，是由控制字生成电路、初始时钟生成电路和展频时钟生成电路等数字电路，先基于展频参数生成频率控制字，再基于频率控制字生成目标占空比的初始时钟信号，最后再基于该初始时钟信号的目标占空比和频率控制字进行展频处理得到展频时钟信号，即整个展频过程由数字电路执行，因此无需控制包括该时钟信号产生电路的电子设备停止工作，即不影响电子设备正常运转。且该时钟信号产生电路可以实现对各类影响展频结果的展频参数(如，展频深度)的实时调节，展频灵活性较高。

Description

时钟信号产生电路、时钟信号产生方法及电子设备
技术领域
本公开涉及通信技术领域，特别涉及一种时钟信号产生电路、时钟信号产生方法及电子设备。
背景技术
展频(也称扩展频谱)是一种通过分散时钟信号的频谱能量，来有效抑制电子设备工作时产生的电磁干扰的技术。
相关技术中，一般通过设置锁相环电路并结合抖动(jitter)的方法来实现展频功能。但是，采用该方法进行展频时，需要先控制电子设备停止工作，等待展频完成后，再控制电子设备基于展频得到的时钟信号继续工作，且该方法无法调节展频深度，展频灵活性较低。
发明内容
本公开提供了一种时钟信号产生电路、时钟信号产生方法及电子设备，可以解决相关技术展频灵活性较低的问题，所述技术方案如下：
一方面，提供了一种时钟信号产生电路，所述时钟信号产生电路包括：控制字生成电路、初始时钟生成电路和展频时钟生成电路；
所述控制字生成电路分别与所述初始时钟生成电路和所述展频时钟生成电路连接，所述控制字生成电路用于基于展频参数生成第一频率控制字、第二频率控制字和第三频率控制字，将所述第一频率控制字和所述第二频率控制字输出至所述初始时钟生成电路，并将所述第三频率控制字输出至所述展频时钟生成电路；
所述初始时钟生成电路还与所述展频时钟生成电路连接，所述初始时钟生成电路用于根据所述第一频率控制字和所述第二频率控制字生成目标占空比的初始时钟信号，并将所述初始时钟信号输出至所述展频时钟生成电路；
所述展频时钟生成电路用于根据所述初始时钟信号的目标占空比和所述第三频率控制字对所述初始时钟信号进行展频处理，得到展频时钟信号。
可选的，所述展频时钟生成电路包括：电压转换子电路、第一基准时钟生成子电路和展频时钟生成子电路；
所述电压转换子电路分别与所述初始时钟生成电路和所述第一基准时钟生成子电路连接，所述电压转换子电路用于根据所述初始时钟信号的目标占空比将初始电压转换为目标电压，并为所述第一基准时钟生成子电路提供所述目标电压；
所述第一基准时钟生成子电路还与所述展频时钟生成子电路连接，所述第一基准时钟生成子电路用于在所述目标电压的驱动下，生成多个第一基准时钟信号，并将所述多个第一基准时钟信号输出至所述展频时钟生成子电路，其中，任意两个相邻的所述第一基准时钟信号之间的相位差相同；
所述展频时钟生成子电路还与所述控制字生成电路连接，所述展频时钟生成子电路用于根据所述第三频率控制字和所述多个第一基准时钟信号对所述初始时钟信号进行展频处理，得到展频时钟信号。
可选的，所述第一基准时钟生成子电路包括：第一环路振荡器。
可选的，所述展频时钟生成子电路包括：第一输入单元、第一选择单元和第一输出单元；
所述第一输入单元分别与所述控制字生成电路和所述第一选择单元连接，所述第一输入单元用于根据所述第三频率控制字向所述第一选择单元输出第一选择控制信号；
所述第一选择单元还分别与所述第一基准时钟生成子电路和所述第一输出单元连接，所述第一选择单元用于响应于所述第一选择控制信号从所述多个第一基准时钟信号中选择一个第一备选时钟信号，并将所述第一备选时钟信号输出至所述第一输出单元；
所述第一输出单元用于根据所述第一备选时钟信号对所述初始时钟信号进行展频处理，得到展频时钟信号。
可选的，所述时钟信号产生电路还包括：电源；
所述电源与所述电压转换子电路连接，所述电源用于为所述电压转换子电路提供所述初始电压。
可选的，所述初始时钟生成电路包括：第二基准时钟生成子电路和初始时钟生成子电路；
所述第二基准时钟生成子电路与所述初始时钟生成子电路连接，所述第二基准时钟生成子电路用于在基准电压的驱动下，生成多个第二基准时钟信号，并将所述多个第二基准时钟信号输出至所述初始时钟生成子电路，其中，任意两个相邻的所述第二基准时钟信号之间的相位差相同；
所述初始时钟生成子电路还分别与所述控制字生成电路和所述展频时钟生成电路连接，所述初始时钟生成子电路用于根据所述第一频率控制字、所述第二频率控制字和所述多个第二基准时钟信号生成所述初始时钟信号，并将所述初始时钟信号输出至所述展频时钟生成电路。
可选的，所述第二基准时钟生成子电路包括：第二环路振荡器。
可选的，所述初始时钟生成子电路包括：第二输入单元、第二选择单元和第二输出单元；
所述第二输入单元分别与所述控制字生成电路和所述第二选择单元连接，所述第二输入单元用于根据所述第一频率控制字和所述第二频率控制字，向所述第二选择单元输出第二选择控制信号；
所述第二选择单元还分别与所述第二基准时钟生成子电路和所述第二输出单元连接，所述第二选择单元用于响应于所述第二选择控制信号从所述多个第二基准时钟信号中选择一个第二备选时钟信号，并将所述第二备选时钟信号输出至所述第二输出单元；
所述第二输出单元还与所述展频时钟生成电路连接，所述第二输出单元用于根据所述第二备选时钟信号生成所述初始时钟信号，并将所述初始时钟信号输出至所述展频时钟生成电路。
可选的，所述第一频率控制字和所述第二频率控制字均为正整数。
可选的，所所述第三频率控制字包括整数部分和小数部分。
可选的，所述展频参数包括下述参数中的至少一种：展频类型参数、展频深度参数和中心频率参数。
另一方面，提供了一种时钟信号产生方法，所述方法包括：
控制字生成电路基于展频参数生成第一频率控制字、第二频率控制字和第三频率控制字，将所述第一频率控制字和所述第二频率控制字输出至初始时钟生成电路，并将所述第三频率控制字输出至展频时钟生成电路；
所述初始时钟生成电路根据所述第一频率控制字和所述第二频率控制字生成目标占空比的初始时钟信号，并将所述初始时钟信号输出至所述展频时钟生成电路；
所述展频时钟生成电路根据所述初始时钟信号的目标占空比和所述第三频率控制字对所述初始时钟信号进行展频处理，得到展频时钟信号。
可选的，所述展频时钟生成电路包括：电压转换子电路、第一基准时钟生成子电路和展频时钟生成子电路；
所述展频时钟生成电路根据所述初始时钟信号的目标占空比和所述第三频率控制字对所述初始时钟信号进行展频处理，得到展频时钟信号，包括：
所述电压转换子电路根据所述初始时钟信号的目标占空比将初始电压转换为目标电压，并为所述第一基准时钟生成子电路提供所述目标电压；
所述第一基准时钟生成子电路在所述目标电压的驱动下，生成多个第一基准时钟信号，并将所述多个第一基准时钟信号输出至所述展频时钟生成子电路，其中，任意两个相邻的所述第一基准时钟信号之间的相位差相同；
所述展频时钟生成子电路根据所述第三频率控制字和所述多个第一基准时钟信号对所述初始时钟信号进行展频处理，得到展频时钟信号。
又一方面，提供了一种电子设备，所述电子设备包括：被控电路，以及如上述方面所述的时钟信号产生电路；
所述时钟信号产生电路与所述被控电路连接，所述被控电路用于响应于所述时钟信号产生电路输出的展频时钟信号工作。
本公开提供的技术方案带来的有益效果至少可以包括：
本公开实施例提供了一种时钟信号产生电路、时钟信号产生方法及电子设备。由于该时钟信号产生电路中，是由控制字生成电路、初始时钟生成电路和展频时钟生成电路等数字电路，先基于展频参数生成频率控制字，再基于频率控制字生成初始时钟信号，以及对初始时钟信号进行展频处理，即整个展频过程由数字电路执行，因此无需控制包括该时钟信号产生电路的电子设备停止工作，即不影响电子设备正常运转。并且，本申请提供的时钟信号产生电路可以实现对各类影响展频结果的展频参数(如，展频深度)的实时调节，展频灵活性较高。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种时钟信号产生电路的结构示意图；
图2是本公开实施例提供的一种控制字生成电路的架构图；
图3是本公开实施例提供的另一种时钟信号产生电路的结构示意图；
图4是本公开实施例提供的一种电压转换子电路的结构示意图；
图5是本公开实施例提供的一种第一基准时钟生成子电路的结构示意图；
图6是本公开实施例提供的一种第一基准时钟信号的示意图；
图7是本公开实施例提供的一种展频时钟生成子电路的结构示意图；
图8是本公开实施例提供的另一种展频时钟生成子电路的结构示意图；
图9是本公开实施例提供的又一种展频时钟生成子电路的结构示意图；
图10是本公开实施例提供的一种信号合成示意图；
图11是本公开实施例提供的又一种时钟信号产生电路的结构示意图；
图12是本公开实施例提供的一种初始时钟生成子电路的结构示意图；
图13是本公开实施例提供的一种时钟信号产生方法的流程图；
图14是本公开实施例提供的一种电子设备的结构示意图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
电子设备包括的电源产生的噪声和时钟信号产生电路产生的噪声是引起电磁干扰的主要来源。其中电源产生的噪声一般可以称为底噪，时钟信号产生电路产生的噪声一般可以称为特征频率噪声。特征频率噪声对电子设备工作带来的影响较为严重，该特征频率噪声可能会占据某个关键信道或与其他电路产生耦合作用，使得电子设备的工作频率发生漂移，甚至导致电子设备工作异常或宕机。
目前，为抑制电磁干扰，一般可以通过调节电路板上的布线方式减少对外的电磁辐射。或者，可以采用铁壳对电磁干扰进行屏蔽，切断电磁干扰的传播途径。或者，可以采用抖动的方式对干扰源(即，时钟信号产生电路产生的时钟信号)进行展频处理。其中，调节布线或设置铁壳的方式成本较高。而采用抖动方式进行展频处理之前，需要先控制电子设备停止工作，在展频处理完成之后，再重新启动电子设备工作，该方式影响电子设备的正常运转，且无法实现对展频深度的调节。
本公开实施例提供了一种时钟信号产生电路，可以在不影响电子设备正常运转的前提下，实现对时钟信号的展频处理，且可以实现对展频深度、中心频率和/或展频类型的实时调节。该时钟信号产生电路不仅能够有效抑制电磁干扰，且相对于相关技术，展频灵活性较高，且因无需控制电子设备在展频处理时停止工作，在一定程度上还降低了电子设备的功耗，提高了电子设备的鲁棒性。
图1是本公开实施例提供的一种时钟信号产生电路的结构示意图。如图1所示，该时钟信号产生电路可以包括：控制字生成电路10、初始时钟生成电路20和展频时钟生成电路30。
该控制字生成电路10可以分别与初始时钟生成电路20和展频时钟生成电路30连接。该控制字生成电路10可以用于基于展频参数生成第一频率控制字、第二频率控制字和第三频率控制字，将第一频率控制字和第二频率控制字输出至初始时钟生成电路20，并将第三频率控制字输出至展频时钟生成电路30。
其中，该展频参数是指影响展频时钟生成电路30输出结果，即展频效果的相关参数。且该展频参数可以由用户(如，开发人员)输入至控制字生成电路10，或者，该控制字生成电路10中可以预先配置有多种不同的展频参数，以供用户选择或以供控制字生成电路10直接调用。如，该展频参数可以为展频深度。
该初始时钟生成电路20还可以与展频时钟生成电路30连接。该初始时钟生成电路20可以用于根据第一频率控制字和第二频率控制字生成目标占空比的初始时钟信号，并将初始时钟信号输出至展频时钟生成电路30。
可选的，假设目标占空比用D表示，第一频率控制字用F1表示，第二频率控制字用F2表示(下述实施例均以相同字符表示)。初始时钟信号的高电位持续时长与第二频率控制字F2相关，初始时钟信号的低电位持续时长与第一频率控制字F1和第二频率控制字F2的差值：F1-F2相关，则初始时钟生成电路20生成的初始时钟信号的目标占空比D可以满足：D＝F2/F1公式(1)。
该展频时钟生成电路30还可以用于根据初始时钟信号的目标占空比和第三频率控制字对初始时钟信号进行展频处理，得到展频时钟信号。
需要说明的是，由于初始时钟生成电路20和展频时钟生成电路30均是基于控制字生成电路10提供的频率控制字工作，因此，控制字生成电路10还可以称为控制模块(control block)。
综上所述，本公开实施例提供了一种时钟信号产生电路。由于该时钟信号产生电路中，是由控制字生成电路、初始时钟生成电路和展频时钟生成电路等数字电路，先基于展频参数生成频率控制字，再基于频率控制字生成目标占空比的初始时钟信号，以及基于该初始时钟信号的目标占空比进行展频处理得到展频时钟信号，即整个展频过程由数字电路执行，因此无需控制包括该时钟信号产生电路的电子设备停止工作，即不影响电子设备正常运转。并且，本申请提供的时钟信号产生电路可以实现对各类影响展频结果的展频参数(如，展频深度)的实时调节，展频灵活性较高。
可选的，展频参数可以包括下述参数中的至少一种：展频类型(modulation type)参数、展频深度(modulation depth)参数和中心频率(center frequency)参数。其中，展频类型是指展频处理所采用的展频方式，如线性调制，展频类型决定了展频时钟信号的表现形式。展频深度是指展频时钟信号的频率以固定速度偏移初始时钟信号的频率的大小，展频深度决定了展频时钟信号的峰值大小。中心频率是指展频时钟信号的频率的算术平均值，中心频率决定了展频时钟信号的最低频率和最高频率的大小。
示例的，以展频参数由用户输入为例，图2是本公开实施例提供的一种控制字生成电路的架构图。如图2所示，该控制字生成电路10可以包括展频类型的输入接口、展频深度的输入接口和中心频率的输入接口，该三个输入接口可以供用户根据所需展频结果输入对应参数。继续参考图2，控制字生成电路10在接收到展频参数后，一般会先基于展频参数生成一总频率控制字F，然后再将该总频率控制字F拆分为第一频率控制字F1、第二频率控制字F2和第三频率控制字F3，分别提供给初始时钟生成电路20和展频时钟生成电路30。其拆分方式取决于所需展频结果，展频结果是指最终所需生成的展频时钟信号的类型、频率和周期等。且展频结果一般可由用户输入或预先配置于控制字生成电路10中。
可选的，图3是本公开实施例提供的另一种时钟信号产生电路的结构示意图。如图3所示，该展频时钟生成电路可以30包括：电压转换子电路301、第一基准时钟生成子电路302和展频时钟生成子电路303。
电压转换子电路301可以分别与初始时钟生成电路20和第一基准时钟生成子电路302连接。电压转换子电路301可以根据初始时钟信号的目标占空比将初始电压转换为目标电压，并为第一基准时钟生成子电路302提供目标电压。因该电压转换子电路301的功能为电压转换，故该电压转换子电路301也可以称为电压切换电路(switching circuit)。
其中，该目标电压可以与目标占空比和初始电压均正相关。即目标占空比越大，目标电压越大；目标占空比越小，目标电压越小。同理，初始电压越大，目标电压越大；初始电压越小，目标电压越小。且，该目标电压与电压转换子电路301的自身电压转换效率也可以正相关，即电压转换效率越大，目标电压也越大，电压转换效率越小，目标电压也越小。
例如，假设初始电压用Vi表示，目标电压用Vo表示，电压转换效率用μ表示，则目标电压Vo可以满足：Vo＝Vi×μ×D，D是指目标占空比。
可选的，该初始电压可以由一电源提供(power supply)模块提供，如电源。相应的，继续参考图3，该时钟信号产生电路还可以包括电源40，该电源40可以与电压转换子电路301连接，并为电压转换子电路301提供初始电压。
由于控制字生成电路10可以基于不同的展频参数生成不同的频率控制字，因此可以使得初始时钟生成电路20基于不同的频率控制字生成不同目标占空比的初始时钟信号。相应的，电压转换子电路301即可以基于不同的目标占空比将电源40提供的初始电压转换为不同的目标电压，从而使得输出至第一基准时钟生成子电路302的目标电压可调，为后续展频奠定了基础。
可选的，图4是本公开实施例提供的一种电压转换子电路301的结构示意图。如图4所示，该电压转换子电路301可以包括：三极管M1、二极管D1、电感L1、电容C1和电阻R1。
其中，三极管M1的栅极可以与初始时钟生成电路20连接(图4中未示出)，三极管M1的第一极可以与电源40的第一极连接，三极管M1的第二极可以与电感L1的一端连接。电感L1的另一端可以分别与二极管D1的一端、电容C1的一端和电阻R1的一端可以连接，并可以与第一基准时钟生成子电路302的第一端(图4中未示出)连接。二极管D1的另一端、电容C1的另一端和电阻R1的另一端均可以分别与电源40的第二极，和第一基准时钟生成子电路302的第二端连接(图4中均未示出)。
结合图4所示的电压转换子电路301对电压转换原理进行介绍：初始时钟生成电路20可以将生成的目标占空比的初始时钟信号输出至三极管M1的栅极。如此，当初始时钟信号的电位为有效电位时，三级管M1开启，初始电压Vi可以经该三极管M1输出至电感L1的一端，然后再经电感L1、二极管D1、电容C1和电阻R1被转换为目标电压Vo。而当初始时钟信号的电位为无效电位时，三级管M1关断，初始电压Vi无法经三极管M1输出至电感L1的一端。其中，三极管M1开启也可以称为充电，三极管M1关断也可以称为放电。
继续参考图3，第一基准时钟生成子电路302还可以与展频时钟生成子电路303连接。该第一基准时钟生成子电路302可以在目标电压的驱动下，生成多个第一基准时钟信号，并将多个第一基准时钟信号输出至展频时钟生成子电路303，其中，任意两个相邻的第一基准时钟信号之间的相位差可以相同，且每个第一基准时钟信号的周期和频率均相同。因目标电压可调，相应的，第一基准时钟生成子电路302生成的第一基准时钟信号的频率即可调。
可选的，该第一基准时钟生成子电路302可以包括：第一环路振荡器(ringoscillator，RO)，即RO1。该第一环路振荡器RO1可以由多个与非门组成，且若有N个输入，则第一环路振荡器RO1可以产生2N个输出，N一般可以等于2n，n大于等于2。例如，以N等于8为例，图5示出了第一环路振荡器RO1的结构示意图。参考图5可以看出，该第一环路振荡器RO1共有16个输出端P1至P16，第一环路振荡器RO1(即，第一基准时钟生成子电路302)可以通过该16个输出端P1至P16与展频时钟生成子电路303连接。
示例的，图6以第一基准时钟生成子电路302共生成k个第一基准时钟信号为例，示出了多个第一基准时钟信号的示意图。且，参考图6可以看出，每相邻两个第一基准时钟信号之间的相位差均为Δ。
需要说明的是，第一基准时钟生成子电路302能够生成的第一基准时钟信号的数量k可以预先配置于第一基准时钟生成子电路302中。如，可以由用户在生产该电路时设置于该电路中。且，k可以为2的i次方，i可以为大于等于1的整数。例如，k可以为16、32、128或其他。
继续参考图3，展频时钟生成子电路303还可以与控制字生成电路10连接，展频时钟生成子电路303可以用于根据第三频率控制字和多个第一基准时钟信号对初始时钟信号进行展频处理，得到展频时钟信号。
其中，展频时钟信号的周期与第三频率控制字、第一基准时钟信号的频率和生成的第一基准时钟信号的数量均可以负相关。即，第三频率控制字越大，展频时钟信号的周期越小，第三频率控制字越小，展频时钟信号的周期越大。同理，第一基准时钟信号的频率越大，展频时钟信号的周期越小，第一基准时钟信号的频率越小，展频时钟信号的周期越大。第一基准时钟信号的数量越大，展频时钟信号的周期越小，第一基准时钟信号的数量越小，展频时钟信号的周期越大。
例如，假设每个第一基准时钟信号的频率表示为f1，共生成了k个第一基准时钟信号，则展频时钟信号的周期T0可以满足：T0＝1/(F3×k×f1)公式(2)，F3为第三频率控制字。
通过设置展频时钟生成子电路303，可以进一步拓展第一基准时钟生成子电路302的输出范围，增强了展频时钟信号的可调性。且，为了增强展频时钟信号的可调性，第三频率控制字F3一般可以包括整数部分和小数部分。
可选的，图7是本公开实施例提供的一种展频时钟生成子电路303的结构示意图。如图7所示，该展频时钟生成子电路303可以包括：第一输入单元3031、第一选择单元3032和第一输出单元3033。
第一输入单元3031可以分别与控制字生成电路10(图中未示出)和第一选择单元3032连接。第一输入单元3031可以用于根据第三频率控制字F3向第一选择单元3032输出第一选择控制信号。
第一选择单元3032还可以分别与第一基准时钟生成子电路302(图中未示出)和第一输出单元3033连接。第一选择单元3032可以用于响应于第一选择控制信号从多个第一基准时钟信号中选择一个第一备选时钟信号，并将第一备选时钟信号输出至第一输出单元3033。
第一输出单元3033可以用于根据第一备选时钟信号对初始时钟信号进行展频处理，得到展频时钟信号。
示例的，参考图8，第一输入单元3031可以包括多个寄存器和多个累加器，第一选择单元3032可以包括三个选择器，第一输出单元3033可以包括翻转触发器。示例的，再结合图9，寄存器可以包括：第一寄存器R1、第二寄存器R2、第三寄存器R3和第四寄存器R4，加法器可以包括：两个加法器J11和J12。选择器可以包括：第一选择器X1、第二选择器X2和第三选择器X3。翻转触发器可以包括：D触发器、第一反相器F1和第二反相器F2。
其中，两个加法器J11和J12可以均分别与控制字生成电路10连接，且一个加法器J11、第一寄存器R1、第二寄存器R2和第一选择器X1依次连接；另一个加法器J12、第三寄存器R3、第四寄存器R4和第二选择器X2依次连接。例如，图9示出的两个加法器J11和J12均连接至第三寄存器R3与第四寄存器R4相连的连接线上。第一选择器X1和第二选择器X2可以分别与第一基准时钟生成子电路302和第三选择器X3连接，第三选择器X3还可以与D触发器的第一输入端连接。D触发器的第二输入端可以与第一反相器F1的输出端连接，第一反相器F1的输入端和第二反相器F2的输入端可以与D触发器的输出端连接。且，参考图9，D触发器的输出端可以作为第一时钟信号端CLK1的输出，第二反相器F2的输出端可以作为第二时钟信号端CLK2的输出，且第一时钟信号端CLK1和第二时钟信号端CLK2提供的时钟信号仅相位相反且频率相同。
例如，假设第一基准时钟生成子电路302共生成k个第一基准时钟信号，则第一选择器X1和第二选择器X2均可以为图9所示的k->1选择器(即从K个第一基准时钟信号中选择1个第一基准时钟信号)。由于第三选择器X3用于从两个中选择一个，因此结合图9，该第三选择器X3可以为2->1选择器(即从2个第一基准时钟信号中选择1个第一备选时钟信号)。
结合图9，以第二寄存器R2和第三选择器X3连接第一时钟信号端CLK1，且第一寄存器R1、第三寄存器R3和第四寄存器R4均连接第二时钟信号端CLK2为例，对展频时钟生成子电路303生成展频时钟信号的原理进行说明：
例如，一个加法器J11可以将第三频率控制字F3的一部分(如图9所示的F3/2)和第三寄存器R3存储的最高有效位(如，5比特)相加，然后在第二时钟信号端CLK2提供的第二时钟信号的上升沿时将相加结果保存到第一寄存器R1中；或者，一个加法器J11可以将第三频率控制字F3的一部分和第三寄存器R3存储的所有信息相加，然后在第二时钟信号的上升沿时将相加结果保存到第一寄存器R1中。在下一个第一时钟信号的上升沿时，第一寄存器R1存储的最高有效位将被存储到第二寄存器R2中，并作为第一选择器X1的选择信号。相应的，第一选择器X1即可以响应于该选择信号，从k个第一基准时钟信号中选择一个第一基准时钟信号作为第一选择器X1的输出信号并输出至第三选择器X3。
同理，另一个加法器J12可以将第三频率控制字F3和第三寄存器R3存储的最高有效位相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第三寄存器R3中。或者，另一个加法器J12可以将第三频率控制字F3和第三寄存器R3存储的所有信息相加，然后在第二时钟信号CLK2的上升沿时将相加结果保存到第三寄存器R3中。在下一个第二时钟信号的上升沿时，第三寄存器R3存储的最高有效位将被存储到第四寄存器R4中，并作为第二选择器X2的选择信号。相应的，第二选择器X2即可以响应于该选择信号从k个第一基准时钟信号中选择一个第一基准时钟信号作为第二选择器X2的输出信号并输出至第三选择器X3。
进一步的，第三选择器X3可以在第一时钟信号的上升沿时，选择来自第一选择器X1的输出信号和来自第一选择器X2的输出信号中的一个作为第三选择器X3的输出信号并输出至D触发器，以作为D触发器的输入时钟信号。然后，D触发器的输出端和第二反相器F2的输出端之一输出的时钟信号即可以作为最终的输出信号，至此，即实现了展频时钟信号的生成。
可选的，第四寄存器R4输出的选择信号可以作为下降沿选择信号，第二寄存器R2输出的选择信号可以作为上升沿选择信号，第三寄存器R3反馈至加法器J12的信号可以用于控制生成的时钟的周期切换。相应的，可以将第四寄存器R4输出的选择信号称为下降沿控制字，将第二寄存器R2输出的选择信号称为上升沿控制字。本公开实施例记载的展频时钟生成子电路303可以称为基于时间平均频率脉冲直接合成(Time-Average-FrequencyDirect Period Synthesis，TAF-DPS)电路。该TAF-DPS电路的工作原理可以基于时间平均频率(time average frequency，TAF)来实现。
结合图10对该TAF-DPS电路的工作原理进行示意性说明：
假设频率控制字为F(如，第三频率控制字F3)，任意两个相邻的第一基准时钟信号的相位差为Δ，F为F＝I1+r1，I1代表整数部分，r1代表小数部分。则通过该TAF方式可以输出两种具有不同周期的时钟信号，假设一个时钟信号的周期用TA表示，另一个时钟信号的周期用TB表示，则TA和TB可以满足：
TA＝I1×Δ公式(3)；
TB＝(I1+1)×Δ公式(4)；
将该周期为TA的时钟信号和周期为TB的时钟信号通过“周期合成”技术可以合成得到一个周期为目标周期的时钟信号，且该目标周期TTAF可以满足：
TTAF＝(1-r1)×TA+r1×TB公式(5)；
将公式(3)和公式(4)代入公式(5)可以得到：
TTAF＝(I1+r1)×Δ＝F×Δ公式(6)；
根据公式(6)可以看出，r1可以控制TB出现的概率，即频率控制字F的小数部分r1可以控制周期TA和TB之间的切换频率。基于公式(6)可以进一步计算出TAF-DPS电路输出的时钟信号的频率fTAF满足：
fTAF＝1/TTAF＝1/[(I1+r1)×Δ]＝1/F×Δ公式(7)。
结合上述工作原理的介绍，展频时钟生成子电路303的输出信号的周期T1可以满足：T1＝F3×Δ＝(I11+r11)×Δ＝(1-r11)×TA+r11×TB公式(8)，I11是第三频率控制字F3的整数部分，r11是第三频率控制字F3的小数部分。
结合上述原理分析可知，本公开实施例提供的展频时钟生成子电路303可以直接对脉冲(即时钟信号)进行合成，而非传统的频率合成。该方式也使得时钟频率切换时电子设备仍可以保持正常工作。
图11是本公开实施例提供的再一种时钟生成电路的结构示意图。如图11所示，该初始时钟生成电路20可以包括：第二基准时钟生成子电路201和初始时钟生成子电路202。
第二基准时钟生成子电路201可以与初始时钟生成子电路202连接。第二基准时钟生成子电路201可以用于在基准电压的驱动下，生成多个第二基准时钟信号，并将多个第二基准时钟信号输出至初始时钟生成子电路202，其中，任意两个相邻的第二基准时钟信号之间的相位差相同，且各个第二基准时钟信号的频率和周期均相同，如各个第二基准时钟信号的频率均为f2。
可以结合图5和图6，第二基准时钟生成子电路201可以包括：第二环路振荡器RO2，该第二环路振荡器RO2和第一环路振荡器RO1的结构和工作原理相同，在此不再赘述。第二环路振荡器RO2(即，第二基准时钟生成子电路201)和第一环路振荡器RO1(即，第一基准时钟生成子电路301)区别在于：第二基准时钟生成子电路201是在固定电压(即，基准电压)下工作，生成的第二基准时钟信号的频率稳定。而，第一基准时钟生成子电路301是在可变的目标电压下工作，生成的第一基准时钟信号的频率可调。
继续参考图11，该初始时钟生成子电路202还可以分别与控制字生成电路10和展频时钟生成电路30(如，展频时钟生成电路30包括的电压转换子电路301)连接。该初始时钟生成子电路202可以用于根据第一频率控制字F1、第二频率控制字F2和多个第二基准时钟信号生成初始时钟信号，并将初始时钟信号输出至展频时钟生成电路30。
可选的，图12是本公开实施例提供的一种初始时钟生成子电路202的结构示意图。如图12所示，初始时钟生成子电路202可以包括：第二输入单元2021、第二选择单元2022和第二输出单元2023。
第二输入单元2021可以分别与控制字生成电路10(图中未示出)和第二选择单元2022连接。第二输入单元2021可以用于根据第一频率控制字F1和第二频率控制字F2，向第二选择单元2022输出第二选择控制信号。
第二选择单元2022还可以分别与第二基准时钟生成子电路201和第二输出单元2023连接。第二选择单元2022可以用于响应于第二选择控制信号从多个第二基准时钟信号中选择一个第二备选时钟信号，并将第二备选时钟信号输出至第二输出单元2023。
第二输出单元2023还可以与展频时钟生成电路30连接(图中未示出)。第二输出单元2023可以用于根据第二备选时钟信号生成初始时钟信号，并将初始时钟信号输出至展频时钟生成电路30。
可选的，可以结合图8和图9，初始时钟生成子电路202包括的各单元结构和工作原理，均与展频时钟生成子电路303包括的各单元结构和工作原理相同，在此不再赘述，区别在于初始时钟生成子电路202和展频时钟生成子电路303接收到的频率控制字不同，相应的，输出结果也不相同。故，初始时钟生成子电路202也可以成为TAF-DPS电路。假设用TAF-DPS1表示展频时钟生成子电路303，用TAF-DPS2表示初始时钟生成子电路202，则TAF-DPS2主要用于生成目标占空比的初始时钟信号，相应的，为了保证生成的初始时钟信号的稳定性，控制字生成电路10提供给初始时钟生成子电路202的第一频率控制字F1和第二频率控制字F2可以均为正整数。
假设第一频率控制字F1和第二频率控制字F2均为正整数，则结合上述针对TAF-DPS工作原理的介绍可以确定，初始时钟生成子电路202输出的初始时钟信号的周期T2可以满足：
T2＝F1×Δ＝I12×Δ＝TA＝F2×Δ+(F1-F2)×Δ公式(9)；I12是指第一频率控制字F1的整数部分，第一频率控制字F1无小数部分。
通过设置TAF-DPS1和TAF-DPS2，可以确保展频处理时针对频率的调节范围更大，且因TAF-DPS2可以产生目标占空比的初始时钟信号，使得电压转换子电路301可以基于该目标占空比的初始时钟信号，直接改变电源40提供的初始电压，确保了调节精度，进而确保了生成的展频时钟信号的精度。
结合上述实施例可知，采用本公开实施例提供的时钟信号产生电路生成展频时钟信号的整个过程可以概括为：
第二基准时钟生成子电路201(如，第二环路振荡器RO2)先在基准电压驱动下生成多个(如，k个)频率为f2的第二基准时钟信号，并输出至初始时钟生成子电路202(如，TAF-DPS2)。然后，初始时钟生成子电路202基于接收到的第一频率控制字F1、第二频率控制字F2、第二基准时钟信号的数量k和频率f2，生成目标占空比的初始时钟信号并输出至电压转换子电路301。然后，电压转换子电路301基于目标占空比将电源40提供的初始电压转换为目标电压，并将目标电压提供至第一基准时钟生成子电路302。然后，第一基准时钟生成子电路302(如，第一环路振荡器RO1)可以在该目标电压的驱动下工作，并生成多个(如，k个)频率为f1的第二基准时钟信号，且将第二基准时钟信号输出至展频时钟生成子电路303(如，TAF-DPS2)。最后，展频时钟生成子电路303可以基于接收到的第三频率控制字F3和第二基准时钟信号生成展频时钟信号。
例如，假设需要对初始时钟信号进行三角调制，则可以控制第一频率控制子F1固定不变，并将第二频率控制字F2在一定范围内进行均匀调节即可。如，控制字生成电路10可以将生成的第二频率控制字F2，按照加1减1的调节方式，在范围25至75之间进行均匀调节。因目标电压Vo满足：Vo＝Vi×μ×D＝Vi×μ×(F2/F1)，故可以看出若F2均匀变化，则相应的即会使得Vo发生均匀变化。Vo的均匀变化会进一步引起第一基准时钟生成子电路302，即第一环路振荡器RO1的振荡频率均匀变化，实现对第二基准时钟信号的频率f1的均匀调节。又由于展频时钟生成子电路303最终生成的展频时钟信号的周期满T0满足：T0＝1/(F3×k×f1)，因此可以看出T0可以随着频率f1的变化而变化，由此即可以实现三角调制。
当然，若要实现其他类型的调制，仅需向控制字生成电路10输出所需展频参数即可，控制字生成电路10基于不同展频参数生成的第二频率控制字F2根据不同规律变化将形成不同的调制类型，即使得展频时钟生成电路30实现对初始时钟信号进行不同类型的展频处理。整个电路结构展频高效，结构简洁，体积小，功耗低，既能保证电子设备的正常运转，又能可靠抑制电磁干扰。
综上所述，本公开实施例提供了一种时钟信号产生电路。由于该时钟信号产生电路中，是由控制字生成电路、初始时钟生成电路和展频时钟生成电路等数字电路，先基于展频参数生成频率控制字，再基于频率控制字生成目标占空比的初始时钟信号，以及及基于该初始时钟信号的目标占空比进行展频处理得到展频时钟信号，即整个展频过程由数字电路执行，因此无需控制包括该时钟信号产生电路的电子设备停止工作，即不影响电子设备正常运转。并且，本申请提供的时钟信号产生电路可以实现对各类影响展频结果的展频参数(如，展频深度)的实时调节，展频灵活性较高。
图13是本公开实施例提供的一种时钟信号产生方法，该方法可以应用于如图1、图3和图11任一所示的时钟信号产生电路中。如图13所示，该方法可以包括：
步骤1301、控制字生成电路基于展频参数生成第一频率控制字、第二频率控制字和第三频率控制字，将第一频率控制字和第二频率控制字输出至初始时钟生成电路，并将第三频率控制字输出至展频时钟生成电路。
步骤1302、初始时钟生成电路根据第一频率控制字和第二频率控制字生成目标占空比的初始时钟信号，并将初始时钟信号输出至展频时钟生成电路。
步骤1303、展频时钟生成电路根据初始时钟信号的目标占空比和第三频率控制字对初始时钟信号进行展频处理，得到展频时钟信号。
综上所述，本公开实施例提供了一种时钟信号产生方法，由于该方法可以基于展频参数生成频率控制字，可以根据频率控制字生成目标占空比的初始时钟信号，以及基于该初始时钟信号的目标占空比进行展频处理得到展频时钟信号。整个展频过程均为数字处理过程，无需控制包括该时钟信号产生电路的电子设备停止工作，即不影响电子设备正常运转。且，可以实现对展频深度、展频类型和/或中心频率的实时调节，展频灵活性较高。
需要说明的是，对于时钟信号产生电路包括的各电路的可选结构，以及步骤1301至步骤1303相应的可选实现方式可以参考上述针对装置侧的记载，在方法侧实施例不再赘述。
图14是本公开实施例提供的一种电子设备的结构示意图。如图14所示，该电子设备可以包括：被控电路01，以及如图1、图3和图11任一所示的时钟信号产生电路02。
其中，时钟信号产生电路02可以与被控电路01连接，被控电路01可以用于响应于时钟信号产生电路02输出的展频时钟信号工作。
例如，图14以第一基准时钟生成子电路302和第二基准时钟生成子电路201均为环路振荡器(RO1和RO2)，展频时钟生成子电路303和初始时钟生成子电路202均为TAF-DPS电路(TAF-DPS1和TAF-DPS2)为例示出了时钟信号产生电路02的示意图。
应当理解的是，在本文中提及的“和/或”，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的时钟信号产生方法的具体方式，可以参考前述装置侧实施例中介绍的时钟信号产生电路包括的各电路、各子电路、各单元以及各器件的对应工作过程，在此不再赘述。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (15)

1.一种时钟信号产生电路，其特征在于，所述时钟信号产生电路包括：控制字生成电路、初始时钟生成电路和展频时钟生成电路；
所述控制字生成电路分别与所述初始时钟生成电路和所述展频时钟生成电路连接，所述控制字生成电路用于基于展频参数生成第一频率控制字、第二频率控制字和第三频率控制字，将所述第一频率控制字和所述第二频率控制字输出至所述初始时钟生成电路，并将所述第三频率控制字输出至所述展频时钟生成电路；
所述初始时钟生成电路还与所述展频时钟生成电路连接，所述初始时钟生成电路用于根据所述第一频率控制字和所述第二频率控制字生成目标占空比的初始时钟信号，并将所述初始时钟信号输出至所述展频时钟生成电路；
所述展频时钟生成电路用于根据所述初始时钟信号的目标占空比和所述第三频率控制字对所述初始时钟信号进行展频处理，得到展频时钟信号。
2.根据权利要求1所述的时钟信号产生电路，其特征在于，所述展频时钟生成电路包括：电压转换子电路、第一基准时钟生成子电路和展频时钟生成子电路；
所述电压转换子电路分别与所述初始时钟生成电路和所述第一基准时钟生成子电路连接，所述电压转换子电路用于根据所述初始时钟信号的目标占空比将初始电压转换为目标电压，并为所述第一基准时钟生成子电路提供所述目标电压；
所述第一基准时钟生成子电路还与所述展频时钟生成子电路连接，所述第一基准时钟生成子电路用于在所述目标电压的驱动下，生成多个第一基准时钟信号，并将所述多个第一基准时钟信号输出至所述展频时钟生成子电路，其中，任意两个相邻的所述第一基准时钟信号之间的相位差相同；
所述展频时钟生成子电路还与所述控制字生成电路连接，所述展频时钟生成子电路用于根据所述第三频率控制字和所述多个第一基准时钟信号对所述初始时钟信号进行展频处理，得到展频时钟信号。
3.根据权利要求2所述的时钟信号产生电路，其特征在于，所述第一基准时钟生成子电路包括：第一环路振荡器。
4.根据权利要求2所述的时钟信号产生电路，其特征在于，所述展频时钟生成子电路包括：第一输入单元、第一选择单元和第一输出单元；
所述第一输入单元分别与所述控制字生成电路和所述第一选择单元连接，所述第一输入单元用于根据所述第三频率控制字向所述第一选择单元输出第一选择控制信号；
所述第一选择单元还分别与所述第一基准时钟生成子电路和所述第一输出单元连接，所述第一选择单元用于响应于所述第一选择控制信号从所述多个第一基准时钟信号中选择一个第一备选时钟信号，并将所述第一备选时钟信号输出至所述第一输出单元；
所述第一输出单元用于根据所述第一备选时钟信号对所述初始时钟信号进行展频处理，得到展频时钟信号。
5.根据权利要求2所述的时钟信号产生电路，其特征在于，所述时钟信号产生电路还包括：电源；
所述电源与所述电压转换子电路连接，所述电源用于为所述电压转换子电路提供所述初始电压。
6.根据权利要求1至5任一所述的时钟信号产生电路，其特征在于，所述初始时钟生成电路包括：第二基准时钟生成子电路和初始时钟生成子电路；
所述第二基准时钟生成子电路与所述初始时钟生成子电路连接，所述第二基准时钟生成子电路用于在基准电压的驱动下，生成多个第二基准时钟信号，并将所述多个第二基准时钟信号输出至所述初始时钟生成子电路，其中，任意两个相邻的所述第二基准时钟信号之间的相位差相同；
所述初始时钟生成子电路还分别与所述控制字生成电路和所述展频时钟生成电路连接，所述初始时钟生成子电路用于根据所述第一频率控制字、所述第二频率控制字和所述多个第二基准时钟信号生成所述初始时钟信号，并将所述初始时钟信号输出至所述展频时钟生成电路。
7.根据权利要求6所述的时钟信号产生电路，其特征在于，所述第二基准时钟生成子电路包括：第二环路振荡器。
8.根据权利要求6所述的时钟信号产生电路，其特征在于，所述初始时钟生成子电路包括：第二输入单元、第二选择单元和第二输出单元；
所述第二输入单元分别与所述控制字生成电路和所述第二选择单元连接，所述第二输入单元用于根据所述第一频率控制字和所述第二频率控制字，向所述第二选择单元输出第二选择控制信号；
所述第二选择单元还分别与所述第二基准时钟生成子电路和所述第二输出单元连接，所述第二选择单元用于响应于所述第二选择控制信号从所述多个第二基准时钟信号中选择一个第二备选时钟信号，并将所述第二备选时钟信号输出至所述第二输出单元；
所述第二输出单元还与所述展频时钟生成电路连接，所述第二输出单元用于根据所述第二备选时钟信号生成所述初始时钟信号，并将所述初始时钟信号输出至所述展频时钟生成电路。
9.根据权利要求1至5任一所述的时钟信号产生电路，其特征在于，所述第一频率控制字和所述第二频率控制字均为正整数。
10.根据权利要求1至5任一所述的时钟信号产生电路，其特征在于，所述第三频率控制字包括整数部分和小数部分。
11.根据权利要求1至5任一所述的时钟信号产生电路，其特征在于，所述展频参数包括下述参数中的至少一种：展频类型参数、展频深度参数和中心频率参数。
12.根据权利要求8所述的时钟信号产生电路，其特征在于，所述展频时钟生成子电路包括：第一输入单元、第一选择单元和第一输出单元；
所述第一输入单元分别与所述控制字生成电路和所述第一选择单元连接，所述第一输入单元用于根据所述第三频率控制字向所述第一选择单元输出第一选择控制信号；所述第一选择单元还分别与所述第一基准时钟生成子电路和所述第一输出单元连接，所述第一选择单元用于响应于所述第一选择控制信号从所述多个第一基准时钟信号中选择一个第一备选时钟信号，并将所述第一备选时钟信号输出至所述第一输出单元；所述第一输出单元用于根据所述第一备选时钟信号对所述初始时钟信号进行展频处理，得到展频时钟信号；
所述时钟信号产生电路还包括：电源；所述电源与所述电压转换子电路连接，所述电源用于为所述电压转换子电路提供所述初始电压；
所述第二基准时钟生成子电路包括：第二环路振荡器；
所述第一频率控制字和所述第二频率控制字均为正整数；所述第三频率控制字包括整数部分和小数部分；
所述展频参数包括下述参数中的至少一种：展频类型参数、展频深度参数和中心频率参数。
13.一种时钟信号产生方法，其特征在于，所述方法包括：
控制字生成电路基于展频参数生成第一频率控制字、第二频率控制字和第三频率控制字，将所述第一频率控制字和所述第二频率控制字输出至初始时钟生成电路，并将所述第三频率控制字输出至展频时钟生成电路；
所述初始时钟生成电路根据所述第一频率控制字和所述第二频率控制字生成目标占空比的初始时钟信号，并将所述初始时钟信号输出至所述展频时钟生成电路；
所述展频时钟生成电路根据所述初始时钟信号的目标占空比和所述第三频率控制字对所述初始时钟信号进行展频处理，得到展频时钟信号。
14.根据权利要求13所述的方法，其特征在于，所述展频时钟生成电路包括：电压转换子电路、第一基准时钟生成子电路和展频时钟生成子电路；
所述展频时钟生成电路根据所述初始时钟信号的目标占空比和所述第三频率控制字对所述初始时钟信号进行展频处理，得到展频时钟信号，包括：
所述电压转换子电路根据所述初始时钟信号的目标占空比将初始电压转换为目标电压，并为所述第一基准时钟生成子电路提供所述目标电压；
所述第一基准时钟生成子电路在所述目标电压的驱动下，生成多个第一基准时钟信号，并将所述多个第一基准时钟信号输出至所述展频时钟生成子电路，其中，任意两个相邻的所述第一基准时钟信号之间的相位差相同；
所述展频时钟生成子电路根据所述第三频率控制字和所述多个第一基准时钟信号对所述初始时钟信号进行展频处理，得到展频时钟信号。
15.一种电子设备，其特征在于，所述电子设备包括：被控电路，以及如权利要求1至12任一所述的时钟信号产生电路；
所述时钟信号产生电路与所述被控电路连接，所述被控电路用于响应于所述时钟信号产生电路输出的展频时钟信号工作。
CN202010718719.4A 2020-07-23 2020-07-23 时钟信号产生电路、时钟信号产生方法及电子设备 Pending CN113972902A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010718719.4A CN113972902A (zh) 2020-07-23 2020-07-23 时钟信号产生电路、时钟信号产生方法及电子设备
PCT/CN2021/099018 WO2022017033A1 (zh) 2020-07-23 2021-06-08 时钟信号产生电路、时钟信号产生方法及电子设备
US17/772,482 US11831321B2 (en) 2020-07-23 2021-06-08 Clock signal generation circuit and method, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010718719.4A CN113972902A (zh) 2020-07-23 2020-07-23 时钟信号产生电路、时钟信号产生方法及电子设备

Publications (1)

Publication Number Publication Date
CN113972902A true CN113972902A (zh) 2022-01-25

Family

ID=79585427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010718719.4A Pending CN113972902A (zh) 2020-07-23 2020-07-23 时钟信号产生电路、时钟信号产生方法及电子设备

Country Status (3)

Country Link
US (1) US11831321B2 (zh)
CN (1) CN113972902A (zh)
WO (1) WO2022017033A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115733601A (zh) * 2022-10-12 2023-03-03 龙芯中科技术股份有限公司 时钟信号的展频处理方法、装置、电子设备及存储介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446962B (zh) * 2020-04-03 2023-12-12 京东方科技集团股份有限公司 时钟信号产生电路、时钟信号产生方法及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510839A (zh) * 2002-12-24 2004-07-07 ��ʿͨ��ʽ���� 扩频时钟产生电路、抖动产生电路和半导体器件
JP2004207846A (ja) * 2002-12-24 2004-07-22 Fujitsu Ltd スペクトラム拡散クロック発生回路
JP2007208705A (ja) * 2006-02-02 2007-08-16 Ricoh Co Ltd スペクトラム拡散クロック発生回路
KR100792044B1 (ko) * 2007-05-30 2008-01-04 인하대학교 산학협력단 확산 스펙트럼 클럭 생성기
CN101404569A (zh) * 2007-11-23 2009-04-08 硅谷数模半导体（北京）有限公司 对参考时钟信号进行展频的装置和方法
CN101867356A (zh) * 2009-04-15 2010-10-20 瑞鼎科技股份有限公司 具有省电控制的展频时钟产生电路
CN108964660A (zh) * 2018-07-19 2018-12-07 重庆湃芯入微科技有限公司 一种基于相位延时补偿的高分辨率低功耗展频控制电路
CN110199477A (zh) * 2019-04-23 2019-09-03 京东方科技集团股份有限公司 时钟展频电路、电子设备和时钟展频方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7330078B1 (en) * 2004-12-20 2008-02-12 Cypress Semiconductor Corporation Apparatus and method for limiting the overshoot and undershoot when turning on the spread spectrum of a reference signal
JP5040751B2 (ja) * 2008-03-17 2012-10-03 富士通株式会社 信号伝送方法及びその装置
CN202513907U (zh) * 2012-03-31 2012-10-31 西北师范大学 宽频频率电压转换电路
US11139819B2 (en) 2019-04-23 2021-10-05 Boe Technology Group Co., Ltd. Parameter determination method and device for spread spectrum circuit, and clock spread spectrum method and device
CN110708061B (zh) * 2019-11-15 2022-02-15 复旦大学 一种全数字亚采样锁相环及其频率范围锁定方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1510839A (zh) * 2002-12-24 2004-07-07 ��ʿͨ��ʽ���� 扩频时钟产生电路、抖动产生电路和半导体器件
JP2004207846A (ja) * 2002-12-24 2004-07-22 Fujitsu Ltd スペクトラム拡散クロック発生回路
JP2007208705A (ja) * 2006-02-02 2007-08-16 Ricoh Co Ltd スペクトラム拡散クロック発生回路
KR100792044B1 (ko) * 2007-05-30 2008-01-04 인하대학교 산학협력단 확산 스펙트럼 클럭 생성기
CN101404569A (zh) * 2007-11-23 2009-04-08 硅谷数模半导体（北京）有限公司 对参考时钟信号进行展频的装置和方法
CN101867356A (zh) * 2009-04-15 2010-10-20 瑞鼎科技股份有限公司 具有省电控制的展频时钟产生电路
CN108964660A (zh) * 2018-07-19 2018-12-07 重庆湃芯入微科技有限公司 一种基于相位延时补偿的高分辨率低功耗展频控制电路
CN110199477A (zh) * 2019-04-23 2019-09-03 京东方科技集团股份有限公司 时钟展频电路、电子设备和时钟展频方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115733601A (zh) * 2022-10-12 2023-03-03 龙芯中科技术股份有限公司 时钟信号的展频处理方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
WO2022017033A1 (zh) 2022-01-27
US11831321B2 (en) 2023-11-28
US20220345136A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
KR100629285B1 (ko) 고정밀도의 주파수 변조가 가능한 스펙트럼 확산 방식을이용한 클럭 발생 회로
US6798248B2 (en) Non-overlapping clock generation
CN113972902A (zh) 时钟信号产生电路、时钟信号产生方法及电子设备
US7551707B2 (en) Programmable integer and fractional frequency divider
US8004320B2 (en) Frequency synthesizer, frequency prescaler thereof, and frequency synthesizing method thereof
JP2008005446A (ja) 分周器およびその制御方法
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
US6147532A (en) PLL circuit capable of preventing malfunction of FF circuits connected thereto and semiconductor integrated circuit including the PLL circuit
CN107077163B (zh) 时钟相位对齐
US7061293B2 (en) Spread spectrum clock generating circuit
CN210157160U (zh) 数字时钟倍频电路系统
US8094698B2 (en) Method for generating a spread spectrum clock and apparatus thereof
JP2013059034A (ja) クロック生成回路、及びクロック生成方法
US20030210758A1 (en) Recovered clock generator with high phase resolution and recovered clock generating method
US6956922B2 (en) Generating non-integer clock division
KR100910851B1 (ko) 반도체 소자와 그의 구동 방법
US7459948B2 (en) Phase adjustment for a divider circuit
CN102377413B (zh) 展频时钟系统及其展频时钟产生器
US10700668B2 (en) Method and apparatus for pulse generation
WO2020211059A1 (zh) 一种多相信号控制电路及方法
CN111865321A (zh) 一种适用于电流舵dac的开关驱动电路及控制方法
Pontikakis et al. A low-complexity high-speed clock generator for dynamic frequency scaling of FPGA and standard-cell based designs
US9564904B2 (en) Asynchronous high-speed programmable divider
CN215956368U (zh) 一种锁相环频率综合器
JP3798253B2 (ja) 位相同期回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination