CN110611543B - 定时恢复的定时锁定识别方法与信号接收电路 - Google Patents

定时恢复的定时锁定识别方法与信号接收电路 Download PDF

Info

Publication number
CN110611543B
CN110611543B CN201810614263.XA CN201810614263A CN110611543B CN 110611543 B CN110611543 B CN 110611543B CN 201810614263 A CN201810614263 A CN 201810614263A CN 110611543 B CN110611543 B CN 110611543B
Authority
CN
China
Prior art keywords
timing recovery
detection window
phase adjustment
difference
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810614263.XA
Other languages
English (en)
Other versions
CN110611543A (zh
Inventor
李荣芸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN201810614263.XA priority Critical patent/CN110611543B/zh
Priority to US16/430,242 priority patent/US10708038B2/en
Publication of CN110611543A publication Critical patent/CN110611543A/zh
Application granted granted Critical
Publication of CN110611543B publication Critical patent/CN110611543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0004—Initialisation of the receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H04J3/0617—Systems characterised by the synchronising information used the synchronising signal being characterised by the frequency or phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/048—Speed or phase control by synchronisation signals using the properties of error detecting or error correcting codes, e.g. parity as synchronisation signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明的实施例提供一种定时恢复的定时锁定识别方法。此方法包括：由定时恢复电路产生第一相位调整脉波与第二相位调整脉波，其中所述第一相位调整脉波用以增加震荡器的输出信号的相位，且所述第二相位调整脉波用以减少所述输出信号的所述相位；以及获得检测窗内所述第一相位调整脉波与所述第二相位调整脉波的数量差，并根据所述数量差判断所述定时恢复电路是否达到定时恢复的锁定状态。此外，本发明的实施例也提供相应的信号接收电路。

Description

定时恢复的定时锁定识别方法与信号接收电路
技术领域
本发明是有关于一种信号的定时恢复(timing recovery)技术，且特别是有关于一种定时恢复的定时锁定识别方法与信号接收电路。
背景技术
在发送端发送信号后，信号经过通道可能会发生衰减并且受到杂讯干扰。因此，在接收端的信号接收装置中通常需要设置定时恢复电路，以对接收到的信号进行通道补偿、杂讯滤除及定时误差消除等定时恢复操作。一般来说，在启动定时恢复电路的定时恢复操作后，可藉由均方误差(Mean Square Error,MSE)或相位误差鉴相特性曲线(亦称为S-curve)来进行判断。然而，均方误差会受到阀值的设定影响，导致判决结果存在误差。此外，S-curve具有非线性区间，导致判决结果存在错误锁定(false-lock)状况。换言之，使用前述两种方式皆无法保证判决的鲁棒性(robustness)。
发明内容
有鉴于此，本发明提供一种定时恢复的定时锁定识别方法与信号接收电路，可提高定时锁定的识别效率。
本发明的实施例提供一种定时恢复的定时锁定识别方法，包括：由定时恢复电路产生第一相位调整脉波与第二相位调整脉波，其中所述第一相位调整脉波用以增加震荡器的输出信号的相位，且所述第二相位调整脉波用以减少所述输出信号的所述相位；以及获得检测窗内所述第一相位调整脉波与所述第二相位调整脉波的数量差，并根据所述数量差判断所述定时恢复电路是否达到定时恢复的锁定状态。
本发明的实施例还提供一种信号接收电路，其包括接收电路、接收电路、定时恢复电路及震荡器。所述接收电路接收输入信号并产生输出信号。所述定时恢复电路连接至所述接收电路，并且产生第一相位调整脉波与第二相位调整脉波。所述震荡器连接至所述接收电路与所述定时恢复电路，并且根据所述第一相位调整脉波增加所述输出信号的相位或根据所述第二相位调整脉波减少所述输出信号的所述相位。此外，所述定时恢复电路基于检测窗内所述第一相位调整脉波与所述第二相位调整脉波的数量差，判断是否达到定时恢复的锁定状态。
基于上述，在定时恢复电路产生第一相位调整脉波与第二相位调整脉波后，检测窗内第一相位调整脉波与第二相位调整脉波的数量差可被获得。根据数量差，定时恢复电路是否达到定时恢复的锁定状态可被决定。藉此，可有效提高定时恢复的锁定状态的识别效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是根据本发明的一实施例所绘示的信号接收电路的示意图。
图2是根据本发明的一实施例所绘示的定时恢复的定时锁定识别方法的流程图。
图3是根据本发明的一实施例所绘示的检测第一相位调整脉波与第二相位调整脉波的示意图。
图4是根据本发明的一实施例所绘示的定时恢复的定时锁定识别方法的流程图。
图5A至图5D是根据本发明的一实施例所绘示的检测第一相位调整脉波与第二相位调整脉波的示意图。
图6是根据本发明的一实施例所绘示的检测第一相位调整脉波与第二相位调整脉波的示意图。
附图标记说明
10：信号接收电路
101：接收电路
102：定时恢复电路
103：震荡器
S201、S202、S401～S408：步骤
301、501、502：检测窗
具体实施方式
图1是根据本发明的一实施例所绘示的信号接收电路的示意图。图2是根据本发明的一实施例所绘示的定时恢复的定时锁定识别方法的流程图。
请参照图1与图2，信号接收电路10可接收信号S1(亦称为输入信号)并对信号S1执行通道补偿、杂讯滤除及定时误差消除等与信号的接收与调校相关的操作，以输出信号S2。信号S1可例如为乙太网络(Ethernet)信号，且信号接收电路10可设置于有线或无线的网络接口卡等连网装置。
信号接收电路10包括接收电路101、定时恢复(timing recovery)电路102及震荡器103。接收电路101用以接收信号S1并对信号S1执行通道补偿、杂讯滤除及取样等操作。例如，接收电路101可包括模拟数字转换器(Analog-to-Digital Converter,ADC)与等化器(或可适性等化器)。模拟数字转换器用于对信号S1执行模拟数字转换，而等化器则用于对经转换的信号S1执行通道补偿与杂讯滤除等操作以输出信号S2。须注意的是，本发明并不限制接收电路101的具体电路组成，只要可以提供前述功能即可。
定时恢复电路102连接至接收电路101与震荡器103。定时恢复电路102用以对信号S2进行分析并执行定时恢复操作。例如，定时恢复电路102可包括数字信号处理器与至少一计数器。在定时恢复操作中，定时恢复电路102可根据定时恢复操作的执行状态产生脉波ADV(亦称为第一相位调整脉波)与脉波RET(亦称为第二相位调整脉波)(步骤S201)。脉波ADV用以增加震荡器103的输出信号(即信号S3)的相位，而脉波RET用以减少信号S3的相位。
在本实施例中，震荡器103是以压控振荡器(voltage controlled oscillator,VCO)作为范例，但本发明不限制震荡器103的类型。震荡器103可接收脉波ADV与RET并输出信号S3。当震荡器103接收到脉波ADV时，震荡器103会增加信号S3的相位。当震荡器103接收到脉波RET时，震荡器103会减少信号S3的相位。或者，从另一角度来看，信号S3为时脉信号。震荡器103可根据脉波ADV减少信号S3的延迟量并根据脉波RET增加信号S3的延迟量。接收电路101可根据信号S3对信号S1进行取样。藉由脉波ADV与RET，信号S3的时序可以被逐渐调整至与信号S1的时序同步，从而增加对于信号S1的取样精确度。
在执行定时恢复操作的过程中，定时恢复电路102可获得一个检测窗内脉波ADV与脉波RET的数量差。例如，定时恢复电路102可藉由计数器计数检测窗内脉波ADV的数量与脉波RET的数量并计算出两者的数量差。定时恢复电路102可根据此数量差判断是否达到锁定状态(亦称为定时恢复的锁定状态)(步骤S202)。须注意的是，定时恢复电路102达到锁定状态，是指信号S3的时序已被调整至与信号S1的时序同步(或接近同步)。在一实施例中，当信号S3的时序(或时脉频率)处于稳定状态(或收敛状态)时，亦可被视为定时恢复电路102达到锁定状态。
若判定定时恢复电路102未达到锁定状态，则定时恢复电路102可处于一捕获阶段。在捕获阶段中，定时恢复电路102可使用较大的调整幅度(或级距)来调整信号S3的时钟频率，以促使信号S3的时序尽快被调整至与信号S1的时序同步。然而，若判定定时恢复电路102已达到锁定状态，则定时恢复电路102可进入追踪阶段。在追踪阶段中，定时恢复电路102可使用较小的调整幅度(亦称为第二调整幅度)来调整信号S3的时钟频率，以更精确地将信号S3的时序调整至与信号S1的时序同步。从另一角度来看，若判定定时恢复电路102未达到锁定状态，则定时恢复电路102可使用某一调整幅度(亦称为第一调整幅度)来调整信号S3的时钟频率。若判定定时恢复电路102已达到锁定状态，则定时恢复电路102可使用另一调整幅度(亦称为第二调整幅度)来调整信号S3的时钟频率。其中，第一调整幅度大于第二调整幅度。
在一实施例中，一个检测窗涵盖一个时间范围(或时间区间)。在此时间范围内(即检测窗内)，定时恢复电路102可计数脉波ADV的数量及脉波RET的数量。若在此检测窗内之脉波ADV与脉波RET的数量差不大于一个门槛值，定时恢复电路102则可判定达到定时恢复的锁定状态。然而，若在此检测窗内之脉波ADV与脉波RET的数量差大于此门槛值，定时恢复电路102则判定尚未达到定时恢复的锁定状态。
图3是根据本发明的一实施例所绘示的检测第一相位调整脉波与第二相位调整脉波的示意图。须注意的是，图3呈现出在不同时间点所接收到的脉波ADV、脉波RET及其数量。
请参照图3，为方便说明，在此实施例中，门槛值设定为2。在检测窗301所涵盖的时间范围内(即时间点T31至时间点T32之间的时间范围内)，6个脉波ADV以及4个脉波RET被产生。因此，在检测窗301内，可被检测到的脉波ADV的数量是6，脉波RET的数量是4，脉波ADV与RET的数量差是2。在此实施例中，由于脉波ADV与RET的数量差(即2)不大于门槛值(即2)，可判定已达到定时恢复的锁定状态。
在一实施例中，定时恢复电路102亦可判断是否在所设定的检测窗内连续检测到P个脉波ADV或在此检测窗内连续检测到Q个脉波RET。其中，P与Q皆为正整数，且P与Q可相同或不同。须注意的是，连续检测到P个脉波ADV是指，在连续检测到P个脉波ADV的时间范围内，未检测到任何脉波RET。同理，连续检测到Q个脉波RET是指，在连续检测到Q个脉波RET的时间范围内，未检测到任何脉波ADV。
若在所设定的检测窗内连续检测到P个脉波ADV或在此检测窗内连续检测到Q个脉波RET，定时恢复电路102可判定尚未达到定时恢复的锁定状态。以图3为例，假设P为4，则在检测窗301内连续检测到4个脉波ADV时，可直接判定尚未达到定时恢复的锁定状态。或者，假设Q为2，则在检测窗301内连续检测到2个脉波RET时，亦可直接判定尚未达到定时恢复的锁定状态。
在一实施例中，根据脉波ADV与RET的数量差来决定是否达到定时恢复的锁定状态以及根据是否连续检测到脉波ADV或RET来决定是否达到定时恢复的锁定状态这两种操作可以同时采用。例如，在图3的一实施例中，即便检测窗301内的脉波ADV与RET的数量差(即2)不大于门槛值(即2)，但由于已检测到连续的P(例如4)个脉波ADV，故可判定未达到定时恢复的锁定状态。
须注意的是，本发明并不限制检测窗的实际涵盖的时间长度。例如，在图3的一实施例中，一旦检测到检测窗301内连续的P个脉波ADV或连续的Q个脉波RET，则检测窗301即可被关闭。或者，在一实施例中，若检测到交错出现的R个脉波ADV与RET的组合时，可判定已达到定时恢复的锁定状态，并可关闭检测窗301。其中R可为任意正整数，视实务上需求而定。例如，若在某一时间范围内依序检测到1个脉波ADV、1个脉波RET、1个脉波ADV及1个脉波RET(即2组(R＝2)交错的脉波ADV与RET)，则可判定已达到定时恢复的锁定状态。此外，在另一实施例中，亦可以将时间范围不同的多个检测窗搭配使用，以增加决策效率。
图4是根据本发明的一实施例所绘示的定时恢复的定时锁定识别方法的流程图。
请参照图4，在步骤S401中，设定一个检测窗(亦称为第一检测窗)并获得第一检测窗内之脉波ADV与RET的数量差(亦称为第一数量差)。在步骤S402中，判断第一数量差是否不大于一门槛值(亦称为第一门槛值)。若第一数量差不大于第一门槛值，在步骤S403中，根据第一数量差更新对应于另一检测窗(亦称为第二检测窗)的一数量差(亦称为第二数量差)，且第一检测窗包含于第二检测窗内。例如，根据第一数量差更新第二数量差的操作可包括将当前的第二数量差加上当前获得的第一数量差。
在步骤S404中，判断第二数量差是否不大于第二门槛值。若第二数量差不大于第二门槛值，在步骤S405中，判断第一检测窗的检测范围是否已涵盖第二检测窗的完整检测范围。若第一检测窗的检测范围已涵盖第二检测窗的完整检测范围，在步骤S406中，判定定时恢复电路达到定时恢复的锁定状态。然而，在步骤S405中，若判定第一检测窗的检测范围未涵盖第二检测窗的完整检测范围，则进入步骤S407。在步骤S407中，将第一检测窗的检测范围从第二检测窗内的当前检测范围(亦称为第一检测范围)移动至第二检测窗内的下一个检测范围(亦称为第二检测范围)，然后重复步骤S401。以下以图5A至图5D及图6作为范例对图4的实施细节进行说明。
图5A至图5D是根据本发明的一实施例所绘示的检测第一相位调整脉波与第二相位调整脉波的示意图。
请同时参照图4以及图5A，首先设定检测窗501(即第一检测窗)为包含时间点T51与T52之间的时间范围，而检测窗502(即第二检测窗)为包含时间点T51与T55之间的时间范围。在本实施例中，假设第一门槛值是2，第二门槛值是8，且第二数量差的初始值是0。然而，在另一实施例中，第一门槛值与第二门槛值皆可以设定为其他数值。
根据图4之步骤S401，在检测窗501内，可检测到第一相位调整脉波ADV的数量为5，第二相位调整脉波RET的数量为3，且第一数量差为2(5-3＝2)。因此，在步骤S402可判定第一数量差(即2)不大于第一门槛值(即2)。接着，在步骤S403，第二数量差(即0)可根据第一数量差(即2)更新为2(即0+2＝2)。然后，由于步骤S404判定第二数量差(即0)不大于第二门槛值(即8)，且步骤S405判定检测窗501的时间范围未涵盖检测窗502的完整检测范围，故步骤S407将检测窗501移动至时间点T52至T53之间的时间范围，如图5B所示。
请参照图5B，在将检测窗501移动至时间点T52至T53之间的时间范围后，步骤S401可被重复执行。根据步骤S401，在移动后的检测窗501内，可检测到第一相位调整脉波ADV的数量为4，第二相位调整脉波RET的数量为3，且第一数量差为1(4-3＝1)。因此，在步骤S402可判定第一数量差(即1)不大于第一门槛值(即2)。接着，在步骤S403，第二数量差(即2)可根据第一数量差(即1)更新为3(即2+1＝3)。然后，由于步骤S404判定第二数量差(即3)不大于第二门槛值(即8)，且步骤S405判定检测窗501的时间范围未涵盖检测窗502的完整检测范围，故步骤S407将检测窗501移动至时间点T53至T54之间的时间范围，如图5C所示。
请参照图5C，在将检测窗501移动至时间点T53至T54之间的时间范围后，步骤S401可被重复执行。根据步骤S401，在移动后的检测窗501内，可检测到第一相位调整脉波ADV的数量为5，第二相位调整脉波RET的数量为3，且第一数量差为2(5-3＝2)。因此，在步骤S402可判定第一数量差(即2)不大于第一门槛值(即2)。接着，在步骤S403，第二数量差(即3)可根据第一数量差(即2)更新为5(即3+2＝5)。然后，由于步骤S404判定第二数量差(即5)不大于第二门槛值(即8)，且步骤S405判定检测窗501的时间范围未涵盖检测窗502的完整检测范围，故步骤S407将检测窗501被移动至时间点T54至T55之间的时间范围，如图5D所示。
请参照图5D，在将检测窗501移动至时间点T54至T55之间的时间范围后，步骤S401可被重复执行。根据步骤S401，在移动后的检测窗501内，可检测到第一相位调整脉波ADV的数量为2，第二相位调整脉波RET的数量为4，且第一数量差为2(4-2＝2)。因此，在步骤S402可判定第一数量差(即2)不大于第一门槛值(即2)。接着，在步骤S403，第二数量差(即5)可根据第一数量差(即2)更新为7(即5+2＝7)。此时，由于步骤S404判定第二数量差(即7)不大于第二门槛值(即8)，且步骤S405判定检测窗501的时间范围已涵盖检测窗502的完整检测范围，故可于步骤S406判定定时恢复电路已达到定时恢复的锁定状态。
请回到图4，若在步骤S402中判定第一数量差大于第一门槛值或者在步骤S404中判定第二数量差大于第二门槛值，则进入步骤S408。在步骤S408中，第二数量差会被重置(例如重置为初始值)，第二检测窗的检测范围会被更新，并且第一检测窗会被移动至所更新的第二检测窗内。然后，继续执行步骤S401。
图6是根据本发明的一实施例所绘示的检测第一相位调整脉波与第二相位调整脉波的示意图。
请同时参照图4以及图6，其中图6可接续于图5A至图5D的任一个实施例。若于步骤S402判定第一数量差大于第一门槛值及/或于步骤S404第二数量差大于第二门槛值，则第二数量差会被重置为初始值(即0)，检测窗502可被更新至涵盖时间点T52至T56之间的时间范围，并且检测窗501可被移动至涵盖时间点T52与T53之间的时间范围。然后，可根据图4的流程图依序在检测窗502所涵盖的时间范围内移动检测窗501并执行相关计数操作以判断定时恢复电路是否已达到定时恢复的锁定状态。相关操作细节可参照图5A至图5D的实施例，在此便不赘述。
须注意的是，在图5A至图5D及图6的实施例中，时间点T51与T52之间、时间点T52与T53之间、时间点T53与T54之间及时间点T54与T55之间的时间长度皆相同，且时间点T51与T55之间的时间长度是时间点T51与T52之间的时间长度的4倍。然而，在另一实施例中，时间点T51与T55之间的时间长度亦可以是时间点T51与T52之间的时间长度的2倍或3倍等，且任两个相邻的时间范围的时间长度可以不同(例如时间点T51与T52之间的时间长度可不同于时间点T52与T53之间的时间长度)。
须注意的是，在图5A至图5D的任一实施例中，亦可判断是否在检测窗501内连续检测到P个脉波ADV或连续检测到Q个脉波RET。若在检测窗501内连续检测到P个脉波ADV或连续检测到Q个脉波RET，可直接判定尚未达到定时恢复的锁定状态。或者，在图5A至图5D的任一实施例中，若在检测窗501内连续检测到P个脉波ADV或连续检测到Q个脉波RET，可执行图4的步骤S408，如图6的实施例所示。此外，图2与图4的各步骤可由图1的定时恢复电路102执行。
综上所述，在对输入信号执行定时恢复操作的过程中，基于定时恢复电路产生的第一相位调整脉波与第二相位调整脉波的数量差，定时恢复电路是否达到定时恢复的锁定状态可被决定，从而可有效提高定时恢复的锁定状态的识别效率。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims (14)

1.一种定时恢复的定时锁定识别方法，包括：
由定时恢复电路根据输入信号产生第一相位调整脉波与第二相位调整脉波，其中该第一相位调整脉波用以增加震荡器的输出信号的相位，且该第二相位调整脉波用以减少该输出信号的该相位；以及
获得检测窗内该第一相位调整脉波与该第二相位调整脉波的数量差，并根据该数量差判断该定时恢复电路是否达到定时恢复的锁定状态，包括：
若该数量差不大于门槛值，判定该定时恢复电路达到该定时恢复的该锁定状态；以及
若该数量差大于该门槛值，判定该定时恢复电路未达到该定时恢复的该锁定状态。
2.如权利要求1所述的定时恢复的定时锁定识别方法，其特征在于，根据该数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态的步骤包括：
若在该检测窗内连续检测到P个所述第一相位调整脉波或在该检测窗内连续检测到Q个所述第二相位调整脉波，判定该定时恢复电路未达到该定时恢复的该锁定状态，其中P与Q为大于1的整数。
3.如权利要求1所述的定时恢复的定时锁定识别方法，其特征在于，根据该数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态的步骤包括：
获得第一检测窗内该第一相位调整脉波与该第二相位调整脉波的第一数量差；
若该第一数量差不大于第一门槛值，根据该第一数量差更新对应于第二检测窗的第二数量差，其中该第一检测窗包含于该第二检测窗内；以及
根据该第二数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态。
4.如权利要求3所述的定时恢复的定时锁定识别方法，其特征在于，根据该数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态的步骤更包括：
若该第一数量差大于该第一门槛值或该第二数量差大于第二门槛值，重置该第二数量差，并更新该第二检测窗的检测范围；以及
根据所更新的该第二检测窗的该检测范围移动该第一检测窗。
5.如权利要求3所述的定时恢复的定时锁定识别方法，其特征在于，根据该数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态的步骤更包括：
若该第一数量差不大于该第一门槛值，将该第一检测窗的检测范围从该第二检测窗内的第一检测范围移动至该第二检测窗内的第二检测范围。
6.如权利要求3所述的定时恢复的定时锁定识别方法，其特征在于，根据该第二数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态的步骤包括：
若该第一检测窗的检测范围已涵盖该第二检测窗的完整检测范围且该第二数量差不大于第二门槛值，判定该定时恢复电路达到该定时恢复的该锁定状态。
7.如权利要求3所述的定时恢复的定时锁定识别方法，其特征在于，根据该数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态的步骤更包括：
若在该第一检测窗内连续检测到P个所述第一相位调整脉波或在该第一检测窗内连续检测到Q个所述第二相位调整脉波，重置该第二数量差，并更新该第二检测窗的检测范围，其中P与Q为大于1的整数；以及
根据所更新的该第二检测窗的该检测范围移动该第一检测窗。
8.一种信号接收电路，包括：
接收电路，接收输入信号；
定时恢复电路，连接至该接收电路，并且根据该输入信号产生第一相位调整脉波与第二相位调整脉波；以及
震荡器，连接至该接收电路与该定时恢复电路，产生输出信号并且根据该第一相位调整脉波增加该输出信号的相位或根据该第二相位调整脉波减少该输出信号的该相位，
其中该定时恢复电路基于检测窗内该第一相位调整脉波与该第二相位调整脉波的数量差，判断是否达到定时恢复的锁定状态，其中
若该数量差不大于门槛值，判定达到该定时恢复的该锁定状态；以及
若该数量差大于该门槛值，判定未达到该定时恢复的该锁定状态。
9.如权利要求8所述的信号接收电路，其特征在于，该定时恢复电路基于该检测窗内该第一相位调整脉波与该第二相位调整脉波的该数量差判断是否达到该定时恢复的该锁定状态的操作包括：
若在该检测窗内连续检测到P个所述第一相位调整脉波或在该检测窗内连续检测到Q个所述第二相位调整脉波，判定未达到该定时恢复的该锁定状态，其中P与Q为大于1的整数。
10.如权利要求8所述的信号接收电路，其特征在于，该定时恢复电路基于该检测窗内该第一相位调整脉波与该第二相位调整脉波的该数量差判断是否达到该定时恢复的该锁定状态的操作包括：
获得第一检测窗内该第一相位调整脉波与该第二相位调整脉波的第一数量差；
若该第一数量差不大于第一门槛值，根据该第一数量差更新对应于第二检测窗的第二数量差，其中该第一检测窗包含于该第二检测窗内；以及
根据该第二数量差判断是否达到该定时恢复的该锁定状态。
11.如权利要求10所述的信号接收电路，其特征在于，该定时恢复电路基于该检测窗内该第一相位调整脉波与该第二相位调整脉波的该数量差判断是否达到该定时恢复的该锁定状态的操作更包括：
若该第一数量差大于该第一门槛值或该第二数量差大于第二门槛值，重置该第二数量差，并更新该第二检测窗的检测范围；以及
根据所更新的该第二检测窗的该检测范围移动该第一检测窗。
12.如权利要求10所述的信号接收电路，其特征在于，该定时恢复电路基于该检测窗内该第一相位调整脉波与该第二相位调整脉波的该数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态的操作更包括：
若该第一数量差不大于该第一门槛值，将该第一检测窗的检测范围从该第二检测窗内的第一检测范围移动至该第二检测窗内的第二检测范围。
13.如权利要求10所述的信号接收电路，其特征在于，该定时恢复电路根据该第二数量差判断该定时恢复电路是否达到该定时恢复的该锁定状态的操作包括：
若该第一检测窗的检测范围已涵盖该第二检测窗的完整检测范围且该第二数量差不大于第二门槛值，判定达到该定时恢复的该锁定状态。
14.如权利要求10所述的信号接收电路，其特征在于，该定时恢复电路基于该检测窗内该第一相位调整脉波与该第二相位调整脉波的该数量差判断是否达到该定时恢复的该锁定状态的操作更包括：
若在该第一检测窗内连续检测到P个所述第一相位调整脉波或在该第一检测窗内连续检测到Q个所述第二相位调整脉波，重置该第二数量差，并更新该第二检测窗的检测范围，其中P与Q为大于1的整数；以及
根据所更新的该第二检测窗的该检测范围移动该第一检测窗。
CN201810614263.XA 2018-06-14 2018-06-14 定时恢复的定时锁定识别方法与信号接收电路 Active CN110611543B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810614263.XA CN110611543B (zh) 2018-06-14 2018-06-14 定时恢复的定时锁定识别方法与信号接收电路
US16/430,242 US10708038B2 (en) 2018-06-14 2019-06-03 Timing lock identification method for timing recovery and signal receiving circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810614263.XA CN110611543B (zh) 2018-06-14 2018-06-14 定时恢复的定时锁定识别方法与信号接收电路

Publications (2)

Publication Number Publication Date
CN110611543A CN110611543A (zh) 2019-12-24
CN110611543B true CN110611543B (zh) 2021-04-06

Family

ID=68838908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810614263.XA Active CN110611543B (zh) 2018-06-14 2018-06-14 定时恢复的定时锁定识别方法与信号接收电路

Country Status (2)

Country Link
US (1) US10708038B2 (zh)
CN (1) CN110611543B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342767A (zh) * 2017-07-07 2017-11-10 广东中星微电子有限公司 判断锁相环锁定状态的方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI237119B (en) * 2004-04-15 2005-08-01 Mediatek Inc Phase locked loop, adaptive frequency detector and related method thereof
CN100379234C (zh) * 2004-09-03 2008-04-02 杭州国芯科技有限公司 一种用于qam和psk信号的定时锁定检测方法
JP5202653B2 (ja) * 2010-08-16 2013-06-05 エンパイア テクノロジー ディベロップメント エルエルシー コンバータおよびコンバータ制御方法
US8611486B2 (en) * 2011-04-08 2013-12-17 Silicon Image, Inc. Adjustment of clock signals regenerated from a data stream
EP2903163B1 (en) * 2014-02-04 2019-08-21 Hittite Microwave LLC Apparatus and methods for fast charge pump holdover on signal interruption
WO2015149352A1 (zh) * 2014-04-04 2015-10-08 华为技术有限公司 异步tdd系统相位同步方法和装置
CN106301358B (zh) * 2015-05-28 2019-01-01 瑞昱半导体股份有限公司 快速锁定的时脉数据回复装置与其方法
JP2017118371A (ja) * 2015-12-25 2017-06-29 セイコーエプソン株式会社 タイミング信号生成装置、電子機器および移動体
CN107733428B (zh) * 2016-08-12 2022-03-04 三星电子株式会社 延迟锁定环电路、集成电路和用于控制它的方法
KR102028318B1 (ko) * 2018-01-23 2019-10-04 어보브반도체 주식회사 디지털 방식의 역전류를 차단할 수 있는 저전력 직류-직류 변환 장치 및 그것의 동작 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107342767A (zh) * 2017-07-07 2017-11-10 广东中星微电子有限公司 判断锁相环锁定状态的方法和装置

Also Published As

Publication number Publication date
US20190386813A1 (en) 2019-12-19
CN110611543A (zh) 2019-12-24
US10708038B2 (en) 2020-07-07

Similar Documents

Publication Publication Date Title
CN107924158B (zh) 校准高分辨率数字到时间转换器中的动态误差
WO2016095679A1 (zh) 数字小数分频锁相环控制方法及锁相环
TWI535213B (zh) 時脈資料回復電路與方法
CN109387813B (zh) 一种基于宽带雷达信号接收的高精度频率测量方法
US8710882B2 (en) Calibration device and related method for phase difference between data and clock
EP3252495A1 (en) Pulse radar, method of correcting transmission pulse in pulse radar, and method of correcting reception pulse in pulse radar
US20230170915A1 (en) Time to digital converter calibration
CN110611543B (zh) 定时恢复的定时锁定识别方法与信号接收电路
US20150341158A1 (en) Loop gain calibration apparatus for controlling loop gain of timing recovery loop and related loop gain calibration method
US11153064B2 (en) Clock and data recovery device and training method thereof
CN116819185B (zh) 一种复杂电磁环境下基于信道化的数字鉴相方法及系统
US6775809B1 (en) Technique for determining performance characteristics of electronic systems
RU2425394C2 (ru) Способ обнаружения искаженных импульсных сигналов
US7653156B2 (en) Method for fine timing acquisition
US6960960B2 (en) Frequency detector detecting variation in frequency difference between data signal and clock signal
CN113938129B (zh) 一种时钟数据恢复电路中的频率搜索及纠错方法
CN107872283B (zh) 一种扫频方法及装置
CN116015286B (zh) 一种基于参考时钟周期获得dtc延迟步进的方法及装置
US9772696B2 (en) System and method for phase error compensation in synchronized devices
US10129071B2 (en) Symbol synchronization method and apparatus
CA1286381C (en) Establishment of bit synchronization in a data transmitting/receiving system
US11239849B2 (en) Locked loop circuit and method with multi-phase synchronization
KR102583025B1 (ko) 디지털 수신기 및 다중 ddc를 이용한 디지털 수퍼헤테로다인 방향 탐지 방법 및 장치
US11005509B2 (en) Active tone canceller
KR20230059406A (ko) 외부 간섭신호 처리 기반의 거리 측정 방법 및 그를 위한 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant