CN116015284A - 一种基于参考时钟周期获得tdc延迟步进的方法及装置 - Google Patents

一种基于参考时钟周期获得tdc延迟步进的方法及装置 Download PDF

Info

Publication number
CN116015284A
CN116015284A CN202211735713.3A CN202211735713A CN116015284A CN 116015284 A CN116015284 A CN 116015284A CN 202211735713 A CN202211735713 A CN 202211735713A CN 116015284 A CN116015284 A CN 116015284A
Authority
CN
China
Prior art keywords
reference clock
time
obtaining
clock period
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202211735713.3A
Other languages
English (en)
Other versions
CN116015284B (zh
Inventor
蹇俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Cetc Xingtuo Technology Co ltd
Original Assignee
Chengdu Cetc Xingtuo Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Cetc Xingtuo Technology Co ltd filed Critical Chengdu Cetc Xingtuo Technology Co ltd
Priority to CN202211735713.3A priority Critical patent/CN116015284B/zh
Publication of CN116015284A publication Critical patent/CN116015284A/zh
Application granted granted Critical
Publication of CN116015284B publication Critical patent/CN116015284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于参考时钟周期获得TDC延迟步进的方法及装置，其中包括以下步骤：通过通路控制将锁相环电路中的N个TDC即时间数字转换器以负反馈方式连接振荡，一段时间以后得到稳定振荡频率；将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述时间数字转换器的输出进行定时计数，统计振荡后的脉冲个数；基于已知的参考时钟周期、已得到的脉冲个数计算得到所述数字时间转换器的步进精度。本发明通过预先检测得到TDC的步进精度，保证环路可以得到精确的步进精度值，保证环路锁定和性能。

Description

一种基于参考时钟周期获得TDC延迟步进的方法及装置
技术领域
本发明涉及集成电路技术领域，尤其涉及一种基于参考时钟周期获得TDC延迟步进的方法及装置。
背景技术
在锁相环设计中，特别是数字锁相环设计中，会用到时间数字转换器(TDC，Timeto Digital Converter)，例如：
申请人为华为技术有限公司、公开号为CN104506190B的发明专利公开了一种数字小数分频锁相环控制方法及锁相环，该锁相环包括控制装置、TDC、DLF、DCO、DIV、SDM，控制装置根据频率控制字和分频控制字对参考时钟的有效沿进行延迟处理得到延迟参考时钟；将延迟参考时钟发送给TDC使TDC对延迟参考时钟和反馈时钟进行鉴相处理。在锁相环中增设的控制装置可以根据当前的频率控制字和分频控制字对参考时钟进行延迟处理，使得反馈时钟与延迟参考时钟具有相近的有效沿对应时间，从而TDC仅需要处理很小时域输入范围的鉴相信号，大大降低了TDC的设计难度及对TDC分辨率的需求，使得TDC的设计简单、自由，从而保证了锁相环的设计自由度以及简单有效。
申请人为华中科技大学、公开号为CN111010168A的发明专利申请公开了一种数字锁相环频率合成器，包括鉴频鉴相器模块、时间数字转换器TDC模块、比例积分控制器模块、数字控制振荡器模块和分频器模块。所述TDC模块由t个D触发器和延时单元构成，D触发器直接输出二进制数字信号；具体地，其D触发器的输出分别乘以相应的斐波那契系数fn，其延时单元分别乘以相应的延时时间系数n＝1…t，t的取值取决于输入参考频率和输出频率要求。本发明中的TDC相较于传统结构TDC，所需D触发器和延时单元数目大幅减少，且不需译码器电路，芯片面积和功耗极大降低。该发明中的锁相环环路能够锁定，且锁定时间与基于传统结构TDC的数字锁相环环路相当。
申请人为德州仪器公司、公开号为CN110247655A的一种数字锁相环及其实施方法，该锁相环PLL(90)包含：模拟锁相环(105)，其用来生成输出时钟；滤波器(103)，其经耦合到所述模拟锁相环(105)；及时数转换器TDC(100)，其接收参考时钟及反馈时钟。所述反馈时钟是从所述输出时钟导出。所述TDC(100)生成数字输出值。所述PLL(90)还包含耦合到所述TDC(100)的循环滑移检测器电路(102)。所述循环滑移检测器电路(102)基于所述数字输出值而检测循环滑移且将所述数字输出值调整达对应于所述参考时钟的周期的整数倍的第二数字值。
由于TDC的步进精度(Tstep)影响了环路收到的相位差，TDC的分辨率/步进精度直接决定了锁相环，设计值和实际值偏差太大的TDC步进精度还可能使环路失锁。
发明内容
为了解决上述问题，本发明提出一种基于参考时钟周期获得TDC延迟步进的方法及装置，通过预先检测得到TDC的步进精度，保证环路可以得到精确(±5％)的步进精度值，保证环路锁定和性能。
本发明采用的技术方案如下：
一种基于参考时钟周期获得TDC延迟步进的方法，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个TDC即时间数字转换器以负反馈方式连接振荡，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述时间数字转换器的输出进行定时计数，统计振荡后的脉冲个数K；
S3.基于已知的参考时钟周期Tref、步骤S2得到的脉冲个数K计算得到所述数字时间转换器的步进精度Tstep。
进一步地，步骤S3中，所述步进精度Tstep的计算方法包括：
Tstep＝M*Tref/(K*2*N)
其中，M为计数期间的参考时钟周期个数。
进一步地，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
进一步地，步骤S1中，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
进一步地，还包括步骤S4.通过通路控制将所述时间数字转换器之间的负反馈连接断开，恢复默认通路。
一种基于参考时钟周期获得TDC延迟步进的装置，应用于锁相环电路，所述装置包括N个时间数字转换器、定时器以及数据处理和计算模块，所述时间数字转换器、所述定时器以及所述数据处理和计算模块依次电连接；
所述N个时间数字转换器被配置为以负反馈方式连接振荡；
所述定时器被配置为所述锁相环电路中已知频率的参考时钟，并在预设时间长度内对所述时间数字转换器的输出进行定时计数，统计振荡后的脉冲个数K；
所述数据处理和计算模块被配置为根据已知的参考时钟周期Tref、所述定时器得到的脉冲个数K计算得到所述时间数字转换器的步进精度Tstep。
进一步地，所述数据处理和计算模块计算所述步进精度Tstep的方法包括：
Tstep＝M*Tref/(K*2*N)
其中，M为计数期间的参考时钟周期个数。
进一步地，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
进一步地，所述时间数字转换器以负反馈方式连接的方法包括所述时间数字转换器的信号输入端电连接信号输出端。
本发明的有益效果在于：
本发明提出的一种基于参考时钟周期获得TDC延迟步进的方法及装置，通过预先检测得到TDC的步进精度，保证环路可以得到精确(±5％)的步进精度值，保证环路锁定和性能。
附图说明
图1为典型的时间数字转换器工艺波动示意图。
图2为本发明实施例1的基于参考时钟周期获得TDC延迟步进的方法流程图之一。
图3为本发明实施例1的基于参考时钟周期获得TDC延迟步进的方法流程图之二。
图4为本发明实施例1中多个时间数字转换器连接示意图。
图5为本发明实施例1中利用参考时钟周期定时计数的示意图。
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现说明本发明的具体实施方式。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明，即所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示为典型的时间数字转换器(TDC，Time to Digital Converter)随工艺波动情况，可见在典型情况、缓慢情况(SS)和快速情况(FF)下的延迟时间并不固定。
因此，本实施例提供了一种基于参考时钟周期获得TDC延迟步进的方法，如图2和图3所示，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个TDC即时间数字转换器以负反馈方式连接振荡，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述时间数字转换器的输出进行定时计数，统计振荡后的脉冲个数K；
S3.基于已知的参考时钟周期Tref、步骤S2得到的脉冲个数K计算得到所述数字时间转换器的步进精度Tstep：
Tstep＝M*Tref/(K*2*N)
其中，M为计数期间的参考时钟周期个数。
如图4所示，本实施例将N个(例如奇数个)时间数字转换器首位相连，负反馈会让延迟单元振荡。然后利用参考时钟周期定时计数，如图5所示。最后计算数字时间转换器的步进精度Tstep。
具体地，步进精度Tstep的计算方法包括以下子步骤：
S401.获取已知的参考时钟周期Tref，则M个参考时钟周期的时间为M*Tref；
S402.N bit的周期Tdelay0＝(M*Tref)/K；
S403.计算步进精度Tstep＝M*Tref/(K*2*N)。
更为具体地，现将满足负反馈的N＝100个时间数字转换器接起来，等待一段时间让其频率稳定。若参考时钟频率＝25MHz，参考时钟周期Tref＝40ns，计数周期M＝100，脉冲个数K＝2000，则振荡周期Tdelay0＝40ns*100/2000＝2ns，步进精度Tstep＝2ns/(2*100)＝10ps。
实施例2
本实施例在实施例1的基础上：
本实施例提供了一种基于参考时钟周期获得TDC延迟步进的装置，应用于锁相环电路，装置包括N个时间数字转换器、定时器以及数据处理和计算模块，时间数字转换器、定时器以及数据处理和计算模块依次电连接。
N个时间数字转换器被配置为以负反馈方式连接振荡。
定时器被配置为锁相环电路中已知频率的参考时钟，并在预设时间长度内对时间数字转换器的输出进行定时计数，统计振荡后的脉冲个数K。
数据处理和计算模块被配置为根据已知的参考时钟周期Tref、定时器得到的脉冲个数K计算得到时间数字转换器的步进精度Tstep。
优选地，数据处理和计算模块计算步进精度Tstep的方法包括：
Tstep＝M*Tref/(K*2*N)
其中，M为计数期间的参考时钟周期个数。
优选地，计数期间的参考时钟周期个数M根据预设时间长度确定，即为预设时间长度与参考时钟周期之比。
优选地，时间数字转换器以负反馈方式连接的方法包括时间数字转换器的信号输入端电连接信号输出端。
需要说明的是，对于前述的方法实施例，为了简便描述，故将其表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本申请所必须的。

Claims (9)

1.一种基于参考时钟周期获得TDC延迟步进的方法，其特征在于，包括以下步骤：
S1.通过通路控制将锁相环电路中的N个TDC即时间数字转换器以负反馈方式连接振荡，一段时间以后得到稳定振荡频率；
S2.将所述锁相环电路中已知频率的参考时钟作为定时器，在预设时间长度内对所述时间数字转换器的输出进行定时计数，统计振荡后的脉冲个数K；
S3.基于已知的参考时钟周期Tref、步骤S2得到的脉冲个数K计算得到所述数字时间转换器的步进精度Tstep。
2.根据权利要求1所述的基于参考时钟周期获得TDC延迟步进的方法及装置，其特征在于，步骤S3中，所述步进精度Tstep的计算方法包括：
Tstep＝M*Tref/(K*2*N)
其中，M为计数期间的参考时钟周期个数。
3.根据权利要求2所述的基于参考时钟周期获得TDC延迟步进的方法及装置，其特征在于，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
4.根据权利要求1-3任一项所述的基于参考时钟周期获得TDC延迟步进的方法及装置，其特征在于，步骤S1中，所述数字时间转换器以负反馈方式连接的方法包括所述数字时间转换器的信号输入端电连接信号输出端。
5.根据权利要求1-3任一项所述的基于参考时钟周期获得TDC延迟步进的方法及装置，其特征在于，还包括步骤：
S4.通过通路控制将所述时间数字转换器之间的负反馈连接断开，恢复默认通路。
6.一种基于参考时钟周期获得TDC延迟步进的装置，应用于锁相环电路，其特征在于，所述装置包括N个时间数字转换器、定时器以及数据处理和计算模块，所述时间数字转换器、所述定时器以及所述数据处理和计算模块依次电连接；
所述N个时间数字转换器被配置为以负反馈方式连接振荡；
所述定时器被配置为所述锁相环电路中已知频率的参考时钟，并在预设时间长度内对所述时间数字转换器的输出进行定时计数，统计振荡后的脉冲个数K；
所述数据处理和计算模块被配置为根据已知的参考时钟周期Tref、所述定时器得到的脉冲个数K计算得到所述时间数字转换器的步进精度Tstep。
7.根据权利要求6所述的基于参考时钟周期获得TDC延迟步进的装置，其特征在于，所述数据处理和计算模块计算所述步进精度Tstep的方法包括：
Tstep＝M*Tref/(K*2*N)
其中，M为计数期间的参考时钟周期个数。
8.根据权利要求7所述的基于参考时钟周期获得TDC延迟步进的装置，其特征在于，所述计数期间的参考时钟周期个数M根据所述预设时间长度确定，即为所述预设时间长度与参考时钟周期之比。
9.根据权利要求7-8任一项所述的基于参考时钟周期获得TDC延迟步进的装置，其特征在于，所述时间数字转换器以负反馈方式连接的方法包括所述时间数字转换器的信号输入端电连接信号输出端。
CN202211735713.3A 2022-12-31 2022-12-31 一种基于参考时钟周期获得tdc延迟步进的方法及装置 Active CN116015284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211735713.3A CN116015284B (zh) 2022-12-31 2022-12-31 一种基于参考时钟周期获得tdc延迟步进的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211735713.3A CN116015284B (zh) 2022-12-31 2022-12-31 一种基于参考时钟周期获得tdc延迟步进的方法及装置

Publications (2)

Publication Number Publication Date
CN116015284A true CN116015284A (zh) 2023-04-25
CN116015284B CN116015284B (zh) 2024-01-30

Family

ID=86024668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211735713.3A Active CN116015284B (zh) 2022-12-31 2022-12-31 一种基于参考时钟周期获得tdc延迟步进的方法及装置

Country Status (1)

Country Link
CN (1) CN116015284B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117169593A (zh) * 2023-11-02 2023-12-05 成都电科星拓科技有限公司 时间数字转换器步长间接测量方法、系统、设备及介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304720A (ja) * 1987-06-05 1988-12-13 Nec Corp 位相同期化ル−プ回路
CN101640533A (zh) * 2009-08-14 2010-02-03 东南大学 一种全数字锁相环的快速锁定方法
US8081013B1 (en) * 2010-07-13 2011-12-20 Amlogic Co., Ltd. Digital phase and frequency detector
CN103840830A (zh) * 2013-12-23 2014-06-04 华为技术有限公司 时间数字转换器及数字锁相环
US20190268010A1 (en) * 2018-02-23 2019-08-29 Qualcomm Incorporated Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation
CN110573970A (zh) * 2017-04-14 2019-12-13 盈诺飞公司 宽测量范围高灵敏度时间数字转换器
CN111722520A (zh) * 2019-03-21 2020-09-29 澜起科技股份有限公司 一种时间数字转换器、相位差的检测方法
CN113900369A (zh) * 2021-10-13 2022-01-07 中国科学院微电子研究所 一种时间数字转换器、校准方法及芯片
CN113924728A (zh) * 2019-06-14 2022-01-11 Arm有限公司 性能调节技术

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63304720A (ja) * 1987-06-05 1988-12-13 Nec Corp 位相同期化ル−プ回路
CN101640533A (zh) * 2009-08-14 2010-02-03 东南大学 一种全数字锁相环的快速锁定方法
US8081013B1 (en) * 2010-07-13 2011-12-20 Amlogic Co., Ltd. Digital phase and frequency detector
CN103840830A (zh) * 2013-12-23 2014-06-04 华为技术有限公司 时间数字转换器及数字锁相环
CN110573970A (zh) * 2017-04-14 2019-12-13 盈诺飞公司 宽测量范围高灵敏度时间数字转换器
US20190268010A1 (en) * 2018-02-23 2019-08-29 Qualcomm Incorporated Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation
CN111722520A (zh) * 2019-03-21 2020-09-29 澜起科技股份有限公司 一种时间数字转换器、相位差的检测方法
CN113924728A (zh) * 2019-06-14 2022-01-11 Arm有限公司 性能调节技术
CN113900369A (zh) * 2021-10-13 2022-01-07 中国科学院微电子研究所 一种时间数字转换器、校准方法及芯片

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Z. WANG等: "A Novel 12-Bit 0.6-mW Two-Step Coarse-Fine Time-to-Digital Converter", 《 IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS》, pages 4654 - 4658 *
凌祥;张树森;: "一种基于时间数字转换器的瞬时测频技术", 电子测量技术, no. 11, pages 16 - 18 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117169593A (zh) * 2023-11-02 2023-12-05 成都电科星拓科技有限公司 时间数字转换器步长间接测量方法、系统、设备及介质
CN117169593B (zh) * 2023-11-02 2024-01-30 成都电科星拓科技有限公司 时间数字转换器步长间接测量方法、系统、设备及介质

Also Published As

Publication number Publication date
CN116015284B (zh) 2024-01-30

Similar Documents

Publication Publication Date Title
TWI404073B (zh) 數位至時間轉換器與數位至時間轉換方法
US20190268010A1 (en) Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation
US7394299B2 (en) Digital clock frequency multiplier
US20120319748A1 (en) Digital phase locked loop system and method
JP2002314409A (ja) ロック検出回路
US7592874B2 (en) Phase/frequency detector, phase locked loop, method for phase/frequency detection and method for generating an oscillator signal
CN116015284B (zh) 一种基于参考时钟周期获得tdc延迟步进的方法及装置
CN110838845A (zh) 一种基于多相环形振荡器和环形脉冲收缩延迟链的tdc
CN111404545B (zh) 带数字修调功能的振荡器电路和时钟信号生成方法
US6686803B1 (en) Integrated circuit incorporating circuitry for determining which of at least two possible frequencies is present on an externally provided reference signal and method therefor
JP3995552B2 (ja) クロック逓倍回路
US9602115B1 (en) Method and apparatus for multi-rate clock generation
US6111471A (en) Apparatus and method for setting VCO free-running frequency
US6346833B1 (en) Frequency multiplier circuit
JP2005252447A (ja) ロック検出回路、ロック検出方法
US7132863B2 (en) Digital clock frequency doubler
JPH07162298A (ja) デジタル位相コンパレータ
TW201316150A (zh) 多相位時脈產生系統及其時脈校準方法
KR20190081415A (ko) 주입 동기 주파수 체배기 및 그의 주파수 체배 방법
US11012080B2 (en) Frequency locked loop, electronic device, and frequency generation method
CN111722520B (zh) 一种时间数字转换器、相位差的检测方法
JP2531269B2 (ja) 同期検出方式
CN115242242A (zh) 一种用于时间数字转换器的电路、相应的方法及激光雷达
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
CN209897030U (zh) 振荡装置和包括该振荡装置的时间数字转换系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant