CN106487396A - 基于伏尔特拉级数的混频器减损校正 - Google Patents

基于伏尔特拉级数的混频器减损校正 Download PDF

Info

Publication number
CN106487396A
CN106487396A CN201610597343.XA CN201610597343A CN106487396A CN 106487396 A CN106487396 A CN 106487396A CN 201610597343 A CN201610597343 A CN 201610597343A CN 106487396 A CN106487396 A CN 106487396A
Authority
CN
China
Prior art keywords
component
signal
frequency mixer
offset correction
time delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610597343.XA
Other languages
English (en)
Other versions
CN106487396B (zh
Inventor
艾维·苏利玛斯基
迈克尔·肯纳
伊泰·埃莫格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel IP Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN106487396A publication Critical patent/CN106487396A/zh
Application granted granted Critical
Publication of CN106487396B publication Critical patent/CN106487396B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3258—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits based on polynomial terms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3224—Predistortion being done for compensating memory effects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Algebra (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

提供了基于伏尔特拉级数的混频器减损校正。其中，讨论了用于补偿由混频器引入的信号减损的技术。采用这种技术的一种示例系统可以包括混频器预失真电路，该混频器预失真电路被配置为接收信号的信号同相(I)分量和信号正交(Q)分量，并被配置为至少部分基于信号I分量和信号Q分量生成混频器预失真信号，其中混频器预失真信号对由混频器引起的非线性进行补偿，其中混频器对信号进行上变频。可选地，还可以包括用于补偿增益和相位失调的失调校正电路和/或用于补偿增益和相位偏移的偏移校正电路。

Description

基于伏尔特拉级数的混频器减损校正
技术领域
本公开涉及无线技术，更具体地，涉及对由混频器引入到信号的减损进行补偿的技术。
背景技术
无论是无源混频器还是有源混频器进行的信号混频(例如，将基带信号上变频为射频(RF)信号)都会对信号引起多种减损，例如非线性、存储效应、同相(I)和正交(Q)的增益和相位失调、以及偏移失调。然而，有源混频器是RF前端的关键组成部分。在变频增益较高的情况下，有源混频器提供比无源混频器更好的后级噪声抑制。不幸的是，CMOS有源混频器比无源混频器遭受更多的非线性问题。
发明内容
本发明的第一方面提供一种被配置用于发送器的系统，该心痛包括混频器预失真电路，该混频器预失真电路被配置为接收信号的信号同相(I)分量和信号正交(Q)分量，并被配置为至少部分基于信号I分量和信号Q分量生成混频器预失真信号，其中混频器预失真信号对由混频器引起的非线性进行补偿，其中混频器对信号进行上变频。
本发明的第二方面提供一种包括指令的非暂态机器可读介质，所述指令当被执行时，使得机器：接收信号的信号同相(I)分量和该信号的正交(Q)分量；以及生成对由混频器引起的非线性进行补偿的混频器预失真信号，其中混频器对信号进行上变频。
本发明的第三方面提供一种被配置用于发送器的系统，包括：混频器预失真电路，该混频器预失真电路被配置为接收信号的同相(I)分量、该信号的正交(Q)分量、该信号的至少一个时延的I分量、以及该信号的至少一个时延的Q分量，其中混频器预失真电路被配置为至少部分基于I分量和Q分量、至少一个时延的I分量和至少一个时延的Q分量来生成混频器预失真信号，其中混频器预失真信号对由混频器引起的非线性和存储效应进行补偿，其中混频器对信号进行上变频；失调校正电路，该失调校正电路被配置为接收信号的I分量和Q分量，并被配置为至少部分基于I分量和Q分量生成失调校正信号，其中失调校正信号对由混频器引起的增益和相位失调进行补偿；以及偏移校正电路，该偏移校正电路被配置为接收信号的I分量和Q分量、至少一个时延的I分量、和至少一个时延的Q分量，其中偏移校正电路被配置为至少部分基于I分量、Q分量、至少一个时延的I分量、和至少一个时延的Q分量来生成偏移校正信号，其中偏移校正信号对由混频器引起的增益和相位偏移进行补偿。
附图说明
图1是示出结合本文所描述的各方面可用的示例用户设备(UE)的框图。
图2是示出根据本文所描述的各方面的辅助补偿由混频器引入的信号减损的示例系统的框图。
图3是示出根据本文所描述的各方面的结合混频器使用的图2的示例系统的框图。
图4是示出根据本文所描述的各方面的结合观察路径的图2的系统的示例实现方式的框图。
图5是示出根据本文所描述的各方面的补偿由混频器引入的信号减损的示例方法的流程图。
图6是示出根据本文所描述的各方面的采用三阶项来补偿混频器非线性的混频器预失真电路的示例实施例的电路图。
图7A是示出根据本文所描述的各方面的可以补偿增益和相位失调的失调校正电路的示例实施例的电路图。
图7B是示出根据本文所描述的各方面的采用信号的同相(I)和正交(Q)分量连同时延的I和Q分量来补偿增益和相位偏移的偏移校正电路的示例实施例的电路图。
图8是示出由混频器非线性和I/Q失配引起的信号减损的期望的频率位置的图示。
图9是对以下三种信号进行比较的图示：一种没有任何校正，一种具有功率放大器(PA)预失真，一种具有PA预失真以及混频器减损校正。
图10是示出在不具有混频器减损校正且具有混频器减损校正的情况下，作为范围从O％到30％变化的偏移值的函数的误差矢量幅度(EVM)的图示。
图11是示出根据本文所描述的各方面，在具有混频器减损校正的情况下，30％偏移处的增益-频率选择性的图示。
图12是根据本文所描述的各方面，针对0％、4％、10％、20％和30％的偏移值示出在混频器减损校正之后没有掩模退化的图示。
图13示出的是指示混频器如何引入非线性和其它减损的示例方波混频器模型的框图。
图14是示出显示根据本文描述的各方面的混频器减损模型和所仿真的混频器之间的一致性的图示。
具体实施方式
现在将参考所附附图来描述本公开，其中相似标号始终用以指代相似元件，并且其中示出的结构和设备不一定按比例绘制。如本文所使用的，术语“组件”、“系统”、“接口”等意在指代与计算机相关的实体、硬件、(例如执行中的)软件和/或固件。例如，组件可以是处理器、处理器上运行的进程、控制器、对象、可执行代码、程序、存储设备、和/或具有处理设备的计算机。通过说明的方式，在服务器上运行的应用和服务器也可以是组件。一个或多个组件可以驻留在进程内，并且组件可以位于计算机上和/或分布在两个或更多计算机之间。可以在本文中描述一组元件或一组其它组件，其中的术语“一组”可以被解释为“一个或多个”。
而且，这些组件可以从具有存储于其上的各种数据结构的各种计算机可读存储介质中执行(例如，通过模块)。这些组件可以例如根据具有一个或多个数据分组(例如，来自与本地系统、分布式系统和/或跨网络(例如，互联网、局域网、广域网、或具有其他系统的类似网络)的另一组件经由信号进行交互的一个组件的数据)的信号经由本地处理和/或远程处理进行通信。
如另一示例，组件可以是具有特定功能的装置，该特定功能由电气电路或电子电路所操作的机械部件来提供，其中，该电气电路或电子电路可以由一个或多个处理器所执行的软件应用或固件应用进行操作。该一个或多个处理器可以位于该装置内部或者外部，并且可以执行至少一部分软件应用或固件应用。如又一示例，组件可以是一种装置，该装置通过不具有机械部件的电子组件来提供特定功能；这些电子组件可以在其中包括一个或多个处理器，以执行至少部分授予电子组件的功能的软件和/或固件。
使用示例性词语意在以具体方式呈现概念。如本申请中使用的，术语“或”意在表示包含性“或”而不是排他性“或”。即，除非另有指定、或从上下文可以清楚得知，“X采用A或B”旨在表示任何自然的包括性排列。也就是说，如果X采用A；X采用B；或X采用A和B两者，则“X采用A或B”在任何以上示例中得以满足。此外，冠词“一”和“一个”用在本申请和所附权利要求书一般应被解释为表示“一个或多个”，除非另有指定或从上下文中明确得知其针对于单数形式。此外，在术语“包括”、“包含”、“具有”、“有”、“带有”或其变体在详细说明书或权利要求中使用的情况下，这样的术语意在以类似于术语“包括”的方式来表示包括。
如本文所用，术语“电路”可以指代执行一个或多个软件或固件程序、组合逻辑电路、和/或提供所描述的功能的其它合适的硬件组件的专用集成电路(ASIC)、电子电路、处理器(共享的、专用的、或群组的)、和/或存储器(共享的、专用的、或群组的)。在一些实施例中，电路可以在一个或多个软件或固件模块中被实现或与一个或多个软件或固件模块相关联地工作。在一些实施例中，电路可以包括至少部分地在硬件中可操作的逻辑。
本文所描述的实施例可以被实现为使用任何适当配置的硬件和/或软件的系统。图1示出一个实施例的用户设备(UE)装置100的示例组件。在一些实施例中，UE装置100可以包括至少如所示出的一样耦接在一起的应用电路102、基带电路104、射频(RF)电路106、前端模块(FEM)108、以及一根或多根天线110。
应用电路102可以包括一个或多个应用处理器。例如，应用电路102可以包括诸如一个或多个单核或多核处理器之类的电路，但不限于此。(一个或多个)处理器可以包括通用处理器和专用处理器(例如，图形处理器、应用处理器、等等)的任意组合。处理器可以与存储器/存储装置相耦接和/或可以包括存储器/存储装置并且可以被配置为执行存储在存储器/存储装置中的指令，以使得各种应用和/或操作系统能够在系统上运行。
基带电路104可以包括诸如一个或多个单核或多核处理器之类的电路，但不限于此。基带电路104可以包括一个或多个基带处理器和/或控制逻辑，以处理从RF电路106的接收信号路径接收的基带信号并生成用于RF电路106的发送信号路径的基带信号。基带处理器电路104可以与应用电路102通过接口连接，以用于基带信号的生成和处理并用于RF电路106的控制操作。例如，在一些实施例中，基带电路104可以包括第二代(2G)基带处理器104a、第三代(3G)基带处理器104b、第四代(4G)基带处理器104c、和/或用于其它现有代、正在开发中的代或将在将来被开发的代(例如，第五代(5G)、6G、等等)的其它(一个或多个)基带处理器104d。基带电路104(例如，基带处理器104a-d中的一个或多个)可以处理各种无线控制功能，这些无线控制功能支持经由RF电路106与一个或多个无线网络进行通信。无线控制功能可以包括，但不限于，信号调制/解调、编码/解码、射频移位等。在一些实施例中，基带电路104的调制/解调电路可以包括快速傅里叶变换(FFT)、预编码、和/或星座映射/解映射功能。在一些实施例中，基带电路104的编码/解码电路可以包括卷积、咬尾卷积、turbo、维特比(Viterbi)、和/或低密度奇偶校验(LDPC)编码器/解码器功能。调制/解调和/或编码器/解码器的功能的实施例可以不限于这些示例并且可以包括其他实施例中的其它合适的功能。
在一些实施例中，基带电路104可以包括协议栈的元件，例如，演进型通用陆地无线接入网络(EUTRAN)协议的元件，例如包括，物理(PHY)、媒体访问控制(MAC)、无线链路控制(RLC)、分组数据汇聚协议(PDCP)、和/或无线资源控制(RRC)元件。基带电路104的中央处理单元(CPU)104e可以被配置为运行协议栈的元件以用于PHY、MAC、RLC、PDCP、和/或RRC层的信令。在一些实施例中，基带电路可以包括一个或多个音频数字信号处理器(DSP)104f。(一个或多个)音频DSP可以包括用于压缩/解压缩和回声消除的元件，并且可以包括其他实施例中的其它合适的处理元件。基带电路的组件可以被适当地结合在单个芯片、单个芯片集上，或在一些实施例中可以被布置在同一电路板上。在一些实施例中，基带电路104和应用电路102的构成组件的部分或全部可以一起实现，例如，在片上系统(SOC)上实现。
在一些实施例中，基带电路104可以提供与一种或多种无线技术兼容的通信。例如，在一些实施例中，基带电路104可以支持与以下各项的通信：演进型通用陆地无线接入网络(EUTRAN)和/或其它无线城域网(WAMN)、无线局域网(WLAN)、无线个域网(WPAN)。在基带电路104被配置为支持多于一种无线协议的无线通信的实施例中，基带电路104可以被称为多模式基带电路。
RF电路106可以支持使用经调制的电磁辐射通过非固体介质与无线网络进行通信。在各种实施例中，RF电路106可以包括开关、滤波器、放大器等，以辅助与无线网络的通信。RF电路106可以包括接收信号路径，接收信号路径可以包括用于对从FEM电路108接收的RF信号进行下变频并将基带信号提供至基带电路104的电路。RF电路还可以包括发送信号路径，发送信号路径可以包括用于对由基带电路104提供的基带信号进行上变频并将RF输出信号提供至FEM电路108以供发送的电路。
在一些实施例中，RF电路106可以包括接收信号路径和发送信号路径。RF电路106的接收信号路径可以包括混频器电路106a、放大器电路106b和滤波器电路106c。RF电路106的发送信号路径可以包括滤波器电路106c和混频器电路106a。RF电路106还可以包括合成器电路106d，合成器电路106d合成频率供接收信号路径和发送信号路径的混频器电路106a使用。在一些实施例中，接收信号路径的混频器电路106a可以被配置为基于由合成器电路106d提供的经合成的频率对从FEM电路108接收的RF信号进行下变频。放大器电路106b可以被配置为对经下变频的信号进行放大，滤波器电路106c可以是被配置为从经下变频的信号中移除无用信号以生成输出基带信号的低通滤波器(LPF)或带通滤波器(BPF)。输出基带信号可以被提供至基带电路104供进一步处理。在一些实施例中，输出基带信号可以是零频基带信号，但并不必须如此。在一些实施例中，接收信号路径的混频器电路106a可以包括无源混频器，但实施例的范围不限于这方面。
在一些实施例中，发送信号路径的混频器电路106a可以被配置为基于由合成器电路106d提供的经合成的频率对输入基带信号进行上变频，以生成用于FEM电路108的RF输出信号。基带信号可以由基带电路104提供并且可以由滤波器电路106c滤波。滤波器电路106c可以包括低通滤波器(LPF)，但实施例的范围不限于这方面。
在一些实施例中，接收信号路径的混频器电路106a和发送信号路径的混频器电路106a可以包括两个或多个混频器并且可以被分别布置为用于正交下变频和/或上变频。在一些实施例中，接收信号路径的混频器电路106a和发送信号路径的混频器电路106a可以包括两个或多个混频器并且可以被布置为用于镜像抑制(例如，Hartley镜像抑制)。在一些实施例中，接收信号路径的混频器电路106a和发送信号路径的混频器电路106a可以被分别布置为用于直接下变频和/或直接上变频。接收信号路径的混频器电路106a和发送信号路径的混频器电路106a可以被配置为用于超外差操作。
在一些实施例中，输出基带信号和输入基带信号可以是模拟基带信号，但实施例的范围不限于这方面。在一些替代实施例中，输出基带信号和输入基带信号可以是数字基带信号。在一些替代实施例中，RF电路106可以包括模数转换器(ADC)和数模转换器(DAC)电路，基带电路104可以包括用于与RF电路106通信的数字基带接口。
在一些双模式实施例中，分离的无线电IC电路可以被提供用于对每个频谱的信号进行处理，但实施例的范围不限于这方面。
在一些实施例中，合成器电路106d可以是分数N合成器或分数N/N+1合成器，但实施例的范围不限于这方面，因为其他类型的频率合成器可以是合适的。例如，合成器电路106d可以是delta-sigma合成器、倍频器、或包括具有分频器的锁相环的合成器。
合成器电路106d可以被配置为基于频率输入和分频器控制输入合成供RF电路106的混频器电路106a使用的输出频率。在一些实施例中，合成器电路可以是分数N/N+1合成器。
在一些实施例中，频率输入可以由电压控制振荡器(VCO)提供，但这不是必须的。分频器控制输入可以由基带电路104或应用处理器102中的一者提供，取决于所需的输出频率。在一些实施例中，分频器控制输入(例如，N)可以基于由应用处理器102指示的信道从查找表确定。
RF电路106的合成器电路106d可以包括分频器、延迟锁定环(DLL)、多路转换器和相位累加器。在一些实施例中，分频器可以是双模分频器(DMD)，相位累加器可以是数字相位累加器(DPA)。在一些实施例中，DMD可以被配置为将输入信号除以N或N+1中的一者(基于实现(carry out))以提供分数分频比。在一些示例实施例中，DLL可以包括一组级联的、可调的延迟元件、相位检测器、电荷泵和D触发器。在这些实施例中，延迟元件可以被配置为将VCO周期分成Nd个相等的相位分组，其中Nd是延迟线中延迟元件的数目。DLL提供负反馈，以有助于确保延迟线的总延迟是一个VCO周期。
在一些实施例中，合成器电路106d可以被配置为生成载波频率作为输出频率，而在其它实施例中，输出频率可以是载波频率的倍数(例如，载波频率的两倍、载波频率的四倍)并且与正交发生器和分频率电路联合用于生成载波频率处的多个信号，该多个信号相对于彼此具有多个不同相同。在一些实施例中，输出频率可以是LO频率(fLO)。在一些实施例中，RF电路106可以包括IQ/极性转换器。
FEM电路108可以包括接收信号路径，接收信号路径可以包括被配置为进行以下各项操作的电路：对从一根或多根天线110接收的RF信号进行操作、对所接收的信号进行放大并将所接收的信号的经放大的版本提供至RF电路106以用于进一步处理。FEM电路108还可以包括发送信号路径，发送信号路径可以包括被配置为对由RF电路106提供的用于发送的信号进行放大以由一根或多根天线110中的一者或多者进行发送的电路。
在一些实施例中，FEM电路108可以包括TX/RX开关，以在发送模式和接收模式操作间进行切换。FEM电路可以包括接收信号路径和发送信号路径。FEM电路的接收信号路径可以包括低噪声放大器(LNA)，LAN用于对所接收的RF信号进行放大并提供经放大的所接收的RF信号作为输出(例如，至RF电路106)。FEM电路108的发送信号路径可以包括功率放大器(PA)和一个或多个滤波器，PA用于对输入RF信号(例如，由RF电路106提供)进行放大，一个或多个滤波器用于生成供随后发送的RF信号(例如，通过一根或多根天线110中的一者或多者)。
在一些实施例中，UE装置100可以包括附加的元件，例如，存储器/存储装置、显示器、传感器、和/或输入/输出(I/O)接口。
本文所讨论的实施例可以采用新技术来估计并数字地补偿由混频器引入的信号减损，例如非线性、存储效应、同相(I)和正交(Q)的增益和相位失调、以及偏移(skew)失调。无论是有源混频器还是无源混频器都会引起经混频的信号的各种减损。传统上，这些减损或者没得到解决，或者经由设计得以减小，但是以功耗作为代价。
在本文描述的各方面，可以采用基于伏尔特拉级数的数学模型来消除诸如非线性、存储效应、IQ增益和相位失调、以及偏移失调之类的信号减损。可以采用经由观察路径获得的信号测量来确定用于补偿特定操作条件下混频器减损的系数。
在各种实施例中，混频器信号减损的校正可以基于针对I和Q分量以及I和Q分量之间的交叉项采用不同的系数的模型。各种实施例可以采用本文所讨论的模型和相关联的技术来估计由混频器引入的各种信号减损，例如非线性、存储效应、增益和相位失调、以及偏移失调。
本文所描述的实施例可以与无线通信设备(例如，用户设备(UE)、演进型节点B(eNB))的发送器相关地被使用，并且可以生成可以补偿混频器减损的信号，其可以至少部分地基于操作分组以及经由观察路径(例如，经由反馈接收器)接收的信号来确定。虽然本文所示出和讨论的某些示例实施例采用专用硬件，但在其它实施例中，结合示例实施例示出的电路的某些功能或全部功能可以经由一个或多个处理器执行的软件或固件等实现。
参考图2，所示出的是根据本文所描述的各方面的辅助补偿由混频器引入的信号减损的示例系统200的框图。系统200可以结合有源或无源混频器使用，例如，结合经由混频器将基带(BB)信号上变频为射频(RF)信号以供随后发送的发送器使用或在其中被使用。在各种实施例中，系统200可以包括混频器预失真电路210、失调校正电路220、和偏移校正电路230中的至少一者，并且可以包括功率放大器240预失真电路240。
混频器预失真电路210可以接收信号的同相(I)和正交(Q)分量，该I和Q分量也可以被提供至混频器(例如，用于上变频等)。基于这些信号I和Q分量以及下文将更详细地讨论的模型和技术，混频器预失真电路210可以通过对信号进行预失真处理来生成可以补偿由混频器引起的非线性(和存储效应)的混频器预失真信号，以使得当混频器向经预失真的信号中引入非线性时，所产生的信号是没有非线性的。联系将在下文更详细地描述的一个示例实施例，可以将混频器输出建模(用三阶近似)为其中x(t)是输入到混频器的信号，β是混频器的复非线性增益，并且β是混频器的三次谐波的衰减。在这种实施例中，混频器预失真电路210可以校正项，其涉及不想要的产生物I3，Q3，I2*Q和Q2*I。
在一些实施例中，混频器预失真电路还可以接收信号的一个或多个时延的I分量，以及信号的一个或多个时延的Q分量。在这些实施例中，混频器预失真信号可以另外地补偿由混频器引入的存储效应。
如下文进一步解释的，混频器预失真信号(以及由各种电路生成的其它预失真和校正信号)可以基于本文详述的模型，该模型可以从伏尔特拉级数近似(例如，截断的伏尔特拉级数)得到。取决于实施例，可以包括更多或更少的项，这潜在地包括更多更高阶数的项、更多具有提高的存储深度的项或这两者的组合。在各种实施例中，可以在不同的实施例中对信号I和Q分量(以及可选地一个或多个时延的I和Q分量)采用不同的多项式近似，其中多项式的系数可以至少部分地基于信号I和Q分量以及经由观察路径(例如，经由反馈接收器等)接收的信号来确定，例如经由用来对非线性和/或存储效应进行建模的最小二乘法或其它近似技术来确定。在各种实施例中，通过将更高阶项(例如，三阶、三阶和五阶、等等)包括在内，非线性效应可以以不同程度的精度被补偿。在相同或其它实施例中，通过将一个或多个时延的I分量以及一个或多个时延的Q分量包括在内，存储效应也可以以不同程度被补偿。在更高阶项和提高的存储深度都被包括在内的情况下，更高阶项中的至少一些可以涉及时延的I和Q分量的高次幂(例如，三次、三次和五次、等等)。
失调校正电路220可以接收信号的I和Q分量(该信号也可以被提供至混频器)，并且可以基于信号I和Q分量(以及下文更详细地讨论的模型和技术)生成可以补偿由混频器引起的增益和相位失调的失调校正信号(与混频器预失真组件210一样，这可以通过对信号进行预失真处理以补偿增益和相位失调来完成)。失调校正信号可以包括I和Q分量(例如，失调校正I分量和失调校正Q分量)，这两者各自可以基于信号I和Q分量的线性组合(例如，基于实系数)。与上述混频器预失真信号一样，失调校正信号的系数也可以至少部分基于信号I和Q分量以及经由观察路径(例如，经由反馈接收器等)接收的信号来确定，例如经由用来对非线性和/或存储效应进行建模的最小二乘法或其它近似技术来确定。
偏移校正电路230可以接收信号I和Q分量(以及可选地，信号的至少一个时延I分量和信号的至少一个时延Q分量)。基于所接收的信号分量(以及任何时延的信号分量)，偏移校正电路230可以生成偏移校正信号，该偏移校正信号可以补偿由混频器引起的增益和相位偏移(与混频器预失真组件210和失调校正组件220一样，这可以通过对信号进行预失真处理以补偿增益和相位偏移来完成)。偏移校正信号可以包括I和Q分量(例如，偏移校正I分量和偏移校正Q分量)，这两者各自可以基于信号I和Q分量以及所接收的时延的信号I和Q分量的线性组合(例如，基于实系数)。与上述混频器预失真和失调校正信号一样，偏移校正信号的系数也可以至少部分基于信号I和Q分量以及经由观察路径(例如，经由反馈接收器等)接收的信号来确定，例如经由用来对非线性和/或存储效应进行建模的最小二乘法或其它近似技术来确定。
PA预失真电路240可以接收信号I和Q分量(以及可选地，信号的至少一个时延I分量和信号的至少一个时延Q分量)。基于所接收的信号分量(以及任何时延的信号分量)，PA预失真电路230可以生成PA预失真信号，PA预失真信号可以补偿由混频器引起的非线性和存储效应以及由与混频器相关联的PA(例如，在经混频器上变频之后对信号进行放大的PA)引起的非线性和存储效应。结合本文所述的混频器输出被建模(用三阶近似)为的示例实施例，PA预失真电路210可以对α·3·(1+2·β2)·|x(t)|2·x(t)项进行校正。
如图2中可看到的，针对被包括在内的电路210-240中的每一者，相应的信号可以被组合以生成可以补偿由混频器引入的(以及可选地由PA引入的)各种信号减损的组合预失真和/或校正信号。如可从图2的示例架构中看到的，可以基于相同的发送分组使用公共基础设施对来自混频器的减损(例如，非线性、存储效应、以及增益和相位偏移和失调)以及来自PA的减损(例如，非线性和存储效应)二者进行估计。
参考图3，所示出的是根据本文所描述的各方面的结合混频器使用的图2的示例系统200的框图。在图3的实施例中，系统200可以作为信号的基带处理的一部分被包括在内。系统200输出的I和Q信号可以由数模转换器(DAC)310转换为模拟信号、由基带(BB)滤波器320进行滤波、并随后通过由混频器330将其与本地振荡器(LO)信号进行混频而被上变频到RF信号。信号可以被混频器放大块(未示出)和功率放大器340放大。
图4是根据本文所描述的各方面的结合观察路径的图2的系统200的示例实现方式的框图。图4中示出的实施例是系统200的一种示例实现方式，其显示具有(例如，UE等的)观察路径和典型的发送链的系统上下文中的架构。该实现方式可以包括系统200、DAC(或多个DAC)310、将所接收的BB信号上变频为RF信号的上变频器410(例如，其可以包括(一个或多个)BB滤波器320、(一个或多个)混频器330、混频器放大块中的一者或多者)、以及PA 340。该实现方式还可以包括含有模数转换器(ADC)430以及将所接收的(RF)信号下变频为BB信号的下变频器420的观察路径(例如，被配置为经由耦接器从反馈接收器接收信号)。最后，该实现方式可以包括用于获得信号分量并确定系统200所使用的系数的附加电路，例如，捕获缓冲区440、测量电路450、以及估计器460。
(一个或多个)DAC 310可以以采样率或在插值到匹配率之后对输入进行操作。RF架构可以是各种类型的架构中的任何架构。对于I/O解调器架构，经下变频的信号可以以预失真采样率被采样，以使得全带宽可用。
捕获缓冲区440可以存储系统200输出的信号以及经由观察路径接收的信号(例如，被混频器和PA减损的信号)的采样。测量电路450可以对输入的信号I和Q分量进行测量(例如，在经系统200的预失真和/或减损校正之前)。取决于具体实施例(例如，系统200基于其进行补偿的存储深度和项的阶数)，捕获缓冲区440和/或测量电路450可以被配置为获得适当的信号采样。
估计器电路460可以接收经由捕获缓冲区440和测量电路450获得的信号采样，并且可以适应性地计算与以下各项中的至少一项相关联的系数：混频器非线性、混频器存储效应、增益和相位失调、增益和相位偏移、PA非线性、以及PA存储效应。这些系数可以基于以下方式获得：基于从捕获缓冲区440和测量电路450接收的采样经由最小二乘法(或其它)近似对系数进行近似。在各方面，估计器电路460例如可以经由运行软件以执行估计的处理器、经由执行估计的硬件、或经由硬件和软件的组合被实现。由估计器电路460确定的系数可以被输出到系统200，以对信号进行预失真来补偿对信号的各种混频器(以及可选地PA)减损。在各方面，信号采样的捕获以及系数的估计可以间歇地发生(例如，周期性地、基于某些条件(例如，设备上电等)、等等)。
图5是根据本文所描述的各方面的补偿由混频器引入的信号减损的示例方法500的流程图。
在510处，可以接收信号的I和Q分量。
可选地，在520处，可以接收信号的至少一个时延的I分量和信号的至少一个时延的Q分量。
取决于具体实施例，530-560中的一个、一些或全部可以被包括在内。
在530处，可以基于信号I和Q分量生成混频器预失真信号，以补偿混频器引入到信号中的非线性。可选地，如果520被包括在内，则混频器预失真信号还可以基于至少一个时延的信号I分量和至少一个时延的信号Q分量来补偿混频器引入的存储效应(例如，在本文所描述的三阶模型中，诸如之类的项)。
在540处，可以基于信号I和Q分量、至少一个时延的信号I分量、以及至少一个时延的信号Q分量生成偏移校正信号，以补偿由混频器引入到信号中的增益和相位偏移。
在550处，可以基于信号I和Q分量生成失调校正信号，以补偿由混频器引入到信号中的增益和相位失调。
在560处，可以基于信号I和Q分量生成PA预失真和混频器预失真信号(并且可选地，如果520被包括在内，基于至少一个时延的信号I分量和至少一个时延的信号Q分量)，以补偿由混频器和与混频器相关联的PA引入到信号中的非线性(以及存储效应(如果520被包括在内))(例如，在本文所描述的三阶模型中，诸如α·3·(1+2·β2)·|x(t)|2·x(t)之类的项)。
在570处，可以对530-560期间生成的信号进行组合，并且输出到混频器和/或PA，以校正由混频器和/或PA引入的信号减损。
如本文其它地方所讨论的，各种实施例可以对非线性和存储效应建模到不同程度，取决于被包括在模型中的项。例如，针对处理三阶非线性的实施例，由表达式1描述混频器非线性项：
其中，x(t)是预失真和引入混频器减损之前的信号。项包含不想要的产生物I3，Q3，I2*Q和Q2*I。
一般地，结合各实施例采用的混频器非线性和存储效应模型可以被表示为：
其中k是多项式的次数(当k＞1时需要解决非线性)并且l是存储深度。该模型可以处理任何多项式次数k，并且作用于I和Q以及I和Q的任何交叉项。当存储深度l大于0时，存储效应可以通过使用x(n)，x(n-1)，...x(n-l)被嵌入到模型中。
可以通过方程式3和4对增益和相位失调减损进行建模：
I＝Real(x) (3)
Q＝Imag(x) (4)
其中失调校正信号分量和可以由方程式5和6给出：
其中以上系数(α，β，γ，δ)是产生相位和增益失调的实系数。为了克服这些类型的失调，I和Q可以如本文所讨论的校正模型中所描述的那样被分开。
偏移减损可以由方程式7和8建模：
I＝Real(x) (7)
Q＝Imag(x) (8)
其中偏移校正信号分量和可以由方程式9和10给出：
其中以上系数是使得相位和增益频率具有选择性的实系数。频域中的选择性行为由相位或增益差引起。为了克服这些类型的失调，I和Q可以如本文所讨论的校正模型中所描述的那样被分开。
根据一组示例实施例，可以采用包含存储深度为一的高达三阶项的校正模型，用于对包括非线性、存储效应、失调、和偏移的混频器减损进行建模，如方程式11中看到的：
其中qkq和rkq是复系数，实系数和虚系数由方程式12和13给出：
根据相同或另一组示例实施例，一些减损可以如方程式14中所看到的被建模：
其中实系数和虚系数由方程式15和16给出：
图6、7A和7B提供实现方程式11至16的示例电路。虽然图6、7A和7B示出针对具体示例模型的电路的具体实施例(例如，以所示出的具体组合对信号和时延的信号进行相乘和相加)，应当理解的是在其它实施例中，可以采用其它电路来实现相同结果，或者可以采用本文所讨论的混频器减损的不同模型，其中电路中有补偿那些混频器减损的相应的变更。
图6示出根据本文所描述的各方面的采用三阶项来补偿混频器非线性的混频器预失真电路600的示例实施例的电路图。如可在图6中看到的，所示出的示例混频器预失真电路600基于三阶项来进行补偿(示例混频器预失真电路600的上半部中的I3和Q3，以及下半部中的I2*Q和Q2*I)，其中可以基于信号采样被估计的系数用于对混频器非线性进行近似(例如，以最小二乘法)。为便于说明，图6不示出用于估计混频器存储效应的其它电路，但是示例混频器预失真电路600也可以包括基于针对时延的I和Q信号的估计系数来将存储效应近似为存储深度1(例如，1、2等等)的电路。
图7A示出根据本文所描述的各方面的可以补偿增益和相位失调的失调校正电路700的示例实施例的电路图。如可看到的，示例失调校正电路700输出的失调校正信号的I和Q分量可以各自是所接收的信号的I和Q分量的线性组合(基于实系数)。
图7B示出根据本文所描述的各方面的采用信号的I和Q分量以及时延的I和Q分量来补偿增益和相位偏移的偏移校正电路750的示例实施例的电路图。如可看到的，示例偏移校正电路750输出的偏移校正信号的I和Q分量可以各自是所接收的信号的I和Q分量以及所接收的信号的时延的I和Q分量的线性组合(基于实系数)。
图8是示出由混频器非线性和I/Q失配引起的信号减损的期望的频率位置的图示。由混频器非线性引起的减损的期望的频率位置由标注为3BB的峰值指示，而由I/Q失配引起的那些由标注为I/Q的峰值指示。
图9是对三种信号进行比较的图示，其中针对信号减损进行不同程度的补偿。信号910是对混频器非线性进行预失真和校正之前的信号。信号920是在不对诸如非线性和I/Q失配之类的混频器减损进行补偿的情况下(例如，没有本文所讨论的模型中所提到的项)经预失真的发送信号。如可看到的，信号920仅补偿PA的三阶互调产物(IM3)。信号930是在对混频器非线性和I/Q失配进行补偿的情况下(例如，具有本文所讨论的模型中所提到的项)经预失真的发送信号。如可看到的，除了对PA的IM3进行处理之外，IQ失配和混频器的非线性(3BB)也得到处理。
图10是在不具有混频器减损校正(图示的左侧，标记为“关闭”)且具有混频器减损校正(图示的右侧，标记为“打开”)的情况下，作为范围从0％到30％变化的偏移值的函数的误差矢量幅度(EVM)的图示。得到图10的实验中发送的信号是低功率(大约2dBm)的，以便消除由方程式11建模的非线性的影响。目标在于检查仅遭受偏移影响的系统中该模型的影响。如可从图10中看到的，当不应用补偿时，EVM退化并且偏移增加。然而，当补偿被启用时，图示的右侧展示了相反的行为。
图11是示出根据本文所描述的各方面，在具有混频器减损校正的情况下，30％偏移处的增益-频率选择性的图示。
图12是根据本文所描述的各方面的针对0％、4％、10％、20％和30％的偏移值示出在混频器减损校正之后没有掩模退化的图示。
以下是对可以结合本文所描述的实施例被采用的一个示例(三阶)的数学运算的更详细的解释。虽然提供该具体推导以示出本文所描述的方面，应当领会的是在各种实施例中，可以采用本文所描述的虽然涉及类似于本文所讨论的那些技术的技术、但具有相应不同的推导的其它模型(例如，五阶等)。参考图13，所示出的是指示混频器如何引入非线性和其它减损的示例方波混频器模型的框图。在图13中，除了以上所讨论的组件和电路之外，还示出了混频器放大块1310。信号x(t)是混频前的复基带信号，z(t)是混频后但经混频器放大块1310放大之前的信号，y(t)是混频器放大块1310输出的信号。
为简单起见，混频器方波可以由前两个非平凡(non-trivial)斜波(基波和三次谐波)建模。所示出的是混频器的三次谐波可以被表示为-e-i3ωt，因此混频器放大块1310的输入如方程式17：
z(t)＝Real{x(t)·e+iωt}+β·Real{x(t)·(-e-i3ωt)} (17)
其中x(t)是混频器输入处的复基带信号，ω是目标RF频率，β是混频器的三次谐波的(实值)衰减。
对括号中的项进行扩展得到方程式18，并且在重组之后得到方程式19：
混频器放大块1310可以被建模为y(t)＝z(t)+α(z(t))3，产生由表达式20和21给出的分别具有线性和非线性部分的混频器放大块1310的输出：
线性部分的带内项由表达式22给出，非线性部分的带内项由表达式23-26给出：
α·(x(t)·(e+iωt-β·e-i3ωt))3 (23)
省略表达式23-26中具有±2ω，±3ω....的项得到表达式27-30：
α·3·x(t)2·β·e-iωt (27)
其可以被合并以得到表达式31：
其具有如表达式32中所示的基带等价物：
其中β是混频器的三次斜波的(实值)衰减，α是混频器的(复)非线性增益。
如可看到的，该模型包括诸如之类的项，指示以下项可被用于使模型适于(例如，经由最小二乘近似)具体信号：I3，Q3，I2*Q，和Q2*I。注意到项α·3·(1+2·β2)·|x(t)|2·x(t)经由PA预失真被处理。
经由Matlab仿真对模型进行验证。与以上详细描述的混频器减损相比，Matlab仿真涉及通过非线性方波混频器的复基带信号。图14示出的图示显示根据本文描述的各方面的混频器减损模型(1410)和所仿真的混频器(曲线1420)之间的一致性。目标信号处于0-20MHz，其中非线性在约-30MHz左右。如可从图14中看到的，即使在三阶(包括非线性的最低阶)处，该模型也非常接近于所仿真的混频器的信号。
本文的示例可以包括诸如方法、用于执行方法的动作或块的装置、至少一种机器可读介质之类的主题，其中机器可读介质包括可执行的指令，该可执行的指令当被机器(例如，具有存储器或类似物的处理器)执行时使得机器执行用于使用根据所描述的实施例和示例的多种通信技术进行并发通信的系统或装置或方法的动作。
示例1是一种被配置用于发送器的系统，包括混频器预失真电路，该混频器预失真电路被配置为接收信号的信号同相(I)分量和信号正交(Q)分量，并被配置为至少部分基于信号I分量和信号Q分量生成混频器预失真信号，其中混频器预失真信号对由混频器引起的非线性进行补偿，其中混频器对信号进行上变频。
示例2包括示例1的主题，其中混频器预失真电路另外被配置为接收至少一个时延的信号I分量和至少一个时延的信号Q分量，其中混频器预失真信号对由混频器引起的存储效应进行补偿。
示例3包括示例1-2中任一者的主题，包括或省略可选特征，其中，混频器预失真电路被配置为基于涉及信号I分量和信号Q分量的多项式近似来生成混频器预失真信号。
示例4包括示例3的主题，其中，多项式近似包括至少三阶的一个或多个奇数阶项。
示5包括示例4的任何变体的主题，其中，一个或多个奇数阶项包括信号I分量和信号Q分量之间的交叉项。
示6包括示例4的任何变体的主题，其中，至少三阶的一个或多个奇数阶项中的至少一项至少部分地基于至少一个时延的信号I分量或至少一个时延的信号Q分量。
示例7包括示例1-2中任一者的主题，包括或省略可选特征，其中，混频预失真信号至少部分地基于对由混频器引起的非线性或存储效应中的至少一者的最小二乘近似。
示例8包括示例1-4中任一者的主题，包括或省略可选特征，还包括失调校正电路，该失调校正电路被配置为接收信号的信号I分量和信号Q分量并至少部分基于信号I分量和Q分量生成失调校正信号，其中失调校正信号对由混频器引起的增益和相位失调进行补偿。
示例9包括示例8的任何变体的主题，其中，失调校正信号包括失调校正I分量和失调校正Q分量，其中失调校正I分量和失调校正Q分量各自是信号I分量和信号Q分量的线性组合。
示例10包括示例9的任何变体的主题，其中，失调校正I分量和失调校正Q分量各自是信号I分量和信号Q分量的基于实系数的线性组合。
示例11包括示例8的任何变体的主题，其中，失调校正信号至少部分基于对由混频器引起的增益和相位失调的最小二乘近似。
示例12包括示例1-11中任一者的主题，包括或省略可选特征，还包括偏移校正电路，该偏移校正电路被配置为接收信号的信号I分量和信号Q分量，并被配置为至少部分地基于信号I分量和信号Q分量生成偏移校正信号，其中偏移校正信号对由混频器引起的增益和相位偏移进行补偿。
示例13包括示例12的任何变体的主题，其中，偏移校正电路另外被配置为接收至少一个时延的信号I分量和至少一个时延的信号Q分量，其中偏移校正信号至少部分地基于至少一个时延的信号I分量和至少一个时延的信号Q分量。
示例14包括示例13的任何变体的主题，其中，偏移校正信号包括偏移校正I分量和偏移校正Q分量，其中偏移校正1分量和偏移校正Q分量各自是信号I分量、信号Q分量、至少一个时延的信号I分量、和至少一个时延的信号Q分量的线性组合。
示例15包括示例14的任何变体的主题，其中，偏移校正I分量和偏移校正Q分量各自是信号I分量、信号Q分量、至少一个时延的信号I分量、和至少一个时延的信号Q分量的基于实系数的线性组合。
示例16包括示例12的任何变体的主题，其中，偏移校正信号至少部分基于对由混频器引起的增益和相位偏移的最小二乘近似。
示例17包括示例1的主题，其中混频器预失真电路被配置为基于涉及信号I分量和信号Q分量的多项式近似来生成混频器预失真信号。
示例18包括示例17的主题，其中多项式近似包括至少三阶的一个或多个奇数阶项。
示例19包括示例18的主题，其中一个或多个奇数阶项包括信号I分量和信号Q分量之间的交叉项。
示例20包括示例18的主题，其中至少三阶的一个或多个奇数阶项至少部分基于至少一个时延的信号I分量或至少一个时延的信号Q分量。
示例21包括示例1的主题，其中混频器预失真信号至少部分基于对由混频器引起的非线性或存储效应中的至少一者的最小二乘近似。
示例22包括示例1的主题，还包括失调校正电路，该失调校正电路被配置为接收信号的信号I分量和信号Q分量，并被配置为至少部分基于信号I分量和信号Q分量生成失调校正信号，其中失调校正信号对由混频器引起的增益和相位失调进行补偿。
示例23包括示例22的主题，其中失调校正信号包括失调校正I分量和失调校正Q分量，其中失调校正I分量和失调校正Q分量各自是信号I分量和信号Q分量的线性组合。
示例24包括示例23的主题，其中失调校正I分量和失调校正Q分量各自是信号I分量和信号Q分量的基于实系数的线性组合。
示例25包括示例22的主题，其中失调校正信号至少部分基于对由混频器引起的增益和相位失调的最小二乘近似。
示例26包括示例1的主题，还包括偏移校正电路，该偏移校正电路被配置为接收信号的信号I分量和信号Q分量，并被配置为至少部分地基于信号I分量和信号Q分量生成偏移校正信号，其中偏移校正信号对由混频器引起的增益和相位偏移进行补偿。
示例27包括示例26的主题，其中，偏移校正电路另外被配置为接收至少一个时延的信号I分量和至少一个时延的信号Q分量，其中偏移校正信号至少部分地基于至少一个时延的信号I分量和至少一个时延的信号Q分量。
示例28包括示例27的主题，其中，偏移校正信号包括偏移校正I分量和偏移校正Q分量，其中偏移校正I分量和偏移校正Q分量各自是信号I分量、信号Q分量、至少一个时延的信号1分量、和至少一个时延的信号Q分量的线性组合。
示例29包括示例28的主题，其中，偏移校正I分量和偏移校正Q分量各自是信号I分量、信号Q分量、至少一个时延的信号I分量、和至少一个时延的信号Q分量的基于实系数的线性组合。
示例30包括示例26的任何变体的主题，其中，偏移校正信号至少部分基于对由混频器引起的增益和相位偏移的最小二乘近似。
示例31是一种包括指令的非暂态机器可读介质，该指令当被执行时，使得机器：接收信号的信号同相(I)分量和信号的正交(Q)分量；以及生成对由混频器引起的非线性进行补偿的混频器预失真信号，其中混频器对信号进行上变频。
示例32包括示例31的主题，其中，当指令被执行时，还使得机器接收信号的至少一个时延的I分量和信号的至少一个时延的Q分量。
示例33包括示例32的主题，其中，混频器预失真信号对由混频器引起的存储效应进行补偿。
示例34包括示例32-33中任一者的主题，包括或省略可选特征，其中，当指令被执行时，还使得机器生成对由混频器引起的增益和相位偏移进行补偿的偏移校正信号。
示例35包括示例32-34中任一者的主题，包括或省略可选特征，其中，偏移校正信号包括偏移校正I分量和偏移校正Q分量，该偏移校正I分量和该偏移校正Q分量各自基于信号I分量、信号Q分量、信号的至少一个时延的I分量、和信号的至少一个时延的Q分量的线性组合。
示例36包括示例31-35中任一者的主题，包括或省略可选特征，其中，当指令被执行时，还使得机器生成对由混频器引起的增益和相位失调进行补偿的失调校正信号。
示例37包括示例32的主题，其中，当指令被执行时，还使得机器生成对由混频器引起的增益和相位偏移进行补偿的偏移校正信号。
示例38包括示例32的主题，其中，偏移校正信号包括偏移校正I分量和偏移校正Q分量，该偏移校正I分量和该偏移校正Q分量各自基于信号I分量、信号Q分量、信号的至少一个时延的I分量、和信号的至少一个时延的Q分量的线性组合。
示例39包括示例31的主题，其中，当指令被执行时，还使得机器生成对由混频器引起的增益和相位失调进行补偿的失调校正信号。
示例40包括示例39的主题，其中，失调校正信号包括失调校正I分量和失调校正Q分量，该失调校正I分量和失调校正Q分量各自基于信号I分量和信号Q分量的线性组合。
示例41是一种被配置用于发送器的系统，包括混频器预失真电路、失调校正电路和偏移校正电路。混频器预失真电路被配置为接收信号的同相(I)分量、该信号的正交(Q)分量、该信号的至少一个时延的I分量、以及该信号的至少一个时延的Q分量，其中混频器预失真电路被配置为至少部分基于I分量和Q分量、至少一个时延的I分量和至少一个时延的Q分量来生成混频器预失真信号，其中混频器预失真信号对由混频器引起的非线性和存储效应进行补偿，其中混频器对信号进行上变频。失调校正电路被配置为接收信号的I分量和Q分量，并被配置为至少部分基于I分量和Q分量生成失调校正信号，其中失调校正信号对由混频器引起的增益和相位失调进行补偿。偏移校正电路被配置为接收信号的I分量和Q分量、至少一个时延的I分量、和至少一个时延的Q分量，其中偏移校正电路被配置为至少部分基于I分量、Q分量、至少一个时延的I分量、和至少一个时延的Q分量来生成偏移校正信号，其中偏移校正信号对由混频器引起的增益和相位偏移进行补偿。
示例42包括示例41的主题，还包括功率放大器(PA)预失真电路，该PA预失真电路被配置为接收I分量和Q分量、信号的至少一个时延的I分量、和信号的至少一个时延的Q分量，并被配置为至少部分基于I分量和Q分量、信号的至少一个时延的I分量、和信号的至少一个时延的Q分量来生成PA预失真信号，其中PA预失真信号对由PA引起的非线性和存储效应进行补偿，其中PA对信号进行放大。
示例43是一种被配置用于发送器的系统，包括用于混频器预失真的装置，混频器预失真被配置为接收信号的信号同相(I)分量和信号正交(Q)分量，并被配置为至少部分基于信号I分量和信号Q分量生成混频器预失真信号，其中混频器预失真信号对由混频器引起的非线性进行补偿，其中混频器对信号进行上变频。
示例44是一种被配置用于发送器的系统，包括用于混频器预失真的装置、用于失调校正的装置和用于偏移校正的装置。用于混频器预失真的装置被配置为接收信号的同相(I)分量、该信号的正交(Q)分量、该信号的至少一个时延的I分量、以及该信号的至少一个时延的Q分量，其中用于混频器预失真的装置被配置为至少部分基于I分量和Q分量、至少一个时延的I分量和至少一个时延的Q分量生成混频器预失真信号，其中混频器预失真信号对由混频器引起的非线性和存储效应进行补偿，其中混频器对信号进行上变频。用于失调校正的装置被配置为接收信号的I分量和Q分量，并被配置为至少部分基于I分量和Q分量生成失调校正信号，其中失调校正信号对由混频器引起的增益和相位失调进行补偿。用于偏移校正的装置被配置为接收信号的I分量和Q分量、至少一个时延的I分量、和至少一个时延的Q分量，其中偏移校正电路被配置为至少部分基于I分量、Q分量、至少一个时延的I分量、和至少一个时延的Q分量生成偏移校正信号，其中偏移校正信号对由混频器引起的增益和相位偏移进行补偿。
对主题公开的说明性实施例的上述描述(包括摘要的公开内容)并不意在穷举所公开的实施例、或将所公开的实施例限制为所公开的精确形式。虽然出于说明性目的在本文中描述了具体的实施方案和实施例，相关领域技术人员能够意识到，考虑在这样的实施方案和实施例的范围之内的各种修改都是可能的。
在这方面，虽然已经结合各种实施例和相应的附图(在适当的情况下)描述了所公开的主题，但应理解，其它相似的实施例可以得以使用、或者可以对所描述的实施做出修改和补充用于执行与所公开的主题的相同、相似、替代、或替代功能而不偏离所公开的主题的范围。因此，所公开的主题不应限于本文所述的任何单个实施例，而是应被根据下面所附的权利要求来解释广度和范围。
特别的，关于由上文描述的部件或结构(构件、设备、电路、系统等)执行的各种功能，除非另有说明，用于描述这些组件的术语(包括对“装置”的提及)旨在对应于执行所述组件的指定功能的任意组件或结构(例如，功能上等效)；即使它们结构上不等同于执行本文示出的本发明的示例性实现方式中的功能的所公开的结构。此外，尽管本公开的特定特征可能已经仅相对与一些实现方式中的一个被公开，由于可能对任意给定或特定应用是期望或有利的，这样的特征可以与其它实现方式的一个或多个其它特征结合。

Claims (25)

1.一种被配置用于发送器的系统，包括：
混频器预失真电路，该混频器预失真电路被配置为接收信号的信号同相I分量和信号正交Q分量，并被配置为至少部分基于所述信号I分量和所述信号Q分量生成混频器预失真信号，其中所述混频器预失真信号对由混频器引起的非线性进行补偿，其中所述混频器对所述信号进行上变频。
2.如权利要求1所述的系统，其中，所述混频器预失真电路另外被配置为接收至少一个时延的信号I分量和至少一个时延的信号Q分量，其中所述混频器预失真信号对由所述混频器引起的存储效应进行补偿。
3.如权利要求1-2中任一项所述的系统，其中，所述混频器预失真电路被配置为基于涉及所述信号I分量和所述信号Q分量的多项式近似来生成所述混频器预失真信号。
4.如权利要求3所述的系统，其中，所述多项式近似包括至少三阶的一个或多个奇数阶项。
5.如权利要求4所述的系统，其中，所述一个或多个奇数阶项包括所述信号I分量和所述信号Q分量之间的交叉项。
6.如权利要求4所述的系统，其中，所述至少三阶的一个或多个奇数阶项中的至少一项至少部分地基于至少一个时延的信号I分量或至少一个时延的信号Q分量。
7.如权利要求1-2中任一项所述的系统，其中，所述混频预失真信号至少部分地基于对由所述混频器引起的非线性或存储效应中的至少一者的最小二乘近似。
8.如权利要求1-2中任一项所述的系统，还包括失调校正电路，该失调校正电路被配置为接收所述信号的信号I分量和信号Q分量并至少部分基于所述信号I分量和所述Q分量生成失调校正信号，其中所述失调校正信号对由所述混频器引起的增益和相位失调进行补偿。
9.如权利要求8所述的系统，其中，所述失调校正信号包括失调校正I分量和失调校正Q分量，其中所述失调校正I分量和所述失调校正Q分量各自是所述信号I分量和所述信号Q分量的线性组合。
10.如权利要求9所述的系统，其中，所述失调校正I分量和所述失调校正Q分量各自是所述信号I分量和所述信号Q分量的基于实系数的线性组合。
11.如权利要求8所述的系统，其中，所述失调校正信号至少部分基于对由所述混频器引起的增益和相位失调的最小二乘近似。
12.如权利要求1-2中任一项所述的系统，还包括偏移校正电路，该偏移校正电路被配置为接收所述信号的信号I分量和信号Q分量，并被配置为至少部分地基于所述信号I分量和所述信号Q分量生成偏移校正信号，其中所述偏移校正信号对由所述混频器引起的增益和相位偏移进行补偿。
13.如权利要求1-2中任一项所述的系统，其中，所述偏移校正电路另外被配置为接收至少一个时延的信号I分量和至少一个时延的信号Q分量，其中所述偏移校正信号至少部分地基于所述至少一个时延的信号I分量和所述至少一个时延的信号Q分量。
14.如权利要求13所述的系统，其中，所述偏移校正信号包括偏移校正I分量和偏移校正Q分量，其中所述偏移校正I分量和所述偏移校正Q分量各自是所述信号I分量、所述信号Q分量、所述至少一个时延的信号I分量、和所述至少一个时延的信号Q分量的线性组合。
15.如权利要求14所述的系统，其中，所述偏移校正I分量和所述偏移校正Q分量各自是所述信号I分量、所述信号Q分量、所述至少一个时延的信号I分量、和所述至少一个时延的信号Q分量的基于实系数的线性组合。
16.如权利要求12所述的系统，其中，所述偏移校正信号至少部分基于对由所述混频器引起的增益和相位偏移的最小二乘近似。
17.一种包括指令的非暂态机器可读介质，所述指令当被执行时，使得机器：
接收信号的信号同相(I)分量和所述信号的正交(Q)分量；以及
生成对由混频器引起的非线性进行补偿的混频器预失真信号，其中所述混频器对所述信号进行上变频。
18.如权利要求17所述的非暂态机器可读介质，其中，当所述指令被执行时，还使得所述机器接收所述信号的至少一个时延的I分量和所述信号的至少一个时延的Q分量。
19.如权利要求18所述的非暂态机器可读介质，其中，所述混频器预失真信号对由所述混频器引起的存储效应进行补偿。
20.如权利要求18所述的非暂态机器可读介质，其中，当所述指令被执行时，还使得所述机器生成对由所述混频器引起的增益和相位偏移进行补偿的偏移校正信号。
21.如权利要求18所述的非暂态机器可读介质，其中，所述偏移校正信号包括偏移校正I分量和偏移校正Q分量，该偏移校正I分量和该偏移校正Q分量各自基于所述信号的所述信号I分量、所述信号Q分量、所述信号的所述至少一个时延的I分量、和所述至少一个时延的Q分量的线性组合。
22.如权利要求17-21中任一项所述的非暂态机器可读介质，其中，当所述指令被执行时，还使得所述机器生成对由所述混频器引起的增益和相位失调进行补偿的失调校正信号。
23.如权利要求22所述的非暂态机器可读介质，其中，所述失调校正信号包括失调校正I分量和失调校正Q分量，该失调校正I分量和该失调校正Q分量各自基于所述信号I分量和所述信号Q分量的线性组合。
24.一种被配置用于发送器的系统，包括：
混频器预失真电路，该混频器预失真电路被配置为接收信号的同相I分量、该信号的正交Q分量、该信号的至少一个时延的I分量、以及该信号的至少一个时延的Q分量，其中所述混频器预失真电路被配置为至少部分基于所述I分量和所述Q分量、所述至少一个时延的I分量和所述至少一个时延的Q分量来生成混频器预失真信号，其中所述混频器预失真信号对由混频器引起的非线性和存储效应进行补偿，其中所述混频器对所述信号进行上变频；
失调校正电路，该失调校正电路被配置为接收所述信号的所述I分量和所述Q分量，并被配置为至少部分基于所述I分量和所述Q分量生成失调校正信号，其中所述失调校正信号对由所述混频器引起的增益和相位失调进行补偿；以及
偏移校正电路，该偏移校正电路被配置为接收所述信号的所述I分量和所述Q分量、所述至少一个时延的I分量、和所述至少一个时延的Q分量，其中所述偏移校正电路被配置为至少部分基于所述I分量、所述Q分量、所述至少一个时延的I分量、和所述至少一个时延的Q分量来生成偏移校正信号，其中所述偏移校正信号对由所述混频器引起的增益和相位偏移进行补偿。
25.如权利要求24所述的系统，还包括功率放大器(PA)预失真电路，该PA预失真电路被配置为接收所述I分量和所述Q分量、所述信号的所述至少一个时延的I分量、和所述信号的所述至少一个时延的Q分量，并被配置为至少部分基于所述I分量和所述Q分量、所述信号的所述至少一个时延的I分量、和所述信号的所述至少一个时延的Q分量来生成PA预失真信号，其中所述PA预失真信号对由PA引起的非线性和存储效应进行补偿，其中所述PA对所述信号进行放大。
CN201610597343.XA 2015-09-02 2016-07-26 基于伏尔特拉级数的混频器减损校正 Expired - Fee Related CN106487396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/843,174 2015-09-02
US14/843,174 US9438178B1 (en) 2015-09-02 2015-09-02 Mixer impairment correction based on volterra series

Publications (2)

Publication Number Publication Date
CN106487396A true CN106487396A (zh) 2017-03-08
CN106487396B CN106487396B (zh) 2019-10-15

Family

ID=56878327

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610597343.XA Expired - Fee Related CN106487396B (zh) 2015-09-02 2016-07-26 基于伏尔特拉级数的混频器减损校正

Country Status (2)

Country Link
US (2) US9438178B1 (zh)
CN (1) CN106487396B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109756662A (zh) * 2018-11-14 2019-05-14 深圳大学 基于dll延迟锁相环的深度信息校正方法以及深度信息校正装置
CN109856477A (zh) * 2018-12-24 2019-06-07 中国信息通信研究院 一种激励射频有源器件的方法及输入优化测试系统

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9438178B1 (en) * 2015-09-02 2016-09-06 Intel IP Corporation Mixer impairment correction based on volterra series
US20170141807A1 (en) * 2015-11-12 2017-05-18 Futurewei Technologies, Inc. High Performance PIM Cancellation With Feedback
US20170141938A1 (en) * 2015-11-12 2017-05-18 Futurewei Technologies, Inc. High Performance PIM Cancellation With Feed Forward Structure
JP6977658B2 (ja) * 2018-05-09 2021-12-08 日本電信電話株式会社 信号生成器および信号生成方法
US10985951B2 (en) 2019-03-15 2021-04-20 The Research Foundation for the State University Integrating Volterra series model and deep neural networks to equalize nonlinear power amplifiers
GB2588959B (en) * 2019-11-15 2022-03-23 Cisco Tech Inc Method and apparatus for pre-distorting an input signal for an optical transmitter
CN112713868B (zh) * 2021-01-07 2023-09-22 湖北华中电力科技开发有限责任公司 一种网络监管系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030139167A1 (en) * 2002-01-24 2003-07-24 Ciccarelli Steven C. System and method for I-Q mismatch compensation in a low IF or zero IF receiver
CN101320960A (zh) * 2008-07-18 2008-12-10 东南大学 基于模糊神经网络的哈默斯坦模型的功放预失真方法
CN101461201A (zh) * 2006-06-06 2009-06-17 高通股份有限公司 快速同相和正交失衡校准
CN101594327A (zh) * 2008-05-26 2009-12-02 芯通科技（成都）有限公司 多通道数字预失真处理装置及预失真处理方法
CN101777875A (zh) * 2010-01-22 2010-07-14 上海全波通信技术有限公司 基于直角坐标系统的自适应非线性补偿装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5789927A (en) * 1996-06-28 1998-08-04 Spectrian Baseband measurement of RF power amplifier distortion
US7197087B2 (en) * 2004-07-09 2007-03-27 Powerwave Technologies, Inc. System and method for differential IQ delay compensation in a communications system utilizing adaptive AQM compensation
JP4835241B2 (ja) * 2006-04-11 2011-12-14 株式会社日立製作所 ディジタルプリディストーション送信機
US7733980B2 (en) * 2006-07-14 2010-06-08 International Business Machines Corporation Quadrature modulation circuits and systems supporting multiple modulation modes at gigabit data rates
US8160191B2 (en) * 2008-12-01 2012-04-17 Rockstar Bidco Lp Correction of quadrature errors
US7999629B2 (en) * 2009-03-03 2011-08-16 Infineon Technologies Ag IQ-modulation
DE102010038482B4 (de) * 2009-07-31 2014-07-24 Intel Mobile Communications GmbH Digitale Vorverzerrung und Kompensation einer Betriebsbedingungsauswirkung
US9118512B2 (en) * 2013-03-06 2015-08-25 Qualcomm Incorporated Combined imbalance compensation and equalization of a signal
US20160323010A1 (en) * 2015-04-28 2016-11-03 Nokia Technologies Oy Methods and apparatus for mitigation of radio-frequency impairments in wireless network communication
US9438178B1 (en) * 2015-09-02 2016-09-06 Intel IP Corporation Mixer impairment correction based on volterra series

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030139167A1 (en) * 2002-01-24 2003-07-24 Ciccarelli Steven C. System and method for I-Q mismatch compensation in a low IF or zero IF receiver
CN101461201A (zh) * 2006-06-06 2009-06-17 高通股份有限公司 快速同相和正交失衡校准
CN101594327A (zh) * 2008-05-26 2009-12-02 芯通科技（成都）有限公司 多通道数字预失真处理装置及预失真处理方法
CN101320960A (zh) * 2008-07-18 2008-12-10 东南大学 基于模糊神经网络的哈默斯坦模型的功放预失真方法
CN101777875A (zh) * 2010-01-22 2010-07-14 上海全波通信技术有限公司 基于直角坐标系统的自适应非线性补偿装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109756662A (zh) * 2018-11-14 2019-05-14 深圳大学 基于dll延迟锁相环的深度信息校正方法以及深度信息校正装置
CN109756662B (zh) * 2018-11-14 2023-06-13 深圳大学 基于dll延迟锁相环的深度信息校正方法以及深度信息校正装置
CN109856477A (zh) * 2018-12-24 2019-06-07 中国信息通信研究院 一种激励射频有源器件的方法及输入优化测试系统
CN109856477B (zh) * 2018-12-24 2021-08-10 中国信息通信研究院 一种激励射频有源器件的方法及输入优化测试系统

Also Published As

Publication number Publication date
CN106487396B (zh) 2019-10-15
US9438178B1 (en) 2016-09-06
US9935590B2 (en) 2018-04-03
US20170063312A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
CN106487396B (zh) 基于伏尔特拉级数的混频器减损校正
US7729445B2 (en) Digital outphasing transmitter architecture
US9735952B2 (en) Calibration of dynamic error in high resolution digital-to-time converters
US8391809B1 (en) System and method for multi-band predistortion
KR102492442B1 (ko) 단일 트랜지스터를 사용하여 lo 누설 및 이미지 제거를 검출하는 방법 및 장치
CN105850063A (zh) 使用可重新配置音调生成器(tg)和本振器(lo)路径的发射机(tx)残留边带(rsb)和lo泄漏校准
US10790849B2 (en) RFDAC (RF (Radio Frequency) DAC (Digital-to-Analog Converter)) with improved efficiency and output power
US7912438B2 (en) Method and apparatus for mitigating phase noise
US7450919B1 (en) I/Q mismatch correction using transmitter leakage and gain modulation
US9602127B1 (en) Devices and methods for pyramid stream encoding
JP7328208B2 (ja) 受信バンド・ノッチを有する任意ノイズ・シェーピング送信機
US10734967B2 (en) Capacitor compensated dual of polyphase filter
US10601437B1 (en) CDAC (capacitive DAC (digital-to-analog converter)) unit cell for multiphase RFDAC (radio frequency DAC)
CN116210156A (zh) 混合式失真抑制系统和方法
Huang et al. A tri-band, 2-RX MIMO, 1-TX TD-LTE CMOS transceiver
US20150155837A1 (en) Amplifier, transmitter, and amplification method
US9614713B1 (en) Transmit amplitude and phase modulation based on two constant-amplitude phasors
US20240022264A1 (en) Polar coder for channel encoding chain for wireless communications
US9178554B2 (en) Phase correction apparatus and method
JP5068115B2 (ja) 送受信機
EP1505738A1 (en) Transmitter
Mutha et al. Technique for joint balancing of IQ modulator-demodulator chains in wireless transmitters
Mutha Adaptive Linearization of Power Amplifiers
WO2022240975A1 (en) Enhanced dpd method to correct gain flatness for wireless communications systems
Gueorguiev Integrated Circuit Techniques and Architectures for Beamforming Radio Transmitters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191015

Termination date: 20210726