JP7328208B2 - 受信バンド・ノッチを有する任意ノイズ・シェーピング送信機 - Google Patents

受信バンド・ノッチを有する任意ノイズ・シェーピング送信機 Download PDF

Info

Publication number
JP7328208B2
JP7328208B2 JP2020506791A JP2020506791A JP7328208B2 JP 7328208 B2 JP7328208 B2 JP 7328208B2 JP 2020506791 A JP2020506791 A JP 2020506791A JP 2020506791 A JP2020506791 A JP 2020506791A JP 7328208 B2 JP7328208 B2 JP 7328208B2
Authority
JP
Japan
Prior art keywords
noise
signal
shaper
shaped
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020506791A
Other languages
English (en)
Other versions
JP2020530235A (ja
Inventor
アザデット，カメラン
サンチェス，ラモン
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2020530235A publication Critical patent/JP2020530235A/ja
Application granted granted Critical
Publication of JP7328208B2 publication Critical patent/JP7328208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/02—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders
    • G10L19/03—Spectral prediction for preventing pre-echo; Temporary noise shaping [TNS], e.g. in MPEG2 or MPEG4
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computational Linguistics (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Transmitters (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Noise Elimination (AREA)

Description

関連出願のクロスリファレス
本願は２０１７年８月８日付けで出願された米国出願番号第１５／６７１，８８８号に対する優先権を主張しており、その内容は全体的に援用される。
技術分野
本開示は無線技術に関連し、特に、例えば１つ以上の受信バンド・ノッチを有するスペクトル・マスクに適合するように送信機で任意ノイズ・シェーピングを行う技術に関連する。
背景技術
無線通信デバイス（例えば、ユーザー装置（ＵＥ）、基地局（ＢＳ））の送信機は、送信バンド内で送信信号を生成しており、潜在的に送信バンドの外でかなりのノイズを生成する可能性がある。このノイズは、ターゲットＡＣＬＲ（隣接チャネル漏洩電力比）を越えること、Ｒｘ（受信機）バンドにおけるターゲット・ノイズを越えること、帯域外放射のターゲット・ノイズを越えること等の１つ以上の理由によりターゲット・ノイズ・レベルを超える可能性がある。ターゲット・ノイズ・レベルを満たすために、ノイズ・シェーピングを使用することが可能であり、送信機の設計がこれらのターゲットを組み込むスペクトル・マスクを充足する又はそれを越えることを保証する。
本願で説明される様々な態様に関連して使用することが可能な例示的なユーザー装置（ＵＥ）を示すブロック図である。
本願で説明される様々な態様に関連して使用されることが可能な基地局（ＢＳ）デバイス（例えば、ｅＮＢ、ｇＮＢ等）の例示的なコンポーネントを示すブロック図である。
本願で説明されるノイズ・シェーピング技術により満足され得る任意ノイズ・シェーピング・スペクトルの一例を示す図である。
平坦な量子化ノイズを有するフロア・ノイズに基づく（理想的な）従来のノイズ・シェーピング技術と本願で説明されるノイズ・シェーピング技術による量子化ノイズとの比較を示す一対の図である。
本願で説明される態様によるノイズ・シェーピングを３つのキャリア信号に適用した結果を示す例示的なグラフである。
任意スペクトル・マスクに合うようにノイズ・シェーピングに使用され得る本願で説明される様々な態様による第１具体例のノイズ・シェーパーのブロック図である。
第１具体例の２段ノイズ・シェーパーと第２具体例の２段ノイズ・シェーパーを示す一対のブロック図を示し、それら各々は本願で説明される様々な態様に従って無線通信システムの通信デバイス（例えば、ＵＥ又はＢＳ）のノイズ・シェーピング・フィルタとして使用されることが可能である。
本願で説明される態様に従ってＤＡＣ非線形補償技術を適用した結果を示す一対の例示的なグラフを示す。
本願で説明される様々な態様に従ってノイズ・シェーパーとして使用されることが可能なピラミッド・エンコーダの様々な実装を示す３つのブロック図を示す。
本願で説明される様々な態様に従ってノイズ・シェーピングされた信号を生成する方法例のフローチャートを示す。
本開示は今や添付図面を参照しながら説明されるが、全体を通じて同様な要素を指すために同様な参照番号が使用されており、図示される構造及びデバイスは必ずしも寸法どおりに描かれているわけではない。本願で使用されるように、「コンポーネント」、「システム」、「インターフェース」等の用語は、コンピュータ関連エンティティ、ハードウェア、ソフトウェア（例えば、実行に係わるもの）、及び／又はファームウェアを指すように意図されている。例えば、コンポーネントは、プロセッサ（例えば、マイクロプロセッサ、コントローラ、又は他の処理デバイス）、プロセッサで動作するプロセス、コントローラ、オブジェクト、実行ファイル、プログラム、ストレージ・デバイス、コンピュータ、タブレットＰＣ、及び／又は処理デバイスを有するユーザー装置（例えば、モバイル・フォン等）であるとすることが可能である。例えば、サーバーで動作するアプリケーション及びサーバーもまたコンポーネントであるとすることが可能である。１つ以上のコンポーネントがプロセス内に存在することが可能であり、コンポーネントは１つのコンピュータ上に局在させられることが可能であり、あるいは２つ以上のコンピュータ間に分散されることが可能である。エレメントのセット又は他のコンポーネントのセットが本願で説明される可能性があり、「セット」という用語は「１つ又はそれより多い」ものとして解釈されることが可能である。
更に、これらのコンポーネントは、例えばモジュール等のそこに格納される様々なデータ構造を有する様々なコンピュータ読み取り可能な記憶媒体から実行することが可能である。コンポーネントは、１つ以上のデータ・パケットを有する信号に従うこと等によりローカルな及び／又はリモートなプロセスを経て通信することが可能である（データは、ローカル・システム内の別のコンポーネント、分散されたシステム、及び／又はネットワークを介して相互作用するコンポーネントからのものであり、ネットワークはインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、又は信号を介した他のシステムとの類似するネットワークである）。
別の例として、コンポーネントは、電気的又は電子的な回路により動かされる機械的なパーツにより提供される特定の機能を有する装置であるとすることが可能であり、電気的又は電子的な回路は１つ以上のプロセッサにより実行されるソフトウェア・アプリケーション又はファームウェア・アプリケーションにより動かされることが可能である。１つ以上のプロセッサは装置に対して内的又は外的であるとすることが可能であり、ソフトウェア又はファームウェア・アプリケーションの少なくとも一部分を実行することが可能である。更に別の例として、コンポーネントは、機械的なパーツによらずに、電子的なコンポーネントにより特定の機能を提供する装置であるとすることが可能であり、電子的なコンポーネントは、電子コンポーネントの機能を少なくとも部分的に与えるソフトウェア及び／又はファームウェアを実行するために１つ以上のプロセッサをそこに含むことが可能である。
模範的な言葉の使用は具体的な形式で概念を与えるように意図されている。本願で使用されるように、「又は」という用語は、排他的な「又は」ではなく、包含的な「又は」を意味するように意図される。即ち、別意が指定されていない限り、又は文脈から明らかでない限り、「ＸはＡ又はＢを使用する」は任意の自然な包含的置換を意味するように意図される。即ち、ＸがＡを使用する；ＸがＢを使用する；又はＸがＡ及びＢ双方を使用する場合、「ＸはＡ又はＢを使用する」は上記の例のうちの何れかの下で充足される。更に、本願及び添付の特許請求の範囲で使用される「ある（“ａ”及び“ａｎ”）」という冠詞的な語は、別意が示されていない限り又は単数形を指し示すことが文脈から明らかでない限り、一般に、「１つ以上」を意味するように解釈されるべきである。更に、「含んでいる」、「含む」、「有している」、「有する」、「とともに」又はそれらの変形が詳細な説明及び特許請求の範囲で使用される限度において、それらの用語は「有する」という用語と同様な方式で包含的であると解釈される。
本願で使用されるように、用語「回路」は、特定用途向け集積回路（ＡＳＩＣ）、電子回路、１つ以上のソフトウェア又はファームウェア・プログラムを実行するプロセッサ（共有されるもの、専用のもの、又はグループ）及び／又はメモリ（共有されるもの、専用のもの、又はグループ）、組み合わせ論理回路、及び／又は所望の機能を提供する他の適切なハードウェア・コンポーネントを指してもよいし、それらの一部分であってもよいし、あるいはそれらを含んでもよい。幾つかの実施形態において、１つ以上のソフトウェア又はファームウェア・モジュールにより、回路が実装されてもよいし、回路に関連する機能が実装されてもよい。幾つかの実施形態において、回路は、少なくとも部分的にハードウェアで動作することが可能な論理を含み得る。
本願で説明される実施形態は何らかの適切に構成されたハードウェア及び／又はソフトウェアを利用するシステム内で実装されてもよい。図１は一実施形態に関するユーザー装置（ＵＥ）デバイス１００の例示的なコンポーネントを示す。幾つかの実施形態において、ＵＥデバイス１００は、アプリケーション回路１０２と、ベースバンド回路１０４と、無線周波数（ＲＦ）回路１０６と、フロント・エンド・モジュール（ＦＥＭ）回路１０８と、１つ以上のアンテナ１１０とを少なくとも図示されるように互いに結合して含むことができる。
アプリケーション回路１０２は１つ以上のアプリケーション・プロセッサを含むことができる。例えば、アプリケーション回路１０２は、１つ以上のシングル・コア又はマルチ・コア・プロセッサを含み得るが、これらに限定されない。プロセッサは、汎用プロセッサ及び専用プロセッサ（例えば、グラフィックス・プロセッサ、アプリケーション・プロセッサ等）の任意の組み合わせを含むことができる。プロセッサは、メモリ／ストレージに結合されてもよいし、及び／又はメモリ／ストレージを含んでもよいし、メモリ／ストレージに格納された命令を実行するように構成されてもよく、様々なアプリケーション及び／又はオペレーティング・システムがシステムで動作することを可能にする。
ベースバンド回路１０４は、１つ以上のシングル・コア又はマルチ・コア・プロセッサを含み得るが、これらに限定されない。ベースバンド回路１０４は、１つ以上のベースバンド・プロセッサ及び／又は制御論理を含み、ＲＦ回路１０６の受信信号経路から受信されたベースバンド信号を処理し、ＲＦ回路１０６の送信信号経路のためにベースバンド信号を生成する。ベースバンド処理回路１０４は、ベースバンド信号の生成及び処理、並びにＲＦ回路１０６の動作制御のためにアプリケーション回路１０２に対するインターフェースとなり得る。例えば、幾つかの実施形態において、ベースバンド回路１０４は、第２世代（２Ｇ）ベースバンド・プロセッサ１０４ａ、第３世代（３Ｇ）ベースバンド・プロセッサ１０４ｂ、第４世代（４Ｇ）ベースバンド・プロセッサ１０４ｃ、及び／又は他の既存の世代、開発中又は将来開発される世代（例えば、第５世代（５Ｇ）、６Ｇ等）の他のベースバンド・プロセッサ１０４ｄを含み得る。ベースバンド回路１０４（例えば、１つ以上のベースバンド・プロセッサ１０４ａ－ｄ）は、ＲＦ回路１０６を介して１つ以上の無線ネットワークと通信することを可能にする無線制御機能を処理することができる。無線制御機能は、信号変調／復調、符号化／復号化、無線周波数シフト等を含み得るが、これらに限定されない。幾つかの実施形態において、ベースバンド回路１０４の変調／復調回路は、高速フーリエ変換（ＦＦＴ）、プリコーディング、及び／又はコンステレーション・マッピング／デマッピング機能を含み得る。幾つかの実施形態において、ベースバンド回路１０４の符号化／復号化は、畳み込み、テール・バイティング畳み込み、ターボ、ビタビ、及び／又は低密度パリティ・チェック（ＬＤＰＣ）エンコーダ／デコーダ機能を含むことができる。変調／復調及びエンコーダ／デコーダ機能の実施形態はこれらの例に限定されず、他の実施形態では適切な他の機能を含んでもよい。
幾つかの実施形態において、ベースバンド回路１０４は、例えば物理（ＰＨＹ）、媒体アクセス制御（ＭＡＣ）、無線リンク制御（ＲＬＣ）、パケット・データ・コンバージェンス・プロトコル（ＰＤＣＰ）、及び／又は無線リソース制御（ＲＲＣ）エレメントを含む例えばエボルブド・ユニバーサル地上無線アクセス・ネットワーク（ＥＵＴＲＡＮ）プロトコルのエレメント等のプロトコル・スタックのエレメントを含んでもよい。ベースバンド回路１０４の中央処理ユニット（ＣＰＵ）１０４ｅは、ＰＨＹ、ＭＡＣ、ＲＬＣ、ＰＤＣＰ、及び／又はＲＲＣレイヤのシグナリングのためのプロトコル・スタックのエレメントを実行するように構成され得る。幾つかの実施形態において、ベースバンド回路は１つ以上のオーディオ・ディジタル信号プロセッサ（ＤＳＰ）１０４ｆを含むことができる。オーディオＤＳＰ１０４ｆは、圧縮／解凍及びエコー・キャンセルのためのエレメントを含むことができ、他の実施形態では適切な他の処理エレメントを含むことができる。ベースバンド回路のコンポーネントは、幾つかの実施形態において、シングル・チップ、シングル・チップセットで適切に組み合わせられてもよいし、同じ回路基板に配置されてもよい。幾つかの実施形態において、ベースバンド回路１０４及びアプリケーション回路１０２の構成要素のうちの全部又は一部は、例えばシステム・オン・チップ（ＳＯＣ）等において一緒に実装されてもよい。
幾つかの実施形態において、ベースバンド回路１０４は１つ以上の無線技術と互換性のある通信を提供することができる。例えば、幾つかの実施形態において、ベースバンド回路１０４は、エボルブド・ユニバーサル地上無線アクセス・ネットワーク（ＥＵＴＲＡＮ）及び／又は他の無線メトロポリタン・エリア・ネットワーク（ＷＭＡＮ）、無線ローカル・エリア・ネットワーク（ＷＬＡＮ）、無線パーソナル・エリア・ネットワーク（ＷＰＡＮ）との通信をサポートしてもよい。ベースバンド回路１０４が１つより多い無線プロトコルの無線通信をサポートするように構成される実施形態は、マルチ・モード・ベースバンド回路と言及されてもよい。
ＲＦ回路１０６は、非固体媒体を介して、変調された電磁放射を利用して無線ネットワークとの通信を可能にすることができる。様々な実施形態において、ＲＦ回路１０６は、無線ネットワークとの通信を促進するために、スイッチ、フィルタ、増幅器等を含んでもよい。ＲＦ回路１０６は、ＦＥＭ回路１０８から受信されるＲＦ信号をダウンコンバートし、ベースバンド信号をベースバンド回路１０４へ提供する回路を含み得る受信信号経路を含むことができる。ＲＦ回路１０６はまた、ベースバンド回路１０４により提供されるベースバンド信号をアップコンバートし、送信のためにＲＦ出力信号をＦＥＭ回路１０８へ提供する回路を含み得る送信信号経路を含むことができる。
幾つかの実施形態において、ＲＦ回路１０６は受信信号経路と送信信号経路とを含むことができる。ＲＦ回路１０６の受信信号経路は、信号の乗算又は信号のサンプリングとしてミキサー回路１０６ａと、増幅回路１０６ｂと、フィルタ回路１０６ｃとを含むことができる。ＲＦ回路１０６の送信信号経路はフィルタ回路１０６ｃとミキサー回路１０６ａとを含むことができる。ＲＦ回路１０６はまた、受信信号経路及び送信信号経路のミキサー回路１０６ａにより使用する周波数を合成するためのシンセサイザー回路１０６ｄを含むことができる。幾つかの実施形態において、受信信号経路のミキサー回路１０６ａは、シンセサイザー回路１０６ｄにより提供される合成された周波数に基づいて、ＦＥＭ回路１０８から受信されるＲＦ信号をダウンコンバートするように構成されてもよい。増幅回路１０６ｂはダウンコンバートされた信号を増幅するように構成されてもよく、フィルタ回路１０６ｃは、出力ベースバンド信号を生成するために、ダウンコンバートされた信号から非所望信号を除去するように構成されるローパス・フィルタ（ＬＰＦ）又はバンドパス・フィルタ（ＢＰＦ）であってもよい。出力ベースバンド信号は更なる処理に備えてベースバンド回路１０４に提供されてもよい。幾つかの実施形態において、出力ベースバンド信号はゼロ周波数ベースバンド信号であってもよいが、このことは必須ではない。幾つかの実施形態において、受信信号経路のミキサー回路１０６ａは受動的なミキサーを含んでもよいが、実施形態の範囲はこの点に関して限定されない。
幾つかの実施形態において、送信信号経路のミキサー回路１０６ａは、ＦＥＭ回路１０８のＲＦ出力信号を生成するために、シンセサイザー回路１０６ｄにより提供される合成された周波数に基づいて、入力ベースバンド信号をアップコンバートするように構成され得る。ベースバンド信号は、ベースバンド回路１０４により提供され、フィルタ回路１０６ｃによりフィルタリングされてもよい。フィルタ回路１０６ｃはローパス・フィルタ（ＬＰＦ）を含んでもよいが、実施形態の範囲はこの点に関して制限されない。
幾つかの実施形態において、受信信号経路のミキサー回路１０６ａと送信信号経路のミキサー回路１０６ａとは、２つ以上のミキサーを含んでもよく、それぞれ直交ダウン・コンバージョン及び／又はアップ・コンバージョンのために構成されてもよい。幾つかの実施形態において、受信信号経路のミキサー回路１０６ａと送信信号経路のミキサー回路１０６ａとは、２つ以上のミキサーを含んでもよく、イメージ除去（例えば、ハートレー・イメージ除去）のために構成されてもよい。幾つかの実施形態において、受信信号経路のミキサー回路１０６ａと送信信号経路のミキサー回路１０６ａとはそれぞれダイレクト・ダウン・コンバージョン及び／又はダイレクト・アップ・コンバージョンのために構成されてもよい。幾つかの実施形態において、受信信号経路のミキサー回路１０６ａと送信信号経路のミキサー回路１０６ａとは、スーパー・ヘテロダイン動作のために構成されていてもよい。
幾つかの実施形態において、出力ベースバンド信号と入力ベースバンド信号とはアナログ・ベースバンド信号であってもよいが、実施形態の範囲はこの点に関して限定されない。幾つかの代替的な実施形態において、出力ベースバンド信号と入力ベースバンド信号とはディジタル・ベースバンド信号であってもよい。これらの代替的な実施形態において、ＲＦ回路１０６はアナログ－ディジタル変換（ＡＤＣ）及びディジタル－アナログ変換（ＤＡＣ）回路を含むことが可能であり、ベースバンド回路１０４はＲＦ回路１０６と通信するためのディジタル・ベースバンド・インターフェースを含んでもよい。
幾つかのデュアル・モード実施形態において、別個の無線ＩＣ回路が各スペクトルの信号処理のために提供されてもよいが、実施形態の範囲はこの点に関して制限されない。
幾つかの実施形態において、シンセサイザー回路１０６ｄはフラクショナルＮシンセサイザー又はフラクショナルＮ／Ｎ＋１シンセサイザーであってもよいが、他のタイプの周波数シンセサイザーが相応しい場合もあるので、実施形態の範囲はこの点に関して制限されない。例えば、シンセサイザー回路１０６ｄは、デルタ・シグマ・シンセサイザー、周波数乗算器、又は分周器を備えた位相ロック・ループを含むシンセサイザーであってもよい。
シンセサイザー回路１０６ｄは、周波数入力とディバイダ制御入力とに基づいて、ＲＦ回路１０６のミキサー回路１０６ａで使用する出力周波数を合成するように構成されてもよい。幾つかの実施形態において、シンセサイザー回路１０６ｄはフラクショナルＮ／Ｎ＋１シンセサイザーであってもよい。
幾つかの実施形態において、周波数入力は電圧制御発振器（ＶＣＯ）により提供されてもよいが、このことは必須ではない。ディバイダ制御入力は、所望の出力周波数に応じて、ベースバンド回路１０４又はアプリケーション・プロセッサ１０２の何れかにより提供されてもよい。幾つかの実施形態において、ディバイダ制御入力（例えば、Ｎ）は、アプリケーション・プロセッサ１０２により示されるチャネルに基づいてルックアップ・テーブルから決定されてもよい。
ＲＦ回路１０６のシンセサイザー回路１０６ｄは、ディバイダと、遅延ロック・ループ（ＤＬＬ）と、マルチプレクサと、位相アキュムレータとを含むことができる。幾つかの実施形態において、ディバイダはデュアル・モジュラス・ディバイダ（ＤＭＤ）であってもよく、位相アキュムレータはディジタル位相アキュムレータ（ＤＰＡ）であってもよい。幾つかの実施形態において、ＤＭＤは、フラクショナル分周比を提供するために、（例えば、キャリー・アウトに基づいて）Ｎ又はＮ＋１のうちの何れかにより入力信号を分けるように構成されてもよい。幾つかの例示的な実施形態において、ＤＬＬは、カスケード接続されたチューナブルな遅延素子、位相検出器、チャージ・ポンプ、及びＤ型フリップ・フロップのセットを含んでいてもよい。これらの実施形態において、遅延素子は、ＶＣＯ期間を高々Ｎｄ個の等しい位相パケットに分断するように構成されてもよく、ここでＮｄは遅延ラインにおける遅延素子の数である。このように、ＤＬＬは遅延ラインにわたる全遅延が１つのＶＣＯサイクルであることを保証するように支援する負帰還を提供する。
幾つかの実施形態において、シンセサイザー回路１０６ｄは出力周波数としてキャリア周波数を生成するように構成されてもよいが、他の実施形態では、出力周波数波キャリア周波数の倍数（例えば、キャリア周波数の２倍、キャリア周波数の４倍）であってもよく、直交ジェネレータ及びディバイダ回路に関連して使用され、互いに異なる複数の位相とともにキャリア周波数で複数の信号を生成してもよい。幾つかの実施形態において、出力周波数はＬＯ周波数（ｆＬＯ）であってもよい。幾つかの実施形態において、ＲＦ回路１０６はＩＱ／ポーラー・コンバータ（ａｎ ＩＱ／ｐｏｌａｒ ｃｏｎｖｅｒｔｅｒ）を含んでもよい。
ＦＥＭ回路１０８は、１つ以上のアンテナ１１０から受信されるＲＦ信号に関して動作し、受信信号を増幅し、受信信号の増幅されたバージョンを更なる処理のためにＲＦ回路１０６へ提供するように構成される回路を含み得る受信信号経路を含むことができる。ＦＥＭ回路１０８はまた、１つ以上のアンテナ１１０のうちの１つ以上により送信するために、ＲＦ回路１０６により提供される送信用の信号を増幅するように構成される回路を含み得る送信信号経路を含むことができる。
幾つかの実施形態において、ＦＥＭ回路１０８は、送信モードと受信モードとの動作を切り替えるＴＸ／ＲＸスイッチを含んでもよい。ＦＥＭ回路は受信信号経路と送信信号経路とを含み得る。ＦＥＭ回路の受信信号経路は、受信したＲＦ信号を増幅し、増幅された受信ＲＦ信号を出力として（例えば、ＲＦ回路１０６へ）提供する低雑音増幅器（ＬＮＡ）を含んでもよい。ＦＥＭ回路１０８の送信信号経路は、（例えば、ＲＦ回路１０６により提供される）入力ＲＦ信号を増幅する電力増幅器（ＰＡ）と、（例えば、１つ以上のアンテナ１１０のうちの１つ以上による）以後の送信のためにＲＦ信号を生成する１つ以上のフィルタとを含むことができる。
幾つかの実施形態において、ＵＥデバイス１００は、例えばメモリ／ストレージ、ディスプレイ、カメラ、センサー、及び／又は入力／出力（Ｉ／Ｏ）インターフェース等の追加的な要素を含んでもよい。
図２を参照すると、本願で説明される様々な態様に関連して使用されることが可能な基地局（ＢＳ）デバイス（例えば、ｅＮＢ、ｅＮＢ等）の例示的なコンポーネントが示されている。幾つかの実施形態において、ＢＳデバイス２００はディジタル・ユニット２１０と１つ以上の無線ユニット２２０とを含むことが可能であり、それら各々は１つ以上のアンテナ２３０ｉに接続されることが可能である。
ディジタル・ユニット２１０は、スイッチ２１１と、レイヤ１（Ｌ１）信号処理回路２１２と、レイヤ２＋（Ｌ２＋）パケット処理回路２１３と、制御アンド・タイミング回路２１４とを含むことが可能である。ディジタル・ユニット２１０は少なくとも以下の機能を実行することが可能であり、その機能は：（ａ）（例えば、スイッチ２１１による）（セルラ塔、又は屋根の上における）様々な無線ユニット及び様々なベースバンド・カードの間のディジタル・ユニット内での切り替え；（ｂ）（例えば、Ｌ１信号処理回路２１２による）レイヤ１信号処理，様々なＲＦキャリア及びバンドで送信されるべき実際の波形の変調／復調及び順方向誤り訂正機能を実行すること；（ｃ）（例えば、Ｌ２＋パケット処理回路２１３による）ユーザーのレイヤ２スケージュリング；（ｄ）（例えば、Ｌ２＋パケット処理回路２１３による）レイヤ２／レイヤ３パケット処理；（ｅ）（例えば、制御アンド・タイミング回路２１４による）制御プレーン処理及びタイミング／同期；及び（ｆ）（例えば、制御アンド・タイミング回路２１４による）バックホールへ進行するパケットの暗号化である。
各々の無線ユニット２２０は、ＤＦＥ（ディジタル・フロント・エンド）信号処理回路２２１と、送信チェーンに関連する１つ以上のディジタル－アナログ変換器（ＤＡＣ）２２２と、受信チェーンに関連する１つ以上のアナログ－ディジタル変換器（ＡＤＣ）２２３と、送信チェーンに関連する選択的なＲＦ（無線周波数）送信回路２２４と、受信チェーンに関連する選択的なＲＦ（無線周波数）受信回路２２５と、ＲＦ・ＦＥ（フロント・エンド）回路２２６とを含むことができる。ディジタル・ユニット２１０は少なくとも以下の機能を実行することが可能であり、その機能は：（ａ）（例えば、ＤＦＥ信号処理回路２２１による）（ディジタルＩＦキャリア合成、波効率因子低減、電力増幅器のディジタル・プレディストーションを実行する）ディジタル・フロント・エンド（ＤＦＥ）信号処理；（ｂ）（例えば、ＤＡＣ２２２及びＡＤＣ２２３による）ディジタル－アナログ、及びアナログ－ディジタル変換；（ｃ）ＲＦミキシング（即ち、変調）、及びＲＦ周波数合成；（ｄ）（例えば、ＲＦフロント・エンド回路２２６による）ＲＦフロント・エンド機能：電力増幅器（ＰＡ）、低雑音増幅器（ＬＮＡ）、可変利得増幅器（ＶＧＡ）、フィルタ、スイッチ（ＴＤＤ）又はデュプレクサ（ＦＤＤ）である。ＲＦ送信回路２２４及び／又はＲＦ受信回路２２５を省略する態様では、ＤＡＣ２２２及び／又はＡＤＣ２２３はＲＦサンプリング・レートで動作することが可能であり、アナログ／ＲＦ変調／復調を不要にする。
無線ユニット２２０から、ＲＦ信号はアンテナ２３０ｉへ供給され得る。現在の無線基地局では、アンテナは外部にあり、例えば５Ｇのために統合されたＲＦ及びアンテナ・アレイを有するアクティブ・アンテナ・システム（ＡＡＳ）を開発する労力が業界で費やされている。
本願で開示される様々な実施形態は、所与のスペクトル・マスクに適合し得る任意のノイズ形状を生成することができる。本願で開示される技術に基づいて、このスペクトル・マスクは、従来技術に基づくものより低い分解能のＤＡＣ（ディジタル－アナログ変換器）を利用して適合させることが可能である。様々な態様において、ノイズ・シェーパーは、１つ以上のノイズ閾値を充足するスペクトル・マスクを生成するために使用されることが可能である。これらのノイズ閾値は、１つ以上のＡＣＬＲ、１つ以上のＲｘバンド、帯域外放射ターゲット（例えば、法律／規制ガイダンスに基づくもの）等に関連することが可能である。
ＤＡＣ量子化に起因する送信ノイズはＲｘバンドとの干渉を引き起こす。これらのＲｘバンドは同じ無線技術又は他の技術の受信機に対するものであり得る（例えば、セルラ送信機のノイズが、自身の受信バンド、ＧＰＳ（グローバル・ポジショニング・システム）受信機、ＷｉＦｉ受信信号などへ入り込む）。従来これはハンドセット（例えば、ＵＥ）及び基地局（例えば、ｅＮＢ（Ｅ－ＵＴＲＡＮ（Ｅｖｏｌｖｅｄ Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ Ｎｅｔｗｏｒｋ（Ｅ－ＵＴＲＡＮ）Ｎｏｄｅ Ｂ），Ｅｖｏｌｖｅｄ ＮｏｄｅＢ，又はｅＮｏｄｅＢ）、ｇＮＢ（ｎｅｘｔ Ｇｅｎｅｒａｔｉｏｎ ＮｏｄｅＢ，ｇＮｏｄｅＢ）等）アプリケーションの双方における高価なフロント・エンド・フィルタを利用することにより軽減されている。
様々な実施形態において、本願で説明される技術は、送信信号の任意ノイズ・シェーピングを実行するために使用されることが可能である。これは、任意の帯域外ノイズ・シェーピングを導入することにより、非常に高い分解能のＤＡＣに類似するパフォーマンスを達成するために、従来使用されるものより粗いＤＡＣを利用することを許容することができる。様々な例において、この任意の帯域外ノイズ・シェーピングは、幾つかのＲｘノッチ（例えば、キャリア・アグリゲーションに対する又は他のシステムの受信バンドに対する１つ以上のＲｘノッチ（例えば、２個など））を含むことが可能である。これらのノッチは、任意のＢＷ（帯域幅）を含むことが可能な精密な形状を有するように設計されることが可能である。様々な態様において、本願で説明される実施形態によるノイズ・シェーピングは、Ｒｘノイズ・レベルが様々なＤＡＣ分解能に関して同じに（例えば８ｂないし１０ｂ）維持され得るような仕方で実行されることが可能である。本願で説明される様々な態様において、任意スペクトル・マスクは、従来システムより厳しくないフロント・エンド・フィルタリングにより充足することが可能であり、及び／又は送信ＤＡＣは従来システムより少ない分解能を有し、それらの双方又は一方は複雑さ及びコストを減らすことが可能である。
本願で説明される態様では、ディジタル実装が使用されることが可能であり（例えば、乗算器を無しにすることが可能であり、ＬＵＴ（ルックアップ・テーブル）を使用することが可能であり）、これはノイズを任意の形状に整形することが可能である。様々な態様において、様々な態様で使用されるノイズ・シェーピング・フィルタのフィルタ・タップは、フィルタ合成のためのターゲット形状の逆をデザインするように周波数ドメインで事前に算出されることが可能であり、そこからインパルス応答を導出することが可能であり、Ｔｘバンド及びＲｘバンド双方で高度に制御された応答を許容することが可能である。次いで、事前に算出された周波数ドメイン形状に基づいてフィルタ・タップ値が時間ドメインで算出されることが可能である。
様々な実施形態において、本願で説明される技術は、スペクトル・マスクを充足するように設計され得る送信機で使用されることが可能であり、スペクトル・マスクはＡＣＬＲ、Ｒｘバンドのノイズ、帯域外放射等のうちの１つ以上の観点で様々な条件を充足する。図３を参照すると、本願で説明されるノイズ・シェーピング技術により充足されることが可能な任意ノイズ形状スペクトルの具体例が示されている（例えば、本願で説明される態様によるノイズ・シェーピング・フィルタは、そのスペクトルのインバースであるとすることが可能である）。図３は特定のノイズ・スペクトル形状を具体例として示しているが、本願で説明される様々な態様では、周波数ドメインにおける様々なバンドの相対的な減衰、それらの位置、幅、及び遷移の鋭さは任意に選択されることが可能である。
図３は本願で説明されるノイズ・シェーピング技術により充足されることが可能な様々な条件を示すスペクトル・マスクの一例を示す。図３のスペクトル・マスクは、所定の周波数付近の様々なＢＷ（帯域幅）、ベースバンド信号付近及び他の帯域外の位置におけるシステムＢＷで規定される例示的なＤＲ（ダイナミック・レンジ、信号及びノイズ電力スペクトル・レベル間の差分）を示す。図３は例示の目的で特定のスペクトル・マスクを示しているが、本願で説明される技術は、任意のスペクトル・マスクを満足するためのノイズ・シェーピングに使用されることが可能である。
図４を参照すると、４００において平坦な量子化ノイズを有するフロア・ノイズに基づく（理想化された）従来のノイズ・シェーピング技術と４１０において本願で説明されるノイズ・シェーピング技術による量子化ノイズとの比較が示されている。双方の技術は図３のスペクトル・マスクを充足することが可能であるが、本願で説明される技術は、図３のスペクトル・マスク又は任意のスペクトル・マスクを、より少ない複雑さ及びコストのシステムで、例えばより低い分解能のＤＡＣ及び／又はより厳しくないフロント・エンド・フィルタリングにより充足することが可能である。
図４に見受けられるように、様々な態様において、本願で説明されるノイズ・シェーピング技術は、スペクトル・マスクの様々なスペクトル形状特性を充足するように、Ｔｘ（送信）信号のノイズのノイズ・シェーピングを実行するために使用されることが可能である。第１の例として、Ｔｘ信号の帯域幅（ＢＷｓｉｇｎａｌ）外側の周波数領域は、（例えば、図４でＤＲＯＯＢにより示されるような）帯域外ノイズの第１ノイズ閾値より低いノイズ（例えば、ｄＢ等の大きさ）を有することが可能であり、その結果、双方の帯域外ノイズは第１ノイズ閾値より低く、システム帯域幅（ＢＷｓｙｓｔｅｍ）の中にあるがＢＷｓｉｇｎａｌの外側にあるノイズもまた、第１ノイズ閾値以下であるとすることができる。更に、これらの態様において、１つ以上の周波数領域は、第１ノイズ閾値より低い１つ以上の追加的なノイズ閾値未満のノイズを有することが可能である一方、他の周波数領域は１つ以上の追加的なノイズ閾値を超える（が、第１ノイズ閾値未満の）ノイズを有することが可能である。第２の例として、システム帯域幅（ＢＷｓｙｓｔｅｍ）内のノイズは、例えばＡＣＬＲを許容レベルに維持するために、Ｔｘ信号に使用されるもの以外のシステム帯域幅の領域内で第２ノイズ閾値（例えば、Ｓｓｙｓｔｅｍ）未満であるノイズを有し得る。第３の例として、（例えば、図３及び４に示されるような、同一の又は相違する帯域幅の）１つ以上のバンドパス領域が規定されることが可能であり（例えば、その領域は本願で説明される態様を使用するＢＳ又はＵＥのＲｘバンドに関連することが可能であり）、それら各々は関連する閾値を有することが可能であり（例えば、図３及び４に示されるような、同一の又は相違するものとすることが可能であり）、その結果、１つ以上のＲｘバンドにおけるＴｘノイズは（例えば、Ｔｘ信号を生成するＵＥ又はＢＳにより使用されるＲｘバンドについて）、関連する閾値以下のノイズを有し得る。様々な態様において、（帯域外ノイズに対する）第１閾値及び（Ｒｘバンド・ノッチ又は１つ以上のバンドパス領域に対する）関連する閾値は、本願で説明される又は添付図面に示される任意の様々な減衰値（例えば、図３に示される値のように、４０ｄＢ、又はより低い、又はより高いもの）であるとすることが可能である。
図５を参照すると、本願で説明される態様によるノイズ・シェーピングを３つのキャリア信号に適用した結果を示す例示的なグラフが示されている。図５に示される信号は、８０５、１８４０、及び２６５５ＭＨｚを中心とする２０ＭＨｚのＬＴＥキャリアである（その中にＬＴＥダウンリンク・バンドＢ２０、Ｂ３及びＢ７がそれぞれ存在する）。プロット５０２は本願で説明される様々な態様によるノイズ・シェーピングを行う６ビットＤＡＣを適用することに基づく電力スペクトルを示し、プロット５０４は６ビットの理想的なＤＡＣに関する電力スペクトルを示し、プロット５０６は１０ビットの理想的なＤＡＣに関する電力スペクトルを示す。図５に見受けられるように、本願で説明される技術は、従来技術より低い分解能のＤＡＣにより、所与のスペクトル・マスクを充足するようにノイズ・シェーピングを促すことができる。
様々な態様において、本願で説明される技術は、非常に高分解能なＤＡＣよりも簡易に設計することが可能な、従来システムにおけるものより粗いＤＡＣにより使用されることが可能なノイズ・シェーピングにより、スペクトル形状特性を充足するために使用されることが可能である。図６を参照すると、本願で説明される様々な態様に従って任意のスペクトル・マスクに合うようにノイズ整形に使用され得る第１具体例のノイズ・シェーパー６１０が示されている。様々な態様において、ノイズ・シェーパー６１０は、デルタ－シグマ、ピラミッド・エンコーダ等の本願で説明されるような任意の様々なタイプのノイズ・シェーパーであるとすることが可能である。様々な態様において、ノイズ・シェーパー６１０のフィルタ・タップは、フィルタ合成のためにターゲット形状のインバースをデザインするように周波数ドメインで予め算出されることが可能であり、そこからインパルス応答が導出されることが可能であり、Ｔｘバンド及びＲｘバンド双方で高度に制御された応答を可能にすることができる。次いで、フィルタ・タップ値が、事前に算出された周波数ドメイン形状に基づいて時間ドメインで算出されることが可能である。ノイズ・シェーパー６１０の設計に基づいて、ノイズ・シェーパー６１０は、所与の入力信号ｘｑ（例えば、ノイズ・シェーパー６１０を使用する送信機により送信されるべき送信信号）から、ノイズ・シェーパー６１０の設計に関連するスペクトル・マスクを充足するノイズ・シェーピングされた出力信号ｙｑを生成することが可能である。
様々な態様において、ノイズ・シェーパー６１０は１段のノイズ・シェーパーであるとすることが可能である一方、他の態様ではノイズ・シェーパー６１０は（例えば、図７に関連して以下で説明される２段のノイズ・シェーパー等の２以上の段を有する）多段であるとすることが可能である。
幾つかの態様において、ノイズ・シェーパーの複雑さを低減するために、ノイズ・シェーピングは、送信信号のＢｙ（例えば、＝Ｂｃ＋Ｂｐ）ビット量子化のうちのＢｐＬＳＢ（最下位ビット）に関して実行されることが可能であり、ここでＢｃ及びＢｐの値（正の整数であるとすることが可能である）は実施例の間で相違し得る。図７を参照すると、第１具体例の２段ノイズ・シェーパー７００と第２具体例の２段ノイズ・シェーパー７５０の一対のブロック図が示されており、それら各々は本願で説明される様々な態様に従って無線通信システムの通信デバイス（例えば、ＵＥ又はＢＳ）のノイズ・シェーピング・フィルタとして使用されることが可能である。例示の装置７００は、量子化器７１０（例えば、従来の又は独自の量子化器など）と、（例えば、単一段の）ノイズ・シェーパー７２０（例えば、本願で更に詳細に説明されるようなデルタ・シグマ又はピラミッド等の任意のタイプのものであるとすることが可能である）と、ノイズ整形された入力を飽和回路７４０に提供することが可能な加算器７３０ｉとを有することが可能であり、飽和回路７４０は飽和演算により出力信号ｙｑをＤＡＣに提供することができる。
量子化器７１０に対するビット数Ｂｃとノイズ・シェーピング・ビット数Ｂｐとはそれぞれ数式（１）及び（２）により与えられることが可能であり、これらは低雑音に対する近似である：
Figure 0007328208000001
 ここで、Ｐｓはサンプリング・ノイズ電力であり、ｆｓはサンプリング・ノイズ周波数であり、ＤＲはダイナミック・レンジ（例えば、ＯＯＢ（帯域外）等）であり、ＢＷは帯域幅（例えば、システム帯域幅、ノッチ１帯域幅、ノッチ２帯域幅、信号帯域幅等）であり、Ａはノイズ・シェーピングにより導入される減衰である（例えば、システム減衰、ノッチ１減衰、ノッチ２減衰等）。Ｂｐ≦Ｂｃであり、これはシステム及びノッチ・バンドにおける減衰の効果を考慮に入れることが可能であることが分かる。Ｂｐの具体的な形は図３－５に示されるような２つのノッチ・スペクトル・マスクに関連するが、他のスペクトル・マスクについても同様な結果が示され得る。
最適化器７１０は入力ｘｑのＢｙビット量子化のＢｃＭＳＢ（最上位ビット）をｃｑで出力することができる（ｘｑは浮動小数点信号、又はＢｘビット信号であるとすることが可能であり、Ｂｘ≧Ｂｙとすることが可能である）。加算器７３０１は量子化器７１０の出力信号ｃｑを送信信号ｘｑから減算し、入力信号ｅｑ（信号ｘｑのＢｙビット量子化のＢｐＬＳＢを含むことができる）をノイズ・シェーパー７２０（例えば、デルタ・シグマ、ピラミッド・エンコーダ等）に提供することが可能である。ノイズ・シェーパー７２０は、信号ｅｐに関してノイズ・シェーピングを実行してノイズ・シェーピングされた出力信号ｐｑを生成することができ、ＢｐＬＳＢのノイズ・シェーピングを伴う信号ｘｑのＢｙビット・バージョンとして出力信号ｙｑを生成するために、出力信号ｐｑは加算器７３０２により合成されることが可能である
量子化器７１０に対するＢｃビットとノイズ・シェーパー７２０に対するＢｐビットとの分離は、フィルタ特性に依存することが可能である。例えば、より小さなＢｐはより低い複雑さを許容することができ、従って（特に、ＵＥの実施形態において）有利であり得る。以下の表１に見受けられるように、媒体減衰（例えば、４０ｄＢ）に関し、３つのレベルのノイズ・シェーパー量子化が可能である：
表１：様々な減衰に対するＢｃ及びＢｐの具体的な値
Figure 0007328208000002
ノイズ・シェーパー７２０及び量子化器７１０のエンコーディングの間に幾らかのオーバーラップが含まれることが可能であり、オーバーラップはノイズ・シェーパー７２０のセクションの安定性を保証することができる。一例において、量子化器７１０及びノイズ・シェーパー７２０のダイナミック・レンジは少なくとも１ビットだけオーバーラップすることが可能でノイズ・シェーパー７２０ある（例えば、量子化器７１０のｎＬＳＢ及びノイズ・シェーパー７２０のｎＭＳＢであり、ｎ≧１である）。従って、ノイズ・シェーパー７２０は２Ｂｐ＋１レベルを有することが可能である。このオーバーラップにより加わるノイズは、飽和回路７４０により除去されることが可能である。第１具体例において、ＢｃはＢｙに等しいことが可能であり、量子化器７１０及びノイズ・シェーパー７２０のダイナミック・レンジはＢｐビットだけオーバーラップすることが可能である。Ｂｘ＝１６、Ｂｃ＝４、Ｂｐ＝３、Ｂｙ＝７に対する第２具体例が以下の表２に示される：
表２：ｘｑ，ｃｑ，ｅｑ，ｐｑ，ｃｑ＋ｐｑ及びｙｑに対するビット値の例
Figure 0007328208000003
具体例の装置７５０は、具体例の装置７００に関連して説明されたコンポーネントを有することが可能であり、ＤＡＣ（ディジタル－アナログ変換器）モジュール７１２を追加的に有することが可能である。２段ノイズ・シェーパーを使用するノイズ・シェーピング技術の１つの特徴は、ＤＡＣ非線形性の補償を受け得ることである。量子化器７１０の出力においてＤＡＣモジュール７１２等のＤＡＣ応答のモデルを（例えば、ルックアップ・テーブルの形式で）含めることにより、ＢｃＭＳＢに関連する非線形誤差は、ノイズ・シェーパー７２０により整形される量子化ノイズと同様な仕方でノイズ整形されることが可能である。この方法はＢｃ＞＞Ｂｐである場合に有効である。
図８を参照すると、本願で説明される態様に従ってＤＡＣ非線形補償技術を適用した結果を示す一対の例示的なグラフ８００及び８１０が示されている。グラフ８００はＤＡＣ補償の無い信号を示し、グラフ８１０は、ｙ＝ｘ＋０．０５ｘ３の形の静的なＤＡＣ非線形応答に基づくＤＳＣ非線形補償を伴う信号を示す。様々な態様において、ダイナミック非線形性が存在する中で類似する技術が使用され得る。
図９を参照すると、本願で説明される様々な態様に従うノイズ・シェーパー７２０として使用されることが可能なピラミッド・エンコーダの３つの例示的な実装、即ち例示のエンコーダ９００、９０２、９０４が示されている。
各々の例示のエンコーダ９０２、９０４、９０６は、遅延素子のセットの初期遅延素子９４０Ｎにおいて信号ｅを受信することができ、初期遅延素子は、加算器のトランスバーサル・フィルタ状チェーンの初期加算器９３０Ｎ－１に出力を提供することができる。
加算器９３０ｉは関連する第１受信信号（例えば、入力信号ｅであり、先行する遅延素子９４０ｉ＋１からの信号である）を関連する第２受信信号（例えば、ノイズ・シェーピング・フィルタ・タップ信号ｈｉ）と合成することができ、関連する合成信号を出力することができる。最終加算器９３０１以外の全ての加算器９３０ｉは、関連する合成信号を次の遅延素子９４０ｉへ出力することができる。
最終加算器９３０１は、それが関連する合成信号を、実施形態に基づいて異なり得るコンポーネントへ出力することができる。例えば、実施形態９００及び９０２において、最終加算器９３０１はその関連する合成信号を丸め回路９１０に出力することが可能である。実施形態９００において、丸め回路９１０は出力信号ｓをノイズ・シェーパー７２０の出力として提供することが可能であり、出力信号ｓは、受信した信号ｓに基づいてタップ信号ｈｉを生成することが可能なレグファイル（ｒｅｇｆｉｌｅ）９２２ｉの入力として受信され得る。実施形態９０２において、丸め回路９１０は出力信号ｉＬＵＴをＬＵＴ（ルックアップ・テーブル）９２０に提供することができ、ＬＵＴ９２０はレグファイル９２２ｉに対応する又はそれを実現することが可能であり、タップ信号ｈｉ及び出力信号ｓを生成することができる。実施形態９００及び９０２の双方において、ビット数Ｂｐは対応するレグファイル９２２ｉのエントリ数をＮとして決定することができ、これは２Ｂｐに最も近い整数であるとすることが可能である（例えば、Ｂｐ＝９は対応するレグファイル９２２ｉにおける５１２エントリに対応する）。実施形態９０４は簡易化された代替例を提供し、最終加算器９３０１はその関連する合成信号をＭレベル量子化器９２４に出力することができる（Ｍ＝３であることが実施形態９０４で示されている）。量子化器９２４の出力に基づいて、各々のタップ信号回路９２６ｉは、対応するタップ信号ｈｉに対するＭ個の出力のうちの１つを生成することができる。
これらの態様において、（様々な実施形態における）ノイズ・シェーパー７２０は、オーバーサンプルされるレートで、ノイズ・シェーピングされたディジタル・シンボルｓ（ｋ）を生成する一方、デシメートされるレートを操作することが可能である（これは、エンコーダの動作するクロック周波数を減らすことができる）。プロトタイプのノイズ・シェーピング・フィルタの係数（例えば、ｈｉ等）は事前に算出されることが可能であり、これらのフィルタ・タップによるコードワードの内積がルックアップ・テーブルに格納されることが可能である。デシメーションがエンコーダで使用されない場合（例えば、デシメーション比Ｄ＝１である場合）、３レベル量子化器の例における９０４に示されるような、デルタ・シグマ変調を利用する実装を得ることができる。
図９に見受けられるように、ノイズ・シェーパー７２０の各ピラミッド・エンコーダの実施形態は乗算器無しであるとすることが可能である。デルタ・シグマ変調の場合、変調器はフル・レートで動作することが可能である。
任意のノイズ形状を生成するために、フィルタの応答が周波数ドメインで作成されることが可能である。様々な態様において、実装の複雑さはノイズ・シェーピング・フィルタのタップ数に比例することが可能であり、フィルタの選択性及び鋭さに依存する。逆フーリエ変換を利用して、ノイズ・シェーピング・フィルタの係数が計算され得る。タップ数を減らすために（例えば、ＵＥの実施形態では、コスト及び電力の問題がより関連している）、図５に示されるように、より滑らかな遷移が作成され得る。
様々な実施形態に関連して行われた広範囲に及ぶシミュレーションに基づいて、任意の形状が達成されうること、Ｒｘノッチの数、形状、及び配置（又は他のスペクトル・マスク特性）は非常に柔軟であり得ることが確認された。
図１０を参照すると、本願で説明される様々な態様に従ってノイズ・シェーピングされた信号を生成する方法例１０００のフローチャートが示されている。幾つかの態様において、方法１０００は（例えば、ＵＥ等のモバイル・デバイス、あるいはｅＮＢ又はｅＮＢ等のアクセス・ポイント等のうちの）送信機で実行されることが可能である。他の態様では、マシン読み取り可能な媒体が方法１０００に関連する命令を格納することが可能であり、命令は実行されると方法１０００のステップを送信機に実行させることが可能である。
１００２において、（例えば、浮動小数点、又は高分解能（Ｂｘビット等）で）フィルタ入力信号ｘｑが受信され得る。
１００４において、ノイズ・シェーピングが入力信号ｘｑに適用され、所与のスペクトル・マスクに従うノイズ・シェーピングされた出力信号ｙｑを生成することができる。
追加的又は代替的に、方法１０００は、本願で説明されるノイズ・シェーピング技術に関連して本願で説明された１つ以上の他の動作を含むことができる。
本願の具体例は、方法、方法のうちの動作又はブロックを実行する手段、実行可能な命令を含む少なくとも１つのマシン読み取り可能な媒体等の対象事項を含むことが可能であり、命令は、マシン（例えば、メモリを有するプロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）等）により実行されると、説明された実施形態及び具体例に従って複数の通信技術を利用する同時通信のための装置若しくはシステム又は方法の動作をマシンに実行させる。
具体例１は送信機の中で使用されるように構成された装置であり、装置は：入力信号ｘｐを受信し；及び入力信号ｘｑにノイズ・シェーピングを適用し、ノイズ・シェーピングされた出力信号ｙｑを生成するように構成されたノイズ・シェーパーを有し、ノイズ・シェーピングされた出力信号ｙｑの帯域内ノイズはノイズ・シェーパーに関連するスペクトル・マスクの帯域内ノイズ閾値未満であり、ノイズ・シェーピングされた出力信号ｙｑの帯域外ノイズはスペクトル・マスクの帯域外ノイズ閾値未満であり、複数のバンドパス領域各々における出力信号ｙｑのノイズは、スペクトル・マスクのバンドパス領域に対する関連するノイズ閾値未満である。
具体例２は任意の具体例の任意の変形の対象事項を含み、ノイズ・シェーパーは、入力信号ｘｑにおけるＤＡＣ（ディジタル－アナログ変換器）の非線形性を補償するように構成されている
具体例３は任意の具体例１－２の任意の変形の対象事項を含み、ノイズ・シェーパーは、入力信号ｘｑにノイズ・シェーピングを適用するためにデルタ・シグマ変調を使用するように更に構成されている。
具体例４は任意の具体例１－２の任意の変形の対象事項を含み、ノイズ・シェーパーは、入力信号ｘｑにノイズ・シェーピングを適用するためにピラミッド・エンコーディングを使用するように更に構成されている。
具体例５は任意の具体例４の任意の変形の対象事項を含み、ノイズ・シェーパーは：入力信号ｘｑのＢｐＬＳＢ（最下位ビット）を含む信号ｅｑを受信するように構成されたピラミッド・エンコーダであって、ピラミッド・エンコーダの複数のフィルタ・タップと信号ｅｑと基づいてノイズ・シェーピングされたＢｐビット信号ｐｑを生成するピラミッド・エンコーダ；及び合成信号ｃｑ＋ｐｑを生成するために、送信信号のＢｃＭＳＢ（最上位ビット）を含むＢｃビット信号ｃｑにノイズ・シェーピングされたＢｐビット信号を加算するように構成された加算器を含み、ノイズ・シェーパーは合成信号ｃｑ＋ｐｑに基づいてノイズ・シェーピングされた出力信号ｙｑを生成するように構成されている。
具体例６は任意の具体例５の任意の変形の対象事項を含み、ノイズ・シェーパーは、ノイズ・シェーピングされた出力信号ｙｑを生成するために、合成信号ｃｑ＋ｐｑに飽和演算を適用するように構成される飽和回路を更に有する。
具体例７は任意の具体例５の任意の変形の対象事項を含み、ノイズ・シェーピングされたＢｐビット信号ｐｑとＢｃビット信号ｃｑとは少なくとも１ビットだけオーバーラップしている。
具体例８は任意の具体例１－２の任意の変形の対象事項を含み、ノイズ・シェーピングされた出力信号ｙｑの帯域外領域の少なくとも一部に対する帯域外ノイズは、スペクトル・マスクのバンドパス領域各々に対する関連するノイズ閾値を上回っている。
具体例９は任意の具体例１－２の任意の変形の対象事項を含み、ノイズ・シェーパーは、複数のフィルタ・タップにより入力信号ｘｑにノイズ・シェーピングを適用するように構成されている。
具体例１０は任意の具体例９の任意の変形の対象事項を含み、ノイズ・シェーパーは、複数のフィルタ・タップの事前に計算された値のルックアップ・テーブルに基づいてフィルタ・タップを生成するように構成されている。
具体例１１は任意の具体例９の任意の変形の対象事項を含み、ノイズ・シェーパーはＭレベル量子化器に基づいてフィルタ・タップを生成するように構成され、Ｍは３以上である。
具体例１２は任意の具体例５－６の任意の変形の対象事項を含み、ノイズ・シェーピングされたＢｐビット信号ｐｑとＢｃビット信号ｃｑとは少なくとも１ビットだけオーバーラップしている。
具体例１３は任意の具体例１－６又は１２の任意の変形の対象事項を含み、ノイズ・シェーピングされた出力信号ｙｑの帯域外領域の少なくとも一部に対する帯域外ノイズは、スペクトル・マスクのバンドパス領域各々に対する関連するノイズ閾値を上回っている。
具体例１４は任意の具体例１－６又は１２－１３の任意の変形の対象事項を含み、ノイズ・シェーパーは、複数のフィルタ・タップにより入力信号ｘｑにノイズ・シェーピングを適用するように構成されている。
具体例１５は送信機の中で使用されるように構成された装置であり、装置は：信号ｘｑを受信し、Ｂｃビット信号ｃｑを生成するように構成された量子化器であって、Ｂｃは正の整数である、量子化器；差分信号ｅｑを生成するために、信号ｘｑからＢｃビット信号ｃｑを減算するように構成された第１加算器；差分信号ｅｑを受信し、ノイズ・シェーピングされたＢｐビット信号ｐｑを生成するように構成されたノイズ・シェーパーであって、ＢｐはＢｃより小さな正の数である、ノイズ・シェーパー；及びノイズ・シェーピングされたＢｙビット信号ｃｑ＋ｐｑを生成するために、Ｂｃビット信号ｃｑとノイズ・シェーピングされたＢｐビット信号ｐｑとを合成するように構成された第２加算器であって、ＢｙはＢｃより大きな正の整数である、第２加算器を有する。
具体例１６は任意の具体例１５の任意の変形の対象事項を含み、ノイズ・シェーピングされたＢｙビット信号ｃｑ＋ｐｑを受信し、ノイズ・シェーピングされた飽和Ｂｙビット信号ｙｑを生成するように構成される飽和回路を更に有する。
具体例１７は任意の具体例１５の任意の変形の対象事項を含み、入力信号ｘｑにおけるＤＡＣ（ディジタル－アナログ変換器）の非線形性を補償するように構成されたＤＡＣモデルを更に有する。
具体例１８は任意の具体例１５－１７の任意の変形の対象事項を含み、ノイズ・シェーパーは、入力信号ｘｑにノイズ・シェーピングを適用するためにデルタ・シグマ変調を使用するように更に構成されている。
具体例１９は任意の具体例１５－１７の任意の変形の対象事項を含み、ノイズ・シェーパーは、入力信号ｘｑにノイズ・シェーピングを適用するためにピラミッド・エンコーディングを使用するように更に構成されている。
具体例２０は任意の具体例１５－１６の任意の変形の対象事項を含み、入力信号ｘｑにおけるＤＡＣ（ディジタル－アナログ変換器）の非線形性を補償するように構成されたＤＡＣモデルを更に有する。
具体例２１は任意の具体例１５－１６又は２０の任意の変形の対象事項を含み、ノイズ・シェーパーは、入力信号ｘｑにノイズ・シェーピングを適用するためにデルタ・シグマ変調を使用するように更に構成されている。
具体例２２は任意の具体例１５－１６又は２０の任意の変形の対象事項を含み、ノイズ・シェーパーは、入力信号ｘｑにノイズ・シェーピングを適用するためにピラミッド・エンコーディングを使用するように更に構成されている。
具体例２３は命令を有するマシン読み取り可能な媒体であり、命令は実行されると：入力信号ｘｐを受信し、入力信号ｘｑにノイズ・シェーピングを適用し、ノイズ・シェーピングされた出力信号ｙｑを生成することを送信機に実行させ、ノイズ・シェーピングされた出力信号ｙｑの帯域内ノイズはノイズ・シェーパーに関連するスペクトル・マスクの帯域内ノイズ閾値未満であり、ノイズ・シェーピングされた出力信号ｙｑの帯域外ノイズはスペクトル・マスクの帯域外ノイズ閾値未満であり、複数のバンドパス領域各々における出力信号ｙｑのノイズは、スペクトル・マスクのバンドパス領域に対する関連するノイズ閾値未満である。
具体例２４は任意の具体例２３の任意の変形の対象事項を含み、命令は、実行されると、入力信号ｘｑにおけるＤＡＣ（ディジタル－アナログ変換器）の非線形性を補償することを送信機に更に実行させる。
具体例２５は任意の具体例２３－２４の任意の変形の対象事項を含み、命令は、実行されると、入力信号ｘｑにノイズ・シェーピングを適用するためにデルタ・シグマ変調を使用することを送信機に実行させる。
具体例２６は任意の具体例２３－２４の任意の変形の対象事項を含み、命令は、実行されると、入力信号ｘｑにノイズ・シェーピングを適用するためにピラミッド・エンコーディングを使用することを送信機に実行させる。
具体例２７は送信機の中で使用されるように構成された装置であり、装置は：入力信号ｘｐを受信する手段；及び入力信号ｘｑにノイズ・シェーピングを適用し、ノイズ・シェーピングされた出力信号ｙｑを生成する手段を有し、ノイズ・シェーピングされた出力信号ｙｑの帯域内ノイズはノイズ・シェーパーに関連するスペクトル・マスクの帯域内ノイズ閾値未満であり、ノイズ・シェーピングされた出力信号ｙｑの帯域外ノイズはスペクトル・マスクの帯域外ノイズ閾値未満であり、複数のバンドパス領域各々における出力信号ｙｑのノイズは、スペクトル・マスクのバンドパス領域に対する関連するノイズ閾値未満である。
具体例２８は任意の具体例２７の任意の変形の対象事項を含み、入力信号ｘｑにおけるＤＡＣ（ディジタル－アナログ変換器）の非線形性を補償する手段を更に有する。
具体例２９は任意の具体例２７－２８の任意の変形の対象事項を含み、ノイズ・シェーピングを適用する手段は、入力信号ｘｑにノイズ・シェーピングを適用するためにデルタ・シグマ変調を使用するように構成されている。
具体例３０は任意の具体例２７－２８の任意の変形の対象事項を含み、ノイズ・シェーピングを適用する手段は、入力信号ｘｑにノイズ・シェーピングを適用するためにピラミッド・エンコーディングを使用するように構成されている。
要約書で説明されるものを含む開示対象の説明された実施形態の上記の説明は、網羅的であるようには意図されておらず、開示された実施形態を、開示された通りの形態に限定するようにも意図されていない。特定の実施形態及び具体例が例示の目的で本願で説明されているが、様々な修正が可能であり、様々な修正は当業者が認識できるようにそのような実施形態及び具体例の範囲内にあると考えられる
この点に関し、開示される対象事項は様々な実施形態及び対応する図面に関連して説明されているが、適用できる場合には、他の類似する実施形態が使用され得ること、開示された対象事項と同じ、類似する、又は代替的な機能を実行するために、それらの範囲から逸脱することなく、開示された実施形態に修正及び追加が施され得ることが理解されるべきである。従って、開示される対象事項は本願で説明された何れの単独の実施形態にも限定されるべきでなく、むしろ添付の特許請求の範囲に従って広がり及び範囲を解釈すべきである。
特に、上述したコンポーネント又は構造（アセンブリ、デバイス、回路、システム等）により実行される様々な機能に関し、そのようなコンポーネントを説明するために使用される用語（「手段」と言及するものを含む）は、別意に指定されない限り、たとえ説明された例示の実装における機能を実行する開示された構造と構造的に等価でなかったとしても、説明されたコンポーネントの特定の機能を実行する（例えば、機能的に等価である）任意のコンポーネント又は構造に対応するように意図されている。更に、幾つかの実装のうちの唯１つに関する特定の特徴が開示されているかもしれないが、そのような特徴は他の実装の１つ以上の特徴と結合されてもよく、任意の所与の又は特定のアプリケーションに望ましく有利であるかもしれない。

Claims (18)

  1. 送信機の中で使用されるように構成された装置であって：
    入力信号ｘｑを受信し；及び
    前記入力信号ｘｑにノイズ・シェーピングを適用し、ノイズ・シェーピングされた出力信号ｙｑを生成するように構成されたノイズ・シェーパーを有し、
    前記ノイズ・シェーピングされた出力信号ｙｑの帯域内ノイズは前記ノイズ・シェーパーに関連するスペクトル・マスクの帯域内ノイズ閾値未満であり、前記ノイズ・シェーピングされた出力信号ｙｑの帯域外ノイズは前記スペクトル・マスクの帯域外ノイズ閾値未満であり、キャリア信号の複数のバンドパス領域各々における前記出力信号ｙｑのノイズは、前記スペクトル・マスクのバンドパス領域に対する関連するノイズ閾値未満であり、
    前記ノイズ・シェーパーは、入力信号ｘｑにおけるＤＡＣ（ディジタル－アナログ変換器）の非線形性を補償するように構成されている、装置。
  2. 前記ノイズ・シェーパーは、前記入力信号ｘｑにノイズ・シェーピングを適用するためにデルタ・シグマ変調を使用するように更に構成されている、請求項１に記載の装置。
  3. 前記ノイズ・シェーパーは、前記入力信号ｘｑにノイズ・シェーピングを適用するためにピラミッド・エンコーディングを使用するように更に構成されている、請求項１に記載の装置。
  4. 前記ノイズ・シェーパーは：
    前記入力信号ｘｑのＢｐＬＳＢ（最下位ビット）を含む信号ｅｑを受信するように構成されたピラミッド・エンコーダであって、前記ピラミッド・エンコーダの複数のフィルタ・タップと前記信号ｅｑとに基づいてノイズ・シェーピングされたＢｐビット信号ｐｑを生成するピラミッド・エンコーダ；及び
    合成信号ｃｑ＋ｐｑを生成するために、前記入力信号ｘ ｑ のＢｃＭＳＢ（最上位ビット）を含むＢｃビット信号ｃｑに前記ノイズ・シェーピングされたＢｐビット信号を加算するように構成された加算器；
    を含み、前記ノイズ・シェーパーは前記合成信号ｃｑ＋ｐｑに基づいてノイズ・シェーピングされた出力信号ｙｑを生成するように構成されている、請求項３に記載の装置。
  5. 前記ノイズ・シェーパーは、前記ノイズ・シェーピングされた出力信号ｙｑを生成するために、前記合成信号ｃｑ＋ｐｑに飽和演算を適用するように構成される飽和回路を更に有する、請求項４に記載の装置。
  6. 前記ノイズ・シェーピングされたＢｐビット信号ｐｑと前記Ｂｃビット信号ｃｑとは少なくとも１ビットだけオーバーラップしている、請求項４に記載の装置。
  7. 前記ノイズ・シェーピングされた出力信号ｙｑの帯域外領域の少なくとも一部に対する前記帯域外ノイズは、前記スペクトル・マスクのバンドパス領域各々に対する関連するノイズ閾値を上回っている、請求項１に記載の装置。
  8. 前記ノイズ・シェーパーは、複数のフィルタ・タップにより前記入力信号ｘｑにノイズ・シェーピングを適用するように構成されている、請求項１に記載の装置。
  9. 前記ノイズ・シェーパーは、前記複数のフィルタ・タップの事前に計算された値のルックアップ・テーブルに基づいて前記フィルタ・タップを生成するように構成されている、請求項８に記載の装置。
  10. 前記ノイズ・シェーパーはＭレベル量子化器に基づいて前記フィルタ・タップを生成するように構成され、Ｍは３以上である、請求項８に記載の装置。
  11. 送信機の中で使用されるように構成された装置であって：
    信号ｘｑを受信し、Ｂｃビット信号ｃｑを生成するように構成された量子化器であって、Ｂｃは正の整数である、量子化器；
    差分信号ｅｑを生成するために、前記信号ｘｑから前記Ｂｃビット信号ｃｑを減算するように構成された第１加算器；
    前記差分信号ｅｑを受信し、ノイズ・シェーピングされたＢｐビット信号ｐｑを生成するように構成されたノイズ・シェーパーであって、ＢｐはＢｃより小さな正の数である、ノイズ・シェーパー；及び
    ノイズ・シェーピングされたＢｙビット信号ｃｑ＋ｐｑを生成するために、前記Ｂｃビット信号ｃｑと前記ノイズ・シェーピングされたＢｐビット信号ｐｑとを合成するように構成された第２加算器であって、ＢｙはＢｃより大きな正の整数である、第２加算器；
    を有する装置。
  12. 前記ノイズ・シェーピングされたＢｙビット信号ｃｑ＋ｐｑを受信し、ノイズ・シェーピングされた飽和Ｂｙビット信号ｙｑを生成するように構成される飽和回路を更に有する、請求項１１に記載の装置。
  13. 前記信号ｘｑにおけるＤＡＣ（ディジタル－アナログ変換器）の非線形性を補償するように構成されたＤＡＣモデルを更に有する請求項１１に記載の装置。
  14. 前記ノイズ・シェーパーは、前記信号ｘｑにノイズ・シェーピングを適用するためにデルタ・シグマ変調を使用するように更に構成されている、請求項１１－１３のうちの何れか１項に記載の装置。
  15. 前記ノイズ・シェーパーは、前記信号ｘｑにノイズ・シェーピングを適用するためにピラミッド・エンコーディングを使用するように更に構成されている、請求項１１－１３のうちの何れか１項に記載の装置。
  16. 入力信号ｘｑを受信し、前記入力信号ｘｑにノイズ・シェーピングを適用し、ノイズ・シェーピングされた出力信号ｙｑを生成することを送信機のコンピュータに実行させる命令を有するコンピュータ・プログラムであって、
    前記ノイズ・シェーピングされた出力信号ｙｑの帯域内ノイズは前記送信機のノイズ・シェーパーに関連するスペクトル・マスクの帯域内ノイズ閾値未満であり、前記ノイズ・シェーピングされた出力信号ｙｑの帯域外ノイズは前記スペクトル・マスクの帯域外ノイズ閾値未満であり、キャリア信号の複数のバンドパス領域各々における前記出力信号ｙｑのノイズは、前記スペクトル・マスクのバンドパス領域に対する関連するノイズ閾値未満であり、
    前記命令は、入力信号ｘｑにおけるＤＡＣ（ディジタル－アナログ変換器）の非線形性を補償することを前記送信機のコンピュータに実行させる、コンピュータ・プログラム。
  17. 前記命令は、前記入力信号ｘｑにノイズ・シェーピングを適用するためにデルタ・シグマ変調を前記送信機のコンピュータに使用させる、請求項１６に記載のコンピュータ・プログラム。
  18. 前記命令は、前記入力信号ｘｑにノイズ・シェーピングを適用するためにピラミッド・エンコーディングを前記送信機のコンピュータに使用させる、請求項１６に記載のコンピュータ・プログラム。
JP2020506791A 2017-08-08 2018-07-31 受信バンド・ノッチを有する任意ノイズ・シェーピング送信機 Active JP7328208B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/671,888 2017-08-08
US15/671,888 US10044367B1 (en) 2017-08-08 2017-08-08 Arbitrary noise shaping transmitter with receive band notches
PCT/US2018/044479 WO2019032331A1 (en) 2017-08-08 2018-07-31 ARBITRARY NOISE SHAPING TRANSMITTER WITH RECEIVING BAND CUTTERS

Publications (2)

Publication Number Publication Date
JP2020530235A JP2020530235A (ja) 2020-10-15
JP7328208B2 true JP7328208B2 (ja) 2023-08-16

Family

ID=63014149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020506791A Active JP7328208B2 (ja) 2017-08-08 2018-07-31 受信バンド・ノッチを有する任意ノイズ・シェーピング送信機

Country Status (6)

Country Link
US (1) US10044367B1 (ja)
JP (1) JP7328208B2 (ja)
KR (1) KR20200037792A (ja)
CN (1) CN111034059A (ja)
DE (1) DE112018004103T5 (ja)
WO (1) WO2019032331A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11483722B2 (en) 2019-09-17 2022-10-25 Corning Research & Development Corporation Multi-band remote unit in a wireless communications system (WCS)
US11196436B1 (en) 2020-09-21 2021-12-07 Apple Inc. Hybrid digital-to-analog converter non-linearity calibration
US11581901B2 (en) * 2020-09-21 2023-02-14 Apple Inc. Digital pre-distortion compensation of digital-to-analog converter non-linearity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005519566A (ja) 2002-03-04 2005-06-30 エスティーマイクロエレクトロニクス エヌ．ブィ． 無線周波数伝送用共振電力変換器と方法
US20060217082A1 (en) 2005-03-22 2006-09-28 Georg Fischer Shaping noise in power amplifiers of duplex communication systems
JP2014064236A (ja) 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 信号処理装置及び無線機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131976A (ja) * 1997-07-09 1999-02-02 Sony Corp パラレル−シリアル変換回路及びデジタル信号処理回路
DE20318967U1 (de) * 2003-12-06 2004-03-11 Eads Astrium Gmbh Unterdrückung von Störungen bei digitaler Frequenzsynthese, insbesondere in einer Zeitfrequenz einer Navigationssignal-Sendeeinrichtung
KR101214976B1 (ko) * 2011-11-01 2012-12-24 포항공과대학교 산학협력단 델타-시그마 변조방식을 이용한 노이즈 세이핑 시간-디지털 변환기
US8890634B2 (en) * 2012-10-26 2014-11-18 Mstar Semiconductor, Inc. Multiplexed configurable sigma delta modulators for noise shaping in a 25-percent duty cycle digital transmitter
US9344111B2 (en) * 2013-06-28 2016-05-17 Intel Deutschland Gmbh N-order noise shaper
US9847676B2 (en) * 2013-09-27 2017-12-19 Intel IP Corporation Power saving technique for digital to time converters
KR102384362B1 (ko) * 2015-07-17 2022-04-07 삼성전자주식회사 노이즈를 성형하기 위한 델타 시그마 변조기 그리고 이를 포함하는 오디오 코덱
US9602127B1 (en) * 2016-02-11 2017-03-21 Intel Corporation Devices and methods for pyramid stream encoding

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005519566A (ja) 2002-03-04 2005-06-30 エスティーマイクロエレクトロニクス エヌ．ブィ． 無線周波数伝送用共振電力変換器と方法
US20060217082A1 (en) 2005-03-22 2006-09-28 Georg Fischer Shaping noise in power amplifiers of duplex communication systems
JP2014064236A (ja) 2012-09-24 2014-04-10 Sumitomo Electric Ind Ltd 信号処理装置及び無線機

Also Published As

Publication number Publication date
US10044367B1 (en) 2018-08-07
CN111034059A (zh) 2020-04-17
KR20200037792A (ko) 2020-04-09
WO2019032331A1 (en) 2019-02-14
JP2020530235A (ja) 2020-10-15
DE112018004103T5 (de) 2020-07-09

Similar Documents

Publication Publication Date Title
US6704349B1 (en) Method and apparatus for canceling a transmit signal spectrum in a receiver bandwidth
US7787563B2 (en) Transmitter for wireless applications incorporation spectral emission shaping sigma delta modulator
JP5781872B2 (ja) 無線送信機
US10813046B2 (en) DSP assisted and on demand RF and analog domain processing for low power wireless transceivers
US9935590B2 (en) Mixer impairment correction based on volterra series
JP7328208B2 (ja) 受信バンド・ノッチを有する任意ノイズ・シェーピング送信機
JP2008509575A (ja) ディジタル帯域通過シグマ・デルタ変調器を含む全ディジタル送信機
US10516424B2 (en) Signal processing arrangement for a transmitter
CN106716847B (zh) 功率有效的噪声耦合的δς调制器
US10790849B2 (en) RFDAC (RF (Radio Frequency) DAC (Digital-to-Analog Converter)) with improved efficiency and output power
US20150085902A1 (en) RFDAC Transmitter Using Multiphase Image Select FIR DAC and Delta Sigma Modulator with Multiple Rx Band NTF Zeros
JP2009171460A (ja) 通信装置、発振器、並びに周波数シンセサイザ
US9602127B1 (en) Devices and methods for pyramid stream encoding
Huang et al. A tri-band, 2-RX MIMO, 1-TX TD-LTE CMOS transceiver
US9614713B1 (en) Transmit amplitude and phase modulation based on two constant-amplitude phasors
US9853654B2 (en) Error-feedback digital-to-analog converter (DAC)
CN113196665A (zh) 用于多相rfdac(射频dac)的cdac(电容式dac(数模转换器))单位单元
JP5271251B2 (ja) Δς変換器を用いて複数の帯域のｒｆ信号を同時に送信する送信機及びプログラム
Tchambake et al. A multi-channel ΣΔ modulator for subband digital predistortion with LTE signals

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230803

R150 Certificate of patent or registration of utility model

Ref document number: 7328208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150