CN111034059A - 具有接收频带陷波的任意噪声整形发送器 - Google Patents

具有接收频带陷波的任意噪声整形发送器 Download PDF

Info

Publication number
CN111034059A
CN111034059A CN201880051265.0A CN201880051265A CN111034059A CN 111034059 A CN111034059 A CN 111034059A CN 201880051265 A CN201880051265 A CN 201880051265A CN 111034059 A CN111034059 A CN 111034059A
Authority
CN
China
Prior art keywords
noise
signal
bit
shaper
shaping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880051265.0A
Other languages
English (en)
Inventor
卡迈兰·阿扎代特
雷蒙·桑切斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN111034059A publication Critical patent/CN111034059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/328—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither
    • H03M3/33—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors using dither the dither being a random signal
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L19/00—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis
    • G10L19/02—Speech or audio signals analysis-synthesis techniques for redundancy reduction, e.g. in vocoders; Coding or decoding of speech or audio signals, using source filter models or psychoacoustic analysis using spectral analysis, e.g. transform vocoders or subband vocoders
    • G10L19/03—Spectral prediction for preventing pre-echo; Temporary noise shaping [TNS], e.g. in MPEG2 or MPEG4
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004—Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/007—Reconfigurable analogue/digital or digital/analogue converters among different resolutions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/302—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M7/3024—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M7/3026—Structural details of digital delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3033—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs
    • H03M7/304—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator having a higher order loop filter in the feedforward path, e.g. with distributed feedforward inputs with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3015—Structural details of digital delta-sigma modulators
    • H03M7/3031—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path
    • H03M7/3042—Structural details of digital delta-sigma modulators characterised by the order of the loop filter, e.g. having a first order loop filter in the feedforward path the modulator being of the error feedback type, i.e. having loop filter stages in the feedback path only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Health & Medical Sciences (AREA)
  • Audiology, Speech & Language Pathology (AREA)
  • Human Computer Interaction (AREA)
  • Acoustics & Sound (AREA)
  • Multimedia (AREA)
  • Computational Linguistics (AREA)
  • Transmitters (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Noise Elimination (AREA)

Abstract

本公开讨论了利用任意噪声整形来生成信号的技术。被配置为在发送器内使用的一个示例装置可以包括噪声整形器，其被配置为：接收输入信号xq；以及将噪声整形应用于输入信号xq以生成噪声整形输出信号yq，其中，噪声整形输出信号yq的带内噪声低于与噪声整形器相关联的频谱掩模的带内噪声阈值，其中噪声整形输出信号yq的带外噪声低于频谱掩模的带外噪声阈值，并且其中输出信号yq在多个带通区域中的每个带通区域中的噪声均低于针对频谱掩模中该带通区域的相关联的噪声阈值。

Description

具有接收频带陷波的任意噪声整形发送器
相关申请的交叉引用
本申请要求2017年8月8日递交的序列号为15/671,888的美国申请的优先权，通过引用将该申请的说明书全部并入本文。
技术领域
本公开涉及无线技术，并且更具体地涉及用于发送器中的任意噪声整形以拟合频谱掩模的技术，例如，包括一个或多个接收频带陷波的频谱掩模。
背景技术
无线通信设备(例如，用户设备(UE)、基站(BS))中的发送器在发送频带内生成发送信号，并且可能潜在地在发送频带之外产生明显的噪声。出于一个或多个原因，该噪声可能超过目标噪声水平，例如超过(一个或多个)目标相邻信道泄漏率(ACLR)，超过(一个或多个)接收(Rx)频带中的目标噪声，超过用于带外发射的目标噪声等。为了满足这些目标噪声水平，可以采用噪声整形来确保发送器设计达到或超过包含这些目标的频谱模板。
附图说明
图1是示出可结合本文所述的各个方面来使用的示例用户设备(UE)的框图。
图2是示出可结合本文所讨论的各个方面来采用的基站(BS)设备(例如，eNB、gNB等)的示例组件的框图。
图3是示出可经由本文讨论的噪声整形技术来满足的任意噪声形状谱的示例的图。
图4是示出基于具有平坦量化噪声的本底噪声的(理想化)常规噪声整形技术与来自本文讨论的噪声整形技术的量化噪声之间的比较的一对图。
图5是示出将根据本文讨论的方面的噪声整形应用于三载波信号的结果的示例图。
图6是根据本文讨论的各个方面的第一示例噪声整形器的框图，该第一示例噪声整形器可以用于对噪声进行整形以满足任意频谱掩模。
图7示出根据本文讨论的各个方面的一对框图，其示出了第一示例性两级噪声整形器和第二示例性两级噪声整形器，它们中的每一个都可以被用作无线通信系统的通信设备(例如，UE或BS)中的噪声整形滤波器。
图8示出根据本文所讨论的方面描绘了应用DAC非线性补偿技术的结果的一对示例图。
图9示出根据本文所讨论的各个方面示出可以用作噪声整形器的pyramid编码器的各种实施方式的三个框图。
图10示出根据本文描述的各个方面的生成噪声整形信号的示例方法的流程图。
具体实施方式
现在将参考附图描述本公开，其中贯穿全文，相似的参考标记用于指代相似的元件，并且其中所示的结构和设备不必按比例绘制。如本文所利用的，术语“组件”、“系统”、“接口”等旨在指与计算机有关的实体、硬件、软件(例如，在执行中)和/或固件。例如，组件可以是处理器(例如，微处理器、控制器、或其他处理设备)、在处理器上运行的进程、控制器、对象、可执行文件、程序、存储设备、计算机、平板PC和/或具有处理设备的用户设备(例如，移动电话等)。作为例示，在服务器上运行的应用和该服务器也可以是组件。一个或多个组件可以驻留在进程中，并且组件可以位于一台计算机上和/或分布在两个或更多个计算机之间。这里可以描述一组元件或一组其他组件，其中术语“组”可以解释为“一个或多个”。
此外，例如，这些组件可以从其上存储有各种数据结构的各种计算机可读存储介质执行，例如使用模块。组件可以例如根据具有一个或多个数据分组的信号(例如，来自一个组件的数据与本地系统、分布式系统和/或跨网络的另一组件进行交互，网络例如可以是互联网、局域网、广域网或通过信号具有其他系统的类似网络)经由本地和/或远程过程进行通信。
作为另一示例，组件可以是具有由电气或电子电路操作的机械部件提供的特定功能的设备，其中电气或电子电路可以由一个或多个执行处理器所执行的软件应用或固件应用来操作。所述一个或多个处理器可以在设备内部或外部，并且可以执行软件应用或固件应用的至少一部分。作为又一示例，组件可以是通过电子组件提供特定功能而无需机械部件的装置；电子组件可以在其中包括一个或多个处理器，以执行至少部分赋予电子组件功能的软件和/或固件。
对词语示例性的使用旨在以具体方式呈现概念。如本申请中所使用的，术语“或”旨在表示包括性的“或”而不是排他性的“或”。也就是说，除非另有说明或从上下文可以清楚看出，否则“X使用A或B”旨在表示任何自然的包含性排列。也就是说，如果X使用A；X使用B；或X使用A和B两者，则在任何前述情况下都满足“X使用A或B”。另外，在本申请和所附权利要求书中使用的冠词“一”和“一种”通常应被解释为意指“一个或多个”，除非另有说明或从上下文中清楚地指向单数形式。此外，就在详细描述和权利要求中使用术语“包括”、“包含”、“具有”、“含有”、“带有”或其变体方面而言，这些术语旨以类似于术语“包括(comprising)”的方式被包括。
如本文中所使用的，术语“电路”可以指代如下项，是如下项的一部分，或者包括如下项：执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、处理器(共享的、专用的或成组的)、和/或存储器(共享的、专用的或成组的)，组合逻辑电路，和/或提供所描述的功能的其他合适硬件组件。在一些实施例中，可以用一个或多个软件或固件模块来实现该电路，或者可以通过一个或多个软件或固件模块来实现与该电路相关的功能。在一些实施例中，电路可以包括至少部分地在硬件中可操作的逻辑。
本文描述的实施例可使用任何适当配置的硬件和/或软件而实现为系统。图1根据一种实施例图示了用户设备(UE)设备100的示例组件。在一些实施例中，UE设备100可包括至少如图所示那样耦合在一起的应用电路102、基带电路104、射频(Radio Frequency，RF)电路106、前端模块(front-end module，FEM)电路108、以及一个或多个天线110
应用电路102可包括一个或多个应用处理器。例如，应用电路102可包括例如但不限于一个或多个单核或多核处理器之类的电路。(一个或多个)处理器可包括通用处理器和专用处理器(例如，图形处理器、应用处理器等等)的任何组合。处理器可与存储器/存储装置相耦合或者可包括存储器/存储装置，并且可被配置为执行存储在存储器/存储装置中的指令以使得各种应用和/或操作系统能够在该系统上运行。
基带电路104可包括例如但不限于一个或多个单核或多核处理器之类的电路。基带电路104可包括一个或多个基带处理器和/或控制逻辑以处理从RF电路106的接收信号路径接收的基带信号并且为RF电路106的发送信号路径生成基带信号。基带处理电路104可与应用电路102相接口以便生成和处理基带信号和控制RF电路106的操作。例如，在一些实施例中，基带电路104可包括第二代(2G)基带处理器104a、第三代(3G)基带处理器104b、第四代(4G)基带处理器104c、和/或用于其他现有世代、开发中的世代或者未来将要开发的世代(例如，第五代(5G)、第六代(6G)等等)的其他(一个或多个)基带处理器104d。基带电路104(例如，基带处理器104a-d中的一个或多个)可处理使能经由RF电路106与一个或多个无线电网络通信的各种无线电控制功能。无线电控制功能可包括但不限于信号调制/解调、编码/解码、射频移位等等。在一些实施例中、基带电路104的调制/解调电路可包括快速傅立叶变换(Fast-Fourier Transform，FFT)、预编码、和/或星座映射/解映射功能。在一些实施例中，基带电路104的编码/解码电路可包括卷积、咬尾卷积、turbo、维特比、和/或低密度奇偶校验(Low Density Parity Check，LDPC)编码器/解码器功能。调制/解调和编码器/解码器功能的实施例不限于这些示例，并且在其他实施例中可包括其他适当的功能。
在一些实施例中，基带电路104可以包括协议栈的要素，例如，演进型通用陆地无线接入网(EUTRAN)协议的要素，包括例如物理(PHY)、介质访问控制(MAC)、无线电链路控制(RLC)、分组数据汇聚协议(PDCP)、和/或无线电资源控制(RRC)要素。基带电路104的中央处理单元(CPU)104e可以被配置为运行协议栈的要素以用于PHY、MAC、RLC、PDCP和/或RRC层的信令。在一些实施例中，基带电路104可包括一个或多个音频数字信号处理器(digitalsignal processor，DSP)104f。(一个或多个)音频DSP 104f可包括用于压缩/解压缩和回声消除的元件，并且在其他实施例中可包括其他适当的处理元件。基带电路的组件可被适当地组合在单个芯片中、单个芯片集中或者在一些实施例中被布置在同一电路板上。在一些实施例中，基带电路104和应用电路102的构成组件的一些或全部可一起实现在例如片上系统(system on a chip，SOC)上。
在一些实施例中，基带电路104可提供与一个或多个无线电技术兼容的通信。例如，在一些实施例中，基带电路104可支持与演进型通用地面无线电接入网络(evolveduniversal terrestrial radio access network，E-UTRAN)和/或其他无线城域网(wireless metropolitan area network，WMAN)、无线局域网(wireless local areanetwork，WLAN)、无线个人区域网(wireless personal area network，WPAN)的通信。基带电路104被配置为支持多于一个无线协议的无线电通信的实施例可被称为多模式基带电路。
RF电路106可通过非固态介质利用经调制的电磁辐射使能与无线网络的通信。在各种实施例中，RF电路106可包括开关、滤波器、放大器等等以促进与无线网络的通信。RF电路106可包括接收信号路径，该接收信号路径可包括电路来对从FEM电路108接收的RF信号进行下变频并且将基带信号提供给基带电路104。RF电路106可包括发送信号路径，该发送信号路径可包括电路来对由基带电路104提供的基带信号进行上变频并且将RF输出信号提供给FEM电路108以进行发送。
在一些实施例中，RF电路106可以包括接收信号路径和发送信号路径。RF电路106的接收信号路径可包括混频器电路106a(用作对信号的乘法或者用作对信号的采样)、放大器电路106b和滤波器电路106c。RF电路106的发送信号路径可包括滤波器电路106c和混频器电路106a。RF电路106还可包括合成器电路106d，用于合成频率来供接收信号路径和发送信号路径的混频器电路106a使用。在一些实施例中，接收信号路径的混频器电路106a可被配置为基于由合成器电路106d提供的合成频率对从FEM电路108接收的RF信号进行下变频。放大器电路106b可被配置为对经下变频的信号进行放大并且滤波器电路106c可以是被配置为从经下变频的信号中去除不想要的信号以生成输出基带信号的低通滤波器(low-passfilter，LPF)或带通滤波器(band-pass filter，BPF)。输出基带信号可被提供给基带电路104以便进一步处理。在一些实施例中，输出基带信号可以是零频基带信号，虽然这并不是必要要求。在一些实施例中，接收信号路径的混频器电路106a可包括无源混频器，虽然实施例的范围不限于此。
在一些实施例中，发送信号路径的混频器电路106a可被配置为基于由合成器电路106d提供的合成频率对输入基带信号进行上变频以为FEM电路108生成RF输出信号。基带信号可由基带电路104提供并且可被滤波器电路106c滤波。滤波器电路106c可以包括低通滤波器(LPF)，但实施例的范围在该方面不受限制。
在一些实施例中，接收信号路径的混频器电路106a和发送信号路径的混频器电路106a可包括两个或更多个混频器并且可分别被布置用于正交下变频和/或上变频。在一些实施例中，接收信号路径的混频器电路106a和发送信号路径的混频器电路106a可包括两个或更多个混频器并且可被布置用于镜像抑制(例如，哈特利镜像抑制)。在一些实施例中，接收信号路径的混频器电路106a和发送信号路径的混频器电路106a可分别被布置用于直接下变频和/或直接上变频。在一些实施例中，接收信号路径的混频器电路106a和发送信号路径的混频器电路106a可被配置用于超外差操作。
在一些实施例中，输出基带信号和输入基带信号可以是模拟基带信号，虽然实施例的范围不限于此。在一些替换实施例中，输出基带信号和输入基带信号可以是数字基带信号。在这些替换实施例中，RF电路106可包括模拟到数字转换器(analog-to-digitalconverter，ADC)和数字到模拟转换器(digital-to-analog converter，DAC)电路，并且基带电路104可包括数字基带接口以与RF电路106通信。
在一些双模式实施例中，可提供单独的无线电IC电路来为每个频谱处理信号，虽然实施例的范围不限于此。
在一些实施例中，合成器电路106d可以是分数N型合成器或分数N/N+1型合成器，虽然实施例的范围不限于此，因为其他类型的频率合成器可能是适当的。例如，合成器电路106d可以是增量总和合成器、倍频器或者包括带有分频器的锁相环的合成器。
合成器电路106d可被配置为基于频率输入和分频器控制输入合成输出频率来供RF电路106的混频器电路106a使用。在一些实施例中，合成器电路106d可以是分数N/N+1型合成器。
在一些实施例中，频率输入可由压控振荡器(voltage controlled oscillator，VCO)提供，虽然这不是必要要求。取决于想要的输出频率，分频器控制输入可由基带电路104或应用处理器102提供。在一些实施例中，可基于由应用处理器102指示的信道从查找表确定分频器控制输入(例如，N)。
RF电路106的合成器电路106d可包括分频器、延迟锁相环(delay-locked loop，DLL)、复用器和相位累加器。在一些实施例中，分频器可以是双模分频器(dual modulusdivider，DMD)并且相位累加器可以是数字相位累加器(digital phase accumulator，DPA)。在一些实施例中，DMD可被配置为将输入信号进行N或N+1分频(例如，基于进位输出)以提供分数分频比。在一些示例实施例中，DLL可包括一组级联的可调谐延迟元件、相位检测器、电荷泵和D型触发器。在这些实施例中，延迟元件可被配置为将VCO周期分解为Nd个相等的相位包，其中Nd是延迟线中的延迟元件的数目。这样，DLL提供负反馈以帮助确保经过延迟线的总延迟是一个VCO周期。
在一些实施例中，合成器电路106d可被配置为生成载波频率作为输出频率，而在其他实施例中，输出频率可以是载波频率的倍数(例如，载波频率的两倍，载波频率的四倍)并且与正交发生器和分频器电路联合使用来在载波频率下生成彼此具有多个不同相位的多个信号。在一些实施例中，输出频率可以是LO频率(fLO)。在一些实施例中，RF电路106可包括IQ/极坐标转换器。
FEM电路108可包括接收信号路径，该接收信号路径可包括被配置为在从一个或多个天线110接收的RF信号上操作、对接收到的信号进行放大并且将接收到的信号的放大版本提供给RF电路106以便进一步处理的电路。FEM电路108还可包括发送信号路径，该发送信号路径可包括被配置为对由RF电路106提供的供发送的信号进行放大以便由一个或多个天线110中的一个或多个发送的电路。
在一些实施例中，FEM电路108可包括TX/RX开关以在发送模式和接收模式操作之间切换。FEM电路108可包括接收信号路径和发送信号路径。FEM电路108的接收信号路径可包括低噪声放大器(low-noise amplifier，LNA)以对接收到的RF信号进行放大并且提供经放大的接收RF信号作为输出(例如，提供给RF电路106)。FEM电路108的发送信号路径可包括功率放大器(power amplifier，PA)来对(例如由RF电路106提供的)输入RF信号进行放大，并且包括一个或多个滤波器来生成RF信号供后续发送(例如，由一个或多个天线110中的一个或多个发送)。
在一些实施例中，UE设备100可以包括诸如存储器/存储装置、显示器、照相机、传感器、和/或输入/输出(I/O)接口之类的附加元件。
参照图2，示出了可以结合本文所讨论的各个方面来使用的基站(BS)设备(例如，eNB、gNB等)200的示例组件。在一些实施例中，BS设备200可以包括数字单元210和一个或多个无线电单元220，所述一个或多个无线电单元220中的每一个都可以连接到一个或多个天线230i。
数字单元210可以包括开关211、层1(L1)信号处理电路212、层2+(L2+)分组处理电路213、以及控制和定时电路214。数字单元210至少可以执行以下功能：(a)在数字单元中在各种无线电单元(在蜂窝塔或屋顶(roof top)上)和各种基带卡之间进行切换(例如，经由开关211)；(b)层1信号处理(例如，经由L1信号处理电路212)、执行调制/解调以及对要在不同RF载波和频带上传输的实际波形的前向纠错功能；(c)对用户的层2调度(例如，经由L2+分组处理电路213)；(d)层2/层3分组处理(例如，经由L2+分组处理电路213)；(e)控制平面处理和定时/同步(例如，经由控制和定时电路214)；以及(f)对进入回程的分组进行加密(例如，经由控制和定时电路214)。
每个无线电单元220可包括数字前端(DFE)信号处理电路221、与(一个或多个)发送链相关联的一个或多个数模转换器(DAC)222、与(一个或多个)接收链相关联的一个或多个模数转换器(ADC)223、与(一个或多个)发送链相关联的可选射频(RF)发送电路224、与(一个或多个)接收链相关联的可选射频(RF)接收电路225、RF前端(RF FE)电路226。数字单元210至少可以执行以下功能：(a)数字前端(DFE)信号处理(执行数字IF载波组合、波峰因数降低、功率放大器的数字预失真)(例如，经由DFE信号处理电路221)；(b)数模转换和模数转换(例如，经由DAC 222和ADC 223)；(c)RF混合(即调制)和RF频率合成器；(d)RF前端功能：功率放大器(PA)、低噪声放大器(LNA)、可变增益放大器(VGA)、滤波器、开关(TDD)或双工器(FDD)(例如，经由RF前端电路226)。在省略RF发送电路224和/或RF接收电路225的方面，DAC222和/或ADC223可以RF采样速率工作，从而使得模拟/RF调制/解调不是必要的。
可以从(一个或多个)无线电单元220将RF信号馈送到天线230i。在当前的无线电基站中，天线是外部的，并且业界正在努力开发具有集成RF和天线阵列的有源天线系统(AAS)，例如用于5G。
本文公开的各种实施例可以产生能够拟合给定频谱掩模(spectral mask)的任意噪声形状。基于本文讨论的技术，可以使用比基于常规技术的分辨率更低的DAC(数模转换器)来拟合该频谱模板。在各个方面，可以采用本文所述的噪声整形器来生成满足一个或多个噪声阈值的频谱掩模。这些噪声阈值可以与一个或多个ACLR、一个或多个Rx频带、带外发射目标(例如，基于法律/法规指导)等相关联。
由于DAC量化而引起的发送噪声导致对Rx频带的干扰。这些Rx频带可用于具有相同无线电技术或其他技术的接收器(例如，噪声进入自己的接收频带的蜂窝发送器，全球定位系统(GPS)接收器，WiFi接收信号等)。常规上，这已经通过在手机(例如，UE)和基站(例如，eNB(演进型通用陆地无线接入网(E-UTRAN)节点B、演进型节点B、或eNodeB)、gNB(下一代NodeB、g NodeB等)应用两者中使用昂贵的前端滤波器来缓解。
在各种实施例中，本文讨论的技术可以用于执行发送信号的任意噪声整形。通过引入任意的带外噪声整形，这可以允许使用比常规用于实现类似于高分辨率DAC的性能的常规方法更粗略的DAC。在各种示例中，该任意带外噪声整形可以包括数个Rx陷波(notch)(例如，一个或多个Rx陷波(例如，2个，等等)，用于载波聚合或用于其他系统的接收频带)。这些陷波可被设计为具有精确的形状，其可以包括任意的带宽(BW)。在各个方面，可以采用如下方式来执行根据本文讨论的实施例的噪声整形，所述方式使得对于各种DAC分辨率(例如，从8b到10b)可以保持Rx噪声水平相同。在本文所讨论的各个方面中，可以用比常规系统更不严格的前端滤波和/或具有比常规系统更低的分辨率的发送DAC来满足任意频谱掩模，这两者中的任一者(或两者)都可以降低复杂度和成本。
在本文讨论的方面中，可以采用数字实现方式(例如，可以是无乘法器的并且可以使用查找表(LUT))，该数字实现方式可以将噪声整形为任何任意形状。在各个方面中，可以在频域中预先计算在各个方面中使用的噪声整形滤波器的滤波器抽头，以设计用于滤波器合成的目标形状的反相(inverse)，其中，可以从该滤波器合成中推导出脉冲响应，这可以允许在Tx频段和(一个或多个)Rx频段中都具有高度控制的响应。然后可以基于预先计算的频域形状，在时域中计算滤波器抽头值。
在各种实施例中，本文讨论的技术可以在发送器中使用，该发送器可以被设计成满足频谱掩模，该频谱掩模在一个或多个ACLR、(一个或多个)Rx频带中的噪声、带外发射等方面满足各种条件。参照图3，示出可经由本文讨论的噪声整形技术来满足的任意噪声形状谱(shape spectrum)的示例(例如，其中根据本文讨论的方面的噪声整形滤波器可以是该谱的反相)。虽然图3作为示例示出特定的噪声谱形状，但在本文讨论的各个方面中，可以任意选择不同频带的相对衰减、其在频域中的位置、宽度和过渡锐利度(sharpness)。
图3示出了频谱掩模的一个示例，该示例示出了可以通过本文讨论的噪声整形技术来满足的各种条件。图3的频谱掩模示出了在特定频率附近的各种带宽(BW)中以及在基带信号附近和其他带外位置的系统BW中定义的示例动态范围(DR，信号和噪声功率谱水平之间的差异)。虽然图3为了说明的目的示出了特定频谱掩模，但是可以将本文讨论的技术用于噪声整形以满足任意频谱掩模。
参照图4，示出了400处基于具有平坦量化噪声的本底噪声的(理想化)常规噪声整形技术与410处来自本文讨论的噪声整形技术的量化噪声之间的比较。这两种技术都可以满足图3的频谱掩模，但是本文讨论的技术可以满足图3的频谱掩模或具有较少复杂性和较低成本的系统的任意频谱掩模(例如经由较低分辨率的DAC和/或较不严格的前端过滤)。
如在图4中可以看到的，在各个方面中，本文中讨论的噪声整形技术可以用于执行Tx(发送)信号的噪声的噪声整形，以满足频谱掩模的各种频谱形状特征。作为第一示例，用于Tx信号的带宽(BWsignal)之外的频率区域可以具有低于用于带外噪声的第一噪声阈值(例如，如图4中所示的DROOB)的噪声(例如，以dB等为量级)，使得带外噪声都在第一噪声阈值以下，并且在系统带宽(BWsystem)内但在BWsignal之外的噪声也可以等于或低于第一噪声阈值。另外，在各方面中，一个或多个频率区域可具有低于一个或多个附加噪声阈值的噪声，该一个或多个附加噪声阈值低于第一噪声阈值，而其他频率区域可具有高于该一个或多个附加噪声阈值(但低于第一噪声阈值)的噪声。作为第二示例，系统带宽(BWsystem)中的Tx噪声可以在系统带宽中除了用于Tx信号的那些区域之外的区域中具有低于第二噪声阈值(例如，Ssystem)的噪声，以将ACLR保持在可接受的水平。作为第三示例，可以定义一个或多个带通区域(例如，所示带通区域具有相同或不同的带宽，例如，如图3和图4所示)(例如，所示带通区域可以与使用本文所讨论的方面的BS或UE处的Rx频带相关联)，每个带通区域可具有相关联的阈值(例如，阈值可以相同或不同，例如，如图3和4所示)，以使一个或多个Rx频带(例如，UE或BS使用以生成Tx信号的Rx频带)中的Tx噪声能够具有等于或低于相关阈值的噪声。在各个方面中，第一阈值(针对带外噪声)和(一个或多个)相关联的阈值(针对Rx频带陷波或一个或多个带通区域)之间的差可以是本文讨论的或如附图所示的各种衰减值中的任何一个(例如，40dB、或更小或更大，例如图3所示的值)。
参照图5，示出将根据本文讨论的方面的噪声整形应用于三载波信号的结果的示例图。图5中示出的信号是以805、1840和2655MHz为中心的20MHzLTE载波(分别在LTE下行链路频带B20、B3和B7内部)。曲线图502示出了根据本文所讨论的各个方面的基于施加了具有噪声整形的6位DAC的功率谱，曲线图504示出了6位理想DAC的功率谱，并且曲线图506示出了10位理想DAC的功率谱。从图5中可以看出，本文讨论的技术可以通过比常规技术具有更低分辨率的DAC来促进噪声整形以满足给定的频谱掩模。
在各个方面中，可以采用本文讨论的技术、经由噪声整形来满足频谱形状特性，该噪声整形可以通过比常规系统更粗糙的DAC来使用，这可以比非常高分辨率的DAC更容易设计。参照图6，示出了是根据本文讨论的各个方面的第一示例噪声整形器610，该第一示例噪声整形器610可以用于对噪声进行整形以满足任意频谱掩模。在各个方面中，噪声整形器610可以是多种类型的噪声整形器中的任何一种，例如，如本文所述的delta-sigma，pyramid编码器等。在各个方面中，可以在频域中对噪声整形器610的滤波器抽头进行预先计算，以设计用于滤波器合成的目标形状的反相，其中，可以从该滤波器合成中推导出脉冲响应，这可以允许在Tx频段和(一个或多个)Rx频段中都具有高度控制的响应。然后可以基于预先计算的频域形状，在时域中计算滤波器抽头值。基于噪声整形器610的设计，噪声整形器610可以从给定的输入信号xq(例如，要由采用噪声整形器610的发送器发送的发送信号)生成噪声整形输出信号yq(例如，要由采用噪声整形器610的发送器发送的经噪声整形的发送信号，该噪声整形输出信号yq满足与噪声整形器610的设计相关联的频谱掩模。
在各个方面，噪声整形器610可以是单级噪声整形器，而在其他方面，噪声整形器610可以是多级(例如，两个或更多级，例如下面结合图7所讨论的两级噪声整形器)。
在一些方面，为了降低噪声整形器的复杂性，可以对发送信号的By(例如，Bc+Bp)位量化的Bp个最低有效位(LSB)执行噪声整形，其中Bc和Bp的值(可以是正整数)可以在实施例之间变化。参照图7，示出了根据本文讨论的各个方面的第一示例两级噪声整形器700和第二示例两级噪声整形器750的一对框图，它们中的每一个都可以用作无线通信系统的通信设备(例如，UE或BS)中的噪声整形滤波器。示例设备700可以包括量化器710(例如，可以是常规或专有的量化器等)、噪声整形器(例如，单级)720(例如，可以是诸如本文更详细描述的delta-sigma或pyramid之类的任何类型)、以及加法器730i，加法器730i可以向饱和电路740提供经噪声整形的输入，该饱和电路740可以通过饱和算法向DAC提供输出信号yq。
可以示出，量化器710的位数Bc和经噪声整形的位数Bp可以分别由等式(1)和(2)给出，它们对于低噪声而言是近似值：
Figure BDA0002380492250000131
Figure BDA0002380492250000132
其中Ps是采样噪声功率，fs是采样噪声频率，DR是动态范围(例如，OOB(带外)等)，BW是带宽(例如，系统、陷波1、陷波2、信号等)，并且A是噪声整形引起的衰减(例如，系统、陷波1、陷波2等)。可以看出，Bp≤Bc，这可以利用系统和陷波频带中的衰减效应。尽管Bp的具体形式涉及如图3-5所示的两陷波频谱掩模，但对于其他频谱掩模可以显示相似的结果。
量化器710可以在cq处输出对输入xq的By位量化的Bc个最高有效位(MSB)(例如，可以是浮点信号、或Bx位信号，其中Bx可以≥By)。加法器7301可以从发送信号xq中减去量化器710的输出信号cq，以将输入信号eq(可以包括信号xq的By位量化的Bp个LSB)提供给噪声整形器720(例如，delta-sigma，pyramid编码器等)。噪声整形器720可以对信号eq执行噪声整形以生成噪声整形输出信号pq，该噪声整形输出信号pq可以由加法器7302组合以生成输出信号yq作为信号xq的By位版本，具有Bp个LSB的噪声整形。
量化器710的Bc位和噪声整形器720的Bp位的划分可以取决于滤波器属性。例如，较小的Bp可以允许较低的复杂度，因此可以是有利的(特别是在UE实施例中)。从下面的表1中可以看出，对于中等衰减(例如40dB)，可以进行3级噪声整形器量化：
表1：不同衰减的Bc和Bp的示例值
NSF衰减 DAC位数(B<sub>c</sub>+B<sub>p</sub>) B<sub>c</sub> B<sub>p</sub>
40dB 10 9 1.6(3级)
50dB 9 7 2.3(5级)
60dB 8 5 3，2(9级)
可以包括量化器710和噪声整形器720的编码之间的一些重叠，这可以保证噪声整形器720部分的稳定性。在一个示例中，量化器710和噪声整形器720的动态范围可以重叠至少一位(例如，量化器710的n个LSB和噪声整形器720的n个MSB，其中n≥1)。因此，噪声整形器720可以具有2Bp+1级。通过该重叠而添加的噪声可以由饱和电路740去除。在第一特定示例中，Bc可以等于Bv，并且量化器710和噪声整形器720的动态范围可以重叠Bp位。在下面的表2中示出了第二特定示例，其中Bx＝16，Bc＝4，Bp＝3，By＝7：
表2：xq、cq、eq、pq、cq+pq和yq的示例位值
Figure BDA0002380492250000141
Figure BDA0002380492250000151
示例装置750可以包括结合示例装置700讨论的组件，并且示例装置750可以另外包括数模转换器(DAC)模型712。采用两级噪声整形器的噪声整形技术的一个特点是可以补偿DAC的非线性。通过在量化器710的输出处包括诸如DAC模型712之类的DAC响应模型(例如以查找表的形式)，与Bc个MSB相关联的非线性误差可以以如下方式被噪声整形，该方式类似于经噪声整形器720整形后的量化噪声。当Bc＞＞Bp时，此方法有效。
参照图8，示出根据本文所讨论的方面描绘了应用DAC非线性补偿技术的结果的一对示例图800和810。图800示出了不具有DAC补偿的信号，并且图810示出了基于形式为y＝x+0.05x3的静态DAC非线性响应的、具有DAC非线性补偿的信号。在各个方面，类似的技术可以用于存在动态非线性的情况。
参照图9，示出根据本文所讨论的各个方面的可以用作噪声整形器720、示例编码器900、902和904的pyramid编码器的三种示例实现方式。
每个示例编码器902、904和906可以例如在一组延迟元件的初始延迟元件940N处接收信号，940N可以将输出提供给横向的、类似滤波器的加法器链的初始加法器930N-1。
加法器930i可以将相关联的第一接收信号(例如，输入e，其为来自先前延迟元件940i+1的信号)与相关联的第二接收信号(例如，噪声整形滤波器抽头信号hi)组合，并且可以输出相关联的组合信号。除了最终加法器9301之外的所有加法器930i可以将相关联的组合信号输出到下一延迟元件940i。
最终加法器9301可以将其相关联的组合信号输出到可以根据实施例而变化的组件。例如，在实施例900和902中，最终加法器9301可以将其相关联的组合信号输出到舍入(rounding)电路910。在实施例900中，舍入电路910可以提供输出信号s作为噪声整形器720的输出，该输出可以被接收作为寄存器堆(regfile)922i的输入，寄存器堆922i可以基于接收到的信号s产生抽头信号hi。在实施例902中，舍入电路910可以向查找表(LUT)920提供输出信号iLUT，该LUT 920可以对应于寄存器堆922i或实现正寄存器堆922i，并且可以生成抽头信号hi和输出信号s。在实施例900和902两者中，位数Bp可以将对应的寄存器堆922i中的条目数确定为N，其可以是与
Figure BDA0002380492250000161
最接近的整数(例如，Bp＝9对应于相应寄存器堆922i中的512个条目)。实施例904提供了一种简化的替代方案，其中最终加法器9301可以将其相关联的组合信号输出到M级(例如，其中在实施例904中示出了M＝3)量化器924。基于量化器924的输出，每个抽头信号电路926i可以为相应的抽头信号hi生成M个输出之一。
在各方面中，噪声整形器720(在各种实施例中)可以在以过采样(oversampled)速率产生经噪声整形的数字符号s(k)的同时操作抽取(decimated)率(这可以降低编码器的操作时钟频率)。可以预先计算原型(prototype)噪声整形滤波器的系数(例如，hi等)，并且可以将这些滤波器抽头的码字的内积存储在查找表中。在编码器中未使用抽取(例如，抽取比D＝1)的情况下，如在具有三级量化器的示例中的904处所示，可以获得使用delta-sigma调制的实现方式。
从图9中可以看出，噪声整形器720的每个pyramid编码器实施例可以是无乘法器的。在delta-sigma调制的情况下，调制器可以全速率工作。
为了生成任意噪声形状，可以在频域中创建滤波器的响应。在各个方面，实现复杂度可以与噪声整形滤波器中的抽头数量成比例，这取决于滤波器的选择性和锐利度。使用傅立叶逆变换，可以计算噪声整形滤波器的系数h(k)。为了减少抽头的数量(例如，在UE实施例中，其中成本和功率问题更相关)，例如在图5中可以创建更平滑的过渡。
基于结合各种实施例进行的广泛模拟，证实了可以实现任意形状，并且Rx陷波的数量、形状和位置(或其他频谱掩模特性)可以非常灵活。
参照图10，示出了根据本文描述的各个方面的生成噪声整形信号的示例方法1000的流程图。在一些方面，方法1000可以在发送器(例如，诸如UE之类的移动设备或诸如eNB或gNB之类的接入点等等)的发送器处执行。在其他方面，机器可读介质可以存储与方法1000相关联的指令，该指令在被执行时可以使发送器执行方法1000的动作。
在1002处，可以接收滤波器输入信号xq(例如，浮点数或高分辨率(Bx位等))。
在1004处，可以将噪声整形应用于输入信号xq，以生成符合给定频谱掩模的噪声整形输出信号yq。
附加地或替代地，方法1000可以包括结合本文讨论的噪声整形技术在本文中所描述的一个或多个其他动作。
本文的示例可以包括主题，例如方法、用于执行方法的动作或框的装置、至少一种机器可读介质，该机器可读介质包括可执行指令，该可执行指令在由机器(例如，具有存储器的处理器、专用集成电路(ASIC)、现场可编程门阵列(FPGA)等)执行时使机器根据所描述的实施例和示例执行使用多种通信技术的并发通信的方法或装置或系统的动作。
示例1是一种被配置为在发送器内使用的装置，包括：噪声整形器，配置为：接收输入信号xq；以及将噪声整形应用于所述输入信号xq以生成噪声整形输出信号yq，其中，所述噪声整形输出信号yq的带内噪声低于与所述噪声整形器相关联的频谱掩模的带内噪声阈值，其中所述噪声整形输出信号yq的带外噪声低于所述频谱掩模的带外噪声阈值，并且其中所述输出信号yq在多个带通区域中的每个带通区域中的噪声均低于针对所述频谱掩模中该带通区域的相关联的噪声阈值。
示例2包括(一个或多个)示例1中的任何示例的任何变型的主题，其中所述噪声整形器被配置为补偿所述输入信号xq中的数模转换器(DAC)非线性。
示例3包括(一个或多个)示例1-2中的任何示例的任何变型的主题，其中，所述噪声整形器还被配置为采用delta-sigma调制来将噪声整形应用于所述输入信号xq。
示例4包括(一个或多个)示例1-2中的任何示例的任何变型的主题，其中，所述噪声整形器还被配置为采用pyramid编码来将噪声整形应用于所述输入信号xq。
示例5包括(一个或多个)示例4中的任何示例的任何变型的主题，其中，所述噪声整形器包括：pyramid编码器，被配置为接收包括所述输入信号xq的Bp个最低有效位(LSB)的信号eq，并且基于所述信号eq和所述pyramid编码器的多个滤波器抽头来生成Bp位噪声整形信号pq；和加法器，被配置为将所述Bp位噪声整形信号pq与Bc位信号cq相加以生成组合信号cq+pq，所述Bc位信号cq包括所述发送信号的Bc个最高有效位(MSB)，其中，所述噪声整形器被配置为基于所述组合信号cq+pq来生成所述噪声整形输出信号yq。
示例6包括(一个或多个)示例5中的任何示例的任何变型的主题，其中所述噪声整形器还包括饱和电路，所述饱和电路被配置为向所述组合信号cq+pq应用饱和算法以生成所述噪声整形输出信号yq。
示例7包括(一个或多个)示例5中的任何示例的任何变型的主题，其中所述Bp位噪声整形信号pq和所述Bc位信号cq重叠至少一位。
示例8包括(一个或多个)示例1-2中的任何示例的任何变型的主题，其中，所述噪声整形输出信号yq的带外区域的至少一部分的带外噪声高于所述频谱掩模的每个带通区域的相关联的噪声阈值。
示例9包括(一个或多个)示例1-2中的任何示例的任何变型的主题，其中，所述噪声整形器被配置为经由多个滤波器抽头将噪声整形应用于所述输入信号xq。
示例10包括(一个或多个)示例9中的任何示例的任何变型的主题，其中，所述噪声整形器被配置为基于针对所述多个滤波器抽头的预先计算的值的查找表来生成所述滤波器抽头。
示例11包括(一个或多个)示例9中的任何示例的任何变型的主题，其中，所述噪声整形器被配置为基于M级量化器来生成所述滤波器抽头，其中，M大于或等于3。
示例12包括(一个或多个)示例5-6中的任何示例的任何变型的主题，其中Bp位噪声整形信号pq和Bc位信号cq重叠至少一位。
示例13包括(一个或多个)示例1-6和12中的任何示例的任何变型的主题，其中，所述噪声整形输出信号yq的带外区域的至少一部分的带外噪声高于所述频谱掩模的每个带通区域的相关联的噪声阈值。
示例14包括(一个或多个)示例1-6或12-13中的任何示例的任何变型的主题，其中，噪声整形器被配置为经由多个滤波器抽头将噪声整形应用于输入信号xq。
示例15是一种被配置为在发送器内使用的装置，包括：量化器，被配置为接收信号xq并且生成Bc位信号cq，其中，Bc为正整数；第一加法器，被配置为从所述信号xq减去所述Bc位信号cq以产生差信号eq；噪声整形器，被配置为接收所述差信号eq并且生成噪声整形Bp位信号pq，其中，Bp是小于Bc的正数；以及第二加法器，被配置为将所述Bc位信号cq和所述噪声整形Bp位信号pq组合以产生噪声整形By位信号cq+pq，其中By是大于Bc的正整数。
示例16包括(一个或多个)示例15中的任何示例的任何变型的主题，还包括饱和电路，所述饱和电路被配置为接收所述噪声整形By位信号cq+pq并且生成饱和噪声整形By位信号yq。
示例17包括(一个或多个)示例15中的任何示例的任何变型的主题，还包括数模转换器(DAC)模型，所述DAC模型被配置为补偿所述输入信号xq中的DAC非线性。
示例18包括(一个或多个)示例15-17中的任何示例的任何变型的主题，其中，所述噪声整形器还被配置为采用delta-sigma调制来将噪声整形应用于所述输入信号xq。
示例19包括(一个或多个)示例15-17中的任何示例的任何变型的主题，其中，所述噪声整形器还被配置为采用pyramid编码来将噪声整形应用于所述输入信号xq。
示例20包括(一个或多个)示例15-16中的任何示例的任何变型的主题，还包括数模转换器(DAC)模型，所述DAC模型被配置为补偿所述输入信号xq中的DAC非线性。
示例21包括(一个或多个)示例15-16或20中的任何示例的任何变型的主题，其中，所述噪声整形器还被配置为采用delta-sigma调制来将噪声整形应用于所述输入信号xq。
示例22包括(一个或多个)示例15-16或20中的任何示例的任何变型的主题，其中，所述噪声整形器还被配置为采用pyramid编码来将噪声整形应用于所述输入信号xq。
示例23是一种机器可读介质，包括指令，所述指令当被执行时使得发送器：接收输入信号xq；以及将噪声整形应用于所述输入信号xq以生成噪声整形输出信号yq，其中，所述噪声整形输出信号yq的带内噪声低于与所述噪声整形器相关联的频谱掩模的带内噪声阈值，其中所述噪声整形输出信号yq的带外噪声低于所述频谱掩模的带外噪声阈值，并且其中所述输出信号yq在多个带通区域中的每个带通区域中的噪声均低于针对所述频谱掩模中该带通区域的相关联的噪声阈值。
示例24包括(一个或多个)示例23中的任何示例的任何变型的主题，其中所述指令当被执行时还使得所述发送器：补偿所述输入信号xq中的数模转换器(DAC)非线性。
示例25包括(一个或多个)示例23-24中的任何示例的任何变型的主题，其中所述指令当被执行时还使得所述发送器：采用delta-sigma调制来将噪声整形应用于所述输入信号xq。
示例26包括(一个或多个)示例23-24中的任何示例的任何变型的主题，其中所述指令当被执行时还使得所述发送器：采用pyramid编码来将噪声整形应用于所述输入信号xq。
示例27是一种被配置为在发送器内使用的装置，包括：用于接收输入信号xq的装置；以及用于将噪声整形应用于所述输入信号xq以生成噪声整形输出信号yq的装置，其中，所述噪声整形输出信号yq的带内噪声低于与所述噪声整形器相关联的频谱掩模的带内噪声阈值，其中所述噪声整形输出信号yq的带外噪声低于所述频谱掩模的带外噪声阈值，并且其中所述输出信号yq在多个带通区域中的每个带通区域中的噪声均低于针对所述频谱掩模中该带通区域的相关联的噪声阈值。
示例28包括(一个或多个)示例27中的任何示例的任何变型的主题，还包括：用于补偿所述输入信号xq中的数模转换器(DAC)非线性的装置。
示例29包括(一个或多个)示例27-28中的任何示例的任何变型的主题，其中用于应用噪声整形的装置被配置为：采用delta-sigma调制来将噪声整形应用于所述输入信号xq。
示例30包括(一个或多个)示例27-28中的任何示例的任何变型的主题，其中用于应用噪声整形的装置被配置为：采用pyramid编码来将噪声整形应用于所述输入信号xq。
包括摘要中描述的内容在内的本公开内容的示例性实施例的以上描述并不旨在是详尽的或将所公开的实施例限制为所公开的精确形式。尽管本文出于说明性目的描述了特定的实施例和示例，但是如相关领域的技术人员可以认识到的，在这些实施例和示例的范围内可以考虑各种修改。
就这方面而言，尽管已结合各种实施例和相应的附图描述了所公开的主题，但是应当理解在适用的情况下，在不偏离本公开的主题的情况下，可以使用其他类似的实施例，或者可以对所描述的实施例进行修改和添加，以执行与所公开主题相同的、相似的、替换的、或替代的功能。因此，所公开的主题不应限于本文所述的任何单个实施例，而应根据所附权利要求书的宽度和范围来解释。
特别地，关于上述组件或结构(构件、设备、电路、系统等)执行的各种功能，用于描述这些组件的术语(包括对“用于...的装置”的引用)除非另有说明，否则对应于执行所描述的组件的指定功能的任何组件或结构(例如，在功能上等同)，即使在结构上不等同于本文示出的示例性实施方式中执行该功能的所公开的结构。另外，尽管可能已经针对几个实施方式中的仅一个实施方式公开了特定特征，但是根据任何给定的或特定的应用可能的期望和益处，该特征可以与其他实施方式的一个或多个其他特征组合。

Claims (20)

1.一种被配置为在发送器内使用的装置，包括：
噪声整形器，被配置为：
接收输入信号xq；以及
将噪声整形应用于所述输入信号xq以生成噪声整形输出信号yq，其中，所述噪声整形输出信号yq的带内噪声低于与所述噪声整形器相关联的频谱掩模的带内噪声阈值，其中所述噪声整形输出信号yq的带外噪声低于所述频谱掩模的带外噪声阈值，并且其中所述输出信号yq在多个带通区域中的每个带通区域中的噪声均低于针对所述频谱掩模中该带通区域的相关联的噪声阈值。
2.根据权利要求1所述的装置，其中所述噪声整形器被配置为补偿所述输入信号xq中的数模转换器(DAC)非线性。
3.根据权利要求1-2中任一项所述的装置，其中，所述噪声整形器还被配置为采用delta-sigma调制来将噪声整形应用于所述输入信号xq。
4.根据权利要求1-2中任一项所述的装置，其中，所述噪声整形器还被配置为采用pyramid编码来将噪声整形应用于所述输入信号xq。
5.根据权利要求4所述的装置，其中，所述噪声整形器包括：
pyramid编码器，被配置为接收包括所述输入信号xq的Bp个最低有效位(LSB)的信号eq，并且基于所述信号eq和所述pyramid编码器的多个滤波器抽头来生成Bp位噪声整形信号pq；和
加法器，被配置为将所述Bp位噪声整形信号pq与Bc位信号cq相加以生成组合信号cq+pq，所述Bc位信号cq包括所述发送信号的Bc个最高有效位(MSB)，
其中，所述噪声整形器被配置为基于所述组合信号cq+pq来生成所述噪声整形输出信号yq。
6.根据权利要求5所述的装置，其中所述噪声整形器还包括饱和电路，所述饱和电路被配置为向所述组合信号cq+pq应用饱和算法以生成所述噪声整形输出信号yq。
7.根据权利要求5所述的装置，其中所述Bp位噪声整形信号pq和所述Bc位信号cq重叠至少一位。
8.根据权利要求1-2中任一项所述的装置，其中，所述噪声整形输出信号yq的至少一部分带外区域的带外噪声高于所述频谱掩模的每个带通区域的相关联的噪声阈值。
9.根据权利要求1-2中任一项所述的装置，其中，所述噪声整形器被配置为经由多个滤波器抽头将噪声整形应用于所述输入信号xq。
10.根据权利要求9所述的装置，其中，所述噪声整形器被配置为基于针对所述多个滤波器抽头的预先计算的值的查找表来生成所述滤波器抽头。
11.根据权利要求9所述的装置，其中，所述噪声整形器被配置为基于M级量化器来生成所述滤波器抽头，其中，M大于或等于3。
12.一种被配置为在发送器内使用的装置，包括：
量化器，被配置为接收信号xq并且生成Bc位信号cq，其中，Bc为正整数；
第一加法器，被配置为从所述信号xq减去所述Bc位信号cq以生成差信号eq；
噪声整形器，被配置为接收所述差信号eq并且生成噪声整形Bp位信号pq，其中，Bp是小于Bc的正数；以及
第二加法器，被配置为将所述Bc位信号cq和所述噪声整形Bp位信号pq组合以生成噪声整形By位信号cq+pq，其中By是大于Bc的正整数。
13.根据权利要求12所述的装置，还包括饱和电路，所述饱和电路被配置为接收所述噪声整形By位信号cq+pq并且生成饱和噪声整形By位信号yq。
14.根据权利要求12所述的装置，还包括数模转换器(DAC)模型，所述DAC模型被配置为补偿所述输入信号xq中的DAC非线性。
15.根据权利要求12-14中任一项所述的装置，其中，所述噪声整形器还被配置为采用delta-sigma调制来将噪声整形应用于所述输入信号xq。
16.根据权利要求12-14中任一项所述的装置，其中，所述噪声整形器还被配置为采用pyramid编码来将噪声整形应用于所述输入信号xq。
17.一种机器可读介质，包括指令，所述指令当被执行时使得发送器：
接收输入信号xq；以及
将噪声整形应用于所述输入信号xq以生成噪声整形输出信号yq，其中，所述噪声整形输出信号yq的带内噪声低于与噪声整形器相关联的频谱掩模的带内噪声阈值，其中所述噪声整形输出信号yq的带外噪声低于所述频谱掩模的带外噪声阈值，并且其中所述输出信号yq在多个带通区域中的每个带通区域中的噪声均低于针对所述频谱掩模中该带通区域的相关联的噪声阈值。
18.根据权利要求17所述的机器可读介质，其中所述指令当被执行时还使得所述发送器：补偿所述输入信号xq中的数模转换器(DAC)非线性。
19.根据权利要求17-18中任一项所述的机器可读介质，其中所述指令当被执行时还使得所述发送器：采用delta-sigma调制来将噪声整形应用于所述输入信号xq。
20.根据权利要求17-18中任一项所述的机器可读介质，其中所述指令当被执行时还使得所述发送器：采用pyramid编码来将噪声整形应用于所述输入信号xq。
CN201880051265.0A 2017-08-08 2018-07-31 具有接收频带陷波的任意噪声整形发送器 Pending CN111034059A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/671,888 2017-08-08
US15/671,888 US10044367B1 (en) 2017-08-08 2017-08-08 Arbitrary noise shaping transmitter with receive band notches
PCT/US2018/044479 WO2019032331A1 (en) 2017-08-08 2018-07-31 ARBITRARY NOISE SHAPING TRANSMITTER WITH RECEIVING BAND CUTTERS

Publications (1)

Publication Number Publication Date
CN111034059A true CN111034059A (zh) 2020-04-17

Family

ID=63014149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880051265.0A Pending CN111034059A (zh) 2017-08-08 2018-07-31 具有接收频带陷波的任意噪声整形发送器

Country Status (6)

Country Link
US (1) US10044367B1 (zh)
JP (1) JP7328208B2 (zh)
KR (1) KR20200037792A (zh)
CN (1) CN111034059A (zh)
DE (1) DE112018004103T5 (zh)
WO (1) WO2019032331A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11483722B2 (en) 2019-09-17 2022-10-25 Corning Research & Development Corporation Multi-band remote unit in a wireless communications system (WCS)
US11196436B1 (en) 2020-09-21 2021-12-07 Apple Inc. Hybrid digital-to-analog converter non-linearity calibration
US11581901B2 (en) * 2020-09-21 2023-02-14 Apple Inc. Digital pre-distortion compensation of digital-to-analog converter non-linearity

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1131976A (ja) * 1997-07-09 1999-02-02 Sony Corp パラレル−シリアル変換回路及びデジタル信号処理回路
AU2003217889A1 (en) 2002-03-04 2003-09-22 Stmicroelectronics, N.V. Resonant power converter for radio frequency transmission and method
DE20318967U1 (de) * 2003-12-06 2004-03-11 Eads Astrium Gmbh Unterdrückung von Störungen bei digitaler Frequenzsynthese, insbesondere in einer Zeitfrequenz einer Navigationssignal-Sendeeinrichtung
US20060217082A1 (en) 2005-03-22 2006-09-28 Georg Fischer Shaping noise in power amplifiers of duplex communication systems
JP6064485B2 (ja) 2012-09-24 2017-01-25 住友電気工業株式会社 信号処理装置及び無線機
KR101214976B1 (ko) * 2011-11-01 2012-12-24 포항공과대학교 산학협력단 델타-시그마 변조방식을 이용한 노이즈 세이핑 시간-디지털 변환기
US8890634B2 (en) * 2012-10-26 2014-11-18 Mstar Semiconductor, Inc. Multiplexed configurable sigma delta modulators for noise shaping in a 25-percent duty cycle digital transmitter
US9344111B2 (en) * 2013-06-28 2016-05-17 Intel Deutschland Gmbh N-order noise shaper
US9847676B2 (en) * 2013-09-27 2017-12-19 Intel IP Corporation Power saving technique for digital to time converters
KR102384362B1 (ko) * 2015-07-17 2022-04-07 삼성전자주식회사 노이즈를 성형하기 위한 델타 시그마 변조기 그리고 이를 포함하는 오디오 코덱
US9602127B1 (en) * 2016-02-11 2017-03-21 Intel Corporation Devices and methods for pyramid stream encoding

Also Published As

Publication number Publication date
US10044367B1 (en) 2018-08-07
KR20200037792A (ko) 2020-04-09
WO2019032331A1 (en) 2019-02-14
JP2020530235A (ja) 2020-10-15
JP7328208B2 (ja) 2023-08-16
DE112018004103T5 (de) 2020-07-09

Similar Documents

Publication Publication Date Title
US7787563B2 (en) Transmitter for wireless applications incorporation spectral emission shaping sigma delta modulator
US8165549B2 (en) Method for notch filtering a digital signal, and corresponding electronic device
EP2097984B1 (en) Digital linear transmitter architecture
US7715490B2 (en) Spectral emission shaping sigma delta modulator for wireless applications
US9961632B2 (en) DSP assisted and on demand RF and analog domain processing for low power wireless transceivers
US10516424B2 (en) Signal processing arrangement for a transmitter
Ebrahimi et al. Time-interleaved delta-sigma modulator for wideband digital GHz transmitters design and SDR applications
US10790849B2 (en) RFDAC (RF (Radio Frequency) DAC (Digital-to-Analog Converter)) with improved efficiency and output power
JP7328208B2 (ja) 受信バンド・ノッチを有する任意ノイズ・シェーピング送信機
US11962317B2 (en) Noise shaping in multi-stage analog-to-digital converters
US20150085902A1 (en) RFDAC Transmitter Using Multiphase Image Select FIR DAC and Delta Sigma Modulator with Multiple Rx Band NTF Zeros
JP2009171460A (ja) 通信装置、発振器、並びに周波数シンセサイザ
US9602127B1 (en) Devices and methods for pyramid stream encoding
US20150023415A1 (en) Method for noise shaping and a noise shaping filter
Chuang et al. Radio challenges, architectures, and design considerations for wireless infrastructure: Creating the core technologies that connect people around the world
JP6064485B2 (ja) 信号処理装置及び無線機
US10601437B1 (en) CDAC (capacitive DAC (digital-to-analog converter)) unit cell for multiphase RFDAC (radio frequency DAC)
Huang et al. A tri-band, 2-RX MIMO, 1-TX TD-LTE CMOS transceiver
US9853654B2 (en) Error-feedback digital-to-analog converter (DAC)
Seddighrad et al. A 3.6 GHz, 16mW ΣΔ DAC for a 802.11 n/802.16 e transmitter with 30dB digital power control in 90nm CMOS
JP5271251B2 (ja) Δς変換器を用いて複数の帯域のｒｆ信号を同時に送信する送信機及びプログラム
Tchambake et al. A multi-channel ΣΔ modulator for subband digital predistortion with LTE signals
JP6177057B2 (ja) 無線通信用ｉｃ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination