CN106716847B - 功率有效的噪声耦合的δς调制器 - Google Patents

功率有效的噪声耦合的δς调制器 Download PDF

Info

Publication number
CN106716847B
CN106716847B CN201580048426.7A CN201580048426A CN106716847B CN 106716847 B CN106716847 B CN 106716847B CN 201580048426 A CN201580048426 A CN 201580048426A CN 106716847 B CN106716847 B CN 106716847B
Authority
CN
China
Prior art keywords
output
integrator
adder
feed
sigma modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580048426.7A
Other languages
English (en)
Other versions
CN106716847A (zh
Inventor
王彦
周曲博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106716847A publication Critical patent/CN106716847A/zh
Application granted granted Critical
Publication of CN106716847B publication Critical patent/CN106716847B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/45—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedforward inputs, i.e. with forward paths from the modulator input to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/124—Quantisation
    • H04N19/126—Details of normalisation or weighting functions, e.g. normalisation matrices or variable uniform quantisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

提供了用于前馈ΔΣ调制器的方法和设备。该设备包括：第一加法器，其被配置为接收反馈信号和输入信号；以及第一积分器，其被配置为接收来自第一加法器的输出。该设备还包括噪声耦合的求和器/积分器(NCSI)。该NCSI包括第二加法器，其被配置为接收来自第一积分器的微分路径、来自第一积分器的输出以及来自第二积分器的输出的延迟反馈路径。该NCSI还包括被配置为接收来自第二加法器的输出的第二积分器。该设备还包括量化器，其被配置为接收第二积分器的输出，将输出反馈回至第一加法器和NCSI，以及从前馈ΔΣ调制器产生输出。

Description

功率有效的噪声耦合的ΔΣ调制器
相关申请的交叉引用
本申请要求于2014年9月12日提交的主题为“POWER-EFFICIENT NOISE-COUPLEDDELTA-SIGMA MODULATOR”的美国专利申请No.14/485,641的权益，该申请全部内容通过引用明确地并入本文。
技术领域
本文公开的各种示例性实施例一般地涉及电子电路。特别地，各种实施例涉及ΔΣ调制器。
背景技术
ΔΣ调制器在宽的频率范围用于在诸如锁相环之类的电路中，以用于例如模数转换等的功能。ΔΣ模数转换器(ΔΣADC)用于例如声音带、音频的应用和其他高分辨率精确应用中。可以通过使用过采样调制器和随后的滤波器以产生高分辨率数据流输出来在宽的频率范围使用ΔΣADC。与ΔΣ调制器相关联的一些优点包括高动态范围和整形量化噪声至带外的能力。ΔΣADC通过接收输入模拟信号进行操作，对信号进行过采样，以及随时间累加相同部分，以产生输出数字信号。数字滤波器可以对ΔΣADC的输出信号进行采样以产生期望的数字信号。ΔΣ调制器可以使用开关电容器功能块，诸如一个或多个开关电容器积分器和/或开关电容器加法器。
ΔΣ调制器可以被配置为具有更先进的特性(诸如噪声整形)以减少较低频率处的噪声。对于常规前馈ΔΣ调制器而言，在其输出处实现N阶噪声整形的设计要求其电路配置包括N+1阶运算放大器(op-amps)。因此，对于用以实现三阶噪声整形的ΔΣ调制器而言，电路架构将要求使用四个op-amp。
当设计功率有效的ΔΣ调制器时，例如尺寸、功耗、速度和生产成本等因素是设计考虑的一部分。取决于期望的特性，运算放大器可以是主要的复杂部件，其可以主要地指导用于电子电路中的ΔΣ调制器的成本和尺寸。
鉴于上述，期望改进ΔΣ调制器的设计。特别地，期望修改噪声整形ΔΣ调制器的架构以更有效地使用功率。
发明内容
鉴于对功率有效的噪声整形ΔΣ调制器的当前需求，给出了各种示例性实施例的简要概述。可以在以下概述中进行一些简化和省略，其旨在突出和介绍各种示例性实施例的一些方面，但不旨在限制本发明的范围。对足以允许本领域普通技术人员制造和使用本发明构思的优选示例性实施例的详细说明将在后面的部分中进行。
在一个方面，提供了一种前馈ΔΣ调制器设备。该设备包括：第一加法器，其被配置为接收反馈信号和输入信号；以及第一积分器，其被配置为接收来自第一加法器的输出。该设备还包括噪声耦合的求和器/积分器(NCSI)。该NCSI包括第二加法器，其被配置为接收来自第一积分器的微分路径、来自第一积分器的输出以及来自第二积分器的输出的延迟反馈路径。该NCSI还包括第二积分器，其被配置为接收来自第二加法器的输出。该设备还包括量化器，其被配置为接收第二积分器的输出，将输出反馈回至第一加法器和NCSI，以及从前馈ΔΣ调制器产生输出。
在另一方面，提供了一种用于在前馈ΔΣ调制器中处理信号的方法。该方法包括第一加法器接收反馈信号和输入信号，以及第一积分器接收来自第一加法器的输出。该方法还包括第二噪声耦合的求和器/积分器(NCSI)在第二加法器处接收来自第一积分器的微分路径、来自第一积分器的输出以及来自第二积分器的输出的延迟反馈路径。在一个方面，第二积分器接收来自第二加法器的输出。该方法还包括量化器接收来自第二积分器的输出，将输出反馈回至第一加法器和NCSI，以及从前馈ΔΣ调制器产生输出。
在另一方面，提供了一种前馈ΔΣ调制器。该前馈ΔΣ调制器包括用于求和反馈信号和输入信号的第一装置以及用于对来自第一加法器的输出进行积分的第一装置。该前馈ΔΣ调制器包括用于求和以及积分的噪声耦合的装置。该求和以及积分装置包括用于对来自用于积分的第一装置的微分路径、来自用于积分的第一装置的输出以及来自用于积分的第二装置的输出的延迟反馈路径进行求和的第二装置。该求和以及积分装置还包括用于对来自用于求和的第二装置的输出进行积分的第二装置。该前馈ΔΣ调制器还包括用于对用于积分的第二装置的输出进行量化的装置。该量化装置将输出反馈回至加法器和用于求和以及积分的噪声耦合的装置，以及从前馈ΔΣ调制器产生输出。
应当显而易见的是，以这种方式，各种示例性实施例使得能够使用ΔΣ调制器进行噪声整形。特别地，通过提供噪声耦合的求和器/积分器，ΔΣ调制器可以在实现期间使用最少数量的运算放大器来提供高阶噪声整形。
附图说明
为了更好地理解各种示例性实施例，参考了附图，其中：
图1示出了与无线通信系统通信的无线装置；
图2示出了无线装置的框图；
图3示出了常规前馈ΔΣ调制器；
图4示出了包括组合积分器的常规前馈ΔΣ调制器；
图5示出了包括噪声耦合的加法器的常规前馈ΔΣ调制器；
图6示出了包括噪声耦合的加法器和积分器的前馈ΔΣ调制器；
图7示出了包括噪声耦合的加法器和积分器的前馈ΔΣ调制器的另一实施例；
图8示出了包括噪声耦合的加法器和积分器的前馈ΔΣ调制器的电路实现；以及
图9示出了使用包括噪声耦合的加法器和积分器的前馈ΔΣ调制器来处理信号的示例性方法。
具体实施方式
以下结合附图阐述的详细说明旨在作为对本发明的各种示例性实施例的说明，并且不旨在表示可以实施本发明的仅有的实施例。详细说明包括用于提供对各种概念的透彻理解的目的的具体细节。然而，对于本领域技术人员显而易见的是，本发明可以在没有这些具体细节的情况下实施。在一些情况下，以框图形式示出公知的结构和部件，以便避免模糊这些构思。可以仅仅为了方便和清楚起见而使用缩略语和其他描述性术语，并且不旨在限制本发明的范围。术语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何设计不一定被解释为相对于其他设计是优选的或有利的。
现在将参考各种设备和方法来呈现电信系统的若干方面。这些设备和方法将在以下详细说明中描述并且通过各种块、模块、部件、电路、步骤、处理、算法等(统称为“元件”)在附图中进行说明。这些元件可以使用电子硬件、计算机软件或其任何组合来实现。这样的元件是被实现为硬件还是软件取决于特定应用和施加在整个系统上的设计约束。
作为示例，元件或元件的任何部分或元件的任何组合可以利用包括一个或多个处理器的“处理系统”来实现。处理器的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、门控逻辑、离散硬件电路以及被配置为执行遍及本公开中描述的各种功能的其他合适的硬件。处理系统中的一个或多个处理器可以执行软件。软件应被广义地解释为意指指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、过程、功能等，无论是否被称为软件、固件、中间件、微代码、硬件描述语言或其它。
因此，在一个或多个示例性实施例中，所描述的功能可以在硬件、软件、固件或其任何组合中实现。如果在软件中实现，则该功能可以存储于或编码为计算机可读介质上的一个或多个指令或代码。计算机可读介质包括计算机存储介质。存储介质可以是可由计算机访问的任何可用介质。作为示例而非限制，这样的计算机可读介质可以包括随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、光盘(CD)ROM(CD-ROM)或其它光盘存储器、磁盘存储器或其它磁存储装置或可用于以指令或数据结构的形式携带或存储期望的程序代码并且可由计算机访问的任何其它介质。如本文所使用的磁盘和光盘包括CD、激光光盘、光盘、数字通用光盘(DVD)和软盘，其中磁盘通常磁性地再现数据，而光盘使用激光光学地再现数据。上述的组合也应包括在计算机可读介质的范围内。
词语“示例性”在本文中用于表示用作示例、实例或说明。本文中描述为“示例性”的任何实施例不必被解释为比其它实施例优选或有利。同样地，设备、电路或方法的术语“实施例”不要求本发明的所有实施例包括所描述的部件、结构、特征、功能、处理、优点、益处或操作模式。
术语“连接”、“耦合”或其任何变型意味着在两个或更多元件之间的任何直接或间接的连接或耦合，并且可以包括在“连接”或“耦合”在一起的两个元件之间存在一个或多个中间元件。元件之间的耦合或连接可以是物理的、逻辑的或其组合。如本文中所使用的，两个元件可以被认为是通过使用一个或多个导线、电缆和/或印刷电连接以及通过使用电磁能量(诸如具有射频区域、微波区域和光学(可见和不可见二者)区域中的波长的电磁能量)来“连接”或“耦合”在一起，作为若干非限制性和非穷尽性示例。
本文中使用诸如“第一”、“第二”等指定的对元件的任何引用一般不限制那些元件的数量或顺序。相反，这些指定在本文中用作区分两个或更多元件或元件的实例的方便的方法。因此，对第一和第二元件的引用不意味着可以仅使用两个元件，或者第一元件必须在第二元件之前。
如本文中所使用，当在本文中使用时，术语“包括”、“包括……的”、“包含”和/或“包含……的”指定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
现在将呈现用于功率有效的噪声耦合的ΔΣ调制器的电路的各个方面。然而，如本领域技术人员将容易理解的，这样的方面可以扩展到其他电路配置和装置。因此，对用于ΔΣ调制器的特定应用或无线装置内的任何部件、结构、特征、功能或处理的所有参考仅旨在示出电子硬件的示例性方面，应理解这样的方面可以具有宽的差别应用。
可以使用具有安装的分频器的硬件的各种实施例，诸如移动电话、个人数字助理(PDA)、台式计算机、膝上型计算机、掌上型计算机、平板计算机、机顶盒、导航装置、工作站、游戏控制台、媒体播放器或任何其它合适的设备。
图1示出了与不同的无线通信系统通信的无线装置。图1是示出与不同的无线通信系统120、122通信的无线装置110的图100。无线装置110可以使用VCO，例如用于经由如相位调制的技术经由指定频率处的载波进行通信；在电子硬件中VCO的其它使用是本领域技术人员已知的。
无线系统120、122可以各自是码分多址(CDMA)系统、全球移动通信系统(GSM)系统、长期演进(LTE)系统、无线局域网(WLAN)系统或一些其他无线系统。CDMA系统可以实现宽带CDMA(WCDMA)、CDMA 1X或cdma2000、时分同步码分多址(TD-SCDMA)或一些其他版本的CDMA。TD-SCDMA也被称为通用陆地无线接入(UTRA)时分双工(TDD)1.28Mcps选项或低码片速率(LCR)。LTE支持频分双工(FDD)和时分双工(TDD)二者。例如，无线系统120可以是GSM系统，并且无线系统122可以是WCDMA系统。作为另一示例，无线系统120可以是LTE系统，并且无线系统122可以是CDMA系统。
为简单起见，图100示出了包括一个基站130和一个系统控制器140的无线系统120、以及包括一个基站132和一个系统控制器142的无线系统122。一般来说，每个无线系统120、122可以包括任何数量的基站和任何组的网络实体。每个基站130、132可以支持用于在基站的覆盖范围内的无线装置的通信。基站130、132还可以称为节点B、演进节点B(eNB)、接入点、基站收发台、无线电基站、无线电收发机、收发机功能、基本服务集(BSS)、扩展服务集(ESS)或一些其它合适的术语。无线设备110还可以被称为用户设备(UE)、移动装置、远程装置、无线装置、无线通信装置、站、移动站、用户站、移动用户站、终端、移动终端、远程终端、无线终端、接入终端、客户端、移动客户端、移动单元、用户单元、无线单元、远程单元、手机、用户代理或一些其他合适的术语。无线装置110可以是蜂窝电话、智能电话、平板电脑、无线调制解调器、个人数字助理(PDA)、手持设备、膝上型计算机、智能本、上网本、无绳电话、无线本地环(WLL)站或一些其它类似功能的装置。
无线装置110可以能够与无线系统120和/或122通信。无线装置110还能够从诸如广播站134之类的广播站接收信号。无线装置110还能够从诸如一个或多个全球导航卫星系统(GNSS)中的卫星150之类的卫星接收信号。无线装置110可以支持用于诸如GSM、WCDMA、cdma2000、LTE、802.11等的无线通信的一个或多个无线电技术。术语“无线电技术”、“无线电接入技术”、“空中接口”和“标准”可互换使用。
无线装置110可以经由下行链路和上行链路与无线系统中的基站通信。下行链路(或前向链路)是指从基站到无线装置的通信链路，上行链路(或反向链路)是指从无线装置到基站的通信链路。无线系统可以利用TDD和/或FDD。对于TDD，下行链路和上行链路可以共享相同的频率，并且下行链路传输和上行链路传输可以在不同的时间段中在相同的频率上发送。对于FDD，下行链路和上行链路被分配单独的频率。下行链路传输可以在一个频率上发送，上行链路传输可以在另一个频率上发送。支持TDD的一些示例性无线电技术包括GSM、LTE和TD-SCDMA。支持FDD的一些示例性无线电技术包括WCDMA、cdma2000和LTE。
图2是诸如无线装置110之类的示例性无线装置的框图200。无线装置包括数据处理器/控制器210、收发器222和天线290。数据处理器/控制器210可以被称为处理系统。处理系统可以包括数据处理器/控制器210或数据处理器/控制器210和存储器216二者。收发器222包括支持双向通信的发射器220和接收器250。发射器220和/或接收器250可以利用超外差架构或直接转换架构来实现。在超外差架构中，信号在RF和基带之间在多个级中被频率转换，例如，在一个级中从RF到中频(IF)，然后在另一级中从IF到基带，以用于接收器。在也被称为零-IF架构的直接转换架构中，信号在一个级中在RF和基带之间被频率转换。超外差和直接转换架构可以使用不同的电路块和/或具有不同的要求。在图2所示的示例性设计中，发射器220和接收器250利用直接转换架构而被实现。
在发射路径中，数据处理器/控制器210可以处理(例如，编码和调制)要发送的数据，并将该数据提供至数模转换器(DAC)230。DAC 230将数字输入信号转换为模拟输出信号。模拟输出信号被提供给发射(TX)基带(低通)滤波器232，其可以对模拟输出信号进行滤波，以去除由DAC 230进行的先前数模转换所引起的图像。放大器(amp)234可以放大来自TX基带滤波器232的信号，并提供放大的基带信号。上变频器(混频器)236可以从TX LO信号发生器276接收放大的基带信号和TX LO信号。上变频器236可以利用TX LO信号对放大的基带信号进行上变频，并提供上变频的信号。滤波器238可以对上变频的信号进行滤波，以去除由频率上变频引起的图像。功率放大器(PA)240可以放大来自滤波器238的经滤波的RF信号以获得期望的输出功率电平，并提供输出RF信号。输出RF信号可以通过双工器/开关复用器264传输。
对于FDD，发射器220和接收器250可以耦合到双工器264，双工器264可以包括用于发射器220的TX滤波器和用于接收器250的接收(RX)滤波器。TX滤波器可以对输出RF信号进行滤波，以使发射频带中的信号分量通过，并衰减接收频带中的信号分量。对于TDD而言，发射器220和接收器250可以耦合到开关双工器264。开关双工器264可以在上行链路时间间隔期间将来自发射器220的输出RF信号传递到天线290。对于FDD和TDD而言，双工器/开关双工器264可以将输出RF信号提供给天线290，以用于经由无线信道进行传输。
在接收路径中，天线290可以接收由基站和/或其它发射器站发射的信号，并且可以提供所接收的RF信号。所接收的RF信号可以通过双工器/开关双工器264路由。对于FDD而言，双工器264内的RX滤波器可以对所接收的RF信号进行滤波，以使接收频带中的信号分量通过，并衰减发射频带中的信号分量。对于TDD而言，开关双工器264可以在下行链路时间间隔期间将所接收的RF信号从天线290传递到接收器250。对于FDD和TDD二者而言，双工器/开关双工器264可以将所接收的RF信号提供至接收器250。
在接收器250内，所接收的RF信号可以被低噪声放大器(LNA)252放大并且被滤波器254滤波，以获得输入RF信号。下变频器(混频器)256可以从RX LO信号发生器286接收输入RF信号和RX LO信号。下变频器256可以利用RX LO信号对输入RF信号进行下变频，并提供下变频的信号。下变频的信号可以被放大器258放大，并且被RX基带(低通)滤波器260进一步滤波，以获得模拟输入信号。模拟输入信号被提供给模数转换器(ADC)262。ADC 262将模拟输入信号转换为数字输出信号。数字输出信号被提供给数据处理器/控制器210。
TX频率合成器270可以包括TX锁相环(PLL)272和VCO274。VCO 274可以以期望的频率生成TX VCO信号。TX PLL 272可以从数据处理器/控制器210接收定时信息，并且生成用于VCO274的控制信号。控制信号可以调整VCO 274的频率和/或相位，以获得用于TX VCO信号的期望频率。TX频率合成器270将TX VCO信号提供给TX LO信号发生器276。TX LO信号发生器可以基于从TX频率合成器270接收到的TX VCO信号来生成TX LO信号。
RX频率合成器280可以包括RX PLL 282和VCO 284。VCO284可以以期望的频率生成RX VCO信号。RX PLL 282可以从数据处理器/控制器210接收定时信息，并生成用于VCO 284的控制信号。控制信号可以调整VCO 284的频率和/或相位，以获得用于RX VCO信号的期望频率。RX频率合成器280将RX VCO信号提供给RX LO信号发生器286。RX LO信号发生器可以基于从RX频率合成器280接收到的RX VCO信号来生成RX LO信号。
LO信号发生器276、286可各自包括分频器、缓冲器等。如果LO信号发生器276、286将由TX频率合成器270和RX频率合成器280提供的频率分频，则LO信号发生器276、286可被称为分频器。PLL 272、282可以各自包括相位/频率检测器、环路滤波器、电荷泵、分频器等。每个VCO信号和每个LO信号可以是具有特定基频的周期性信号。来自LO发生器276、286的TXLO信号和RX LO信号针对TDD可以具有相同的频率，或者针对FDD可以具有不同的频率。来自VCO 274、284的TX VCO信号和RX VCO信号(例如，针对TDD)可以具有相同的频率，或者(例如，针对FDD或TDD)可以具有不同的频率。
发射器220和接收器250中的信号的调节可以由放大器、滤波器、上变频器、下变频器等的一个或多个级来执行。这些电路可以与图2所示的配置不同地布置。此外，图2中未示出的其他电路也可以用于调节发射器220和接收器250中的信号。例如，阻抗匹配电路可以位于PA 240的输出处、LNA 252的输入处、天线290与双工器/开关双工器264之间等。图2中的一些电路也可以被省略。例如，可以省略滤波器238和/或滤波器254。收发器222的全部或一部分可以实现在一个或多个模拟集成电路(IC)、RF IC(RFIC)、混合信号IC等上。例如，发射器220中的TX基带滤波器232到PA 240、接收器250中的LNA 252到RX基带滤波器260、PLL272、282、VCO 274、284和LO信号发生器276、286可以实现在RFIC上。PA 240和其他可能的电路也可以实现在单独的IC或电路模块上。
数据处理器/控制器210可以执行用于无线装置的各种功能。例如，数据处理器/控制器210可以针对经由发射器220发射的以及经由接收器250接收的数据执行处理。数据处理器/控制器210可以控制发射器220和接收器250内的各种电路的操作。存储器212和/或存储器216可以存储用于数据处理器/控制器210的程序代码和数据。存储器可以在数据处理器/控制器210内部(例如，存储器212)或在数据处理器/控制器210外部(例如，存储器216)。存储器可以被称为计算机可读介质。振荡器214可以在特定频率处生成VCO信号。时钟发生器218可以从振荡器214接收VCO信号，并且可以产生用于数据处理器/控制器210内的各种模块的时钟信号。数据处理器/控制器210可以实现在一个或多个专用集成电路(ASIC)和/或其他IC上。
图3示出了常规前馈ΔΣ调制器。ΔΣ调制器300被示出为使用其频域功能块。可以使用可以例如在时域中操作的部件来构造调制器。ΔΣ调制器300可以用作例如RX链250中的模数转换器(ADC)262。在一些实施例中，ΔΣ调制器300可以是TX PLL 272和/或RXPLL 282的部件。ΔΣ调制器300可以包括加法器302、310、积分器304、306、308、量化器312和前馈路径314、316。
在操作中，ΔΣ调制器300接收模拟输入信号U(z)并生成从量化器312产生的输出V(z)。加法器310从输入U(z)和积分器304、306、308的输出接收前馈路径，以产生模拟输出Y(z)。量化器312可以基于模拟输出Y(z)产生数字输出V(z)。在量化期间，量化器312可以添加不可忽略量的量化噪声E(z)，其可以被整形，因此其不再是输出信号的一部分。在说明性实施例中，例如，量化器312的输出作为负反馈被发送回加法器302。随着量化噪声通过每个积分器304、306、308，量化噪声移动到较高频率，超出用于采样的期望的通带。
前馈ΔΣ调制器300可以通过其积分器304-308的级联来实现更高阶的噪声整形。在一个说明性实施例中，例如，ΔΣ调制器300通过使用三个积分器来实现三阶噪声整形，从而理想量化噪声输出呈三阶形状。这可以被概括为使用N(其中N≥1)个积分器实现N阶噪声整形。在一些实施例中，ΔΣ调制器300可以被配置用于使用N阶积分器的N阶噪声整形，诸如当N≥1，2≤N≤6时，以及如在说明性实施例中，其中N＝3。
以类似的方式，ΔΣ调制器300在使用四个运算放大器(除了用于加法器310的一个运算放大器之外，用于三个积分器中的每一个的一个运算放大器)来实现三阶噪声整形。该关系可以被概括为使用类似拓扑的ΔΣ调制器300可以通过使用N+1阶运算放大器来实现N阶噪声整形。
应当注意，在框314、316处指示的“3”指的是每个相应前馈路径中的增益因子。例如，按比例前馈路径314、316以3的增益增强信号。不同的实施例可以在一个或多个前馈路径上包括不同的增益。在一些实施例中，增益的值可以基于由调制器使用的噪声整形的阶数。例如，实现四阶噪声整形的ΔΣ调制器可以在一个或多个前馈路径中具有不同的值作为增益因子。
图4示出了包括组合的积分器的常规前馈ΔΣ调制器。ΔΣ调制器400类似于ΔΣ调制器300，并且可以包括类似的部件，包括加法器402、积分器404、406和量化器420。ΔΣ调制器400可以类似地在其输出中实现三阶噪声整形。
然而，ΔΣ调制器400包括组合的积分器430，其组合了加法器310和积分器308。组合的积分器430包括积分器408、加法器410、延迟路径412、按比例的前馈增益413、417和微分路径414、416和418。组合的积分器430使用单个运算放大器执行求和功能，以组合前馈路径413-418和延迟路径412以及408处的积分功能。与ΔΣ调制器300相比，ΔΣ调制器400使用较少的放大器，从而ΔΣ调制器400在仅使用N阶运算放大器时实现N阶噪声整形。
图5示出了包括噪声耦合的加法器的常规前馈ΔΣ调制器。ΔΣ调制器500类似于ΔΣ调制器300，并且可以包括频域功能块，诸如加法器502、量化器520、模拟环路滤波器530和噪声耦合的加法器540。模拟环路滤波器530可以是功能块，其包括基于期望的噪声整形的阶数的一个或多个积分器504、506。模拟滤波器530还包括前馈路径508和加法器510。噪声耦合的加法器540可以包括加法器510、512、514和延迟路径516。在一些实施例中，加法器510、512可以被组合，从而单个加法器512另外地接收来自积分器504、506的输出的前馈路径。
在操作期间，噪声耦合的加法器540可以在加法器514处从输出信号提取量化噪声，并将噪声分量反馈至环路滤波器输出。返回至滤波器的噪声的反馈具有与通过积分器处理噪声相同的效果，从而噪声耦合的加法器540实现一阶噪声整形增强。在说明性实施例中，例如，ΔΣ调制器500通过实现来自积分器504、506的二阶噪声整形以及通过噪声耦合的加法器540的一阶噪声整形来实现三阶噪声整形。
噪声耦合的加法器540可以将反馈分量链接到用于加法器512的运算放大器，从而噪声耦合的加法器540使用单个运算放大器。因此，ΔΣ调制器500可以使用N阶运算放大器来实现N阶噪声整形：针对N-1阶积分器中的每一个使用一个，以及在噪声耦合的加法器540中使用一个。
图6示出了包括噪声耦合的加法器和积分器的前馈ΔΣ调制器。ΔΣ调制器600类似于ΔΣ调制器300、400、500，并且包括用于模拟信号的类似的频域功能部件。ΔΣ调制器600包括加法器602、积分器604、量化器620和噪声耦合的求和器/积分器(NCSI)630。NCSI630可以包括积分器606、加法器610、减法器617、延迟路径612、前馈路径614-616和延迟反馈路径618。
NCSI 630包括从前馈路径614-616接收输入的加法器(adder)/求和器(summer)610。这可以包括来自输入的微分路径616、来自积分器604的输出的微分路径614以及来自积分器604的延迟路径612。在一些实施例中，一个或多个前馈路径可以包括信号中的增益。在说明性实施例中，例如，微分路径614包括增益因子615。在一些实施例中，加法器610可以从位于积分器604与NCSI 630之间的附加的积分器接收附加的前馈路径。这些附加的积分器可以被ΔΣ调制器600使用以实现更高阶的噪声整形。这可以被概括为ΔΣ调制器600可以通过在积分器604与NCSI 630之间包括N-3阶积分器来实现N阶噪声整形。在一个说明性实施例中，例如，ΔΣ调制器600可以在积分器604与NCSI 630之间使用零阶积分器来实现3阶噪声整形。
NCSI 630包括来自减法器617的输出的延迟反馈路径618。与ΔΣ调制器500的噪声耦合的加法器530不同，NCSI包括修改加法器610的输出的积分器。因此，由减法器617提取的量化噪声不处于与由加法器610接收的其它值相同的状态。因此，延迟反馈路径618从积分器606的输出提取量化噪声。延迟反馈路径618允许加法器610的输出进行噪声耦合，并且向NCSI的噪声整形输出添加额外的阶数。在一个说明性实施例中，例如，由于积分器606和加法器610通过延迟反馈路径618噪声耦合，NCSI 630实现二阶噪声整形。NCSI 630可以包括用于积分器606和加法器610二者的单个运算放大器。
图7示出了包括噪声耦合的加法器和积分器的前馈ΔΣ调制器的另一实施例。ΔΣ调制器700类似于ΔΣ调制器600，并且类似地包括加法器702、积分器704、量化器720和噪声耦合的求和器/积分器(NCSI)730。NCSI类似地包括积分器706、加法器/减法器710、延迟路径712和前馈路径714-716。NCSI还包括反馈延迟路径717、718。
NCSI 730以与NCSI 630类似的方式运行，因为加法器710可以组合前馈和延迟路径712-716，以提供来自在前积分器704的噪声调制。通过包括积分器706的延迟积分输出和包括量化噪声的来自量化器720的延迟输出，加法器/减法器710还可以包括高阶噪声整形，加法器/减法器710在产生其输出之前减去该量化噪声。因此，延迟反馈路径717-718可以等效于包括在NCSI 630中的延迟反馈路径618中的值。然而，NCSI 730可以在不使用附加的减法器617的情况下产生该结果，使用单个加法器/减法器710来执行NCSI 730内所有的信号组合功能。
如将关于图8更详细地讨论，NCSI 730因此可以包括用于积分器706和加法器710二者的单个运算放大器。因此，NCSI 730可以被设计为使得其仅使用一个运算放大器来实现。因此，使用NCSI730的ΔΣ调制器700可以在使用N-1阶运算放大器时实现N阶噪声整形：针对在NCSI 730之前的每个积分器的一个运算放大器(其将提供N-2阶的噪声整形)，以及NCSI 730中用以提供二阶噪声整形的单个运算放大器。
图8示出了包括噪声耦合的加法器和积分器的前馈ΔΣ调制器的电路实现。ΔΣ调制器800可以是ΔΣ调制器700的电路实现，并且包括输入模拟信号的时域调制以产生噪声整形结果。说明性实施例例如基于模拟输入信号U(z)来从量化器820产生三阶噪声整形数字输出信号V(z)。ΔΣ调制器800包括积分器804、量化器820和噪声耦合的求和器/积分器(NCSI)830。积分器804包括运算放大器802和数模转换器(DAC)822。NCSI 830包括运算放大器803、模拟延迟电路806、808、数字延迟电路816、818和DAC 824、826。
ΔΣ调制器800包括多个开关，其基于控制时钟信号的相位而闭合。在一个说明性实施例中，例如，具有“Φ1”符号的开关在时钟相位Φ1处闭合。量化器820可以在时钟相位的下降沿上产生输出。例如，量化器820可以在时钟相位Φ2的下降沿处产生数字输出。类似地，特定路径可以基于电路内的特定时钟相位和延迟来进行操作。例如，在由量化器820完成的采样的结束与由运算放大器802、803完成的积分的结束之间存在一个时钟周期延迟。
可以实现ΔΣ调制器800，从而例如加法器702的某些频域部件在不使用运算放大器的情况下实现；更确切地说，通过经由定时开关的连接来实现相同的功能。例如，加法器功能被包括在积分器804内，其中输入信号和(经由DAC 822)转换的输出信号在运算放大器802的负输入处组合。DAC 822、824、826可以是单位或多位转换器，其将由量化器820产生的输出数字信号转换为分别由积分器803和NCSI 830中的其它部件使用的模拟信号。
可以经由在特定时钟相位处的积分器804和NCSI 830之间的连接来实现前馈路径714-716。例如，前馈路径714-716在Φ2开关之前经由电容器连接到NCSI 830中的加法器的输入。可以修改这些电容器的尺寸以反映每个前馈路径中的增益。例如，2C电容器反映增益因子715。在其他实施例中，前馈路径714和其他前馈路径可以被配置为具有输入到加法器710中的不同增益。
延迟电路806、808、816、818可以包括模拟z-1电路806、数字z-1电路816、818和模拟z-2电路808。模拟延迟电路806、808可以进行操作以起到如延迟反馈路径717的功能。可以使用数字触发器(DFF)来实现数字延迟电路816、818，并且数字延迟电路816、818可以进行操作以起到如延迟反馈路径718的功能，将数字输出信号(通过电路816)延迟一个或(通过电路816、818的级联)延迟两个时钟周期。前馈路径全部连接到运算放大器803的输入，运算放大器803用作NCSI 830的加法器。运算放大器803还可以根据操作中的路径从其作为加法器的功能交替其功能以用作积分器。
如说明性实施例所示，ΔΣ调制器800可以在使用两个运算放大器802-803时实现三阶噪声整形。附加的积分器(其使用类似于积分器804的电路实现)可以被配置为在积分器804与NCSI 830之间进行操作，以实现用于V(z)处的数字输出的更高阶噪声整形。
图9示出了使用包括噪声耦合的加法器和积分器的前馈ΔΣ调制器来处理信号的示例性方法。调制器600、700、800可以实现方法900，例如以便根据输入模拟信号产生数字输出。
方法900开始于步骤902并进行到步骤904，其中加法器702接收来自量化器720的反馈信号和输入信号U(z)。在一些实施例中，反馈信号是从反馈路径中的DAC接收的经转换的模拟信号。在一些实施例中，反馈信号可以是输出信号V(z)。
在步骤906中，积分器704可以接收加法器702的输出。在一些实施例中，加法器/减法器702的输出可以是量化噪声的符号化的量。在一些实施例中，加法器/减法器702可以输出量化噪声的绝对值。
在步骤907中，噪声耦合的求和器/积分器(NCSI)730中的加法器710可以接收多个输入信号。这些输入信号可以包括来自积分器704的微分路径714、来自积分器704的输出的延迟路径712以及来自积分器706的输出的延迟反馈路径717。在一些实施例中，前馈路径可以包括增益因子，诸如用于微分路径714的增益因子715。
在一方面，调制器600、700、800可以包括来自输入U(z)的第二微分路径716。在这种情况下，NCSI 730中的加法器710可以在步骤908中接收第二微分路径716。在另一方面，调制器600、700、800可以包括在积分器704与NCSI 730之间的附加的积分器。在这种情况下，加法器710可以在步骤909中从每个附加的积分器的输出接收附加的微分路径。
在步骤910中，积分器706接收加法器710的输出。在一些实施例中，加法器710的输出可以包括将量化噪声E(z)移位到用在量化器720中的期望通带之外的较高频率的噪声整形信号。
在步骤912中，量化器720接收积分器706的输出。在一些实施例中，积分器706的输出信号是包括整形为N阶的量化噪声的模拟信号。在图7中，例如，积分器706可以输出包括三阶整形量化噪声的模拟信号Y(z)，其中绝大多数的量化噪声处于量化器720中使用的通带之外的频率处。
在步骤914中，量化器720可以基于在步骤912处从积分器706接收到的输入信号Y(z)来产生输出信号。在一些实施例中，量化器720可以包括通带，其将通带内的模拟信号转换为数字符号或信号。在一些实施例中，量化器720可以在产生数字信号时注入不可忽略量的量化噪声E(z)。在一些实施例中，在步骤915中，量化器720还可以将输出V(z)经由延迟反馈路径718发送到加法器710，并且发送到加法器702。在这样的实施例中，反馈路径上的DAC可以将输出信号从数字信号转换为模拟信号。
通过反馈和噪声整形，随着时间推移，由量化器720产生的输出信号V(z)包括很少的量化噪声，因为大部分量化噪声已经被整形至量化器720中使用的通带之外。一旦量化器产生输出信号V(z)，该方法可以在步骤916结束。
应当理解，所公开的处理/流程图中的步骤的特定顺序或层次是示例性方法的说明。基于设计偏好，应当理解，可以重新排列处理/流程图中的步骤的特定顺序或层次。此外，可以组合或省略一些步骤。所附的方法权利要求以样本顺序呈现各个步骤的要素，并且不意味着限于所给出的特定顺序或层次。
提供先前说明以使本领域技术人员能够实践本文中所描述的各种方面。对这些方面的各种变型对于本领域技术人员将是显而易见的，并且本文中定义的一般原理可以应用于其他方面。因此，权利要求并不旨在限于本文中所示的方面，而是符合与语言权利要求一致的全部范围，其中对单数形式的要素的引用不旨在表示“一个且仅一个”，而是“一个或多个”，除非具体地如此陈述。词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何方面不一定解释为优选或优于其它方面。除非另有特别说明，术语“一些”是指一个或多个。诸如“A、B或C中的至少一个”、“A、B和C中的至少一个”和“A、B、C或其任何组合”的组合包括A、B、和/或C的任意组合，并且可以包括多个A、多个B或多个C。具体地，诸如“A、B或C中的至少一个”、“A、B和C中的至少一个”和“A、B、C或其任何组合”的组合可以为仅A、仅B、仅C、A和B、A和C、B和C或A和B和C，其中任何这样的组合可以包含A、B或C中的一个或多个成员。本领域普通技术人员已知或以后知道的遍及本公开描述的各个方面的元素的所有结构和功能等同物明确地通过引用并入本文中并且旨在被权利要求所涵盖。此外，本文中公开的内容不旨在献给公众，而不管这样的公开是否在权利要求中明确地陈述。除非使用短语“用于......的装置”来明确地叙述要素，否则不将权利要求要素解释为装置加功能。

Claims (20)

1.一种前馈ΔΣ调制器，包括：
第一加法器，被配置为接收反馈信号和输入信号；
第一积分器，被配置为接收来自所述第一加法器的输出；
噪声耦合的求和器/积分器NCSI，包括：
第二加法器，其被配置为接收：
来自所述第一积分器的微分路径，
来自所述第一积分器的输出，以及
来自第二积分器的输出的具有第一延迟的延迟反馈路径，所述第二积分器的输出作为量化器的输入，以及
所述第二积分器被配置为接收来自所述第二加法器的输出；以及
所述量化器，被配置为：
接收所述第二积分器的输出，
将所述量化器的输出反馈回至所述第一加法器并且使用所述第一延迟将所述输出反馈回至所述NCSI，以及
产生来自所述前馈ΔΣ调制器的输出。
2.根据权利要求1所述的前馈ΔΣ调制器，其中所述第二加法器减去通过来自所述量化器的反馈路径接收的输出。
3.根据权利要求1所述的前馈ΔΣ调制器，其中所述第二积分器的输出包括三阶噪声整形的模拟信号。
4.根据权利要求1所述的前馈ΔΣ调制器，还包括：
来自所述输入信号的第二微分路径。
5.根据权利要求1所述的前馈ΔΣ调制器，还包括：
多个N阶积分器，在所述第一积分器与所述NCSI之间，其中所述第二积分器的输出包括N+3阶噪声整形的模拟信号。
6.根据权利要求1所述的前馈ΔΣ调制器，还包括：
第三积分器，被配置为接收来自所述第一积分器的输出并且将输出提供给所述NCSI，
其中所述NCSI中的所述第二加法器接收所述第三积分器的输出而不是来自所述第一积分器的输出，并且
进一步其中所述第二积分器的输出包括四阶噪声整形的输出信号。
7.根据权利要求6所述的前馈ΔΣ调制器，还包括：
来自所述第三积分器的输出的第二微分路径，其中所述第二加法器接收所述第二微分路径。
8.根据权利要求7所述的前馈ΔΣ调制器，还包括：
来自所述输入的第三微分路径。
9.一种用于在前馈ΔΣ调制器中处理信号的方法，包括：
在第一加法器处接收反馈信号和输入信号；
在第一积分器处接收来自所述第一加法器的输出；
在噪声耦合的求和器/积分器NCSI处接收：
在第二加法器处来自所述第一积分器的微分路径，
在所述第二加法器处来自所述第一积分器的输出，
在所述第二加法器处来自第二积分器的输出的、具有第一延迟的延迟反馈路径，所述第二积分器的输出作为量化器的输入，以及
在所述第二积分器处来自所述第二加法器的输出；
在所述量化器处接收来自所述第二积分器的输出；
将所述量化器的输出从所述量化器反馈回至所述第一加法器并且使用所述第一延迟将所述输出反馈回至所述NCSI；以及
通过所述量化器产生来自所述前馈ΔΣ调制器的输出。
10.根据权利要求9所述的方法，还包括：
由所述第二加法器减去通过来自所述量化器的反馈路径接收的输出。
11.根据权利要求9所述的方法，其中所述第二积分器的输出包括三阶噪声整形的模拟信号。
12.根据权利要求9所述的方法，还包括：
由所述NCSI中的所述第二加法器接收来自所述输入的第二微分路径。
13.根据权利要求9所述的方法，其中在所述第一积分器与所述NCSI之间配置多个N阶积分器，并且进一步其中所述第二积分器的输出包括N+3阶噪声整形的模拟信号。
14.根据权利要求9所述的方法，还包括：
由第三积分器接收来自所述第一积分器的输出；以及
由所述第三积分器将输出提供到所述NCSI，
其中所述NCSI中的所述第二加法器接收所述第三积分器的输出而不是来自所述第一积分器的输出，并且
进一步其中所述第二积分器的输出包括四阶噪声整形的输出信号。
15.根据权利要求14所述的方法，还包括：
由所述NCSI中的所述第二加法器接收来自所述第三积分器的输出的第二微分路径。
16.根据权利要求15所述的方法，还包括：
由所述NCSI中的所述第二加法器接收来自所述输入的第三微分路径。
17.一种前馈ΔΣ调制器，包括：
用于将反馈信号和输入信号相加的第一装置；
用于对来自第一加法器的输出进行积分的第一装置；
用于求和以及积分的噪声耦合的装置，包括：
第二装置，其用于将以下项相加：
来自用于积分的所述第一装置的微分路径，
来自用于积分的所述第一装置的输出，以及
来自用于积分的第二装置的输出的具有第一延迟的延迟反馈路径，所述用于积分的第二装置的输出作为用于量化的装置的输入，以及
用于对来自用于相加的所述第二装置的输出进行积分的所述第二装置；以及
用于对用于积分的所述第二装置的输出进行量化的装置，其中量化装置：
将用于量化的装置的输出反馈回至用于相加的所述第一装置并且使用所述第一延迟将所述输出反馈回至用于求和以及积分的噪声耦合的装置，以及
产生来自所述前馈ΔΣ调制器的输出。
18.根据权利要求17所述的前馈ΔΣ调制器，其中用于相加的所述第二装置减去通过来自所述量化装置的反馈路径接收的输出。
19.根据权利要求17所述的前馈ΔΣ调制器，其中用于积分的所述第二装置的输出包括三阶噪声整形的模拟信号。
20.根据权利要求17所述的前馈ΔΣ调制器，其中用于相加的所述第二装置还加上来自所述输入信号的第二微分路径。
CN201580048426.7A 2014-09-12 2015-08-17 功率有效的噪声耦合的δς调制器 Active CN106716847B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/485,641 2014-09-12
US14/485,641 US9184765B1 (en) 2014-09-12 2014-09-12 Power efficient noise-coupled delta-sigma modulator
PCT/US2015/045553 WO2016039941A1 (en) 2014-09-12 2015-08-17 Power-efficient noise-coupled delta-sigma modulator

Publications (2)

Publication Number Publication Date
CN106716847A CN106716847A (zh) 2017-05-24
CN106716847B true CN106716847B (zh) 2020-02-21

Family

ID=54011109

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580048426.7A Active CN106716847B (zh) 2014-09-12 2015-08-17 功率有效的噪声耦合的δς调制器

Country Status (3)

Country Link
US (1) US9184765B1 (zh)
CN (1) CN106716847B (zh)
WO (1) WO2016039941A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016184792A (ja) * 2015-03-25 2016-10-20 エスアイアイ・セミコンダクタ株式会社 Δς変調器
CN107809604B (zh) * 2017-10-25 2020-11-06 天津大学 用于大面阵红外图像传感器的行通道读出电路
US10784891B2 (en) * 2018-05-09 2020-09-22 Microchip Technology Incorporated Delta-sigma loop filters with input feedforward
KR102650109B1 (ko) 2018-06-05 2024-03-22 삼성전자주식회사 디지털 도메인에서 노이즈 쉐이핑을 수행하도록 구성되는 모듈레이터를 구현하기 위한 전자 회로
WO2021058617A1 (en) * 2019-09-24 2021-04-01 Analog Devices International Unlimited Company Improving power efficiency in an analog feedback class d modulator
US10879881B1 (en) * 2020-05-17 2020-12-29 BlueX Microelectronics ( Hefei ) Co., Ltd. Device with a noise shaping function in sampling frequency control
US11552648B2 (en) 2021-01-22 2023-01-10 Texas Instruments Incorporated Digital filter for a delta-sigma analog-to-digital converter
CN115833842B (zh) * 2022-11-21 2024-01-26 泛升云微电子(北京)有限公司 单环δ-σ调制器、锁相环及芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629874A (zh) * 2011-02-04 2012-08-08 索尼公司 δ-σ调制器与信号处理系统
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0546920B1 (en) 1991-12-12 1997-03-19 Nippon Telegraph And Telephone Corporation Method and circuit for noise shaping
US6970503B1 (en) 2000-04-21 2005-11-29 National Semiconductor Corporation Apparatus and method for converting analog signal to pulse-width-modulated signal
US6940436B2 (en) 2003-10-31 2005-09-06 Texas Instruments Incorporated Analog-to-digital conversion system with second order noise shaping and a single amplifier
US8390494B2 (en) * 2010-01-15 2013-03-05 Asahi Kasei Microdevices Corporation Second order noise coupling with zero optimization modulator and method
US8779957B2 (en) * 2012-08-02 2014-07-15 Qualcomm Incorporated Low distortion feed-forward delta-sigma modulator
US8643524B1 (en) 2012-09-27 2014-02-04 Cirrus Logic, Inc. Feed-forward analog-to-digital converter (ADC) with a reduced number of amplifiers and feed-forward signal paths

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629874A (zh) * 2011-02-04 2012-08-08 索尼公司 δ-σ调制器与信号处理系统
CN103929184A (zh) * 2014-04-16 2014-07-16 中国科学技术大学 一种基于数字噪声耦合技术的δ-σ调制器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
K. Lee等."Noise-coupled ΔΣ ADCs".《Electronics Letters》.2006,第42卷(第24期), *
Xin Meng等."A noise-coupled low-distortion delta-sigma ADC with shifted loop delays".《2014 IEEE 57th International Midwest Symposium on Circuits and Systems (MWSCAS)》.2014, *
Yan Wang等."ΔΣ ADCs with second-order noise-shaping enhancement".《2009 52nd IEEE International Midwest Symposium on Circuits and Systems》.2009, *

Also Published As

Publication number Publication date
US9184765B1 (en) 2015-11-10
CN106716847A (zh) 2017-05-24
WO2016039941A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
CN106716847B (zh) 功率有效的噪声耦合的δς调制器
JP5546812B2 (ja) デルタ−シグマ・ディジタル／アナログ・コンバータ付きの効率的ハードウェアのトランシーバ
Frappé et al. An All-Digital RF Signal Generator Using High-Speed $\Delta\Sigma $ Modulators
US10790849B2 (en) RFDAC (RF (Radio Frequency) DAC (Digital-to-Analog Converter)) with improved efficiency and output power
EP2611035A1 (en) Continuous-time MASH sigma-delta analogue to digital conversion
US11962317B2 (en) Noise shaping in multi-stage analog-to-digital converters
CN110574294A (zh) 射频（rf）发射机和减噪装置
US10992310B2 (en) Receiver for a telecommunication system
US9768797B2 (en) Receiver for simultaneous signals in carrier aggregation
JP7328208B2 (ja) 受信バンド・ノッチを有する任意ノイズ・シェーピング送信機
US9608569B2 (en) Linearizing scheme for baseband filter with active feedback
US10277241B1 (en) Continuous-time analog-to-digital converter
Frappé Digital radio frequency signal generation towards ultimate transmitters

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant