CN102629874A - δ-σ调制器与信号处理系统 - Google Patents

Abstract

此处，公开了一种δ-σ调制器，其包含：多个积分器，将它们配置为级联地连接于模拟信号的输入端；计量器，将其配置为能够对来自所述多个积分器中的末级积分器的输出信号进行量化，以输出数字信号；一条零-阶反馈路径，将其配置为能够补偿计量器输出中的内部回路延迟；以及电压输出型数字-模拟转换器，将其配置为定位在零-阶反馈路径上，并且能够把来自计量器的输出数字信号转换为模拟信号，其中，按电容，把电压输出型数字-模拟转换器连接于末级积分器，并且根据所提交的校准代码切换输出幅度。

Description

δ-σ调制器与信号处理系统

技术领域

一般地讲，本公开专利涉及一种用于无线通信的接收器，具体地讲，本公开专利涉及一种适用于音频设备和医学测量仪器的连续时间δ-σ调制器与信号处理系统。

背景技术

图1描述了δ-σ调制器的基本结构。

图1中的δ-σ调制器1由过滤器FLT、计量器Quan、以及数字-模拟转换器DAC1构成。

δ-σ调制器1构成包括数字-模拟(DA)转换器DAC1和过滤器FLT的反馈调制器，其中，过滤器FLT用于过滤信号频带(即，低于计量器的取样频率的频带频率)中的计量器Quan所生成的量化噪音，以提高信噪比(SNR)。

如果过滤器FLT为连续时间型，则调制器用作连续时间δ-σ调制器；如果过滤器FLT为离散时间型，则调制器用作离散时间δ-σ调制器。把过滤器FLT设计为在信号频带中具有高增益，以稳定地平衡量化噪音衰减。

图2描述了具有一条零-阶反馈路径的δ-σ调制器的典型结构。

在连续时间δ-σ调制器中，把计量器Quan和数字-模拟转换器DAC1所导致的反馈信号中的延迟称为过回路延迟(ELD)。如果出现过回路延迟，则这一延迟可能会明显降低δ-σ调制器的稳定性。

为了避免不稳定性，通常添加一条包括数字-模拟转换器DAC0和权重k0的反馈路径Path0，如图2中所示。这一技术用于补偿因回路延迟(ELD)所产生的信号延迟，并且用于增强稳定性。

图3和4为结构图，描述了通常连续时间第三阶δ-σ调制器的典型结构。把图3中的δ-σ调制器1B称为反馈调制器，把图4中的δ-σ调制器1C称为前馈调制器。每一个调制器配有一条零-阶反馈路径Path0。

应该加以注意的是，在把加法器定位在积分器的上行位置(例如，图3中的加法器ADD1和积分器INT1)的情况下，当制作于电路中时，通常把所述两者作为整体部件加以形成。

另一方面，在一个或多个加法器的下行位置紧跟计量器(例如，在图3中的加法器ADDQ的下行位置紧跟计量器Quan的或者在图4中的加法器ADD1和ADDQ的下行位置紧跟计量器Quan)的情况下，难以整体地形成这些部件。

如果使用诸如图5中所示的具有运算跨导放大器(OTA)1和电阻元件R1、R2以及Radd的模拟加法器(ANLADD)实现调制器，则可能增大电路规模和能耗。

因此，如果使用微分器DIFF1构造过滤器FLT2D，如图6中所示，则可以把图4中的加法器ADD1移至紧接末级积分器INT3的上行位置(即，末级积分器INT3的输入侧)，并且不会改变过滤器的特性。

需要紧接计量器Quan上行位置的加法器ADDQ还提供零-阶反馈路径Path0。另外，也可以使用微分器把这一加法器移至紧接末级积分器INT3的上行位置。

图7和8描述了图3和6中所示的无定位在计量器上行位置的加法器的调制器的典型结构。

图7描述了消除了计量器上行位置加法器的反馈型连续时间第三阶δ-σ调制器的典型结构。

图8描述了也消除了计量器上行位置加法器的前馈型连续时间第三阶δ-σ调制器的典型结构。

图9描述了如何实现构成图8中调制器的一部分的加法器ADD1、积分器INT3、微分器DIFF0与DIFF1、以及权重k0、k1、k2与k3。

图9中的包括运算跨导放大器OTA、电阻元件R_k2与R_k3、以及电容器C_k0、C_k1与C_int3的电路2，实现了包含加法器ADD1、积分器INT3、微分器DIFF0与DIFF1、以及权重k0、k1、k2与k3的图8中的部分。

在图9的电路2中，按相应于输入电压V2与V3的方式，使用流经电阻元件R_k2与R_k3的电流向积分电容器C_int3充电，从而实现了积分动作。

与此同时，使用电容器C_k0与C_k1，而不是电阻器，实现图8中的微分器DIFF0与DIFF1。

图8中的数字-模拟转换器DAC0为线电压输出型。如果把δ-σ调制器作为多比特输出型、把数字-模拟转换器DAC0作为输出LSB的并行DAC配置加以实现，则也并行地、按阵列形式排列图9中的电容器C_k0。

下列表达式给出了可施用于图9中的电路的输入/输出关系表达式：

$V_{\mathrm{out}}=\frac{C_{\mathrm{kl}}}{C_{\mathrm{int}3}}\&CenterDot;V_1+\frac{1}{{\mathrm{sR}}_{k2}{C}_{\mathrm{int}3}}\&CenterDot;V_2+\frac{1}{{\mathrm{sR}}_{k3}{C}_{\mathrm{int}3}}\&CenterDot;V_3+\frac{C_{k0}}{C_{\mathrm{int}3}}\&CenterDot;\mathrm{VDACout}<1>---\left(1\right)$

从以上的表达式(1)可以看出，构成一条路径的微分器和积分器互相抵消，从而能够由电容比表示该路径的增益。

由于芯片中一种类型的元件的差异(局部差异)通常小于芯片之间的差异(总体差异)，所以能够高精度地实现电容比所确定的增益。

关于这一点，请读者参见W.Yang、W.Schofield、H.Shibata、S.Korrapati、A.Shaikh、N.Abaskharoun、D.Ribner的“A 100mW 10MHz-BW CTΔ∑Modulator with 87 dB DR and 91 DBc IMD”，ISSCC Dig.Tech，论文，第498～499页，2008年2月(以下，将其称为非专利文档1)。

发明内容

然而，上述表达式(1)的第二和第三项具有由所涉及的电阻和电容的乘积的倒数所决定的它们的积分路径的增益。假设将不同的元件加以组合，则芯片之间的增益差异十分明显。

不仅图9中所示的部分如此，所有积分器也同样如此。积分器之间的增益的差异也会导致过滤器特性的明显变化。进而，更易导致δ-σ调制器的稳定性和量化噪音衰减特性的劣化。

为了弥补芯片之间差异的不利影响，以及为了获得所希望的积分器增益，通常必须进行调整电阻和电容值的校准。

由于芯片之间的差异基本类似于同一类型元件之间的差异，所以两者的调整倍增系数相同。于是，通常的做法是，向每一元件发送与用于实现调整的切换器设置相同的校准代码。

就通过这样的校准调整电路的情况而言，可以进行多种选择。

[用于调整电容的结构]

图10为相应于图8的结构图的电路图，该电路图描述了用于通过校准调整所有电容器的典型的结构。

为了调整积分器INT的增益，可以调整它们的电阻值，也可以调整它们的电容值。通常是调整电容值，而不是电阻值。

最好是调整电容值，其原因在于以下两个方面：易于根据电阻值生成数字-模拟转换器IDAC1的参照电流，而且使用切换器改变电阻值容易受到开关电阻或者它们的非线性特性的影响。

在这样的情况下，会减小零-阶反馈路径的电容器Ck0的电容值。因此，如果把电容值设置为随切换器加以改变，则切换器的寄生电容可能影响零-阶反馈路径的增益和频率特性，从而会降低δ-σ调制器的稳定性。

由于在多比特输出δ-σ调制器中并行地、按阵列排列电容器C_k0，如图9中所示，所以所述调制器中存在众多需要加以切换的元件。这可能会导致电路规模的增大。

为了避免产生过大的电路，可以不校准零-阶反馈路径的电容器Ck0。然而，就结果而言，这一设置也不能确保稳定性。

出于这些原因，如果为稳定性留有大的容限，则通常需要在δ-σ调制器的低SNR和大电路规模或者高耗电流之间进行折衷。

图11为描述了其中使用以上所引用的非专利文献1中所公开的校准机制仅调整末级积分器的电阻值的实例的电路图。

图11中的电路为这样的电路：其中，仅末级积分器调整了其电阻值，以避免以上参照图10所讨论的问题。在第三阶δ-σ调制器的情况下，例如，相应的电路可以为图12中所示的电路。

在这一情况下，不需要切换零-阶反馈路径的电容器Ck0，但会增大开关电阻的影响。如果δ-σ调制器的阶数偏高，则可能需要转换众多的元件。

在这些情况下，特别需要维持δ-σ调制器稳定性，而电路规模、能耗以及失真度均几乎不增大的校准结构。

因此，本公开专利旨在提供一种用于实现能够维持δ-σ调制器稳定性，而不增大其电路规模、能耗以及失真度的校准结构的δ-σ调制器与信号处理系统。

根据本公开专利的实施例，提供了一种δ-σ调制器，其包括：多个积分器，将它们配置为级联地连接于模拟信号的输入端；计量器，将其配置为能够对来自所述多个积分器中的末级积分器的输出信号进行量化，以输出数字信号；零-阶反馈路径，将其配置为能够补偿计量器输出中的内部回路延迟；以及电压输出型数字-模拟转换器，将其配置为定位在零-阶反馈路径上，并且能够把来自计量器的输出数字信号转换为模拟信号。在δ-σ调制器中，按电容，把电压输出型数字-模拟转换器连接于末级积分器，并且根据所提交的校准代码切换输出幅度。

根据本公开专利的另一个实施例，提供了一种信号处理系统，其包括δ-σ调制器，该δ-σ调制器具有用于把来自模拟信号处理系统的模拟信号转换为数字信号的模拟-数字转换功能。δ-σ调制器包括：多个积分器，将它们配置为级联地连接于模拟信号的输入端；计量器，将其配置为能够对来自所述多个积分器中的末级积分器的输出信号进行量化，以输出数字信号；一条零-阶反馈路径，将其配置为能够补偿计量器输出中的内部回路延迟；以及电压输出型数字-模拟转换器，将其配置为定位在零-阶反馈路径上，并且能够把来自计量器的输出数字信号转换为模拟信号。按电容，把电压输出型数字-模拟转换器连接于末级积分器，并且根据所提交的校准代码切换输出幅度。

根据按以上简要描述所具体化的本公开专利，能够实现一种可以维持δ-σ调制器稳定性，而不增大其电路规模、能耗以及失真度的校准结构。

附图说明

通过阅读以下描述以及附图，本公开专利的进一步的特性与优点将变得十分明显，其中：

图1示意性地描述了δ-σ调制器的基本结构；

图2示意性地描述了具有一条零-阶反馈路径的δ-σ调制器的典型结构；

图3为描述了构成反馈δ-σ调制器的通常连续时间第三阶δ-σ调制器的电路图；

图4为描述了构成前馈δ-σ调制器的通常连续时间第三阶δ-σ调制器的电路图；

图5为描述了通常连续时间模拟加法器的电路图；

图6为描述了其中上行定位积分器的前馈连续时间第三阶δ-σ调制器典型结构的电路图；

图7为描述了无定位在计量器上行位置的加法器的反馈型连续时间第三阶δ-σ调制器典型结构的电路图；

图8为描述了无定位在计量器上行位置的加法器的前馈型连续时间第三阶δ-σ调制器典型结构的电路图；

图9示意性地描述了如何实现作为图8中一部分结构的加法器ADD1、积分器INT3、微分器DIFF0与DIFF1、以及权重k0、k1、k2与k3。

图10为描述了相应于图8的电路图的电路图，该电路图描述了用于通过校准调整所有电容器的典型的结构；

图11为描述了使用以上所引用的非专利文献1中所公开的校准机制仅调整末级积分器的电阻值的典型结构的电路图；

图12为描述了采用图11的电路系统的第三阶δ-σ调制器典型结构的电路图；

图13为描述了构成本公开专利第一实施例，并且包括校准功能的δ-σ调制器整体结构的电路图；

图14为描述了用于校准的输出范围可变数字-模拟转换器典型结构的电路图；

图15示意性地描述了切换用于校准的电阻器的典型结构；

图16示意性地描述了切换用于校准的电容器的典型结构；

图17为描述了构成本公开专利第二实施例，并且具有一条用于延迟补偿的反馈路径的前馈连续时间第三阶δ-σ调制器整体结构的电路图；

图18为描述了构成本公开专利第三实施例，并且具有一条用于延迟补偿的反馈路径的反馈连续时间第三阶δ-σ调制器整体结构的电路图；

图19为描述了构成本公开专利第四实施例，并且具有一条用于延迟补偿的反馈路径的前馈连续时间第三阶δ-σ调制器整体结构电路图；以及

图20为描述了构成本公开专利第五实施例的信号处理系统典型结构的结构图。

具体实施方式

以下，将参照附图描述本公开专利的一些优选实施例。将按下列标题进行描述：

1.第一实施例

2.第二实施例

3.第三实施例

4.第四实施例

5.第五实施例

<1.第一实施例>

[δ-σ调制器的第一整体结构]

图13为描述了构成本公开专利第一实施例，并且包括校准功能的δ-σ调制器10整体结构的电路图。

如图13中所示，构成第一实施例的δ-σ调制器10具有过滤器FLT11、计量器Quan11、构成补偿部分的电压输出型数字-模拟转换器VDAC10、以及用于向输入侧反馈的数字-模拟转换器DAC11。

把图13中的δ-σ调制器10构造为接收微分输入信号的电路。

在图13中，参照字符Vinp代表正(+)模拟输入信号、Vinm代表负(-)模拟信号、Vout代表数字输出信号。

δ-σ调制器10配有第一模拟信号输入端TVinp、第二模拟信号输入端TVinm、以及输出端TVout，如图13中所示。

过滤器FLT11具有作为紧定位在计量器Quan11的上行位置的末级积分器的第一积分器INT11、包括至少一个积分器的过滤器部件FP11、以及连接于过滤器部件FP11输出端的电阻器R11与R12。

另外，图13中的结构还具有可施用于前馈调制器的前馈路径FFW11和FFW12。

不仅可以把此处所公开的技术施用于前馈调制器，也可以将其施用于反馈型，如以下将加以讨论的。

第一积分器INT11具有用于处理微分输入/输出的运算放大器OTA11、以及电容器Cint11与Cint12。

运算放大器OTA11具有其分别连接于电阻器R11与R12的正输入端(未反转的输入端+)与负输入端(反转的输入端-)。

运算放大器OTA11具有其分别连接于计量器Quan11的正输入端与负输入端的正输出端与负输出端。

另外，还把电容器C_int11连接在运算放大器OTA11的负输出端和正输入端之间。

把电容器C_int12连接在运算放大器OTA11的正输出端和负输入端之间。

可以按所希望的任何适当的方式构造图13中过滤器FLT11的其余部分。例如，积分器内部的增益均可以通过积分电容器切换加以校准。作为选择，也可以通过电阻切换校准增益。

在δ-σ调制器10中，把计量器Quan11的输出端连接于数字信号的输出端Tout。把数字信号反馈于电压输出型数字-模拟转换器VDAC10，并且反馈于数字-模拟转换器DAC11。

把δ-σ调制器10作为具有用于补偿因反馈回路延迟(过度回路延迟)所导致的稳定性劣化的零-阶反馈路径Path10的连续时间δ-σ调制器加以形成。把电压输出型数字-模拟转换器VDAC10连接于零-阶反馈路径Path10。

把δ-σ调制器10作为通过最终阶段第一积分器INT11与电压输出型数字-模拟转换器VDAC10的电容耦合实现零-阶反馈路径Path10的连续时间δ-σ调制器加以形成。

即，把电容器C_k01连接在电压输出型数字-模拟转换器VDAC10的第一输出端T_VDAC1一方和构成第一积分器INT11部分的运算放大器OTA11的正输入端另一方之间。

同样，把电容器C_k02连接在电压输出型数字-模拟转换器VDAC10的第二输出端T_VDAC2一方和构成第一积分器INT11部分的运算放大器OTA11的负输入端另一方之间。

零-阶反馈路径Path10的电容值会变小。为此，如果为校准δ-σ调制器10，根据过滤器特性差异切换路径的电容值，则所涉及的切换器的寄生电容和开关电阻可能劣化诸如稳定性和峰值增益的δ-σ调制器的特性。

于是，对于第一实施例的δ-σ调制器10，不切换零-阶反馈路径Path10的电容值。取而代之，这一调制器10切换电压输出型数字-模拟转换器VDAC10的输出幅度。

因此，在δ-σ调制器10的最终阶段第一积分器INT11中，不切换切换电阻R，而切换电容值C_k0和积分电容器C_int。为此，取而代之，切换积分电容器Cint和电压输出型数字-模拟转换器VDAC10的输出范围。

在以下给出的表达式(2)中，假设Δ表示通过校准按其调整电容值的比率。如表达式(2)所示，把电压输出型数字-模拟转换器VDAC10的输出范围乘以(1+Δ)，得到与把电容器C_k01和C_k02的值乘以(1+Δ)基本一样的效果。

由于上述两种情况的倍增系数相同，所以可以把电容切换的校准代码不加修改地用于电压输出型数字-模拟转换器VDAC10的切换，只要电路设计适当即可。

$\mathrm{VDACout}/\frac{1}{{\mathrm{sC}}_{K0}\&CenterDot;(1+\mathrm{\&Delta;})}=\{\mathrm{VDACout}\&CenterDot;(1+\mathrm{\&Delta;})\}/\frac{1}{{\mathrm{sC}}_{K0}}---\left(2\right)$

图14为描述了用于校准的输出范围可变数字-模拟转换器典型5比特结构的电路图。

图14中的数字-模拟转换器VDAC10A具有第一电阻梯101、第二电阻梯102、模拟缓冲器BufP与BufN、输出部件103、以及译码器104。

第一电阻梯101具有通过Rtap0与RbotP串行地连接在电源VT和参照电位VB之间的电阻器RtopP～Rtap31。把切换器SWP0～SWP32并行地连接在这些电阻器的连接点一方和模拟缓冲器BufP的正输入端另一方之间。

第二电阻梯102具有串行地连接在电源VT和参照电位VB之间的电阻器RtopN、Rtap0～Rtap31以及RbotN。把切换器SWN0～SWN32并行地连接在这些电阻器的连接点一方和模拟缓冲器BufN的正输入端另一方之间。

依据译码器104的译码结果，对切换器SWP0～SWP32之一和切换器SWN0～SWN32之一进行控制，以将它们加以接通。

例如，为了获得最大输出，向译码器104提交诸如接通切换器SWP32和SWN32的校准代码Calib.Code。

输出部件103具有切换器SWDP0、SWDP1、SWDN0以及SWDN1。

同步接通和关闭切换器SWDP0和SWDN0。同样，同步接通和关闭SWDP1和SWDN1。

数字-模拟转换器VDAC10A具有对来自控制系统(未在图中加以显示)的校准代码Calib.Code进行译码的译码器104。

译码的结果用于按选择适当参照电压VrefP与VrefN的方式操作切换器，以致数字-模拟转换器将具有所希望的输出范围。

允许参照电压VrefP与VrefN分别从模拟缓冲器BufP与BufN输出。根据来自δ-σ调制器10的输出代码Vout改变电压的方向。

把由与量化级数一样多的虚线所括起来的输出部件103并行地、按阵列形式加以排列。例如，可以把输出部件103连接于图9的电路中的电容器Ck0，以实现多比特操作。

图15示意性地描述了切换用于校准的电阻器的典型结构。

图16示意性地描述了切换用于校准的电容器的典型结构。

在图15的电路中，串行地连接电阻器R100～R105。把切换器SW100～SW104并行地连接于电阻器R100～R104。

另外，分别经由反转器INV100～INV104把校准代码Calib.Code<0>～Calib.Code<4>提供给切换器SW100～SW104。于是，所提交的校准代码Calib.Code能够切换电阻器。

在图16的电路中，并行地连接电容器C100～C105。把切换器SW110～SW114串行地连接于电容器C100～C104，把切换器SW120～SW124并行地连接于电容器C100～C104。

另外，把校准代码Calib.Code<0>～Calib.Code<4>提供给切换器SW110～SW114，并且分别经由反转器INV110～INV114将它们馈送于切换器SW120～SW124。所提交的校准代码致使电容器得以切换。

如所描述的，当切换数字-模拟转换器VDAC10的参照值时，减少了过滤器内切换元件的数目。从而最小化了所涉及的切换器的寄生电阻和寄生电容的不利影响。

<2.第二实施例>

[δ-σ调制器的第二整体结构]

图17为描述了构成本公开专利第二实施例，并且具有一条用于延迟补偿的反馈路径的前馈连续时间第三阶δ-σ调制器10A整体结构的电路图。

作为第二实施例的δ-σ调制器10A和作为第一实施例的δ-σ调制器10之间的主要差别如下：

在δ-σ调制器10A中，把过滤器FLT11A的过滤器部件FP11A构造为包括第二积分器INT12、第三积分器INT13、电阻器R21与R22、以及电阻器R31与R32。

并且把电阻Rk21与电容器Ck11并行地连接于前馈路径FFW11A，把电阻元件Rk22与Ck12并行地连接于前馈路径FFW12A。

第二积分器INT12具有用于处理微分输入/输出的运算放大器OTA12、以及电容器Cint21与Cint22。

运算放大器OTA12具有其分别连接于电阻器R21和R22的正输入端(未反转的输入端+)与负输入端(反转的输入端-)。

运算放大器OTA12具有其分别连接于电阻器R11和R12的正输出端与负输出端。

另外，还把电容器C_int21连接在运算放大器OTA12的负输出端和正输入端之间。

把电容器C_int22连接在运算放大器OTA12的正输出端和负输入端之间。

第三积分器INT13具有用于处理微分输入/输出的运算放大器OTA13、以及电容器C_int31与C_int32。

运算放大器OTA13分别具有其连接于电阻器R31和R32的正输入端(未反转的输入端+)其负输入端(反转的输入端-)。

运算放大器OTA13具有其分别连接于电阻器R21和R22的正输出端与负输出端。

另外，还把电容器Cint31连接在运算放大器OTA13的负输出端和正输入端之间。

把电容器C_int32连接在运算放大器OTA13的正输出端和负输入端之间。

把根据以上简要描述所构造的和图17中所示的δ-σ调制器10A作为以上所讨论的连续时间第三阶前馈δ-σ调制器加以形成。

数字-模拟转换器VDAC10和电容器C_k01与C_k02构成一条补偿回路延迟的反馈路径。

<3.第三实施例>

[δ-σ调制器的第三整体结构]

图18为描述了构成本公开专利第三实施例，并且具有一条用于延迟补偿的反馈路径的反馈连续时间第三阶δ-σ调制器10B整体结构的电路图。

作为第三实施例的δ-σ调制器10B和作为第二实施例的δ-σ调制器10A之间的主要差别在于，把δ-σ调制器10B构造为反馈型调制器。

δ-σ调制器10B不具有前馈路径。把δ-σ调制器10B构造为包括用于向第二积分器INT12的输入侧反馈的数字-模拟转换器IDAC12和用于向第一积分器INT11的输入侧反馈的数字-模拟转换器IDAC13。

把根据以上简要描述所构造的和图18中所示的δ-σ调制器10B作为以上所讨论的连续时间第三阶反馈δ-σ调制器加以形成。数字-模拟转换器VDAC10和电容器Ck01与Ck02构成一条补偿回路延迟的反馈路径。

<4.第四实施例>

[δ-σ调制器的第四整体结构]

图19为描述了构成本公开专利第四实施例，并且具有一条用于延迟补偿的反馈路径的前馈连续时间第三阶δ-σ调制器10C整体结构的电路图。

作为第四实施例的δ-σ调制器10C和作为第二实施例的δ-σ调制器10A之间的主要差别如下：

在δ-σ调制器10C中，把电容器Ck01与电阻器Rk01串行地连接于零-阶反馈路径Path10C，把电容器C_k02与电阻器R_k02也串行地连接于零-阶反馈路径Path10C。

并且把电阻器R_int11与电阻器R_int12分别串行地连接于第一积分器INT11C的电容器C_int11与C_int12。

另外，仅把电阻器R_k21与R_k22分别连接于前馈路径FFW11C与FFW12C。

而且，在这一情况下，最好仅把电容器C_k01和电容器C_k02设置为能够加以切换。然而，这一设置也会导致电容值的明显减小。

因此，如以下给出的表达式(3)所示，当把数字-模拟转换器VDAC10的输出范围和电阻器R_k01与R_k02的值均乘以(1+Δ)时，能够获得与把电容器C_int11与C_int12的电容乘以(1+Δ)时的效果基本相同的效果。

$\mathrm{VDACout}/\{R_{k0}+\frac{1}{{\mathrm{sC}}_{k0}\&CenterDot;(1+\mathrm{\&Delta;})}\}=\{\mathrm{VDACout}\&CenterDot;(1+\mathrm{\&Delta;})\}/\{R_{k0}\&CenterDot;(1+\mathrm{\&Delta;})+\frac{1}{{\mathrm{sC}}_{k0}}\}---\left(3\right)$

在这一情况下，也可以把电容切换的校准代码用于数字-模拟转换器VDAC10和电阻器R_k0两者的切换。

如以上所解释的，构成第四实施例的δ-σ调制器具有下列主要功能：

即使元件尺寸很小，也能够适当地切换零-阶反馈路径的强度。从而能够获得接近理想状态的δ-σ调制器的过滤器特性。

如果过滤器的阶偏高，或者如果量化比特的数目偏大，则能够通过校准减少加以切换的元件的数目。

在使用切换器改变元件值的情况下，切换器的寄生电容和开关电阻可能会劣化诸如稳定性和峰值增益的δ-σ调制器的特性。相比之下，在改变数字-模拟转换器的输出范围时，第四实施例具有其所切换的参照值。这明显地降低了因寄生电容的存在δ-σ调制器特性劣化的可能性。

另外，也可以使用用于电容切换的校准代码切换数字-模拟转换器的输出范围。不需要设计用于代码生成的新的设置。

这些特性的组合，降低了稳定性容限，即提高了δ-σ调制器的SNR。

<5.第五实施例>

图20为描述了构成本公开专利第五实施例的信号处理系统100典型结构的结构图。

把信号处理系统100作为一种能够把用作构成第一～第四实施例的模拟-数字转换器的δ-σ调制器10～10C中任何之一施用于其的系统加以实现。例如，可以把这一信号处理系统100与通信设备的接收装置一起加以使用。

把信号处理系统100构造为包括模拟信号处理电路100、模拟-数字转换器120、以及数字信号处理电路130。

在信号处理系统100中，模拟-数字转换器120可以为用作构成第一～第四实施例的模拟-数字转换的δ-σ调制器10～10C中的任何之一。

如果数字信号处理电路130尽可能多地执行信号处理，则可望图20的信号处理电路100具有较小的尺寸，同时更有效地进行操作，而且模拟信号处理电路110的规模减小。

为了实现以上简要描述的系统，即令数字信号处理电路130从模拟信号处理电路110接管信号处理，通常必须在尽可能不破坏原始信号的信息的情况下执行模拟-数字转换。这通常要求具有高信噪比的模拟-数字转换器。

尽管以上主要针对执行微分操作描述了本公开专利的优选实施例，然而本公开专利并不局限于此。作为选择，也可以把本公开专利既施用于信号操作，也施用于微分操作。

也可以把本公开专利构造如下：

(1)δ-σ调制器，其包括：

多个积分器，将它们配置为级联地连接于模拟信号的输入端；

计量器，将其配置为能够对来自所述多个积分器中的末级积分器的输出信号进行量化，以输出数字信号；

零-阶反馈路径，将其配置为能够补偿计量器输出中的内部回路延迟；以及

电压输出型数字-模拟(DA)转换器，将其配置为定位在零-阶反馈路径上，并且能够把来自计量器的输出数字信号转换为模拟信号；

其中，按电容，把电压输出型数字-模拟转换器连接于末级积分器，并且根据所提交的校准代码切换输出幅度。

(2)上述(1)中所描述的δ-σ调制器，其中，末级积分器包括：

运算放大器；以及

连接在运算放大器输入与输出端之间的积分电容器。

(3)上述(1)中所描述的δ-σ调制器，其中，

把电阻器串行地连接于与末级积分器相耦合的电容；以及

末级积分器包括

运算放大器，以及

积分电容器和电阻器，串行地连接在运算放大器输入与输出端之间。

(4)上述(1)或者(2)中所描述的δ-σ调制器还包括：

过滤器部分，将其配置为至少包括经由电阻器连接于末级积分器输入端的积分器；以及

反馈数字-模拟转换器，将其配置为能够把来自计量器的数字信号转换为提供给过滤器部分中的每一个积分器输入侧以及提供给末级积分器输入侧的模拟信号。

(5)上述(1)～(3)中任何之一中所描述的δ-σ调制器，还包括：

过滤器部分，将其配置为至少包括两个经由电阻器连接于末级积分器输入侧的积分器；以及

反馈数字-模拟转换器，将其配置为能够把来自计量器的数字信号转换为提供给过滤器部分的第一级积分器输入侧的模拟信号；以及

前馈路径，将其配置为能够至少经由电阻或者电容把至少第一级积分器的输出前馈于末级积分器的输入侧。

(6)上述(4)或者(5)中所描述的δ-σ调制器，其中，过滤器部分的每一积分器包括：

运算放大器；以及

连接在运算放大器输入与输出端之间的积分电容器。

(7)信号处理系统，其包括δ-σ调制器，该δ-σ调制器具有用于把来自模拟信号处理系统的模拟信号转换为数字信号的模拟-数字转换功能，其中，

δ-σ调制器包括：

多个积分器，将它们配置为级联地连接于模拟信号的输入端，

计量器，将其配置为能够对来自所述多个积分器中的末级积分器的输出信号进行量化，以输出数字信号，

零-阶反馈路径，将其配置为能够补偿计量器输出中的内部回路延迟，以及

电压输出型数字-模拟转换器，将其配置为定位在零-阶反馈路径上，并且能够把来自计量器的输出数字信号转换为模拟信号；以及

按电容，把电压输出型数字-模拟转换器连接于末级积分器，并且根据所提交的校准代码切换输出幅度。

本公开专利包含与2011年2月4日向日本专利局提出的日本优先专利申请JP 2011-022365中所公开的主题相关的主题，特将其全部内容并入此处，以作参考。

这一本领域技术人员将会意识到：可以依据设计要求和其它因素，对本公开专利进行多方面的修改、组合、局部组合、以及变动，只要这些修改、组合、局部组合、以及变动处于所附权利要求或者其等效要求的范围内即可。

Claims (7)

1.一种δ-σ调制器，其包含：

多个积分器，配置为级联地连接于模拟信号的输入端；

计量器，配置为能够对来自所述多个积分器中的末级积分器的输出信号进行量化，以输出数字信号；

零-阶反馈路径，配置为能够补偿所述计量器输出中的内部回路延迟；以及

电压输出型数字-模拟转换器，配置为定位在所述零-阶反馈路径上，并且把来自所述计量器的输出数字信号转换为模拟信号，

其中，按电容，把所述电压输出型数字-模拟转换器连接于所述末级积分器，并且根据所提供的校准代码切换输出幅度。

2.根据权利要求1所述的δ-σ调制器，其中，所述末级积分器包括：

运算放大器；以及

连接在所述运算放大器输入与输出端之间的积分电容器。

3.根据权利要求2所述的δ-σ调制器，还包含：

过滤器部分，配置为包括经由电阻器连接于所述末级积分器输入侧的至少一个积分器；以及

反馈数字-模拟转换器，将其配置为能够把来自所述计量器的所述数字信号转换为提供给所述过滤器部分中的每一个积分器输入侧以及所述末级积分器输入侧的模拟信号。

4.根据权利要求1所述的δ-σ调制器，其中，

把电阻器串行地连接于与所述末级积分器相耦合的电容器；以及

所述末级积分器包括

运算放大器，以及

积分电容器和电阻器，串行地连接在所述运算放大器的输入端与输出端之间。

5.根据权利要求4所述的δ-σ调制器，还包含：

过滤器部分，配置为包括至少两个经由电阻器连接于所述末级积分器输入侧的积分器；以及

反馈数字-模拟转换器，配置为把来自所述计量器的所述数字信号转换为提供给所述过滤器部分的第一级积分器输入侧的模拟信号；以及

前馈路径，配置为至少经由电阻或者电容器把至少所述第一级积分器的输出前馈到所述末级积分器的输入侧。

6.根据权利要求5所述的δ-σ调制器，其中，所述过滤器部分的每一各积分器包括：

运算放大器；以及

连接在所述运算放大器输入端与输出端之间的积分电容器。

7.一种信号处理系统，包含：

δ-σ调制器，具有用于把来自模拟信号处理系统的模拟信号转换为数字信号的模拟-数字转换功能，其中，

所述δ-σ调制器包括：

多个积分器，配置为级联地连接于模拟信号的输入端；

计量器，配置为能够对来自所述多个积分器中的末级积分器的输出信号进行量化，以输出数字信号；

零-阶反馈路径，配置为能够补偿所述计量器输出中的内部回路延迟；以及

电压输出型数字-模拟转换器，配置为定位在所述零-阶反馈路径上，并且把来自所述计量器的输出数字信号转换为模拟信号，

其中，按电容，把所述电压输出型数字-模拟转换器连接于所述末级积分器，并且根据所提供的校准代码切换输出幅度。

Images