CN107968634B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN107968634B
CN107968634B CN201710985713.1A CN201710985713A CN107968634B CN 107968634 B CN107968634 B CN 107968634B CN 201710985713 A CN201710985713 A CN 201710985713A CN 107968634 B CN107968634 B CN 107968634B
Authority
CN
China
Prior art keywords
phase difference
transmission pulse
circuit
duty
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710985713.1A
Other languages
English (en)
Other versions
CN107968634A (zh
Inventor
沟神正和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107968634A publication Critical patent/CN107968634A/zh
Application granted granted Critical
Publication of CN107968634B publication Critical patent/CN107968634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2176—Class E amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Abstract

本发明提供一种半导体器件。在相关技术的半导体器件中，存在的问题是，不能有效抑制源自由矩形波信号驱动的功率放大器中的二次谐波失真。根据实施例，半导体器件生成发送信号(RF_OUT)，发送信号(RF_OUT)用于通过接收占空比低于50％的第一发送脉冲(INd_P)和第二发送脉冲(INd_N)来驱动天线，将第一发送脉冲(INd_P)和第二发送脉冲(INd_N)之间的相位差调节成预定的相位差，并且将相位差调节后的第一发送脉冲(INd_P)和第二发送脉冲(INd_N)供应到功率放大器(54)。

Description

半导体器件
技术领域
本公开涉及半导体器件。例如，本公开涉及包括功率放大器的半导体器件，功率放大器基于两相脉冲生成用于驱动天线的发送信号。
背景技术
近年来，已经提出了IoT(物联网)概念，即过去未连接到网络的产品始终连接到网络并且通过网络对其进行控制。在该IoT概念中，已经考虑到，使例如智能电表、燃气表或诸如用于建筑物管理的产品的基础设施管理产品能够连接到网络。在这种IoT概念中，在某些情况下使用其载波频率处于千兆赫兹频带(即，不高于1GHz)的无线电信号。与2.4GHz频带中的无线电信号相比，在千兆赫兹频带中的无线电信号在通信范围、无线电信号的衍射特性或功耗方面是优异的，因此适于用作假定用于IoT概念中的产品的通信信号。
注意的是，在无线电通信中，用于驱动天线的发送信号由功率放大器生成。为了降低功耗，需要该功率放大器具有高功率效率。然而，功率效率与谐波失真特性具有折衷关系。因此，为了达到通信标准，在牺牲功率效率的情况下，满足谐波失真特性。为了减轻这种权衡关系，日本未经审查的专利申请公开No.2015-115946公开了一种降低谐波失真的技术的示例。
日本未经审查的专利申请公开号No.2015-115946中公开的用于功率放大器的谐波消除电路是一种包括以下的电路：输入端口，所述输入端口用于施加正弦波输入信号；第一缓冲装置，所述第一缓冲装置用于将正弦波输入信号转换成矩形波信号；以及输出端口，所述输出端口用于将矩形波信号输出到功率放大器，其中：所述矩形波信号具有由可调阈值电压电平定义的DC电平；反馈回路包括被设置用于对矩形波信号进行滤波的低通滤波器装置以及被设置用于将从低通滤波器装置接收的滤波后信号的DC电平与预定义参考电平进行比较的比较装置，该参考电平被选定用于消除给定的谐波分量；并且比较装置被配置成将用于调节第一缓冲器装置的阈值电压电平的校正信号输出到第一缓冲器装置。
也就是说，在日本未经审查的专利申请公开No.2015-115946中公开的一种用于功率放大器的谐波消除电路中，通过检测发送矩形波信号的直流电平并且将检测到的发送矩形波信号的DC电平与参考电压进行比较来抑制发送信号中造成的谐波失真，使得得到所期望的占空比。
发明内容
然而，本发明的发明人发现了以下问题。在由两相矩形波信号驱动的功率放大器的情况下，存在如下问题：即使当使用日本未经审查的专利申请公开No.2015-115946中公开的技术来消除两个矩形波信号的占空比之间的差时，在发送信号中造成的二次谐波失真特性不能被改善。二次谐波失真特性的这种劣化是因为在两相信号之间的相位差不是180°时造成的二次谐波分量保留下来而导致的。
根据说明书中的以下描述和附图，其他目的和新颖特征将更清楚。
根据一个实施例，一种半导体器件被配置成生成发送信号，所述发送信号用于通过接收占空比低于50％的第一发送脉冲和第二发送脉冲来驱动天线，将所述第一发送脉冲和所述第二发送脉冲的相位差调节成预定相位差，并且将相位差调节后的所述第一发送脉冲和所述第二发送脉冲供应到功率放大器。
根据本实施例的半导体器件，通过抑制功率放大器的二次谐波，能够提高功率放大器的效率。
附图说明
根据以下结合附图对某些实施例的描述，以上和其他方面、优点和特征将更加明显，其中：
图1是根据第一实施例的无线电设备的框图；
图2是根据第一实施例的半导体器件的功率放大器单元的框图；
图3是根据第一实施例的占空比调节电路的框图；
图4是根据第一实施例的占空比调节电路的电路图；
图5是根据第一实施例的相位差调节电路的框图；
图6是根据第一实施例的相位差调节电路的电路图；
图7是根据第一实施例的相位检测器的真值表；
图8是根据第一实施例的相位检测器的电路图；
图9是用于说明根据第一实施例的占空比调节电路的操作的时序图；
图10是根据第一实施例的功率放大器的电路图；
图11是用于说明根据第一实施例的功率放大器的操作的时序图；
图12是用于说明根据第一实施例的功率放大器中的发送脉冲的占空比和发送信号的振幅之间的关系的曲线图；
图13是用于说明根据第一实施例的功率放大器中的发送脉冲的相位误差和发送信号的二次谐波失真之间的关系的曲线图；
图14是用于说明根据第一实施例的功率放大器单元中的失真优化处理的流程的流程图；
图15是用于说明根据第一实施例的功率放大器单元中的占空比校正的控制特性的曲线图；
图16是用于说明根据第一实施例的功率放大器单元中的第一相位校正的控制特性的曲线图；
图17是用于说明根据第一实施例的功率放大器单元中的第二相位校正的控制特性的曲线图；
图18是根据第二实施例的半导体器件的功率放大器单元的框图；以及
图19是用于说明根据第二实施例的功率放大器单元中的失真优化处理的流程的流程图。
具体实施方式
为了清楚地说明，可酌情部分省略和简化以下的描述和附图。另外，在附图中始终将相同的符号分派给相同的部件，并且根据需要省略重复的说明。
第一实施例
首先，根据第一实施例的半导体器件是无线电芯片，其根据通过通信设备中的天线输入的接收信号来生成接收数据，并且还基于发送数据来生成用于驱动天线的发送信号。注意的是，根据第一实施例的半导体器件可负责无线电芯片中的根据接收信号生成接收数据的接收功能和根据发送数据生成发送信号的发送功能中的一个，或者可负责部分功能。
因此，下文中说明包括根据第一实施例的半导体器件的无线电设备。图1是根据第一实施例的无线电设备1的框图。注意的是，图1中所示的无线电设备的配置仅仅是无线电设备配置的示例。也就是说，用于实现无线电设备的电路不限于图1中所示的示例。如图1中所示，根据第一实施例的无线电设备1包括天线、RF开关11、匹配电路13、应用处理器14和电容器Crx和Ctx。
RF开关11将通过天线接收的接收信号发送到无线电芯片12中的接收处理系统块，并且还将从无线电芯片12中的发送处理系统块输出的发送信号发送到天线。然后，在根据第一实施例的无线电设备1中，通过电容器Crx将发送信号从RF开关11发送到无线电芯片12。另外，在根据第一实施例的无线电设备1中，从无线电芯片12输出的发送信号通过匹配电路13和电容器Ctx发送到RF开关11。匹配电路13被设置用于获得天线和无线电芯片12的输出之间的阻抗匹配。尽管匹配电路13被布置为处于图1中的无线电芯片12外部的外部组件，但也可替代地将其布置在无线电芯片12的内部。
无线电芯片12执行在应用处理器14中操纵的数据信号和通过天线发送/接收的发送/接收信号之间的转换处理。应用处理器14执行与在无线电设备1中实现的各种功能有关的信号处理。应用处理器14例如是配备有能够执行程序的运算单元的CPU(中央处理单元)、MCU(微控制器单元)等。根据第一实施例的无线电设备1通过无线电芯片12和天线将通过在应用处理器14中执行的处理而生成的发送数据发送到通信另一端的设备(下文中被简称为“其他设备”)。另外，根据第一实施例的无线电设备1通过使用无线电芯片12将以无线电信号为形式的从其他设备发送的发送数据转换成接收数据，并且在应用处理器14中基于接收数据来执行处理。
注意的是，无线电芯片12包括匹配电路21、低噪声放大器22、混频器23、IF放大器24、低通滤波器25、模/数转换电路26、调制解调器31、发送/接收控制电路32、PLL电路41、电压控制振荡电路42和功率放大单元43。
匹配电路21是用于获得天线和无线电芯片12的输入之间的阻抗匹配的电路。低噪声放大器22是可变增益放大器，放大通过匹配电路21接收的接收信号并且将放大后的接收信号输出到混频器23。混频器23将从低噪声放大器22输出的射频频带中的发送信号解调成基带频带中的基带信号。混频器23通过使用电压控制振荡电路42所输出的本地振荡信号，执行将发送信号解调成基带信号的处理。IF放大器24是可变增益放大器，放大混频器23所输出的基带信号。低通滤波器25去除IF放大器24所输出的基带信号中的基带频带附近的范围内的噪声。模/数转换电路26将低通滤波器25所输出的基带信号转换成数字值。也就是说，在无线电芯片12中，匹配电路21、低噪声放大器22、混频器23、IF放大器24、低通滤波器25、模/数转换电路26、PLL电路41和电压控制振荡电路42形成接收处理系统电路。
调制解调器31对从模/数转换电路26输出的数字化接收信号进行解码处理等，并由此生成接收数据。通过发送/接收控制电路32将调制解调器31所生成的接收数据供应到应用处理器14。另外，调制解调器31对通过发送/接收控制电路32从应用处理器14供应的发送数据执行编码处理等，并且将处理后的发送数据输出到PLL电路41。
发送/接收控制电路32设置无线电芯片12的发送处理和接收处理的操作模式。例如，在无线电通信中，根据通信方法来改变载波的频率、调制方式等。因此，发送/接收控制电路32根据所使用的通信方法来改变每个块的设置。
PLL电路41输出具有根据调制解调器31所输出的发送数据而确定的频率的脉冲信号。电压控制振荡电路42将用作载波的本地振荡信号叠加在PLL电路41所输出的脉冲信号上，并且输出所得信号。也就是说，PLL电路41和电压控制振荡电路42将基带频带中的发送数据的频率调制成无线电频带的频率。电压控制振荡电路42输出两个脉冲信号，每个脉冲信号都具有矩形波形并且其相位差理想地为180°。功率放大器单元43由电压控制振荡电路42所输出的脉冲信号驱动，并且输出与发送数据对应的发送信号RF_OUT。该发送信号RF_OUT通过匹配电路13和电容器Crx发送到天线。
注意的是，在下面的说明中，电压控制振荡电路42所输出的两个脉冲信号分别被称为正发送脉冲信号和负发送脉冲信号。
应当注意，功率放大器单元43具有根据第一实施例的无线电设备1的特征之一。因此，下文中以更详细的方式来说明功率放大器单元43。图2示出了根据第一实施例的功率放大器单元43的框图。
如图2中所示，根据第一实施例的功率放大器单元43包括占空比调节电路51、相位差调节电路52、预缓冲器53、功率放大器54和相位差设置电路55。
占空比调节电路51根据占空比控制值来校正第一发送脉冲(例如，正发送脉冲INa_P)和第二发送脉冲(例如，负发送脉冲INa_N)的占空比，并且将占空比校正后的正发送脉冲INb_P和负发送脉冲INb_N供应到相位差调节电路52。占空比控制值是由相位差设置电路55生成的，并且通过占空比控制信号DT_CONT来供应其值。
相位差调节电路52接收从占空比调节电路51输出的正发送脉冲INb_P和负发送脉冲INb_N，并且校正第二发送脉冲INb_N的相位相对于正发送脉冲INb_P的相位的差量。然后，相位差调节电路52输出具有校正后的相位差的量的正发送脉冲INc_P和负发送脉冲INc_N。正发送脉冲INb_P和负发送脉冲INb_N二者都已经被占空比调节电路51调节，使得其占空比变得低于50％。此外，负发送脉冲INb_N的相位相对于正发送脉冲INb_P的相位有延迟。相位差调节电路52基于相位控制值来调节正发送脉冲INb_P和负发送脉冲INb_N之间的相位差。该相位控制值是由相位差设置电路55生成的，并且通过相位控制信号PH_CONT来供应其值。
预缓冲器53放大从相位差调节电路52输出的正发送脉冲INc_P和负发送脉冲INc_N，并由此生成放大后的正发送脉冲INd_P和负发送脉冲INd_N。然后，功率放大器54基于正发送脉冲INd_P和负发送脉冲INd_N来输出发送信号RF_OUT。注意的是，功率放大器54例如是E类放大器，包括对其输入正发送脉冲INd_P和负发送脉冲INd_N的差分对和由该差分对驱动的谐振电路。
相位差设置电路55通过根据正发送脉冲INd_P和负发送脉冲INd_N之间的相位差生成相位控制值并且将所生成的相位控制值提供到相位差调节电路52，来控制正发送脉冲INc_P和负发送脉冲INc_N之间的相位差的量。在根据第一实施例的功率放大器单元43中，相位差设置电路55确定相位控制值，使得正发送脉冲INc_P和负发送脉冲INc_N之间的相位差变成180度。通过如上所述将正发送脉冲INc_P和负发送脉冲INc_N之间的相位差调节成180度，根据第一实施例的功率放大器单元43可有效抑制发射信号RF_OUT的二次失真。
另外，相位差设置电路55生成用于将正发送脉冲INd_P和负发送脉冲INd_N的占空比调节成预定占空比的占空比控制值。在根据第一实施例的功率放大器单元43中，相位差设置电路55确定占空比控制值，使得正发送脉冲INc_P和负发送脉冲INc_N之间的占空比变得低于50％。通过如上所述将正发送脉冲INc_P和负发送脉冲INc_N的占空比调节成低于50％的值，根据第一实施例的功率放大器单元43可有效地抑制发送信号RF_OUT的最大幅度，由此有效地抑制其二次失真。
相位差设置电路55包括发送脉冲控制电路60、相位差检测器61、平滑电路(例如，低通滤波器62和63)和比较器64。另外，相位差设置电路55包括第一开关(例如，开关SWPHP)、第二开关(例如，开关SWPHBP)、第三开关(例如，开关SWPHN)、第四开关(例如开关SWPHBN)、第五开关(例如，开关SWDTP)、第六开关(例如，开关SWDTN)和七开关(例如，开关SWDTB)。注意的是，假定第一开关至第七开关中的每个被配置成，使得其状态通过发送脉冲控制电路60在导通(On)状态和断开(Off)状态之间切换。
相位差检测器61输出具有与输入到功率放大器54的正发送脉冲INd_P的上升沿对应的上升沿和与输入到功率放大器54的负发送脉冲INd_N的上升沿对应的下降沿的矩形波，以作为相位差检测信号。
正发送脉冲INd_P被输入到开关SWDTP的一端，而开关SWDTP的另一端连接到低通滤波器62。负发送脉冲INd_N被输入到开关SWDTN的一端，而开关SWDTN的另一端连接到低通滤波器62。占空比参考电压被输入到开关SWDTB的一端，而开关SWDTB的另一端连接到低通滤波器63。相位差检测信号被输入到开关SWPHP的一端，而开关SWPHP的另一端连接到低通滤波器62。相位差检测信号被输入到开关SWPHN的一端，而开关SWPHN的另一端连接到低通滤波器63。相位差参考电压VREF_PH被输入到开关SWPHBP的一端，而开关SWPHBP的另一端连接到低通滤波器63。相位差参考电压VREF_PH被输入到开关SWPHBN的一端。
低通滤波器62和63中的每个包括插入信号传递线中的电阻器以及设置在将电阻器与比较器64的输入端子相连的线和地线之间的电容器。低通滤波器62和63通过输入到它们的平滑信号来生成DC(直流)电压信号(例如，DC电压信号LPFO_P和LPFO_N)，并且将所生成的DC电压信号输出到比较器64，比较器64设置在低通滤波器62和63的输出侧。开关SWPHP、SWPHBN、SWDTP和SWDTN的另一端连接到低通滤波器62，而开关SWPHN、SWPHBP和SWDTB的另一端连接到低通滤波器63。另外，低通滤波器62和63输出通过经由已经被控制成导通状态(也被称为“闭合状态”)的开关平滑输入到它们的信号而生成的DC电压信号。
从低通滤波器62输出的DC电压信号LPFO_P被输入到比较器64的非反相输入端，并且从低通滤波器63输出的DC电压信号LPFO_N输入到比较器64的反相输入端。另外，比较器64输出测量结果信号，根据输入比较器64的两个信号的幅度之间的关系来确定该测量结果信号的逻辑电平。
发送脉冲控制电路60基于从比较器64输出的测量结果信号来确定相位控制值和占空比控制值，通过相位控制信号PH_CONT将相位控制值供应到相位差调节电路52，并且通过占空比控制信号DT_CONT将占空比控制值供应到占空比调节电路51。在下面的说明中，用于确定由发送脉冲控制电路60执行的相位控制值的处理被称为“相位差校正处理”，以及用于确定由发送脉冲控制电路60执行的占空比控制值的处理被称为“占空比校正处理”。
在相位校正处理中，相位差设置电路55在开关SWDTP、SWDTN、SWDTB保持为断开状态的状态下执行以下处理。首先，相位差检测器61输出具有与输入到功率放大器54的正发送脉冲INd_P的上升沿对应的上升沿和与输入到功率放大器54的负发送脉冲INd_N的上升沿对应的下降沿的矩形波作为相位差检测信号。然后，输出具有与相位差检测信号的占空比对应的信号电平的DC电压信号作为相位差对应电压，其中通过使用低通滤波器62和63中的一个平滑相位差检测信号来获得相位差检测信号。另外，通过使用低通滤波器62和63中的另一个将其电压值被预先设置的相位差参考电压VREF_PH供应到比较器64。然后，比较器64输出测量结果信号，根据相位差参考电压VREF_PH的幅度和相位差对应电压之间的关系来确定测量结果信号的逻辑电平。然后，发送脉冲控制电路60根据测量结果信号来增大或减小相位控制值。注意的是，在根据第一实施例的功率放大器单元43中，执行两个相位校正处理——即，第一和第二相位校正处理，作为相位校正处理。
在第一相位校正处理中，由开关SWPHP和SWPHBP组成的第一开关组导通，而由开关SWPHN和SWPHBN组成的第二开关组断开。结果，相位差设置电路55将相位差检测信号通过低通滤波器62供应到比较器64的非反相输入端，并且将相位差参考电压VREF_PH通过低通滤波器63供应到比较器64的反相输入端。然后，发送脉冲控制电路60根据通过用比较器64将相位差检测信号和相位差参考电压VREF_PH进行比较而获得的测量结果信号，来增大或减小相位控制值。
在第二相位校正处理中，由开关SWPHP和SWPHBP组成的第一开关组断开，而由开关SWPHN和SWPHBN组成的第二开关组导通。结果，相位差设置电路55将相位差参考电压VREF_PH通过低通滤波器62供应到比较器64的非反相输入端，并且将相位差检测信号通过低通滤波器63供应到比较器64的反相输入端。然后，发送脉冲控制电路60根据通过用比较器64将相位差检测信号和相位差参考电压VREF_PH进行比较而获得的测量结果信号，来增大或减小相位控制值。
在占空比校正处理中，在开关SWDTP和SWDTB保持导通状态的状态下执行第一占空比校正处理，并且在SWDTN和SWDTB保持导通状态的状态下执行第二占空比校正处理。
在第一占空比校正处理中，相位差设置电路55通过使用低通滤波器62平滑通过开关SWDTP输入的正发送脉冲INd_P来生成第一平滑电压(例如，处于第一占空比校正处理下的DC电压信号LPFO_P)，并且将所生成的DC电压信号LPFO_P供应到比较器64的非反相输入端。另外，相位差设置电路55将占空比参考电压VREF_DT通过低通滤波器63供应到比较器64的反相输入端。然后，比较器64输出测量结果信号，根据占空比参考电压VREF_DT的幅度和DC电压信号LPFO_P之间的关系来确定测量结果信号的逻辑电平。然后，发送脉冲控制电路60根据测量结果信号来增大或减小占空比控制值。占空比调节电路51基于在第一占空比校正处理中生成的占空比控制值来调节正发送脉冲INa_P的占空比。
在第二占空比校正处理中，相位差设置电路55通过使用低通滤波器62平滑通过开关SWDTN输入的负发送脉冲INd_N，来生成第二平滑电压(例如，处于第二占空比校正处理下的DC电压信号LPFO_P)，并且将所生成的DC电压信号LPFO_P供应到比较器64的非反相输入端。另外，相位差设置电路55将占空比参考电压VREF_DT通过低通滤波器63供应到比较器64的反相输入端。然后，比较器64输出测量结果信号，根据占空比参考电压VREF_DT的幅度和DC电压信号LPFO_P之间的关系来确定测量结果信号的逻辑电平。然后，发送脉冲控制电路60根据测量结果信号来增大或减小占空比控制值。占空比调节电路51基于在第二占空比校正处理中生成的占空比控制值来调节负发送脉冲INa_N的占空比。
下文中，以更详细的方式来说明以上说明的占空比调节电路51、相位差调节电路52，相位差检测器61和功率放大器54。
首先，图3示出了根据第一实施例的占空比调节电路51的框图。如图3中所示，根据第一实施例的占空比调节电路51包括占空比调节电路51p和占空比调节电路51n。这些占空比调节电路51p和51n具有彼此相同的电路配置，但输入到它们的控制信号互不相同。
正发送脉冲INa_P和正占空比控制信号DTP_CONT被输入到占空比调节电路51p，正占空比控制信号DTP_CONT包括作为占空比控制信号DT_CONT中包含的信号之一的、在第一占空比校正处理中生成的占空比控制值。然后，占空比调节电路51p输出通过基于正占空比控制信号DTP_CONT所指示的占空比控制值来调节正发送脉冲INa_P的占空比而获得的正发送脉冲INb_P。
负发送脉冲INa_N和负占空比控制信号DTN_CONT被输入到占空比调节电路51n，负占空比控制信号DTN_CONT包括作为占空比控制信号DT_CONT中包含的信号之一的、在第二占空比校正处理中生成的占空比控制值。然后，占空比调节电路51p输出通过基于负占空比控制信号DTN_CONT所指示的占空比控制值来调节负发送脉冲INa_N的占空比而获得的负发送脉冲INb_N。
接下来，图4示出了占空比调节电路51p的电路图。占空比调节电路51p和51n的电路配置彼此相同。如图4中所示，占空比调节电路51p包括电阻器R1至R3、电容器C1至C3、PMOS晶体管M1和M3、NMOS晶体管M2和M4以及偏置电压生成电路65。
正发送脉冲INa_P被输入到电阻器R1的一端。电容器C1连接在电阻器R1的另一端和地线GND之间。电容器C2连接在电阻器R1和PMOS晶体管M1的栅极之间。电容器C3连接在电阻器R1和NMOS晶体管M2的栅极之间。
偏置电压生成电路65生成具有根据正占空比控制信号DTP_CONT所指示的占空比控制值而确定的电压的偏置电压。该偏置电压通过电阻器R2被供应到PMOS晶体管M1的栅极。另外，偏置电压通过电阻器R3被供应到NMOS晶体管M2的栅极。PMOS晶体管M1和NMOS晶体管M2串联连接在电源线VCC和地线GND之间。另外，将PMOS晶体管M1的漏极和NMOS晶体管M2的漏极相连的节点用作由PMOS晶体管M1和NMOS晶体管M2形成的第一反相器电路的输出端子。
PMOS晶体管M3和NMOS晶体管M4串联连接在电源线VCC和地线GND之间。另外，PMOS晶体管M3的栅极和NMOS晶体管M4的栅极二者连接到将PMOS晶体管M1的漏极和NMOS晶体管M2的漏极相连的节点。另外，将PMOS晶体管M3的漏极和NMOS晶体管M4的漏极相连的节点用作由PMOS晶体管M3和NMOS晶体管M4形成的第二反相器电路的输出端子。该第二反相器电路所输出的信号是正发送脉冲INb_P。
在占空比调节电路51p中，由电阻器R1和电容器C3形成时间常数电路，并且正发送脉冲INa_P的上升沿波形和下降沿波形根据时间常数电路的时间常数而变得较为缓和。另外，偏置电压变得越高，第一反相器电路的输出信号的逻辑电平变化的阈值电压变得越高。另外，偏置电压变得越低，第一反相器电路的阈值电压变得越低。另外，在占空比调节电路51p中，第二反相器电路用作第一反相器电路的缓冲电路。也就是说，在占空比调节电路51p中，通过改变偏置电压生成电路65所输出的偏置电压并且由此将正发送脉冲INb_P的边沿出现定时相对于正发送脉冲INa_P的边沿输入定时移位，来将正发送脉冲INb_P的占空比调节成所期望的占空比。
接下来，图5示出了根据第一实施例的相位差调节电路52的框图。如图5中所示，根据第一实施例的相位差调节电路52包括相位差调节电路52p和相位差调节电路52n。这些相位差调节电路51p和51n具有彼此相同的电路配置，但输入到它们的控制信号互不相同。
正发送脉冲INb_P和正相位控制信号PHP_CONT被输入到相位差调节电路52p，正相位控制信号PHP_CONT包括作为相位控制信号DT_CONT中包含的信号之一的、在相位差校正处理中生成的正侧相位控制值。然后，相位差调节电路52p基于正相位控制信号PH_CONT所指示的正侧相位控制值，校正正发送脉冲INb_P相对于负发送脉冲INb_N的相位差。相位差调节电路52p所输出的信号被称为“正发送脉冲INc_P”。
负发送脉冲INb_N和负相位控制信号PHN_CONT被输入到相位差调节电路52n，负相位控制信号PHP_CONT包括作为相位控制信号DT_CONT中包含的信号之一的、在相位差校正处理中生成的负侧相位控制值。然后，相位差调节电路52n基于负相位控制信号PH_CONT所指示的负侧相位控制值，校正负发送脉冲INb_N相对于正发送脉冲INb_P的相位差。相位差调节电路52n所输出的信号被称为“负发送脉冲INc_N”。
接下来，图6示出了相位差调节电路52p的电路图。相位差调节电路52p和52n的电路配置彼此相同。如图6中所示，相位差调节电路52p包括反相器661至66n(n是指示反相器数量的整数，以下同样适用)和电容器C61至C6n-1。
反相器661至66n串联连接。另外，正发送脉冲INb_P被输入到第一反相器661，最后一个反相器66n输出正发送脉冲INc_P。另外，电容器C61至C6n-1分别连接在反相器661至66n-1的输出端子和地线GND之间。对于电容器C61至C6n-1中的每个，供应与该电容器对应的正相位控制信号PHP_CONT中包含的位之一的值。也就是说，正相位控制信号PHP_CONT所指示的相位控制值包括其数量与电容器数量相同的位。当输入到电容器C61至C6n-1中的对应电容器的位的值为“1”时，针对该电容器设置的电容值被启用，而当输入到电容器的位的值为“0”时，该电容值被禁用(例如，被设置成0F)。
也就是说，在相位差调节电路52p中，通过根据相位控制值来改变设置在串联连接的反相器之间的启用电容器的数量和禁用电容器的数量，调节通过相位差调节电路52n传播并且从其输出的负发送脉冲INc_N距负发送脉冲INb_N的延迟量。如上所述，在相位差调节电路52中，通过根据相位控制值来校正通过相位差调节电路52p传播的正发送脉冲的延迟量与通过相位差调节电路52n传播的负发送脉冲的延迟量之间的差，调节这两个发送脉冲信号之间的相位差。
接下来，说明相位差检测器61。相位差检测器61被配置成检测两个发送脉冲信号的上升沿的输入定时之间的差。相位差检测器61输出具有矩形波的脉冲信号作为相位差检测信号，该矩形波具有与这两个发送脉冲信号的上升沿的输入定时之间的差对应的上升沿和下降沿。可料想到各种电路作为用于实现相位差检测器61的操作的电路，并且可使用满足特定输入/输出关系的任何种类的逻辑电路。
因此，图7示出了根据第一实施例的相位检测器61的真值表。如图7中所示，当正发送脉冲INc_P和负发送脉冲INc_N二者都为“0”时，根据第一实施例的相位差检测器61保持之前的输出状态。当正发送脉冲INc_P为“0”而负发送脉冲INc_N为“1”时，相位差检测器61将变成输出信号OUT的相位差检测信号的逻辑电平变成“0”。当正发送脉冲INc_P为“1”而负发送脉冲INc_N为“0”时，相位差检测器61将变成输出信号OUT的相位差检测信号的逻辑电平变成“1”。当正发送脉冲INc_P和负发送脉冲INc_N二者都为“1”时，相位差检测器61将变成输出信号OUT的相位差检测信号的逻辑电平变成“0”。
说明实现被表示为图7中所示的该真值表的操作的电路示例。图8示出了根据第一实施例的相位差检测器的电路图的示例。在图8中所示的示例中，相位差检测器61包括反相器电路INV1至INV4和NAND(与非)电路ND1至ND3。
反相器电路INV1将正发送脉冲INd_P反相并且输出反相后的脉冲。反相器电路INV2将负发送脉冲INd_N反相并且输出反相后的脉冲。NAND电路ND1计算正发送脉冲INd_P和通过用反相器电路INV2将负发送脉冲INd_N反相而获得的脉冲的反相逻辑求和，并且输出计算结果。NAND电路ND2计算反相器电路INV1的输出信号、反相器电路INV2的输出信号和NAND电路ND3的输出信号的反相逻辑求和，并且输出计算结果。NAND电路ND3计算NAND电路ND1的输出信号和NAND电路ND2的输出信号的反相逻辑求和，并且输出计算结果。在使用反相器电路INV3和INV4作为缓冲电路的同时，该NAND电路ND3的输出信号被作为相位差检测信号(在图中用“OUT”指示)从反相器电路INV4输出。
这里，图9示出了根据第一实施例的相位差检测器61的操作的时序图。参照图9来说明根据第一实施例的相位差检测器61的操作。
如图9中所示，相位差检测器61所输出的相位差检测信号的周期等于发送脉冲的周期(2π)。另外，当两个发送脉冲信号之间的相位差是理想值180°时，相位差检测信号的高电平时间段和低电平时间段均为π。也就是说，在相位差检测器61中，当两个输入的发送脉冲信号之间的相位差为180°时，输出相位差检测信号的占空比为50％。
相比之下，当两个发送脉冲信号之间的相位差偏离180°的理想值达ΔPH时，相位差检测信号的高电平时间段变成π+ΔPH/2并且其低电平时段变成π-ΔPH/2。也就是说，在相位差检测器61中，当两个输入的发送脉冲信号之间的相位差偏离180°时，占空比偏离50％达与相位偏离量对应的量。
注意的是，两个发送脉冲信号之间的相位偏离量ΔPH和相位差检测器61所输出的相位差检测信号的占空比DTout之间的关系可用下面示出的表达式(1)来表示。
[表达式1]
接下来，说明根据第一实施例的功率放大器54的电路配置。在根据第一实施例的功率放大器单元43中，使用E类放大器作为功率放大器54。在处理千兆赫兹频带中的信号的无线电芯片的发送系统中，需要具有高发送输出和低功耗并且使外部匹配部件的数量最少。这里，假定智能电表是无线电通信设备的示例。
在拥有巨大土地的国家中，从智能电表到将数据传递到电力公司的集中器的无线电通信距离往往会非常长。因此，无线电通信装置需要具有用于以大约20dBm的无线电波强度执行通信的高发送输出特性以及能够接收较低无线电波强度的低接收灵敏度特性。然而，问题在于，在具有高发送功率的这种发送系统中，功耗增加。一般来说，能够在智能电表内消耗的功率是规定的，因此必须降低无线电芯片的功率消耗。另外，作为其一个方面，考虑到无线电通信设备可应用于燃气表，则必须考虑无线电通信设备没有被供电的情形并且考虑无线电通信设备由电池供电的情形。因此，需要执行来自无线电芯片的高功率发送的高功率放大器具有高功率效率。
同时，在每个国家的通信标准中，规定了从无线电芯片辐射的发送输出的带外杂散辐射。为了符合以上提到的标准，最差的发送特性是由于电路的非线性而导致在频率为工作频率的整数倍的情况下造成的谐波特性。为了抑制这些谐波，在衬底上的高功率放大器的输出级电路的部分中，形成包括滤波器的匹配电路。然而，当通过使用外部滤波器来抑制所有谐波时，外部部件的数量增加，从而导致成本增加。另外，二次谐波接近工作频率。因此，存在的问题是，当二次谐波被具有低Q值的滤波器抑制时，发送输出功率和效率会劣化。因此，重要的是在无线电芯片内尽可能地抑制谐波。特别地，用没有使用滤波器的二次谐波抑制技术来提高发送性能以及降低外部组件成本是非常重要的。
通过使用E类功率放大器作为功率放大器，可实现高发射功率特性和高功率效率二者。E级操作是指具有使电压和电流以往复方式出现并且在电压变成0时电压的倾斜度变成0的这样的波形的工作模式。
因此，图10示出了根据第一实施例的功率放大器54的电路图。如图10中所示，根据第一实施例的功率放大器54包括NMOS晶体管MC1、MC2、MI1和MI2、电感器L、电容器C和平衡-不平衡变压器(balun)BLN。
NMOS晶体管MC1和MC2形成差分对。另外，NMOS晶体管MC1和MC2的源连接到地线。负发送脉冲INd_N输入到NMOS晶体管MC1的栅极。正发送脉冲INd_P输入到NMOS晶体管MC2的栅极。
NMOS晶体管MI1的源极连接到NMOS晶体管MC1的漏极。具有预定电压值的偏置电压VB被供应到NMOS晶体管MI1的栅极。NMOS晶体管MI2的源极连接到NMOS晶体管MC2的漏极。偏置电压VB被供应到NMOS晶体管MI2的栅极。
电感器L连接在NMOS晶体管MI1的漏极和晶体管MI2的漏极之间。另外，电容器C被设置成与电感器L并联。平衡-不平衡变压器BLN仅允许工作频率分量通过与电容器C的并联谐振而从中通过，并且将差分信号转换为单相位信号。平衡-不平衡变压器BLN的初级线圈与电容器C并联连接。平衡-不平衡变压器BLN的次级线圈的一端连接到地线，并且从次级线圈的另一端输出发送信号RF_OUT。
注意的是，由于NMOS晶体管MC1和MC2需要作为开关进行操作，因此针对它们使用具有高驱动能力的低耐压MOSFET。另外，在图10中所示的例子中，为了补充NMOS晶体管MC1和MC2的低耐受电压，提供了NMOS晶体管MI1和MI2。然而，取决于NMOS晶体管MC1和MC2的所需耐电压，能够消除用于增大与NMOS晶体管MC1和MC2(例如，NMOS晶体管MI1和MI2)串联连接的耐压的晶体管。可供选择地，两个或更多对晶体管可与NMOS晶体管MC1和MC2串联连接。
下文中，说明执行E类操作的功率放大器54的操作特性。图11示出了说明根据第一实施例的功率放大器54的操作的时序图。如图11中所示，在功率放大器54中，具有矩形波的正发送脉冲INd_P和负发送脉冲INd_N被作为输入信号输入到NMOS晶体管MC1和MC2的栅极，以便使NMOS晶体管MC1和MC2执行开关操作。然后，当正发送脉冲INd_P变成高电平时，NMOS晶体管MC1导通。因此，NMOS晶体管MC1侧的平衡-不平衡变压器BLN的初级线圈的节点DP的电压V(DP)变成0V。此外，在NMOS晶体管MI1的漏极和源极之间流动的电流I(MI1)变成正弦波信号，这是因为平衡-不平衡变压器BLN仅允许工作频率分量从中通过。
接下来，当正发送脉冲INd_P变成低电平时(例如，在时间T1)，NMOS晶体管MC1截止。在这种状态下，如图11中所示，电压V(DP)具有使其暂时再上升和下降的这样的波形。同时，在正发送脉冲INd_P处于低电平的时段中，电流I(MI1)为0A。
另外，当正发送脉冲INd_P再次变成高电平时(例如，在时间T2)，NMOS晶体管MI1变成导通状态。为了防止在NMOS晶体管MI1的此状态变化的时刻功率被消耗，功率放大器54被设计成使得电压V(DP)变成0V并且其倾斜度也变成0。该特征可通过调节电感器L和NMOS晶体管MI1中存在的寄生电容来实现。
在功率放大器中，当有源部件的输出电压和电流同时出现时，功率被消耗。然而，通过形成以上参考图11说明的波形，即使在用作开关的NMOS晶体管MC1或MC2的状态在导通状态和断开状态之间切换的时刻也不消耗功率，因此理论效率变成100％。因此，执行E类操作的功率放大器可实现高效率。
同时，在执行E类操作的功率放大器54中，有源部件的耐电压是重要的挑战。针对这个问题，可以通过减小输入矩形波信号的占空比来减小施加到晶体管的电压。因此，图12是用于说明根据第一实施例的功率放大器中的发送脉冲的占空比和发送信号的振幅之间的关系的曲线图。图12中所示的曲线图是基于可通过计算导出的理论值创建的。在图12中，横轴指示正发送脉冲INd_P和负发送脉冲INd_N的占空比，纵轴指示通过电源电压被归一化的输出信号的幅度的峰值电压。
由于输入到功率放大器单元43的正发送脉冲INa_P和负发送脉冲INa_N的占空比为50％，因此从输入到功率放大器54的正发送脉冲INd_P和负发送脉冲INd_N的占空比是50％，除非使用的是占空比调节电路51。参照图12，当到功率放大器54的输入信号的占空比为50％时，发送信号RF_OUT的幅度变成电源电压的3.56倍。因此，在NMOS晶体管MI1和MI2的漏极中，出现由发送信号RF_OUT的最大幅度而得到的电压。例如，当电源电压为3V时，发送信号RF_OUT的最大幅度达到10.7V。因此，即使使用高耐压MOS晶体管作为NMOS晶体管MI1和MI2，部件的耐电压也变成显著的问题。
同时，参照图12，可理解，可通过减小输入信号的占空比来减小发送信号RF_OUT的幅度。例如，当占空比为37.5％时，发送信号RF_OUT的幅度变成电源电压的2.84倍。这意味着，当电源电压为3V时，发送信号RF_OUT的最大幅度可减小至8.5V。
另外，在根据第一实施例的无线电设备1中，能够通过使用根据第一实施例的功率放大器单元43来减小衬底上的部件安装面积和总成本。这是因为，由于使用功率放大器单元43抑制了发送信号RF_OUT的二次失真，因此可减少匹配电路的外部部件的数量。
例如可通过在占空比调节电路51、相位差调节电路52等中提供单相位电路结构的两条路径并且通过由相位相反的输入信号驱动功率放大器54来实现功率放大器单元43。功率放大器单元43的问题在于，当部件之中存在变化时，在将正发送脉冲INa_P和负发送脉冲INa_N分别发送到功率放大器54所通过的两条路径的传递函数之间造成差异，因此使偶数次谐波的抑制劣化。例如，在矩形波信号被输入到功率放大器单元43的情况下，传递函数之间的该差异表现为占空比误差和相位误差。偶数次谐波由于这些误差而劣化。注意的是，占空比误差是构成差分信号的两个信号的占空比之间的差，相位误差是指示构成差分信号的两个信号之间的相位差偏离180°多少的值。
注意的是，当用频率表示矩形波信号时，可用以下示出的表达式(2)来表示矩形波信号。
[表达式2]
在表达式(2)中：用DT表示矩形波输入信号的占空比；用VDD表示电路的电源电压；并且用ω表示角频率。
通过检查由于占空比之间的差而引起的偶数次谐波特性，识别影响偶数次谐波的误差分量。例如，当矩形波输入信号的占空比为50％时，DT变成0.5。然后，与表达式(2)中的第三项对应的二次谐波分量变成sin(2π)cos(2ωt)，因此变成0。类似地，其他偶数次谐波中的每个也变成0。因此，当功率放大器54由占空比为50％的矩形波信号驱动时，不出现偶数次谐波。然而，当占空比调节电路51、相位差调节电路52等部件之中存在变化时，占空比偏离50％，因此出现偶数次谐波。
接下来，检查占空比为37.5％的情况。DT变成0.375。那么，表达式(2)的二次谐波分量变成sin(0.75π)cos(2ωt)，因此表达式(2)中的第三项具有有限的值。当只关注矩形波信号之一时，出现二次谐波。然而，通过将输入信号(例如，正发送脉冲INd_P)中的一个和其他输入信号(例如，负发送脉冲INd_N)之间的相位差设置为180°，其偶数次谐波分量被抵消。然而，当处理差分信号占空比调节电路51、相位差调节电路52等部件之中存在变化时，出现占空比误差和相位误差，因此偶数次谐波劣化。因此，在占空比为50％的情况下，当占空比偏离50％时，偶数次谐波劣化。此外，当占空比不是50％时，出现占空比误差和相位误差，因此偶数次谐波劣化。在占空比不是50％或者对偶数次谐波的规定非常严格的情况下，单独使用功率放大器54作为发送系统中的输出电路不能以令人满意的程度实现抑制。因此，必须完全消除在部件之间存在变化时发生的劣化的成因。
因此，在根据第一实施例的功率放大器单元43中，正发送脉冲INa_P和负发送脉冲INa_N之间的相位差被调节成180°，而通过使用占空比调节电路51、相位差调节电路52和相位差设置电路55，将输入到功率放大器54的正发送脉冲INa_P和负发送脉冲INa_N的占空比调节成50％或更低。因此，图13示出了用于说明根据第一实施例的功率放大器中的发送脉冲的相位误差和发送信号的二次谐波失真之间的关系的曲线图。特别地，图13示出了表示当正发送脉冲INa_P和负发送脉冲INa_N的占空比被调节成37.5％时功率放大器54的二次失真特性的曲线图。另外，图13示出了当占空比横扫37.5％附近时低通滤波器62所输出的DC电压信号LPFO_P的特性和占空比参考电压VREF_DT之间的关系。
如图13中所示，在根据第一实施例的功率放大器单元43中，当正发送脉冲INd_P和负发送脉冲INd_N的占空比被调节成37.5％时，低通滤波器62所输出的DC电压信号LPFO_P的电压值和占空比参考电压VREF_DT变成彼此相等。另外，关于发送信号RF_OUT的二次失真特性，可理解，在两个发送脉冲信号的占空比之间的差为0的时刻，二次失真特性被最小化。因此，在根据第一实施例的功率放大器单元43中，通过使用占空比调节电路51和相位差设置电路55执行调节，使得正发送脉冲INd_P和负发送脉冲INd_N的占空比变成彼此相等。
另外，通过在正发送脉冲INd_P和负发送脉冲INd_N的占空比被调节成37.5％的状态下将这两个发送信号之间的相位差调节成180°，可将发送信号RF_OUT的二次失真抑制成-48dBm。与此相比，当在正发送脉冲INd_P和负发送脉冲INd_N的占空比被调节成37.5％的状态下将这两个发送信号之间的相位差调节成190°，可将发送信号RF_OUT的二次失真抑制成仅仅大约-12.1dBm。因此，在根据第一实施例的功率放大器单元43中，通过相位差调节电路52和相位差设置电路55将正发送脉冲INd_P和负发送脉冲INd_N之间的相位差调节成180°。
接下来，说明根据第一实施例的功率放大器单元43中用于优化发送信号RF_OUT的失真特性的失真优化处理(例如，占空比调节处理和相位差调节处理)。图14示出了用于说明根据第一实施例的功率放大器单元中的失真优化处理的流程的流程图。
在根据第一实施例的无线电设备1中，当满足预定条件时——诸如，当无线电设备1启动时，当无线电设备1的内部温度满足预定条件时，以及当无线电设备1的操作时间超过特定时间段时，执行图14中所示的失真优化处理。
如图14中所示，在根据第一实施例的功率放大器单元43的失真优化处理中，首先，对功率放大器单元43中的每个值进行初始化(步骤S1)。在步骤S1中，例如，占空比控制信号DT_CONT和相位控制信号PH_CONT所指示的值、占空比参考电压VREF_DT和相位差参考电压VREF_P的值等被初始化。
接下来，在根据第一实施例的功率放大器单元43中，执行第一占空比校正处理(步骤S2和S3)。在步骤S2中，相位差设置电路55使开关SWDTP和SWDTB导通，并使其他开关断开。结果，在相位差设置电路55中，具有根据正发送脉冲INd_P的占空比而确定的电压电平的DC电压信号LPFO_P被输入到比较器64的非反相输入端，并且占空比参考电压VREF_DT被输入到比较器64的反相输入端。在步骤S3中，相位差设置电路55执行以下处理：校正通过占空比调节电路51p到达功率放大器54的正发送脉冲INd_P的占空比，同时按照预定序列改变占空比控制信号DT_CONT所指示的占空比控制值。
下文中，说明用于改变占空比控制值的方法。图15示出了用于说明在根据第一实施例的功率放大器单元中的占空比校正的控制特性的曲线图。在根据第一实施例的功率放大器单元43中，当占空比控制值增大时，正发送脉冲INd_P的占空比增大。另外，从低通滤波器62输出的DC电压信号LPFO_P的电压值与正发送脉冲INd_P的占空比的增大成正比地上升。比较器64所输出的测量结果信号在DC电压信号LPFO_P低于占空比参考电压VREF_DT时变成低电平，而在DC电压信号LPFO_P高于占空比参考电压VREF_DT时变成高电平。相位差设置电路55在基于二进制搜索改变占空比控制值或者通过横扫它来改变占空比控制值的同时观察从比较器64输出的测量结果信号，由此确定占空比控制值，正发送脉冲INd_P的占空比通过该占空比控制值而变成与占空比参考电压VREF_DT对应的比率。
接下来，根据第一实施例的功率放大器单元43执行第二占空比校正处理(步骤S4和S5)。在步骤S4中，相位差设置电路55使开关SWDTN和SWDTB导通，并使其他开关断开。结果，在相位差设置电路55中，具有根据负发送脉冲INd_N的占空比而确定的电压电平的DC电压信号LPFO_P被输入到比较器64的非反相输入端，并且占空比参考电压VREF_DT被输入到比较器64的反相输入端。在步骤S5中，相位差设置电路55执行以下处理：校正通过占空比调节电路51n到达功率放大器54的负发送脉冲INd_N的占空比，同时按照预定序列改变占空比控制信号DT_CONT所指示的占空比控制值。在该第二占空比校正处理中搜索占空比控制值的方法与第一占空比校正处理中的方法基本相同，因此这里省略对其的说明。
通过步骤S2至S5的处理，正发送脉冲INd_P和负发送脉冲INd_N的占空比变成在设计中确定的最佳值。在上述占空比校正处理之后，根据第一实施例的功率放大器单元43执行相位差校正处理。在图14中所示的示例中，功率放大器单元43执行第一相位差校正处理(步骤S6和S7)和第二相位差校正处理(步骤S8和S9)，以作为相位差校正处理。然而，在一些实施例中，可仅执行第一相位差校正处理和第二相位差校正处理中的一个。然而，能够获得可通过执行第一相位差校正处理和第二相位差校正处理二者来提高分辨率的有利效果。
在步骤S6中，相位差设置电路55使开关SWPHN和SWPHBN导通，并使其他开关断开。结果，在相位差设置电路55中，具有根据从相位差检测器61输出的相位差检测信号的占空比而确定的电压电平的DC电压信号LPFO_N被输入到比较器64的反相输入端，并且相位差参考电压VREF_PH被输入到比较器64的非反相输入端。在步骤S7中，相位差设置电路55执行以下处理：校正通过相位差调节电路52p和52n到达功率放大器54的正发送脉冲INd_P和负发送脉冲INd_N之间的相位差，同时按照预定序列在相位控制信号PH_CONT所指示的相位控制值之中改变供应到相位差调节电路52p的正侧相位控制值。
下文中，说明用于改变第一相位校正处理中的相位控制值的方法。图16示出了用于说明在根据第一实施例的功率放大器单元中的第一相位校正的控制特性的曲线图。在第一相位校正处理中，当相位控制值增大时，正发送脉冲INd_P的延迟量增加。另外，正发送脉冲INd_P和负发送脉冲INd_N之间的相位差与正发送脉冲INd_P的延迟量增加成正比地减小。因此，从低通滤波器62输出的DC电压信号LPFO_N的电压值随着相位控制值的上升而减小。比较器64所输出的测量结果信号在DC电压信号LPFO_N高于相位差参考电压VREF_PH时变成低电平，而在DC电压信号LPFO_N低于相位差参考电压VREF_PH时变成高电平。相位差设置电路55在基于二进制搜索改变相位控制值或者通过横扫它来改变占空比控制值的同时观察从比较器64输出的测量结果信号，由此确定相位控制值，正发送脉冲INd_P和负发送脉冲INd_N之间的相位差通过该相位控制值而变成与相位差参考电压VREF_PH对应的相位差。
在步骤S8中，相位差设置电路55使开关SWPHP和SWPHBP导通，并使其他开关断开。结果，在相位差设置电路55中，具有根据从相位差检测器61输出的相位差检测信号的占空比而确定的电压电平的DC电压信号LPFO_P被输入到比较器64的非反相输入端，并且相位差参考电压VREF_PH被输入到比较器64的反相输入端。在步骤S9中，相位差设置电路55执行以下处理：校正通过相位差调节电路52p和52n到达功率放大器54的正发送脉冲INd_P和负发送脉冲INd_N之间的相位差，同时按照预定序列在相位控制信号PH_CONT所指示的相位控制值之中改变供应到相位差调节电路52p的正侧相位控制值。
下文中，说明用于改变第二相位校正处理中的相位控制值的方法。图17示出了用于说明在根据第一实施例的功率放大器单元中的第二相位校正的控制特性的曲线图。在第二相位校正处理中，当相位控制值增大时，负发送脉冲INd_N的延迟量增加。另外，正发送脉冲INd_P和负发送脉冲INd_N之间的相位差与负发送脉冲INd_N的延迟量增加成正比地增大。因此，从低通滤波器62输出的DC电压信号LPFO_N的电压值随着相位控制值的上升而上升。比较器64所输出的测量结果信号在DC电压信号LPFO_P低于相位差参考电压VREF_PH时变成低电平，而在DC电压信号LPFO_N高于相位差参考电压VREF_PH时变成高电平。相位差设置电路55在基于二进制搜索改变相位控制值或者通过横扫它来改变占空比控制值的同时观察从比较器64输出的测量结果信号，由此确定相位控制值，正发送脉冲INd_P和负发送脉冲INd_N之间的相位差通过该相位控制值而变成与相位差参考电压VREF_PH对应的相位差。
通过执行上述步骤S1至S9中的处理，在根据第一实施例的功率放大器单元43中，供应到功率放大器54的正发送脉冲INd_P和负发送脉冲INd_N的占空比被调节成低于50％的预定值，并且使正发送脉冲INd_P和负发送脉冲INd_N之间的相位差接近180°。
如以上说明的，在根据第一实施例的无线电设备1中，可在功率放大器单元43中调节供应到功率放大器54的两个发送脉冲信号的占空比和相位差。另外，通过使供应到功率放大器54的两个发送脉冲信号之间的相位差接近180°，根据第一实施例的无线电设备1可抑制在功率放大器54中出现的二次谐波失真。
另外，在根据第一实施例的无线电设备1中，通过将供应到功率放大器54的两个发送脉冲信号的占空比调节到低于50％的值并由此抑制发送信号RF_OUT的最大幅度，能够通过使用具有低耐压的晶体管来形成功率放大器54。
另外，在根据第一实施例的无线电设备1中，由于能够仅抑制发送信号RF_OUT的二次失真，因此可通过简单的电路形成匹配电路13，从而能够减小其中安装与无线电设备1相关的外围部件的区域。另外，在根据第一实施例的无线电设备1中，由于可减少因匹配电路13等的滤波器特性等而降低的发送输出功率，所以功率放大器单元43可用较低功率进行操作。也就是说，可通过使用根据第一实施例的功率放大器单元43来降低无线电设备1的功耗。
另外，在根据第一实施例的功率放大器单元43中，通过使用正发送脉冲INd_P和负发送脉冲INd_N来确定用于校正供应到功率放大器54的正发送脉冲INd_P和负发送脉冲INd_N的占空比和相位差的占空比控制值和相位控制值。以这种方式，在根据第一实施例的功率放大器单元43中，能够通过占空比控制值和相位控制值来吸收由于占空比调节电路51、相位差调节电路52和预缓冲器53的部件之中的变化而造成的占空比偏离和相位差偏离。也就是说，在根据第一实施例的功率放大器单元43中，能够通过占空比控制值和相位控制值来抵消由于占空比调节电路51、相位差调节电路52和预缓冲器53的部件之中的变化而造成的效果。
第二实施例
在第二实施例中，说明了作为根据第一实施例的功率放大器单元43的另一个实施例的功率放大器单元43a。在对第二实施例的说明中，与第一实施例中的符号相同的符号被分派给与第一实施例中的部件相同的部件，并且省略对其的说明。
图18示出了根据第二实施例的半导体器件的功率放大器单元43a的框图。如图18中所示，根据第二实施例的功率放大器单元43a是通过以下步骤获得的：在根据第一实施例的功率放大器单元43中，去除占空比调节电路51，用相位差设置电路75和发送脉冲控制电路80分别来取代相位差设置电路55和发送脉冲控制电路60。通过从根据第一实施例的相位差设置电路55中去除开关SWDTP、SWDTN和SWDTB，获得相位差设置电路75。另外，通过从根据第一实施例的发送脉冲控制电路60中去除输出占空比控制信号DT_CONT的功能，获得发送脉冲控制电路80。
也就是说，在根据第二实施例的无线电设备中，供应到功率放大器单元43a的正发送脉冲INa_P和负发送脉冲INa_N的占空比已经被优化，使得它们具有相同的值，因此不需要调节功率放大器单元43a中的发送脉冲的占空比。注意的是，还假定在根据第二实施例的无线电设备中，输入到功率放大器单元43a的功率放大器54的两个发送脉冲信号的占空比低于50％。
说明功率在放大器单元43a中的失真优化处理。相应地，图19示出了用于说明根据第二实施例的功率放大器单元中的失真优化处理的流程的流程图。如图19中所示，根据第二实施例的功率放大器单元43a中的失真优化处理与参照图14说明的根据第一实施例的失真优化处理相同，不同的是省略了步骤S2至S4中的占空比校正处理。
例如，如以上参照图12和图13说明的，当必须要进行的只是抑制发射信号RF_OUT的二次失真时，占空比不一定必须被调节成50％。因此，即使如在根据第二实施例的无线电装置的情况下一样在功率放大器单元43a中不调节占空比时，也能够通过使用相位差调节电路52来将输入到功率放大器54的两个发送脉冲信号之间的相位差调节成180°，从而改善发送信号RF_OUT的二次失真特性。
通过省略如上所述的占空比校正处理和占空比调节处理，能够减少电路尺寸和处理时间。
虽然已经依据几个实施例描述了本发明，但是本领域的技术人员将认识到，本发明可在所附权利要求的精神和范围内以各种修改来实践，并且本发明不限于上述示例。
此外，权利要求书的范围不受上述实施例的限制。
此外，要注意的是，申请人的意图是涵盖所有权利要求要素的等同物，即便是在后续诉讼期间进行了修改。
第一实施例和第二实施例可以由本领域的普通技术人员根据期望进行组合。

Claims (8)

1.一种半导体器件，包括：
相位差调节电路，所述相位差调节电路被配置成接收占空比低于50％的第一发送脉冲和占空比低于50％的第二发送脉冲，并且校正所述第二发送脉冲相对于所述第一发送脉冲的相位差的量，所述第二发送脉冲的相位从所述第一发送脉冲的相位延迟；
功率放大器，所述功率放大器被配置成基于从所述相位差调节电路输出的所述第一发送脉冲和所述第二发送脉冲来生成发送信号，并且由所述发送信号来驱动天线，其中，所述发送信号包括放大的所述第一发送脉冲和所述第二发送脉冲；以及
相位差设置电路，所述相位差设置电路被配置成根据放大的所述第一发送脉冲和所述第二发送脉冲之间的相位差来生成相位控制值，并且通过将所述相位控制值提供到所述相位差调节电路来控制输入到所述功率放大器的所述第一发送脉冲和所述第二发送脉冲之间的相位差的量，其中，所述相位差设置电路包括：
相位差检测器，所述相位差检测器被配置成输出矩形波作为相位差检测信号，所述矩形波具有与输入到所述功率放大器的所述第一发送脉冲的上升沿对应的上升沿和与输入到所述功率放大器的所述第二发送脉冲的上升沿对应的下降沿；
平滑电路，所述平滑电路被配置成平滑所述相位差检测信号，并且输出DC(直流)电压信号作为相位差对应电压，所述DC(直流)电压信号具有与所述相位差检测信号的占空比对应的信号电平；
比较电路，所述比较电路被配置成输出测量结果信号，所述测量结果信号的逻辑电平是根据相位差参考电压的幅度和所述相位差对应电压的幅度之间的关系来确定的，所述相位差参考电压具有预定电压值；以及
发送脉冲控制电路，所述发送脉冲控制电路被配置成根据所述测量结果信号来增大或减小所述相位控制值。
2.根据权利要求1所述的半导体器件，其中，所述相位差设置电路确定所述相位控制值，使得所述第一发送脉冲和所述第二发送脉冲之间的所述相位差变成180度。
3.根据权利要求1所述的半导体器件，其中，所述相位差设置电路包括：
第一开关，所述第一开关被配置成选择所述相位差检测信号是否通过所述平滑电路被供应到所述比较电路的非反相输入端；
第二开关，所述第二开关被配置成选择所述相位差参考电压是否被供应到所述比较电路的反相输入端；
第三开关，所述第三开关被配置成选择所述相位差检测信号是否通过所述平滑电路被供应到所述比较电路的所述反相输入端；以及
第四开关，所述第四开关被配置成选择所述相位差参考电压是否被供应到所述比较电路的所述非反相输入端。
4.根据权利要求3所述的半导体器件，其中，所述发送脉冲控制电路执行：
第一相位差校正处理，在所述第一相位差校正处理中，通过使包括所述第一开关和所述第二开关的第一开关组导通并且使包括所述第三开关和所述第四开关的第二开关组断开，来增大或减小所述相位控制值；以及
第二相位差校正处理，在所述第二相位差校正处理中，通过使所述第一开关组断开并且使所述第二开关组导通，来增大或减小所述相位控制值。
5.根据权利要求1所述的半导体器件，还包括占空比调节电路，所述占空比调节电路被配置成根据占空比控制值来校正所述第一发送脉冲和所述第二发送脉冲的占空比，并且将校正后的所述第一发送脉冲和所述第二发送脉冲供应到所述相位差调节电路，其中，
所述发送脉冲控制电路执行：
第一占空比校正处理，在所述第一占空比校正处理中，通过根据由所述比较电路进行的第一平滑电压和占空比参考电压之间的比较的结果增大或减小所述占空比控制值，来将所述第一发送脉冲的占空比校正成预定的特定占空比，所述第一平滑电压是通过由所述平滑电路对所述第一发送脉冲进行平滑而获得的，所述占空比参考电压具有预定电压值；以及
第二占空比校正处理，在所述第二占空比校正处理中，通过根据由所述比较电路进行的第二平滑电压和所述占空比参考电压的比较的结果增大或减小所述占空比控制值，来将所述第二发送脉冲的占空比校正成预定的特定占空比，所述第二平滑电压是通过由所述平滑电路对所述第二发送脉冲进行平滑而获得的。
6.根据权利要求5所述的半导体器件，其中，所述占空比的值低于50％。
7.根据权利要求1所述的半导体器件，其中，所述功率放大器是包括被输入所述第一发送脉冲和所述第二发送脉冲的差分对和由所述差分对驱动的谐振电路的E类放大器。
8.根据权利要求7所述的半导体器件，其中，所述谐振电路包括：
电感器，所述电感器设置在构成所述差分对的两个晶体管的漏极之间；
电容器，所述电容器与所述电感器并联设置；以及
平衡-不平衡变压器，所述平衡-不平衡变压器包括与所述电感器并联设置的初级线圈。
CN201710985713.1A 2016-10-20 2017-10-20 半导体器件 Active CN107968634B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016205906A JP6754667B2 (ja) 2016-10-20 2016-10-20 半導体装置
JP2016-205906 2016-10-20

Publications (2)

Publication Number Publication Date
CN107968634A CN107968634A (zh) 2018-04-27
CN107968634B true CN107968634B (zh) 2023-11-14

Family

ID=61970007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710985713.1A Active CN107968634B (zh) 2016-10-20 2017-10-20 半导体器件

Country Status (4)

Country Link
US (1) US10063205B2 (zh)
JP (1) JP6754667B2 (zh)
CN (1) CN107968634B (zh)
TW (1) TW201826694A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6788562B2 (ja) * 2017-09-19 2020-11-25 株式会社東芝 受信回路および無線通信装置
US10461701B2 (en) * 2018-01-19 2019-10-29 Silicon Laboratories Inc. System and method for reducing output harmonics
JP7249296B2 (ja) * 2020-02-14 2023-03-30 株式会社東芝 増幅回路及び電圧補正回路
TWI741958B (zh) * 2021-03-05 2021-10-01 國立陽明交通大學 最小功率輸入的控制方法
CN113824411B (zh) * 2021-09-13 2023-08-29 上海橙群微电子有限公司 功率放大器及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005020513A (ja) * 2003-06-27 2005-01-20 Renesas Technology Corp 差動増幅回路
CN1750395A (zh) * 2004-09-16 2006-03-22 松下电器产业株式会社 移相装置
CN101976958A (zh) * 2010-11-10 2011-02-16 电子科技大学 一种基于功率因素校正的高效调功装置
CN102316241A (zh) * 2010-07-09 2012-01-11 兄弟工业株式会社 扫描仪设备和在扫描仪设备中执行的方法
CN103314524A (zh) * 2010-09-30 2013-09-18 意法爱立信有限公司 调整占空比以提高数字射频功率放大器的效率
JP2015056756A (ja) * 2013-09-11 2015-03-23 富士通セミコンダクター株式会社 移相器、プリディストータ、及びフェーズドアレイアンテナ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3794921A (en) * 1971-11-24 1974-02-26 Raytheon Co Differentially adaptive communication system
US5789950A (en) * 1995-05-22 1998-08-04 Nippon Telegraph And Telephone Corporation Direct digital synthesizer
KR100643608B1 (ko) * 2005-08-17 2006-11-10 삼성전자주식회사 고주파 수신 칩의 자동교정회로 및 방법
US7276962B1 (en) * 2005-11-21 2007-10-02 National Semiconductor Corporation Circuit topology for reduced harmonic distortion in a switched-capacitor programmable gain amplifier
EP2884659B1 (en) 2013-12-10 2016-08-24 Stichting IMEC Nederland Harmonics Cancellation Circuit for a Power Amplifier
US9923530B2 (en) * 2015-11-25 2018-03-20 Mediatek Inc. Matching network circuit and radio-frequency power amplifier with odd harmonic rejection and even harmonic rejection and method of adjusting symmetry of differential signals

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005020513A (ja) * 2003-06-27 2005-01-20 Renesas Technology Corp 差動増幅回路
CN1750395A (zh) * 2004-09-16 2006-03-22 松下电器产业株式会社 移相装置
CN102316241A (zh) * 2010-07-09 2012-01-11 兄弟工业株式会社 扫描仪设备和在扫描仪设备中执行的方法
CN103314524A (zh) * 2010-09-30 2013-09-18 意法爱立信有限公司 调整占空比以提高数字射频功率放大器的效率
CN101976958A (zh) * 2010-11-10 2011-02-16 电子科技大学 一种基于功率因素校正的高效调功装置
JP2015056756A (ja) * 2013-09-11 2015-03-23 富士通セミコンダクター株式会社 移相器、プリディストータ、及びフェーズドアレイアンテナ

Also Published As

Publication number Publication date
TW201826694A (zh) 2018-07-16
CN107968634A (zh) 2018-04-27
US20180115291A1 (en) 2018-04-26
JP6754667B2 (ja) 2020-09-16
JP2018067830A (ja) 2018-04-26
US10063205B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
CN107968634B (zh) 半导体器件
CN104348493B (zh) 宽带正交误差校正
CN104836580B (zh) 任意相位轨迹频率合成器
EP3031135B1 (en) Analog switch for rf front end
US20130112747A1 (en) Near field communications reader
US20120187994A1 (en) System for i-q phase mismatch detection and correction
US20090270062A1 (en) Passive Miser and Four-Phase Clocking Method and Apparatus
US20160013816A1 (en) Adaptive/Configurable Intermediate Frequency (IF) Wireless Receiver And Bluetooth Device Using The Same
US20150180649A1 (en) Compact low-power fully digital cmos clock generation apparatus for high-speed serdes
US9712113B2 (en) Local oscillator paths
JP2007208773A (ja) 発振器、ｐｌｌ発振器、無線装置
KR102483874B1 (ko) 자체 정정 능력을 갖는 폴리-페이즈 필터를 사용하는 클록 생성 아키텍처
US9755678B2 (en) Low noise transconductance amplifiers
CN102983836A (zh) 有源rc滤波器自动频率调谐电路
US8433277B2 (en) Passive mixer and four-phase clocking method and apparatus
US20160336909A1 (en) Switched capacitor power amplifier circuits and methods
CN102361446B (zh) 一种三角波振荡电路
US7742545B2 (en) Method and apparatus for generating corrected quadrature phase signal pairs in a communication device
US10396765B2 (en) Power amplifying apparatus with spurious signal reduction function
CN103546099A (zh) 谐波抑制混频器
EP3909128A1 (en) Systems and methods for maximizing power efficiency of a digital power amplifier in a polar transmitter
JP2017038157A (ja) 半導体装置、及びｐｌｌ回路の制御方法
US20170201402A1 (en) Wireless transmission device and wireless transmission method
US9397615B2 (en) Harmonic rejection power amplifier
US20160142059A1 (en) Differential Odd Integer Divider

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant