JP6754667B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置に関し、例えば、２相の送信パルスに基づきアンテナを駆動する送信信号を生成するパワーアンプを有する半導体装置に関する。

近年、今までネットワークに接続されていなかった製品を常時ネットワークに接続して、製品の制御をネットワーク経由で行うＩｏＴ（Internet of Things）構想が提案されている。このＩｏＴ構想では、例えば、スマートメータ、ガスメータ、或いはビル管理等のインフラ管理製品をネットワーク接続可能なようにすることが考えられている。このようなＩｏＴ構想では、搬送波周波数が１ＧＨｚ以下のサブＧＨｚ帯の無線信号が用いられることがある。サブＧＨｚ帯の無線信号は、２．４ＧＨｚ帯の無線信号に比べて、通信距離、無線信号の回り込み特性、或いは、消費電力の面で優れており、ＩｏＴ構想で想定されている製品の通信信号として用いるのに好適である。

ここで、無線通信では、アンテナを駆動する送信信号をパワーアンプにより生成する。このパワーアンプでは、消費電力を低減するために高い電力効率が求められる。しかし、電力効率と高調波歪み特性はトレードオフの関係にあり、通信規格を満足するため、電力効率を犠牲にして、高調波歪み特性を満足させいる。このトレードオフを緩和するため、高調波歪みを低減する技術の一例が特許文献１に開示されている。

特許文献１に記載のパワーアンプは、正弦波入力信号を印加するための入力ポートと、正弦波入力信号を矩形波信号に変換する第１のバッファ手段と、矩形波信号を電力増幅器に出力するための出力ポートとを備えた回路であって、矩形波信号は、調整可能なしきい値電圧レベルによって定義されたＤＣレベルを有し、帰還ループは、矩形波信号をフィルタリングするために設けられたローパスフィルタ手段と、ローパスフィルタ手段から受信されたフィルタリングされた信号のＤＣレベルを予め設定された基準レベルと比較するために設けられた比較手段とを備え、基準レベルは、ある与えられた高調波成分をキャンセルするために選択され、比較手段は、第１のバッファ手段のしきい値電圧レベルを調整するための補正信号を第１のバッファ手段に出力するように構成される。

つまり、特許文献１に記載のパワーアンプでは、送信矩形波信号のＤＣレベルを検波し、デューティー比を所望の値になるように、送信矩形波信号のＤＣレベルと参照電圧とを比較することにより、送信信号に生じる高調波歪みを抑制する。

特開２０１５−１１５９４６号公報

しかしながら、２相の矩形波信号により駆動されるパワーアンプでは、特許文献１に記載の技術を用いて、２つの矩形波信号のデューティー比の差を無くしたとしても、送信信号に生じる二次高調波歪み特性を改善することが出来ない問題がある。この二次高調波歪み特性の劣化は、二相の信号間の位相差が１８０°以外のときに生じる二次高調波成分が残留するために生じる。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、５０％未満のデューティー比を有する第１の送信パルス及び第２の送信パルスが入力され、第１の送信パルスと第２の送信パルスとの間の位相差を予め設定した位相差に調整し、位相差が調整された第１の送信パルス及び第２の送信パルスをパワーアンプに与えることでアンテナを駆動する送信信号を生成する。

一実施の形態かかる半導体装置によれば、パワーアンプの二次高調波を抑制してパワーアンプの効率を高めることができる。

実施の形態１にかかる無線装置のブロック図である。 実施の形態１にかかる半導体装置のパワーアンプユニットのブロック図である。 実施の形態１にかかるデューティー比調整回路のブロック図である。 実施の形態１にかかるデューティー比調整回路の回路図である。 実施の形態１にかかる位相差調整回路のブロック図である。 実施の形態１にかかる位相差調整回路の回路図である。 実施の形態１にかかる位相差検出器の真理値表である。 実施の形態１にかかる位相差検出器の回路図である。 実施の形態１にかかるデューティー比調整回路の動作を説明するタイミングチャートである。 実施の形態１にかかるパワーアンプの回路図である。 実施の形態１にかかるパワーアンプの動作を説明するタイミングチャートである。 実施の形態１にかかるパワーアンプにおける送信パルスのデューティー比と送信信号の振幅との関係を説明するグラフである。 実施の形態１にかかるパワーアンプにおける送信パルスの位相誤差と送信信号の二次高調波歪みとの関係を説明するグラフである。 実施の形態１にかかるパワーアンプユニットにおける歪み最適化処理の流れを説明するフローチャートである。 実施の形態１にかかるパワーアンプユニットにおけるデューティー比補正の制御特性を説明するグラフである。 実施の形態１にかかるパワーアンプユニットにおける第１の位相補正の制御特性を説明するグラフである。 実施の形態１にかかるパワーアンプユニットにおける第２の位相補正の制御特性を説明するグラフである。 実施の形態２にかかる半導体装置のパワーアンプユニットのブロック図である。 実施の形態２にかかるパワーアンプユニットにおける歪み最適化処理の流れを説明するフローチャートである。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

実施の形態１
まず、実施の形態１にかかる半導体装置は、通信装置においてアンテナから入力される受信信号から受信データを生成すると共に、アンテナを駆動する送信信号を送信データに基づき生成する無線チップである。なお、実施の形態１にかかる半導体装置は、無線チップにおける受信信号から受信データを生成する受信機能と送信データから送信信号を生成する送信機能とのいずれか一方、或いはその機能の一部を担うものであっても良い。

そこで、実施の形態１にかかる半導体装置を含む無線装置について説明する。図１に実施の形態１にかかる無線装置１のブロック図を示す。なお、図１に示す無線装置の構成は、無線装置の構成を示す一例であり、無線装置を実現する回路は図１に示す例に限らない。図１に示すように、実施の形態１にかかる無線装置１は、アンテナ、ＲＦスイッチ１１、整合回路１３、アプリケーションプロセッサ１４、コンデンサＣｒｘ、Ｃｔｘを有する。

ＲＦスイッチ１１は、アンテナを介して受信される受信信号を無線チップ１２内の受信処理系ブロックに送信すると共に、無線チップ１２内の送信処理系ブロックから出力される送信信号をアンテナに伝達する。そして、実施の形態１にかかる無線装置１では、コンデンサＣｒｘを介してＲＦスイッチ１１から無線チップ１２に送信信号が伝達される。また、実施の形態１にかかる無線装置１では、無線チップ１２から出力された送信信号は、整合回路１３及びコンデンサＣｔｘを介してＲＦスイッチ１１に伝達される。整合回路１３は、アンテナのインピーダンスと無線チップ１２の出力インピーダンスとのマッチングをとるために設けられるものであり、図１では、無線チップ１２の外付け部品として設けたが、整合回路１３は無線チップ１２に内蔵されていても良い。

無線チップ１２は、アプリケーションプロセッサ１４で扱うデータ信号とアンテナを介して送受信される送受信信号との間の変換処理を行う。アプリケーションプロセッサ１４は、無線装置１で実現される各種機能に関する信号処理を行う。アプリケーションプロセッサ１４は、例えば、プログラムを実行可能な演算部を備えるＣＰＵ（Central Processing Unit）、ＭＣＵ（Micro Controller Unit）等である。実施の形態１にかかる無線装置１は、アプリケーションプロセッサ１４における処理に置いて生じた送信データを無線チップ１２及びアンテナを介して相手方装置に送信する。また、実施の形態１にかかる無線装置１では、相手方装置から無線信号として送信される送信データを無線チップ１２により受信データに変換し、受信データに基づく処理をアプリケーションプロセッサ１４で行う。

ここで、無線チップ１２は、整合回路２１、ローノイズアンプ２２、ミキサー２３、ＩＦアンプ２４、ローパスフィルタ２５、アナログデジタル変換回路２６、モデム３１、送受信制御回路３２、ＰＬＬ回路４１、電圧制御発振回路４２、パワーアンプユニット４３を有する。

整合回路２１は、アンテナのインピーダンスと無線チップ１２の入力インピーダンスとのマッチングをとるための回路である。ローノイズアンプ２２は、可変ゲインアンプであって、整合回路２１を介して受信した受信信号を増幅してミキサー２３に出力する。ミキサー２３は、ローノイズアンプ２２から出力される無線周波数帯の送信信号を、ベースバンド周波数帯のベースバンド信号に復調する。ミキサー２３では、電圧制御発振回路４２が出力する局部発振信号を用いて送信信号からベースバンド信号への復調処理を行う。ＩＦアンプ２４は、可変ゲインアンプであって、ミキサー２３が出力したベースバンド信号を増幅する。ローパスフィルタ２５は、ＩＦアンプ２４が出力するベースバンド信号においてベースバンド周波数帯域に近い領域にあるノイズを除去する。アナログデジタル変換回路２６は、ローパスフィルタ２５が出力するベースバンド信号をデジタル値に変換する。つまり、無線チップ１２では、整合回路２１、ローノイズアンプ２２、ミキサー２３、ＩＦアンプ２４、ローパスフィルタ２５、アナログデジタル変換回路２６、ＰＬＬ回路４１、電圧制御発振回路４２により受信処理系回路を構成する。

モデム３１は、アナログデジタル変換回路２６が出力したデジタル信号に変換された受信信号に対して復号処理等を施して受信データを生成する。モデム３１で生成された受信データは、送受信制御回路３２を介してアプリケーションプロセッサ１４に与えられる。また、モデム３１は、アプリケーションプロセッサ１４から送受信制御回路３２を介して与えられた送信データに対して符号化処理等を施して、処理後の送信データをＰＬＬ回路４１に出力する。

送受信制御回路３２は、無線チップ１２の送信処理及び受信処理の動作モードを設定する。例えば、無線通信では、通信方式により、搬送波の周波数、変調方式等が異なる。そのため、送受信制御回路３２では、利用する通信方式に合わせて各ブロックの設定を変更する。

ＰＬＬ回路４１は、モデム３１が出力する送信データに応じた周波数のパルス信号を出力する。電圧制御発振回路４２は、ＰＬＬ回路４１により出力されたパルス信号に搬送波となる局部発振信号を重畳して出力する。つまり、ＰＬＬ回路４１及び電圧制御発振回路４２は、送信データの周波数をベースバンド周波数帯から無線周波数帯の周波数へと変調する。電圧制御発振回路４２から出力される信号は、波形が矩形となるパルス信号であり、位相差が理想的には１８０°となる２つの信号である。パワーアンプユニット４３は、電圧制御発振回路４２が出力するパルス信号により駆動され、送信データに対応する送信信号ＲＦ＿ＯＵＴを出力する。この送信信号ＲＦ＿ＯＵＴは、整合回路１３及びコンデンサＣｒｘを介してアンテナに伝達される。

なお、以下の説明では、電圧制御発振回路４２が出力する２つのパルス信号を、正極送信パルス及び負極送信パルスと称す。

ここで、実施の形態１にかかる無線装置１では、パワーアンプユニット４３に特徴の1つを有する。そこで、以下では、パワーアンプユニット４３についてより詳細に説明する。図２に実施の形態１にかかるパワーアンプユニット４３のブロック図を示す。

図２に示すように、実施の形態１にかかるパワーアンプユニット４３は、デューティー比調整回路５１、位相差調整回路５２、プリバッファ５３、パワーアンプ５４、位相差設定回路５５を有する。

デューティー比調整回路５１は、第１の送信パルス（例えば、正極送信パルスＩＮａ＿Ｐ）及び第２の送信パルス（例えば、負極送信パルスＩＮａ＿Ｎ）のデューティー比をデューティー制御値に応じて補正して、補正後の正極送信パルスＩＮｂ＿Ｐ及び負極送信パルスＩＮｂ＿Ｎを位相差調整回路５２に与える。デューティー制御値は、位相差設定回路５５により生成され、デューティー制御信号ＤＴ＿ＣＯＮＴにより与えられる値である。

位相差調整回路５２は、デューティー比調整回路５１が出力した正極送信パルスＩＮｂ＿Ｐ及び負極送信パルスＩＮｂ＿Ｎを受信して、正極送信パルスＩＮｂ＿Ｐに対する第２の送信パルスＩＮｂ＿Ｎの位相差量を補正する。そして、位相差調整回路５２は、補正後の位相差量を有する正極送信パルスＩＮｃ＿Ｐ及び負極送信パルスＩＮｃ＿Ｎを出力する。正極送信パルスＩＮｂ＿Ｐ及び負極送信パルスＩＮｂ＿Ｎは、共にデューティー比調整回路５１によりデューティー比が５０％未満となるように調整されている。また、負極送信パルスＩＮｂ＿Ｎは、正極送信パルスＩＮｂ＿Ｐよりも遅れた位相を有する。位相差調整回路５２は、位相制御値にもとづき正極送信パルスＩＮｂ＿Ｐと負極送信パルスＩＮｂ＿Ｎとの間の位相差量を調整する。この位相制御値は、位相差設定回路５５により生成され、位相制御信号ＰＨ＿ＣＯＮＴにより与えられる値である。

プリバッファ５３は、位相差調整回路５２が出力した正極送信パルスＩＮｃ＿Ｐ及び負極送信パルスＩＮｃ＿Ｎを増幅した正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎを生成する。そして、正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎに基づきパワーアンプ５４は送信信号ＲＦ＿ＯＵＴを出力する。ここで、パワーアンプ５４は、例えば、正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎが入力される差動対と、差動対により駆動される共振回路と、を含むＥ級アンプである。

位相差設定回路５５は、正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎとの位相差に応じた位相制御値を生成して、位相制御値を位相差調整回路５２に与えることにより正極送信パルスＩＮｃ＿Ｐと負極送信パルスＩＮｃ＿Ｎとの間に与える位相差量を制御する。実施の形態１にかかるパワーアンプユニット４３では、位相差設定回路５５は、正極送信パルスＩＮｃ＿Ｐと負極送信パルスＩＮｃ＿Ｎとの位相差が１８０度となるように、位相制御値を決定する。このように、正極送信パルスＩＮｃ＿Ｐと負極送信パルスＩＮｃ＿Ｎとの位相差を１８０度とすることで、実施の形態１にかかるパワーアンプユニット４３では、送信信号ＲＦ＿ＯＵＴの二次歪みを効果的に抑制する。

また、位相差設定回路５５は、正極送信パルスＩＮｄ＿Ｐのデューティー比と負極送信パルスＩＮｄ＿Ｎのデューティー比が予め設定したデューティー比とするデューティー制御値を生成する。実施の形態１にかかるパワーアンプユニット４３では、位相差設定回路５５は、正極送信パルスＩＮｃ＿Ｐと負極送信パルスＩＮｃ＿Ｎとのデューティー比が５０％未満となるように、デューティー制御値を決定する。このように、正極送信パルスＩＮｃ＿Ｐと負極送信パルスＩＮｃ＿Ｎとのデューティー比を５０％未満とすることで、実施の形態１にかかるパワーアンプユニット４３では、送信信号ＲＦ＿ＯＵＴの最大振幅を抑制して二次歪みを効果的に抑制する。

位相差設定回路５５は、送信パルス制御回路６０、位相差検出器６１、平滑回路（例えば、ローパスフィルタ６２、６３）、コンパレータ６４を有する。また、位相差設定回路５５は、第１のスイッチ（例えば、スイッチＳＷＰＨＰ）、第２のスイッチ（例えば、スイッチＳＷＰＨＢＰ）、第３のスイッチ（例えば、スイッチＳＷＰＨＮ）、第４のスイッチ（例えば、スイッチＳＷＰＨＢＮ）、第５のスイッチ（スイッチＳＷＤＴＰ）、第６のスイッチ（スイッチＳＷＤＴＮ）、第７のスイッチ（例えば、スイッチＳＷＤＴＢ）を有する。なお、第１のスイッチから第７のスイッチは、いずれも送信パルス制御回路６０によりオン状態とオフ状態が切り替えられるものとする。

位相差検出器６１は、パワーアンプ５４に入力される正極送信パルスＩＮｄ＿Ｐの立ち上がりエッジに応じた立ち上がりエッジと、パワーアンプ５４に入力される負極送信パルスＩＮｄ＿Ｎの立ち上がりエッジに応じた立ち下がりエッジと、を有する矩形波を位相差検出信号として出力する。

スイッチＳＷＤＴＰは、一端に正極送信パルスＩＮｄ＿Ｐが入力され、他端がローパスフィルタ６２に接続される。スイッチＳＷＤＴＮは、一端に負極送信パルスＩＮｄ＿Ｎが入力され、他端がローパスフィルタ６２に接続される。スイッチＳＷＤＴＢは、一端にデューティー比参照電圧が入力され、他端がローパスフィルタ６３に接続される。スイッチＳＷＰＨＰは、一端に位相差検出信号が入力され、他端がローパスフィルタ６２に接続される。スイッチＳＷＰＨＮは、一端に位相差検出信号が入力され、他端がローパスフィルタ６３に接続される。スイッチＳＷＰＨＢＰは、一端に位相差参照電圧ＶＲＥＦ＿ＰＨが入力され、他端がローパスフィルタ６３に接続される。スイッチＳＷＰＨＢＮは、一端に位相差参照電圧ＶＲＥＦ＿ＰＨが入力される。

ローパスフィルタ６２、６３は、例えば、信号伝達配線に挿入された抵抗と、抵抗とコンパレータ６４の入力端子とを接続する配線と接地配線との間に設けられたコンデンサと、を有し、入力される信号を平滑化して直流電圧信号（例えば、直流電圧信号ＬＰＦＯ＿Ｐ、ＬＰＦＯ＿Ｎ）を生成して、生成した直流電圧信号を後段に配置されるコンパレータ６４に出力する。このローパスフィルタ６２にはスイッチＳＷＰＨＰ、ＳＷＰＨＢＮ、ＳＷＤＴＰ、ＳＷＤＴＮの他端が接続され、ローパスフィルタ６３にはスイッチＳＷＰＨＮ、ＳＷＰＨＢＰ、ＳＷＤＴＢの他端が接続される。そして、ローパスフィルタ６２、６３は、オン状態（閉状態とも称す）に制御されるスイッチを介して入力される信号を平滑した直流電圧信号を出力する。

コンパレータ６４は、ローパスフィルタ６２が出力する直流電圧信号ＬＰＦＯ＿Ｐが正転入力端子に入力され、ローパスフィルタ６３が出力する直流電圧信号ＬＰＦＯ＿Ｎが反転入力端子に入力される。そして、コンパレータ６４は、入力される２つの信号の大小関係に応じて論理レベルが決定される計測結果信号を出力する。

バイアス電圧生成回路６０は、コンパレータ６４が出力する測定結果信号に基づき位相制御信号ＰＨ＿ＣＯＮＴにより位相差調整回路５２に与える位相制御値及びデューティー制御信号ＤＴ＿ＣＯＮＴによりデューティー比調整回路５１に与えるデューティー制御値を決定する。以下では、送信パルス制御回路６０が位相制御値を決定する処理を位相差補正処理と称し、送信パルス制御回路６０がデューティー制御値を決定する処理をデューティー比補正処理と称す。

位相補正処理では、スイッチＳＷＤＴＰ、ＳＷＤＴＮ、ＳＷＤＴＢをオフ状態に維持した状態で、位相差設定回路５５が、以下のような処理を行う。まず、位相差検出器６１が、パワーアンプ５４に入力される正極送信パルスＩＮｄ＿Ｐの立ち上がりエッジに応じた立ち上がりエッジと、パワーアンプ５４に入力される負極送信パルスＩＮｄ＿Ｎの立ち上がりエッジに応じた立ち下がりエッジと、を有する矩形波を位相差検出信号として出力する。そして、ローパスフィルタ６２、６３の一方を用いて位相差検出信号を平滑して前記位相差検出信号のデューティー比に応じた信号レベルを有する直流電圧信号を位相差対応電圧として出力する。また、ローパスフィルタ６２、６３の他方を用いて、予め電圧値が設定された位相差参照電圧ＶＲＥＦ＿ＰＨをコンパレータ６４に与える。そして、コンパレータ６４は、位相差参照電圧ＶＲＥＦ＿ＰＨと、位相差対応電圧との大小関係に応じて論理レベルが決定される計測結果信号を出力する。そして、送信パルス制御回路６０は、計測結果信号に応じて前記位相制御値を増減させる。ここで、実施の形態１にかかるパワーアンプユニット４３では、位相補正処理として、第１の位相補正処理と第２の位相補正処理との２つの位相補正処理を行う。

第１の位相補正処理では、スイッチＳＷＰＨＰ及びスイッチＳＷＰＨＢＰにより構成される第１のスイッチ群をオン状態、スイッチＳＷＰＨＮ及びスイッチスイッチＳＷＰＨＢＮにより構成される第２のスイッチ群をオフ状態とする。これにより、位相差設定回路５５は、ローパスフィルタ６２を介してコンパレータ６４の正転入力端子に位相差検出信号を与え、ローパスフィルタ６３を介して位相差参照電圧ＶＲＥＦ＿ＰＨをコンパレータ６４の反転入力端子に与える。そして、コンパレータ６４により、位相差検出信号と位相差参照電圧ＶＲＥＦ＿ＰＨとを比較することとで得られる計測結果信号に応じて、送信パルス制御回路６０が位相制御値を増減させる。

第２の位相補正処理では、スイッチＳＷＰＨＰ及びスイッチＳＷＰＨＢＰにより構成される第１のスイッチ群をオフ状態、スイッチＳＷＰＨＮ及びスイッチスイッチＳＷＰＨＢＮにより構成される第２のスイッチ群をオン状態とする。これにより、位相差設定回路５５は、ローパスフィルタ６２を介してコンパレータ６４の正転入力端子に位相差参照電圧ＶＲＥＦ＿ＰＨを与え、ローパスフィルタ６３を介して位相差検出信号をコンパレータ６４の反転入力端子に与える。そして、コンパレータ６４により、位相差検出信号と位相差参照電圧ＶＲＥＦ＿ＰＨとを比較することとで得られる計測結果信号に応じて、送信パルス制御回路６０が位相制御値を増減させる。

デューティー比補正処理では、スイッチＳＷＤＴＰ、ＳＷＤＴＢをオン状態に維持した状態で第１のデューティー比補正処理を行い、スイッチＳＷＤＴＮ、ＳＷＤＴＢをオン状態に維持した状態で第２のデューティー比補正処理を行う。

第１のデューティー比補正処理では、位相差設定回路５５が、ローパスフィルタ６２を用いてスイッチＳＷＤＴＰを介して入力される正極送信パルスＩＮｄ＿Ｐを平滑して第１の平滑電圧（例えば、第１のデューティー比補正処理中の直流電圧信号ＬＰＦＯ＿Ｐ）を生成して、直流電圧信号ＬＰＦＯ＿Ｐをコンパレータ６４の正転入力端子に与える。また、ローパスフィルタ６３を介してデューティー比参照電圧ＶＲＥＦ＿ＤＴをコンパレータ６４の反転入力端子に与える。そして、コンパレータ６４は、デューティー比参照電圧ＶＲＥＦ＿ＤＴと直流電圧信号ＬＰＦＯ＿Ｐとの大小関係に応じて論理レベルが決定される計測結果信号を出力する。そして、送信パルス制御回路６０は、計測結果信号に応じてデューティー制御値を増減させる。この第１のデューティー比補正処理で生成されるデューティー制御値により、デューティー比調整回路５１は正極送信パルスＩＮａ＿Ｐのデューティー比を調整する。

第２のデューティー比補正処理では、位相差設定回路５５が、ローパスフィルタ６２を用いてスイッチＳＷＤＴＮを介して入力される負極送信パルスＩＮｄ＿Ｎを平滑して第２の平滑電圧（例えば、第２のデューティー比補正処理中の直流電圧信号ＬＰＦＯ＿Ｐ）を生成して、直流電圧信号ＬＰＦＯ＿Ｐをコンパレータ６４の正転入力端子に与える。また、ローパスフィルタ６３を介してデューティー比参照電圧ＶＲＥＦ＿ＤＴをコンパレータ６４の反転入力端子に与える。そして、コンパレータ６４は、デューティー比参照電圧ＶＲＥＦ＿ＤＴと直流電圧信号ＬＰＦＯ＿Ｐとの大小関係に応じて論理レベルが決定される計測結果信号を出力する。そして、送信パルス制御回路６０は、計測結果信号に応じてデューティー制御値を増減させる。この第２のデューティー比補正処理で生成されるデューティー制御値により、デューティー比調整回路５１は負極送信パルスＩＮａ＿Ｎのデューティー比を調整する。

ここで、上記で説明した、デューティー比調整回路５１、位相差調整回路５２、位相差検出器６１、パワーアンプ５４についてより詳細に説明を行う。

まず、図３に実施の形態１にかかるデューティー比調整回路５１のブロック図を示す。図３に示すように、実施の形態１にかかるデューティー比調整回路５１は、デューティー比調整回路５１ｐと、デューティー比調整回路５１ｎを有する。このデューティー比調整回路５１ｐ、５１ｎは、回路構成は同じ回路であるが、入力される制御信号が異なる。

デューティー比調整回路５１ｐには、正極送信パルスＩＮａ＿Ｐと、デューティー制御信号ＤＴ＿ＣＯＮＴに含まれる信号のうち第１のデューティー比補正処理で生成されたデューティー制御値を含む正極デューティー制御信号ＤＴＰ＿ＣＯＮＴと、が入力される。そして、デューティー比調整回路５１ｐは、正極デューティー制御信号ＤＴＰ＿ＣＯＮＴで示されるデューティー制御値に基づき正極送信パルスＩＮａ＿Ｐのデューティー比を調節した正極送信パルスＩＮｂ＿Ｐを出力する。

デューティー比調整回路５１ｎには、負極送信パルスＩＮｂ＿Ｎと、デューティー制御信号ＤＴ＿ＣＯＮＴに含まれる信号のうち第２のデューティー比補正処理で生成されたデューティー制御値を含む負極デューティー制御信号ＤＴＮ＿ＣＯＮＴと、が入力される。そして、デューティー比調整回路５１ｎは、負極デューティー制御信号ＤＴＮ＿ＣＯＮＴで示されるデューティー制御値に基づき負極送信パルスＩＮａ＿Ｎのデューティー比を調節した負極送信パルスＩＮｂ＿Ｎを出力する。

続いて、図４にデューティー比調整回路５１ｐの回路図を示す。デューティー比調整回路５１ｐは、デューティー比調整回路５１ｎと回路構成は同じである。図４に示すように、デューティー比調整回路５１ｐは、抵抗Ｒ１〜Ｒ３、コンデンサＣ１〜Ｃ３、ＰＭＯＳトランジスタＭ１、Ｍ３、ＮＭＯＳトランジスタＭ２、Ｍ４、バイアス電圧生成回路６５を有する。

抵抗Ｒ１の一端には、正極送信パルスＩＮａ＿Ｐが入力される。コンデンサＣ１は、抵抗Ｒ１の他端と接地配線ＧＮＤとの間に接続される。コンデンサＣ２は、抵抗Ｒ１とＰＭＯＳトランジスタＭ１のゲートとの間に接続される。コンデンサＣ３は、抵抗Ｒ１とＮＭＯＳトランジスタＭ２のゲートとの間に接続される。

バイアス電圧生成回路６５は、正極デューティー制御信号ＤＴＰ＿ＣＯＮＴにより示されるデューティー制御値に応じた大きさのバイアス電圧を生成する。このバイアス電圧は、抵抗Ｒ２を介してＰＭＯＳトランジスタＭ１のゲートに与えられる。また、バイアス電圧は、抵抗Ｒ３を介してＮＭＯＳトランジスタＭ２のゲートに与えられる。ＰＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２は、電源配線ＶＣＣと接地配線ＧＮＤとの間に直列に接続される。また、ＰＭＯＳトランジスタＭ１のドレインとＮＭＯＳトランジスタＭ２のドレインとを接続するノードが、ＰＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２とにより構成される第１のインバータ回路の出力端子となる。

ＰＭＯＳトランジスタＭ３とＮＭＯＳトランジスタＭ４は、電源配線ＶＣＣと接地配線ＧＮＤとの間に直列に接続される。そして、ＰＭＯＳトランジスタＭ３のゲートとＮＭＯＳトランジスタＭ４のゲートは、共にＰＭＯＳトランジスタＭ１のドレインとＮＭＯＳトランジスタＭ２のドレインとを接続するノードに接続される。また、ＰＭＯＳトランジスタＭ３のドレインとＮＭＯＳトランジスタＭ４のドレインとを接続するノードが、ＰＭＯＳトランジスタＭ３及びＮＭＯＳトランジスタＭ４とにより構成される第２のインバータ回路の出力端子となる。この第２のインバータ回路が出力する信号が正極送信パルスＩＮｂ＿Ｐとなる。

デューティー比調整回路５１ｐでは、抵抗Ｒ１とコンデンサＣ３により時定数回路が構成され、正極送信パルスＩＮａ＿Ｐの立ち上がり波形及び立ち下がり波形が時定数回路の時定数に応じて緩やかになる。そして、バイアス電圧が高くなるほど、第１のインバータ回路の出力信号の論理レベルが切り替わる閾値電圧が高くなり、バイアス電圧が低くなるほど第１のインバータ回路の閾値電圧が低くなる。そして、デューティー比調整回路５１ｐでは、第２のインバータ回路が第１のインバータ回路に対するバッファ回路として機能する。つまり、デューティー比調整回路５１ｐでは、バイアス電圧生成回路６５が出力するバイアス電圧が変化することで、正極送信パルスＩＮａ＿Ｐのエッジの入力タイミングに対する正極送信パルスＩＮｂ＿Ｐのエッジ発生タイミングをずらすことで、正極送信パルＩＮｂ＿Ｐのデューティー比を意図したデューティー比とする。

続いて、図５に実施の形態１にかかる位相差調整回路５２のブロック図を示す。図５に示すように、実施の形態１にかかる位相差調整回路５２は、位相差調整回路５２ｐと、位相差調整回路５２ｎを有する。この位相差調整回路５２ｐ、５２ｎは、回路構成は同じ回路であるが、入力される制御信号が異なる。

位相差調整回路５２ｐには、正極送信パルスＩＮｂ＿Ｐと、位相制御信号ＰＨ＿ＣＯＮＴに含まれる信号のうち位相差補正処理で生成された正極側位相制御値を含む正極位相制御信号ＰＨＰ＿ＣＯＮＴと、が入力される。そして、位相差調整回路５２ｐは、正極位相制御信号ＰＨ＿ＣＯＮＴで示される正極側位相制御値に基づき負極送信パルスＩＮｂ＿Ｎに対する正極送信パルスＩＮｂ＿Ｐの位相差を補正する。位相差調整回路５２ｐが出力する信号を正極送信パルスＩＮｃ＿Ｐと称す。

位相差調整回路５２ｎには、正極送信パルスＩＮｂ＿Ｎと、位相制御信号ＰＨ＿ＣＯＮＴに含まれる信号のうち位相差補正処理で生成された負極側位相制御値を含む負極位相制御信号ＰＨＮ＿ＣＯＮＴと、が入力される。そして、位相差調整回路５２ｎは、負極位相制御信号ＰＨ＿ＣＯＮＴで示される負極側位相制御値に基づき正極送信パルスＩＮｂ＿Ｐに対する負極送信パルスＩＮｂ＿Ｎの位相差を補正する。位相差調整回路５２ｎが出力する信号を負極送信パルスＩＮｃ＿Ｎと称す。

続いて、図６に位相差調整回路５２ｐの回路図を示す。位相差調整回路５２ｐは、位相差調整回路５２ｎと回路構成は同じである。図６に示すように、位相差調整回路５２ｐは、インバータ６６１〜６６ｎ（ｎはインバータの個数を示す整数、以下同じ）、コンデンサＣ６１〜Ｃ６ｎ−１を有する。

インバータ６６１〜６６ｎは、直列に接続される。そして、初段に配置されるインバータ６６１には正極送信パルスＩＮｂ＿Ｐが入力され、最終段に配置されるインバータ６６ｎが正極送信パルスＩＮｃ＿Ｐを出力する。また、インバータ６６１〜６６ｎ−１の出力端子と接地配線ＧＮＤとの間には、それぞれコンデンサＣ６１〜Ｃ６ｎ−１が接続される。コンデンサＣ６１〜Ｃ６ｎ−１には、正極位相制御信号ＰＨＰ＿ＣＯＮＴのうち各コンデンサに対応する１ビットの値が与えられる。つまり、正極位相制御信号ＰＨＰ＿ＣＯＮＴで示される位相制御値は、コンデンサの個数に対応するビット数を有する。コンデンサＣ６１〜Ｃ６ｎ−１は、入力されるビット値が１である場合は各コンデンサに設定された容量値を有効にし、入力されるビット値が０である場合は容量値を無効（例えば、０Ｆ）とする。

つまり、位相差調整回路５２ｐでは、直列接続されるインバータ間に設けられるコンデンサの有効数と無効数を位相制御値に応じて変化させることで、位相差調整回路５２ｎを伝搬して出力される負極送信パルスＩＮｃ＿Ｎに対する負極送信パルスＩＮｃ＿Ｎの遅延量を調節する。このように、位相差調整回路５２では、位相差調整回路５２ｐを伝搬させる正極送信パルスの遅延量と位相差調整回路５２ｎを負極送信パルスの遅延量との差を位相制御値に応じて補正することで、２つの送信パルス間の位相差を調節する。

続いて、位相差検出器６１について説明する。位相差検出器６１は、２つの送信パルスの立ち上がりエッジの入力タイミングの差を検出するものであり、この２つの送信パルスの立ち上がりエッジの入力タイミングの差に応じて立ち上がりエッジと立ち下がりエッジを有する矩形波を有するパルス信号を位相差検出信号として出力する。この位相差検出器６１の動作を実現するための回路は様々な回路が考えられるが、一定の入出力関係を満たす論理回路であればどのような回路であってもよい。

そこで、図７に実施の形態１にかかる位相差検出器６１の真理値表を示す。図７に示すように、実施の形態１にかかる位相差検出器６１は、正極送信パルスＩＮｃ＿Ｐと負極送信パルスＩＮｃ＿Ｎとが０であれば、それ以前の出力状態を維持する。位相差検出器６１は、正極送信パルスＩＮｃ＿Ｐが０であり、かつ、負極送信パルスＩＮｃ＿Ｎが１である場合には、出力信号ＯＵＴとなる位相差検出信号の論理レベルを０とする。位相差検出器６１は、正極送信パルスＩＮｃ＿Ｐが１であり、かつ、負極送信パルスＩＮｃ＿Ｎが０である場合には、出力信号ＯＵＴとなる位相差検出信号の論理レベルを１とする。位相差検出器６１は、正極送信パルスＩＮｃ＿Ｐ及び負極送信パルスＩＮｃ＿Ｎがともに１である場合には、出力信号ＯＵＴとなる位相差検出信号の論理レベルを０とする。

この図７に示した真理値表で示される動作を実現する回路の一例を説明する。図８に実施の形態１にかかる位相差検出器の回路図の一例を示す。図８に示す例では、位相差検出器６１は、インバータ回路ＩＮＶ１〜ＩＮＶ４、ＮＡＮＤ回路ＮＤ１〜ＮＤ３を有する。

インバータ回路ＩＮＶ１は、正極送信パルスＩＮｄ＿Ｐを反転して出力する。インバータ回路ＩＮＶ２は、負極送信パルスＩＮｄ＿Ｎを反転して出力する。ＮＡＮＤ回路ＮＤ１は、正極送信パルスＩＮｄ＿Ｐとインバータ回路ＩＮＶ２で反転された負極送信パルスＩＮｄ＿Ｎとの反転論理和を演算して出力する。ＮＡＮＤ回路ＮＤ２は、インバータ回路ＩＮＶ１の出力信号、インバータ回路ＩＮＶ２の出力信号及びＮＡＮＤ回路ＮＤ３の出力信号の反転論理和を演算して出力する。ＮＡＮＤ回路ＮＤ３は、ＮＡＮＤ回路ＮＤ１の出力信号とＮＡＮＤ回路ＮＤ２の出力信号との反転論理和を演算して出力する。このＮＡＮＤ回路ＮＤ３の出力信号は、インバータ回路ＩＮＶ３及びインバータ回路ＩＮＶ４をバッファ回路として利用して、インバータ回路ＩＮＶ４から位相差検出信号（図中のＯＵＴ）として出力される。

ここで、図９に実施の形態１にかかる位相差検出器６１の動作を示すタイミングチャートを示す。この図９を参照して、実施の形態１にかかる位相差検出器６１の動作について説明する。

図９に示すように、位相差検出器６１が出力する位相差検出信号の周期は、送信パルスと同じ周期（２π）を有する。そして、２つの送信パルス間の位相差が理想値とする１８０°であった場合、位相差検出信号のハイレベル期間とロウレベル期間は共にπとなる。つまり、位相差検出器６１は、入力される２つの送信パルス間の位相差が１８０°であった場合は出力する位相差検出信号のデューティー比を５０％とする

一方、入力される２つの送信パルス間の位相差が理想値とする１８０°からΔＰＨずれていた場合、位相差検出信号のハイレベル期間はπ＋ΔＰＨ／２となり、ロウレベル期間はπ−ΔＰＨ／２は共にπとなる。つまり、位相差検出器６１は、入力される２つの送信パルス間の位相差が１８０°からずれていた場合、位相ズレ量に応じた大きさでデューティー比が５０％からズレる。

ここで、２つの送信パルスの間の位相のズレ量ΔＰＨと位相差検出器６１が出力する位相差検出信号のデューティー比ＤＴｏｕｔとの関係は（１）で表すことができる。

続いて、実施の形態１にかかるパワーアンプ５４の回路構成について説明する。実施の形態１にかかるパワーアンプユニット４３では、パワーアンプ５４としてＥ級パワーアンプを用いる。サブＧＨｚ帯の信号を扱う無線チップの送信系では、高送信出力、低消費電力及び外付け整合素子の最少化が要求される。ここで、無線通信装置の一例としてスマートメータを考える。

広大な土地を持った国では、スマートメータから電力会社へデータを伝送するコンセントレータまでの無線通信距離が非常に長くなる傾向がある。そのため、無線通信装置には、低い電波強度まで受信可能な低受信感度特性と共に、２０ｄＢｍ程度の電波強度で通信を行う高送信出力特性が求められる。しかし、このような高送信出力を実現する送信系では、消費電力が増大してしまう問題が生じる。一般的に、スマートメータ内部で消費できる電力は規格化されており、無線チップの消費電力も抑制する必要がある。また、無線通信装置の態様としてガスメータへの適用を考えると、電気が供給されていないことも考慮する必要がある、無線通信装置を電池駆動することも考える必要がある。そのため、無線チップから高出力送信を実現するハイパワーアンプには、高い電力高効率が求められる。

一方、無線チップから放射される送信出力の帯域外スプリアス仕様が、各国の通信規格で規定されている。この規格を遵守するために最も厳しい送信特性は、回路の非線形性により動作周波数の整数倍に生成される高調波特性である。この高調波を抑圧するため、ハイパワーアンプの出力段回路の一部にフィルタを有する整合回路が基板上に構成される。しかし、全ての高調波を外付けフィルタで抑圧してしまうと、外付け素子数が増大してしまい、コスト増大につながる。また、二次高調波は動作周波数に近いため、Ｑ値が低いフィルタで抑圧してしまうと、送信出力パワー及び効率が低下してしまう問題がある。そのため、できる限り無線チップの内部で高調波抑圧することが重要となる。特に、フィルタを用いない二次高調波抑圧手法が外付け素子コスト削減だけでなく、送信性能を向上させる為にも非常に重要となる。

高送信出力特性と高電力効率の両立は、Ｅ級電力増幅器をパワーアンプとして用いることで実現できる。Ｅ級動作とは、電圧と電流が相反的に発生し、かつ、電圧がゼロになる瞬間に電圧の傾きがゼロになる様な波形を有する動作モードである。

そこで、図１０に実施の形態１にかかるパワーアンプ５４の回路図を示す。図１０に示すように、実施の形態１にかかるパワーアンプ５４は、ＮＭＯＳトランジスタＭＣ１、ＭＣ２、ＭＩ１、ＭＩ２、インダクタＬ、コンデンサＣ、バランＢＬＮを有する。

ＮＭＯＳトランジスタＭＣ１、ＭＣ２は差動対を構成する。そして、ＮＭＯＳトランジスタＭＣ１のソース及びＮＭＯＳトランジスタＭＣ２のソースは接地配線に接続される。ＮＭＯＳトランジスタＭＣ１のゲートには、負極送信パルスＩＮｄ＿Ｎが入力される。ＮＭＯＳトランジスタＭＣ２のゲートには、正極送信パルスＩＮｄ＿Ｐが入力される。

ＮＭＯＳトランジスタＭＣ１のドレインには、ＮＭＯＳトランジスタＭＩ１のソースが接続される。ＮＭＯＳトランジスタＭＩ１のゲートには、予め設定された電圧値を有するバイアス電圧ＶＢが与えられる。ＮＭＯＳトランジスタＭＣ２のドレインには、ＮＭＯＳトランジスタＭＩ２のソースが接続される。ＮＭＯＳトランジスタＭＩ２のゲートには、バイアス電圧ＶＢが与えられる。

ＮＭＯＳトランジスタＭＩ１のドレインとＮＭＯＳトランジスタＭＩ２のドレインとの間には、インダクタＬが接続される。また、コンデンサＣは、インダクタＬと並列接続されるように配置される。バランＢＬＮは、コンデンサＣとの並列共振により動作周波数成分しか通過させず、差動信号を単相信号に変換する。バランＢＬＮは、一次側コイルがコンデンサＣと並列に接続される。バランＢＬＮの二次側コイルは一端が接地配線に接続され、他端から送信信号ＲＦ＿ＯＵＴを出力する。

なお、ＮＭＯＳトランジスタＭＣ１、ＭＣ２は、スイッチとして動作させる必要があるため、駆動能力の高い低耐圧ＭＯＳＦＥＴを採用した。また、図１０に示した例では、ＮＭＯＳトランジスタＭＩ１、ＭＩ２をＮＭＯＳトランジスタＭＣ１、ＭＣ２の耐圧不足を補うために設けた。しかし、ＮＭＯＳトランジスタＭＣ１、ＭＣ２の耐圧電圧に応じて、ＮＭＯＳトランジスタＭＣ１、ＭＣ２に対して直列接続する耐圧対策用トランジスタ（例えば、ＮＭＯＳトランジスタＭＩ１、ＭＩ２）は、なくすことも出来るし、２段以上直列接続することもできる。

ここで、Ｅ級動作を行うパワーアンプ５４の動作特性について説明する。図１１に実施の形態１にかかるパワーアンプ５４の動作を説明するタイミングチャートを示す。図１１に示すように、パワーアンプ５４では、ＮＭＯＳトランジスタＭＣ１、ＭＣ２をスイッチング動作させるために、ＮＭＯＳトランジスタＭＣ１、ＭＣ２のゲートへの入力信号として矩形波形を有する正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎを入力する。そして、正極送信パルスＩＮｄ＿Ｐがハイレベルとなるとき、ＮＭＯＳトランジスタＭＣ１がオン状態となるため、ＮＭＯＳトランジスタＭＣ１側のバランＢＬＮの一次側コイルのノードＤＰの電圧Ｖ（ＤＰ）は０Ｖとなる。また、ＮＭＯＳトランジスタＭＩ１のドレイン・ソース間に流れる電流Ｉ（ＭＩ１）は、バランＢＬＮが動作周波数成分のみしか通過させないため、正弦波信号になる。

続いて、正極送信パルスＩＮｄ＿Ｐがロウレベルとなるとき（例えば、タイミングＴ１）、ＮＭＯＳトランジスタＭＣ１がオフ状態となる。このとき、電圧Ｖ（ＤＰ）は、図１１に示すように、一端上昇し、再度低下するような波形になる。一方、正極送信パルスＩＮｄ＿Ｐがロウレベルの期間は、電流Ｉ（ＭＩ１）は、０Ａとなる。

また、正極送信パルスＩＮｄ＿Ｐが再びハイレベルとなると（例えば、タイミングＴ２）、ＮＭＯＳトランジスタＭＩ１がオン状態に遷移する。このＮＭＯＳトランジスタＭＩ１の状態遷移の瞬間において、電力消費を発生させないようにするため、電圧Ｖ（ＤＰ）が０Ｖとなり、その傾きもゼロとなる様にパワーアンプ５４は設計される。これは、インダクタＬと、ＮＭＯＳトランジスタＭＩ１に内在する寄生容量と、を調節することで実現できる。

電力増幅器では、アクティブ素子の出力電圧と電流が同時に存在していることで電力の消費が発生する。しかしながら、図１１で説明した様な波形を形成することにより、スイッチとして機能するＮＭＯＳトランジスタＭＣ１、ＭＣ２のオンオフ状態が切り替わる瞬間でも消費電力が発生せず、効率が理論上１００％となるため、Ｅ級動作を行う電力増幅器では、高い効率を実現できる。

一方、Ｅ級動作を行うパワーアンプ５４では、アクティブ素子の耐圧が大きな課題である。この問題は、入力矩形波信号のデューティー比を小さくすることでトランジスタにかかる電圧を低く抑えることができる。そこで、図１２に、実施の形態１にかかるパワーアンプにおける送信パルスのデューティー比と送信信号の振幅との関係を説明するグラフを示す。図１２に示すグラフは、計算上導き出せる理論値に基づき作成したものである。図１２では、横軸に正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎのデューティー比を示し、縦軸に電源電圧で規格化した出力信号の振幅のピーク電圧を示す。

パワーアンプユニット４３に入力される正極送信パルスＩＮａ＿Ｐ及び負極送信パルスＩＮａ＿Ｎのデューティー比は５０％であるため、デューティー比調整回路５１を用いなければパワーアンプ５４に入力される正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎのデューティー比は５０％となる。図１２を参照すると、パワーアンプ５４の入力信号のデューティー比が５０％であった場合、送信信号ＲＦ＿ＯＵＴの振幅は電源電圧の３．５６倍の振幅となり、この送信信号ＲＦ＿ＯＵＴの最大振幅に起因する電圧がＮＭＯＳトランジスタＭＩ１、ＭＩ２のドレイン端に発生する。例えば、電源電圧が３Ｖのとき、送信信号ＲＦ＿ＯＵＴの最大振幅は１０．７Ｖに達してしまい、たとえＮＭＯＳトランジスタＭＩ１、ＭＩ２として高耐圧ＭＯＳトランジスタを適用しても素子耐圧が大きな問題となる。

一方、図１２を参照すると、入力信号のデューティー比を小さくすることで、送信信号ＲＦ＿ＯＵＴの振幅を抑制することができることが分かる。例えば、デューティー比が３７．５％であった場合、送信信号ＲＦ＿ＯＵＴの最大振幅は電源電圧の２．８４倍となり、電源電圧３Ｖのときの送信信号ＲＦ＿ＯＵＴの最大振幅は８．５Ｖまで削減できる。

また、実施の形態１にかかる半導体装置１では、実施の形態１にかかるパワーアンプユニット４３を用いることで、実装基板上に配置する部品の実装面積及び総コストを削減することができる。これは、パワーアンプユニット４３を用いることで送信信号ＲＦ＿ＯＵＴの二次歪みが抑制されるため、外付けの整合回路素子を削減することができるためである。

パワーアンプユニット４３は、例えば、デューティー比調整回路５１、位相差調整回路５２等において単相回路構成を２経路設け、位相反転した入力信号でパワーアンプ５４を駆動することにより実現できる。パワーアンプユニット４３の問題点は、素子ばらつきが発生すると、正極送信パルスＩＮａ＿Ｐ及び負極送信パルスＩＮａ＿Ｎをパワーアンプ５４に伝達する２つの経路の伝達関数に差が生じ、偶数次高調波抑圧が劣化してしまうことである。例えば、パワーアンプユニット４３に矩形波信号を入力すると、この伝達関数差は、デューティー比誤差及び位相誤差として現れる。これらの誤差により、偶数次高調波が劣化する。ここで、デューティー比誤差は差動信号を構成する２つの信号のデューティー比の差であり、位相誤差は、差動信号を構成する２つの信号の位相差が１８０°からどれだけずれているかを示す値である。

ここで、矩形波信号を周波数で表現すると、（２）式で表すことができる。

（２）式では、矩形波入力信号のデューティー比をＤＴ、回路の電源電圧をＶＤＤ、角周波数をωとする。

デューティー比の違いによる偶数次高調波特性を考察すると、デューティー比によって、偶数次高調波に影響する誤差成分が分かる。例えば、矩形波入力信号のデューティー比が５０％であるとすると、ＤＴは０．５となる。このとき、（２）式の第３項である二次高調波成分がｓｉｎ（２π）ｃｏｓ（２ωｔ）となり、ゼロとなる。同様に、他の偶数次高調波もゼロとなる。従って、デューティー比を５０％とする矩形波信号でパワーアンプ５４を駆動する場合、偶数次高調波は発生しない。但し、デューティー比調整回路５１及び位相差調整回路５２等において素子ばらつきが発生してしまうと、デューティー比が５０％からずれるため、偶数次高調波が発生してしまう。

一方、デューティー比が３７．５％の場合を考える。ＤＴが０．３７５となる。このとき、（２）式の二次高調波成分はｓｉｎ（０．７５π）ｃｏｓ（２ωｔ）となり、（２）式の第３項が有限値を持つ。１つの矩形波信号のみで見ると、二次高調波は発生する。しかし、一方の入力信号（例えば、正極送信パルスＩＮｄ＿Ｐ）と他方の入力信号（負極送信パルスＩＮｄ＿Ｎ）のと位相差を１８０°に設定すると、偶数次高調波成分はキャンセルされる。但し、この差動信号を処理するデューティー比調整回路５１、位相差調整回路５２等が素子ばらつきを持つと、デューティー比誤差及び位相誤差が発生するため、偶数次高調波が劣化してしまう。従って、デューティー比が５０％の場合、デューティー比が５０％からずれることにより、偶数次高調波が劣化し、それ以外のデューティー比の場合、デューティー比誤差及び位相誤差が発生するために、偶数次高調波が劣化する。デューティー比が５０％以外であるか、偶数次高調波が非常に厳しい仕様では、送信系の出力回路としてパワーアンプ５４を用いただけでは抑圧度が不足するため、素子ばらつきが生じた場合の劣化原因を根絶させる必要がある。

そこで、実施の形態１にかかるパワーアンプユニット４３では、デューティー比調整回路５１、位相差調整回路５２、位相差設定回路５５を用いて、パワーアンプ５４に入力される正極送信パルスＩＮａ＿Ｐ及び負極送信パルスＩＮａ＿Ｎのデューティー比を５０％以下としながら、正極送信パルスＩＮａ＿Ｐと負極送信パルスＩＮａ＿Ｎとの位相差を１８０°とする。そこで、図１３に実施の形態１にかかるパワーアンプにおける送信パルスの位相誤差と送信信号の二次高調波歪みとの関係を説明するグラフを示す。図１３は、正極送信パルスＩＮａ＿Ｐ及び負極送信パルスＩＮａ＿Ｎのデューティー比を３７．５％としたときのパワーアンプ５４の二次歪み特性を示すグラフである。また、図１３では、デューティー比を３７．５％付近でスイープとしたときにローパスフィルタ６２が出力する直流電圧信号ＬＰＦＯ＿Ｐの特性とデューティー比参照電圧ＶＲＥＦ＿ＤＴとの関係を示した。

図１３に示すように、実施の形態１にかかるパワーアンプユニット４３では、正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎのデューティー比を３７．５％とすると、ローパスフィルタ６２が出力する直流電圧信号ＬＰＦＯ＿Ｐの電圧値とデューティー比参照電圧ＶＲＥＦ＿ＤＴとが一致する。そして、送信信号ＲＦ＿ＯＵＴの二次歪み特性を参照すると、２つの送信パルスのデューティー比の差がゼロとなった時点で最も低くなることが分かる。そこで、実施の形態１にかかるパワーアンプユニット４３では、デューティー比調整回路５１及び位相差設定回路５５を用いて正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎのデューティー比が一致するように調節する。

また、正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎのデューティー比を３７．５％とした状態で、２つの送信パルス間の位相差を１８０°に調節することで、送信信号ＲＦ＿ＯＵＴの二次歪みを−４８ｄＢｍに抑制することができる。一方、正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎのデューティー比を３７．５％とした状態で、２つの送信パルス間の位相差が１９０°であった場合、送信信号ＲＦ＿ＯＵＴの二次歪みは−１２．１ｄＢｍ程度までにしか抑制することができない。そこで、実施の形態１にかかるパワーアンプユニット４３では、位相差調整回路５２及び位相差設定回路５５により正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎの位相差を１８０°に調整する。

続いて、実施の形態１にかかるパワーアンプユニット４３において送信信号ＲＦ＿ＯＵＴの歪み特性を最適化する歪み最適化処理（例えば、デューティー比調整処理及び位相差調整処理）について説明する。図１４に実施の形態１にかかるパワーアンプユニットにおける歪み最適化処理の流れを説明するフローチャートを示す。

実施の形態１にかかる無線装置１では、起動時、無線装置１の内部温度が予め設定した条件を満たしたとき、無線装置１の動作時間がある一定の時間を経過した毎、など、所定の条件を満たしたときに図１４で示した歪み最適化処理を実行する。

図１４に示すように、実施の形態１にかかるパワーアンプユニット４３の歪み最適化処理では、まず、パワーアンプユニット４３内の各値の初期化を実行する（ステップＳ１）。ステップＳ１では、例えば、デューティー制御信号ＤＴ＿ＣＯＮＴ、位相制御信号ＰＨ＿ＣＯＮＴで示す値、デューティー比参照電圧ＶＲＥＦ＿ＤＴ、位相差参照電圧ＶＲＥＦ＿Ｐ等の値を初期値とする。

次いで、実施の形態１にかかるパワーアンプユニット４３は、第１のデューティー比補正処理を行う（ステップＳ２、Ｓ３）。ステップＳ２では、位相差設定回路５５がスイッチＳＷＤＴＰ、ＳＷＤＴＢをオン状態とし、それ以外のスイッチをオフ状態に切り替える。これにより、位相差設定回路５５では、コンパレータ６４の正転入力端子に正極送信パルスＩＮｄ＿Ｐのデューティー比に応じた電圧レベルを有する直流電圧信号ＬＰＦＯ＿Ｐが入力され、反転入力端子にはデューティー比参照電圧ＶＲＥＦ＿ＤＴが入力される状態となる。ステップＳ３では、位相差設定回路５５がデューティー制御信号ＤＴ＿ＣＯＮＴにより示すデューティー制御値を予め決められたシーケンスに従って変更しながら、デューティー比調整回路５１ｐを経由してパワーアンプ５４に到達する正極送信パルスＩＮｄ＿Ｐのデューティー比の補正処理を行う。

ここで、デューティー制御値の変更方法について説明する。図１５に実施の形態１にかかるパワーアンプユニットにおけるデューティー比補正の制御特性を説明するグラフを示す。実施の形態１にかかるパワーアンプユニット４３では、デューティー制御値の値を大きくすると正極送信パルスＩＮｄ＿Ｐのデューティー比が大きくなる。そして、正極送信パルスＩＮｄ＿Ｐのデューティー比の増加に比例して、ローパスフィルタ６２が出力する直流電圧信号ＬＰＦＯ＿Ｐの電圧値が上昇する。コンパレータ６４が出力する計測結果信号は、直流電圧信号ＬＰＦＯ＿Ｐがデューティー比参照電圧ＶＲＥＦ＿ＤＴよりも低いときはロウレベルとなり、直流電圧信号ＬＰＦＯ＿Ｐがデューティー比参照電圧ＶＲＥＦ＿ＤＴよりも高いときはハイレベルとなる。位相差設定回路５５は、デューティー制御値を２分探索法に基づき変更、或いは、スイープさせることで変更させることで変化さながら、コンパレータ６４が出力する測定結果信号を観測し、正極送信パルスＩＮｄ＿Ｐのデューティー比がデューティー比参照電圧ＶＲＥＦ＿ＤＴに対応する比率となるデューティー制御値を決定する。

次いで、実施の形態１にかかるパワーアンプユニット４３は、第２のデューティー比補正処理を行う（ステップＳ４、Ｓ５）。ステップＳ４では、位相差設定回路５５がスイッチＳＷＤＴＮ、ＳＷＤＴＢをオン状態とし、それ以外のスイッチをオフ状態に切り替える。これにより、位相差設定回路５５では、コンパレータ６４の正転入力端子に負極送信パルスＩＮｄ＿Ｎのデューティー比に応じた電圧レベルを有する直流電圧信号ＬＰＦＯ＿Ｐが入力され、反転入力端子にはデューティー比参照電圧ＶＲＥＦ＿ＤＴが入力される状態となる。ステップＳ５では、位相差設定回路５５がデューティー制御信号ＤＴ＿ＣＯＮＴにより示すデューティー制御値を予め決められたシーケンスに従って変更しながら、デューティー比調整回路５１ｎを経由してパワーアンプ５４に到達する負極送信パルスＩＮｄ＿Ｎのデューティー比の補正処理を行う。この第２のデューティー比補正処理におけるデューティー制御値の探索方法は、第１のデューティー比補正処理と実質的に同じであるため、ここでは説明を省略する。

このステップＳ２からステップＳ５までの処理により、正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎのデューティー比は、設計において決定された最適値となる。実施の形態１にかかるパワーアンプユニット４３は、上記デューティー比補正処理に続いて位相差補正処理を行う。図１４に示す例では、位相差補正処理として第１の位相差補正処理（ステップＳ６、Ｓ７）と第２の位相差補正処理（ステップＳ８、Ｓ９）を行う。しかしながら、第１の位相差補正処理と第２の位相差補正処理はいずれか一方のみを行う形態とすることもできる。一方、第１の位相差補正処理と第２の位相差補正処理とを共に行うことで位相差補正ステップの分解能を高めることができる効果を得ることができる。

ステップＳ６では、位相差設定回路５５がスイッチＳＷＰＨＮ、ＳＷＰＨＢＮをオン状態とし、それ以外のスイッチをオフ状態に切り替える。これにより、位相差設定回路５５では、コンパレータ６４の反転入力端子に位相差検出器６１が出力する位相差検出信号のデューティー比に応じた電圧レベルを有する直流電圧信号ＬＰＦＯ＿Ｎが入力され、正転入力端子には位相差参照電圧ＶＲＥＦ＿ＰＨが入力される状態となる。ステップＳ７では、位相差設定回路５５が位相制御信号ＰＨ＿ＣＯＮＴにより示す位相制御値のうち位相差調整回路５２ｐに与える正極側位相制御値を予め決められたシーケンスに従って変更しながら、位相差調整回路５２ｐ及び位相差調整回路５２ｎを経由してパワーアンプ５４に到達する正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎとの位相差の補正処理を行う。

ここで、第１の位相補正処理における位相制御値の変更方法について説明する。図１６に実施の形態１にかかるパワーアンプユニットにおける第１の位相補正の制御特性を説明するグラフを示す。第１の位相補正処理では、位相制御値の値を大きくすると正極送信パルスＩＮｄ＿Ｐの遅延量が大きくなる。そして、正極送信パルスＩＮｄ＿Ｐの遅延量が増加するのに比例して正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎの位相差が小さくなるため、ローパスフィルタ６２が出力する直流電圧信号ＬＰＦＯ＿Ｎの電圧値は、位相制御値の上昇に伴い低下する。コンパレータ６４が出力する計測結果信号は、直流電圧信号ＬＰＦＯ＿Ｎが位相差参照電圧ＶＲＥＦ＿ＰＨよりも高いときはロウレベルとなり、直流電圧信号ＬＰＦＯ＿Ｎが位相差参照電圧ＶＲＥＦ＿ＰＨよりも低いときはハイレベルとなる。位相差設定回路５５は、位相制御値を２分探索法に基づき変更、或いは、スイープさせることで変更させることで変化さながら、コンパレータ６４が出力する測定結果信号を観測し、正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎとの位相差が位相差参照電圧ＶＲＥＦ＿ＰＨに対応する位相差となる位相制御値を決定する。

ステップＳ８では、位相差設定回路５５がスイッチＳＷＰＨＰ、ＳＷＰＨＢＰをオン状態とし、それ以外のスイッチをオフ状態に切り替える。これにより、位相差設定回路５５では、コンパレータ６４の正転入力端子に位相差検出器６１が出力する位相差検出信号のデューティー比に応じた電圧レベルを有する直流電圧信号ＬＰＦＯ＿Ｐが入力され、反転入力端子には位相差参照電圧ＶＲＥＦ＿ＰＨが入力される状態となる。ステップＳ９では、位相差設定回路５５が位相制御信号ＰＨ＿ＣＯＮＴにより示す位相制御値のうち位相差調整回路５２ｎに与える負極側位相制御値を予め決められたシーケンスに従って変更しながら、位相差調整回路５２ｐ及び位相差調整回路５２ｎを経由してパワーアンプ５４に到達する正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎとの位相差の補正処理を行う。

ここで、第２の位相補正処理における位相制御値の変更方法について説明する。図１７に実施の形態１にかかるパワーアンプユニットにおける第２の位相補正の制御特性を説明するグラフを示す。第２の位相補正処理では、位相制御値の値を大きくすると負極送信パルスＩＮｄ＿Ｐの遅延量が大きくなる。そして、負極送信パルスＩＮｄ＿Ｎの遅延量が増加するのに比例して正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎの位相差が大きくなるため、ローパスフィルタ６２が出力する直流電圧信号ＬＰＦＯ＿Ｐの電圧値は、位相制御値の上昇に伴い上昇する。コンパレータ６４が出力する計測結果信号は、直流電圧信号ＬＰＦＯ＿Ｐが位相差参照電圧ＶＲＥＦ＿ＰＨよりも低いときはロウレベルとなり、直流電圧信号ＬＰＦＯ＿Ｐが位相差参照電圧ＶＲＥＦ＿ＰＨよりも高いときはハイレベルとなる。位相差設定回路５５は、位相制御値を２分探索法に基づき変更、或いは、スイープさせることで変更させることで変化さながら、コンパレータ６４が出力する測定結果信号を観測し、正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎとの位相差が位相差参照電圧ＶＲＥＦ＿ＰＨに対応する位相差となる位相制御値を決定する。

上記ステップＳ１からステップＳ９の処理を行うことにより、実施の形態１にかかるパワーアンプユニット４３では、パワーアンプ５４に与える正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎのデューティー比を５０％未満の所定の値とすると共に、正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎの位相差を１８０°に近づける。

上記説明より、実施の形態１にかかる無線装置１では、パワーアンプユニット４３において、パワーアンプ５４に与える２つの送信パルスのデューティー比と位相差を調節することができる。そして、パワーアンプ５４に与える２つの送信パルスの間の位相差を１８０°に近づけることで、実施の形態１にかかる無線装置１では、パワーアンプ５４で発生する二次高調波歪みを抑制することができる。

また、実施の形態１にかかる無線装置１では、パワーアンプ５４に与える２つの送信パルスのデューティー比を５０％未満とすることで、送信信号ＲＦ＿ＯＵＴの最大振幅を抑制して、低い耐圧のトランジスタによりパワーアンプ５４を構成することが可能になる。

また、実施の形態１にかかる無線装置１では、送信信号ＲＦ＿ＯＵＴの二次歪みを抑制できるため、整合回路１３を簡易な回路で構成することができるため、無線装置１に関する周辺部品の実装面積を削減することができる。さらに、実施の形態１にかかる無線装置１では、整合回路１３等のフィルタ特性により減少する送信出力電力を抑制することができるため、パワーアンプユニット４３をより低い電力で動作させることができる。つまり、実施の形態１にかかるパワーアンプユニット４３を用いることで、無線装置１の消費電力を低減することができる。

また、実施の形態１にかかるパワーアンプユニット４３では、パワーアンプ５４に入力される正極送信パルスＩＮｄ＿Ｐ及び負極送信パルスＩＮｄ＿Ｎを用いて、正極送信パルスＩＮｄ＿Ｐと負極送信パルスＩＮｄ＿Ｎとのデューティ比及び位相差を補正するデューティー制御値及び位相制御値を決定する。これにより、実施の形態１にかかるパワーアンプユニット４３では、デューティー比調整回路５１、位相差調整回路５２、プリバッファ５３の素子バラツキに起因して発生するデューティー比のズレ及び位相差のズレをデューティー制御値及び位相制御値により吸収することができる。つまり、実施の形態１にかかるパワーアンプユニット４３では、デューティー比調整回路５１、位相差調整回路５２、プリバッファ５３の素子バラツキの影響をデューティー制御値及び位相制御値により打ち消すことができる。

実施の形態２
実施の形態２では、実施の形態１にかかるパワーアンプユニット４３の別の形態となるパワーアンプユニット４３ａについて説明する。実施の形態２における説明では、実施の形態１において説明した構成要素と同じ構成要素について実施の形態１と同じ符号を付して説明を省略する。

図１８に実施の形態２にかかる半導体装置のパワーアンプユニット４３ａのブロック図を示す。図１８に示すように、実施の形態２にかかるパワーアンプユニット４３ａは、実施の形態１にかかるパワーアンプユニット４３からデューティー比調整回路５１を削除して、位相差設定回路５５及び送信パルス制御回路６０を、位相差設定回路７５及び送信パルス制御回路８０に置き換えたものである。位相差設定回路７５は、実施の形態１にかかる位相差設定回路５５から、スイッチＳＷＤＴＰ、ＳＷＤＴＮ、ＳＷＤＴＢを削除したものである。また、送信パルス制御回路８０は、実施の形態１にかかる送信パルス制御回路６０からデューティー制御信号ＤＴ＿ＣＯＮＴの出力機能を削除したものである。

つまり、実施の形態２にかかる無線装置では、パワーアンプユニット４３ａに与える正極送信パルスＩＮａ＿Ｐ及び負極送信パルスＩＮａ＿Ｎのデューティー比が同一の値に最適化処理がなされた状態であり、パワーアンプユニット４３ａ内で送信パルスのデューティーの調整を行う必要がないものである。なお、実施の形態２にかかる無線装置においてもパワーアンプユニット４３のパワーアンプ５４に入力される２つの送信パルスのデューティー比は５０％未満であるものとする。

このパワーアンプユニット４３ａにおける歪み最適化処理について説明する。そこで、図１９に実施の形態２にかかるパワーアンプユニットにおける歪み最適化処理の流れを説明するフローチャートを示す。図１９に示すように、実施の形態２にかかるパワーアンプユニット４３ａでは、図１４で説明した実施の形態１にかかる歪み最適化処理のステップＳ２〜ステップＳ４のデューティー比補正処理を省略したものである。

例えば、図１２及び図１３で説明したように、送信信号ＲＦ＿ＯＵＴの二次歪みを抑制するだけであれば、デューティー比を５０％とする必要はない。そのため、実施の形態２にかかる無線装置のように、パワーアンプユニット４３ａ内でデューティー比の調整を行わなくても、位相差調整回路５２を用いてパワーアンプ５４に入力される２つの送信パルスの位相差を１８０°とすることで、送信信号ＲＦ＿ＯＵＴの二次歪み特性は向上させることができる。

このように、デューティー比補正処理及びデューティー比調整処理を省略することで、回路面積の削減及び処理時間の短縮を実現することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１ 無線装置
１１ ＲＦスイッチ
１２ 無線チップ
１３ 整合回路
１４ アプリケーションプロセッサ
２１ 整合回路
２２ ローノイズアンプ
２３ ミキサー
２４ ＩＦアンプ
２５ ローパスフィルタ
２６ アナログデジタル変換回路
３１ モデム
３２ 送受信制御回路
４１ ＰＬＬ回路
４２ 電圧制御発振回路
４３ パワーアンプユニット
５１ デューティー比調整回路
５２ 位相差調整回路
５３ プリバッファ
５４ パワーアンプ
５５ 位相差設定回路
６０ 送信パルス制御回路
６１ 位相差検出器
６２、６３ ローパスフィルタ
６４ コンパレータ
６５ バイアス電圧生成回路
６６ インバータ
７５ 位相差設定回路
８０ 送信パルス制御回路
ＢＬＮ バラン
ＩＮａ＿Ｐ、ＩＮｂ＿Ｐ、ＩＮｃ＿Ｐ、ＩＮｄ＿Ｐ 正極送信パルス
ＩＮａ＿Ｎ、ＩＮｂ＿Ｎ、ＩＮｃ＿Ｎ、ＩＮｄ＿Ｎ 負極送信パルス
ＤＴ＿ＣＯＮＴ デューティー制御信号
ＰＨ＿ＣＯＮＴ 位相制御信号
ＲＦ＿ＯＵＴ 送信信号
ＶＲＥＦ＿ＰＨ 位相差参照電圧
ＶＲＥＦ＿ＤＴ デューティー比参照電圧

Claims (8)

1. ５０％未満のデューティー比を有する正極送信パルスと、５０％未満のデューティー比を有し、前記正極送信パルスよりも遅れた位相を有する負極送信パルスと、を受信して、位相制御信号に基づいて前記正極送信パルスに対する前記負極送信パルスの位相差量を補正する位相差調整回路と、
   前記位相差調整回路が出力した前記正極送信パルスと前記負極送信パルスとを入力し、前記正極送信パルスと前記負極送信パルスとに基づき送信信号を生成して、前記送信信号によりアンテナを駆動するパワーアンプと、
   前記パワーアンプに入力される前記正極送信パルスと前記負極送信パルスとの位相差に応じて前記位相制御信号を生成して、前記位相制御信号を前記位相差調整回路に与える位相差設定回路と、を有し、
   前記位相差設定回路は、
   前記パワーアンプに入力される前記正極送信パルスの立ち上がりエッジに応じた立ち上がりエッジと、前記パワーアンプに入力される前記負極送信パルスの立ち上がりエッジに応じた立ち下がりエッジと、を有する矩形波を位相差検出信号として出力する位相差検出器と、
   前記位相差検出信号を平滑して前記位相差検出信号のデューティー比に応じた信号レベルを有する直流電圧信号を位相差対応電圧として出力する平滑回路と、
   予め電圧値が設定された位相差参照電圧と、前記位相差対応電圧との大小関係に応じて論理レベルが決定される計測結果信号を出力する比較回路と、
   前記計測結果信号に応じて前記位相制御信号を増減させる送信パルス制御回路と、
   を有する半導体装置。
2. 前記位相差設定回路は、前記正極送信パルスと前記負極送信パルスとの位相差が１８０度となるように、前記位相制御信号を決定する請求項１に記載の半導体装置。
3. 前記位相差設定回路は、
   前記平滑回路を介して前記比較回路の正転入力端子に前記位相差検出信号を与えるか否かを切り替える第１のスイッチと、
   前記位相差参照電圧を前記比較回路の反転入力端子に与えるか否かを切り替える第２のスイッチと、
   前記平滑回路を介して前記比較回路の反転入力端子に前記位相差検出信号を与えるか否かを切り替える第３のスイッチと、
   前記位相差参照電圧を前記比較回路の正転入力端子に与えるか否かを切り替える第４のスイッチと、
   を有する請求項１に記載の半導体装置。
4. 前記送信パルス制御回路は、
   前記第１のスイッチ及び前記第２のスイッチにより構成される第１のスイッチ群をオン状態とし、前記第３のスイッチ及び前記第４のスイッチとにより構成される第２のスイッチ群をオフ状態として、前記位相制御信号を増減させる第１の位相差補正処理と、
   前記第１のスイッチ群をオフ状態とし、前記第２のスイッチ群をオン状態として、前記位相制御信号を増減させる第２の位相差補正処理と、
   を行う請求項３に記載の半導体装置。
5. 前記正極送信パルス及び前記負極送信パルスのデューティー比をデューティー制御値に応じて補正して、補正後の前記正極送信パルス及び前記負極送信パルスを前記位相差調整回路に与えるデューティー比調整回路を更に有し、
   前記送信パルス制御回路は、
   前記正極送信パルスを前記平滑回路で平滑した第１の平滑電圧と、予め電圧値が設定されたデューティー比参照電圧と、を前記比較回路で比較した結果に応じて前記デューティー制御値を増減させて、前記正極送信パルスのデューティー比を予め設定した規定デューティー比に補正する第１のデューティー比補正処理と、
   前記負極送信パルスを前記平滑回路で平滑した第２の平滑電圧と、前記デューティー比参照電圧と、を前記比較回路で比較した結果に応じて前記デューティー制御値を増減させて、前記負極送信パルスのデューティー比を予め設定した規定デューティー比に補正する第２のデューティー比補正処理と、
   を行う請求項１に記載の半導体装置。
6. 前記規定デューティー比は５０％未満の値である請求項５に記載の半導体装置。
7. 前記パワーアンプは、前記正極送信パルス及び前記負極送信パルスが入力される差動対と、前記差動対により駆動される共振回路と、を含むＥ級アンプである請求項１に記載の半導体装置。
8. 前記共振回路は、
   前記差動対を構成する２つのトランジスタのドレインの間に設けられるインダクタと、
   前記インダクタと並列に設けられるコンデンサと、
   前記インダクタと並列に設けられる一次側コイルを備えるバランと、
   を有する請求項７に記載の半導体装置。

Images