TW201826694A - 半導體裝置 - Google Patents
半導體裝置 Download PDFInfo
- Publication number
- TW201826694A TW201826694A TW106133997A TW106133997A TW201826694A TW 201826694 A TW201826694 A TW 201826694A TW 106133997 A TW106133997 A TW 106133997A TW 106133997 A TW106133997 A TW 106133997A TW 201826694 A TW201826694 A TW 201826694A
- Authority
- TW
- Taiwan
- Prior art keywords
- phase difference
- circuit
- transmission pulse
- signal
- transmission
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 230000005540 biological transmission Effects 0.000 claims abstract description 272
- 238000000034 method Methods 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 27
- 238000012937 correction Methods 0.000 claims description 26
- 238000005259 measurement Methods 0.000 claims description 23
- 238000009499 grossing Methods 0.000 claims description 18
- 230000000630 rising effect Effects 0.000 claims description 13
- 230000007423 decrease Effects 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 31
- 238000004891 communication Methods 0.000 description 17
- 230000010355 oscillation Effects 0.000 description 11
- 238000005457 optimization Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 101150070189 CIN3 gene Proteins 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 4
- 101150110298 INV1 gene Proteins 0.000 description 4
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 4
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 238000010408 sweeping Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
- H03F1/0227—Continuous control by using a signal derived from the input signal using supply converters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
- G01R25/04—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents involving adjustment of a phase shifter to produce a predetermined phase difference, e.g. zero difference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0233—Continuous control by using a signal derived from the output signal, e.g. bootstrapping the voltage supply
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2176—Class E amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/165—A filter circuit coupled to the input of an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
在相關技術領域的半導體裝置中,有無法有效抑制從受矩形波信號驅動之功率放大器中發生的二階諧波失真之問題。依據一實施例,半導體裝置藉由下列者產生用於驅動天線的傳輸信號RF_OUT:接收具有低於50%之工作比的第一傳輸脈衝INd_P及第二傳輸脈衝INd_N、將第一與第二傳輸脈衝INd_P與INd_N之間的相位差調整至預先定義相位差、及將經相位差調整的第一及第二傳輸脈衝INd_P及INd_N供給至功率放大器54。
Description
本揭示內容係關於半導體裝置。舉例而言,本揭示內容係關於包含功率放大器的半導體裝置,該功率放大器產生傳輸信號以供基於兩相脈衝(two-phase pulses)驅動天線。
近年來,已提出物聯網(IoT)概念,在IoT概念中,從前不連接至網路的產品全時連接至網路,並經由網路加以控制。在此IoT概念中,舉例來說,已考量到使智慧型電表、瓦斯表、或例如建築物管理用產品的基礎設施管理產品能連接至網路。在此IoT概念中,於一些情況中使用其載波頻率在次吉赫(sub-giga Hz)頻帶(亦即不高於1 GHz)的無線電信號。相較於2.4 GHz頻帶中的無線電信號,次吉赫頻帶中的無線電信號在通訊範圍、無線電信號之繞射性質、或功率消耗方面表現良好,且因此適合用作假定為用於IoT概念中之產品的通訊信號。
注意到在無線電通訊中,驅動天線用傳輸信號係由功率放大器所產生。此功率放大器需要具有高功率效率,以減少功率消耗。然而,功率效率與諧波失真特性有權衡關係。因此,為了符合通訊標準,諧波失真特性係滿足於功率效率的犧牲上。為了緩和此權衡關係,日本公開專利公報第2015-115946號揭示減少諧波失真之技術的實例。
揭示於日本專利公報第2015-115946的功率放大器用諧波消除電路為包含以下者的電路:輸入埠,用於施加正弦波輸入信號;第一緩衝器裝置,用於將正弦波輸入信號轉換成矩形波信號;及輸出埠,用於將矩形波信號輸出至功率放大器,其中:矩形波信號具有由可調整閾值電壓位準所定義的DC位準;回饋迴路,包含:低通濾波器裝置,設置成對矩形波信號進行濾波;及比較裝置,設置成比較接收自低通濾波器裝置之經濾波信號之DC位準與預先定義參考位準;該參考位準係加以選定而用於消除給定的諧波分量;且比較裝置係配置成將用於調整第一緩衝器裝置之閾值電壓位準的校正信號輸出至第一緩衝器裝置。
亦即,在揭示於日本專利公報第2015-115946的功率放大器用諧波消除電路中,傳輸信號裡所造成的諧波失真係藉由以下者而加以抑制:偵測傳輸矩形波信號之DC位準,並比較所偵測之傳輸矩形波信號之DC位準與參考電壓,俾獲得所期望的工作比(duty ratio)。
然而,本案發明人已發現以下問題。在功率放大器由兩相矩形波信號所驅動的情況中有以下問題:即使在藉由使用日本專利公報第2015-115946所揭技術消除兩矩形波信號之工作比之間的差異時,傳輸信號中造成的二階諧波失真特性仍無法獲得改善。此二階諧波失真特性之惡化係由於複數兩相信號之間之相位差不為180°時造成的二階諧波分量繼續存在而導致。
其他目的及新穎特徵將由以下說明書中之敘述內容及隨附圖式而更加顯而易見。
依據一實施例,一種半導體裝置係配置成藉由下列者產生用於驅動天線的傳輸信號:接收具有低於50%之工作比的第一傳輸脈衝及第二傳輸脈衝、將第一與第二傳輸脈衝之間的相位差調整至預先定義相位差、及將經相位差調整的第一及第二傳輸脈衝供給至功率放大器。
基於依據實施例的半導體裝置,便可藉由抑制功率放大器的二階諧波,而改善功率放大器的效率。
為使說明清楚起見,以下敘述及圖式可適當地部分予以忽略及簡化。再者,在所有圖式中,將相同的符號配予相同的元件,且重複的說明內容係依需求加以省略。
第一實施例 首先,依據第一實施例的半導體裝置為無線電晶片,該無線電晶片從經由通訊設備中之天線輸入的接收信號產生接收資料,且亦基於傳輸資料產生傳輸信號以供驅動天線。注意到,依據第一實施例的半導體裝置可負責無線電晶片中的從接收信號產生接收資料之接收功能及從傳輸資料產生傳輸信號之傳輸功能其中一者,或可負責功能的一部分。
因此,以下說明包含依據第一實施例之半導體裝置的無線電設備。圖1顯示依據第一實施例之無線電設備1的方塊圖。注意到,圖1所示之無線電設備的配置僅為無線電設備之配置範例。亦即,用於實施無線電設備的電路並不限於圖1所示的範例。如圖1所示,依據第一實施例的無線電設備1包含天線、RF開關11、匹配電路13、應用處理器14、及電容Crx和Ctx。
RF開關11將經由天線接收的接收信號傳輸至無線電晶片12中的接收程序系統區塊,且亦將從無線電晶片12中之傳輸程序系統區塊輸出的傳輸信號傳輸至天線。然後,在依據第一實施例的無線電設備1中,經由電容Crx將傳輸信號從RF開關11傳輸至無線電晶片12。進一步地,在依據第一實施例的無線電設備1中,經由匹配電路13及電容Ctx將輸出自無線電晶片12的傳輸信號傳輸至RF開關11。匹配電路13係設置成獲得天線與無線電晶片12之輸出之間的阻抗匹配。儘管在圖1中,匹配電路13係設置作為設於無線電晶片12之外的外部元件,但替代性地,其可設於無線電晶片12內部。
無線電晶片12執行應用處理器14中處理之資料信號與經由天線傳輸/接收之傳輸/接收信號之間的轉換程序。應用處理器14執行關於無線電設備1中實施之不同功能的信號處理。舉例而言,應用處理器14為具備能執行程式之演算單元的CPU(中央處理單元)、MCU(微控制器單元)、或類似者。依據第一實施例的無線電設備1經由無線電晶片12及天線,將藉由應用處理器14中執行之處理所產生的傳輸資料傳輸至通訊關係之另一端上的設備(以下簡稱為「另一設備」)。再者,依據第一實施例的無線電設備1藉由使用無線電晶片12將以無線電信號之形式傳輸自另一設備的傳輸資料轉換成接收資料,並在應用處理器14中基於接收資料執行處理。
注意到,無線電晶片12包含匹配電路21、低雜訊放大器22、混波器23、IF放大器24、低通濾波器25、類比/數位轉換電路26、數據機31、傳輸/接收控制電路32、PLL電路41、電壓控制振盪電路42、及功率放大器單元43。
匹配電路21為用於獲得天線與無線電晶片12之輸入之間之阻抗匹配的電路。低雜訊放大器22為可變增益放大器,且放大經由匹配電路21接收的接收信號,並將經放大的接收信號輸出至混波器23。混波器23將輸出自低雜訊放大器22之射頻頻帶中的傳輸信號解調變成為基頻頻帶中的基頻信號。混波器23藉由使用由電壓控制振盪電路42輸出之本地振盪信號,執行從傳輸信號成為基頻信號的解調變程序。IF放大器24為可變增益放大器,且放大由混波器23輸出的基頻信號。低通濾波器25移除由IF放大器24所輸出之基頻信號中基頻頻帶附近之範圍內的雜訊。類比/數位轉換電路26將由低通濾波器25輸出的基頻信號轉換成數位數值。亦即,在無線電晶片12中,匹配電路21、低雜訊放大器22、混波器23、IF放大器24、低通濾波器25、類比/數位轉換電路26、PLL電路41、及電壓控制振盪電路42形成接收程序系統電路。
數據機31針對輸出自類比/數位轉換電路26的數位化接收信號執行解碼程序及類似者,並從而產生接收資料。數據機31所產生的接收資料係經由傳輸/接收控制電路32供給至應用處理器14。再者,數據機31針對經由傳輸/接收控制電路32供給自應用處理器14的傳輸資料執行編碼程序及類似者,並將經處理的傳輸資料傳輸至PLL電路41。
傳輸/接收控制電路32設定無線電晶片12之傳輸程序及接收程序的操作模式。舉例而言,在無線電通訊中,載波的頻率、調變方法等等係依據通訊方法而改變。因此,傳輸/接收控制電路32依據所使用的通訊方法改變各區塊的設定。
PLL電路41輸出具有依據數據機31所輸出之傳輸資料而決定之頻率的脈衝信號。電壓控制振盪電路42將作為載波的本地振盪信號疊加在PLL電路41輸出的脈衝信號上,並輸出合成信號。亦即,PLL電路41及電壓控制振盪電路42將基頻頻帶中之傳輸資料的頻率調變至無線電頻帶中的頻率。電壓控制振盪電路42輸出兩脈衝信號,其各具有矩形波形,且其相位差理想地為180°。功率放大器單元43由電壓控制振盪電路42輸出的脈衝信號驅動,並輸出對應至傳輸資料的傳輸信號RF_OUT。此傳輸信號RF_OUT係經由匹配電路13及電容Crx傳輸至天線。
注意到在以下說明中,電壓控制振盪電路42輸出的兩脈衝信號係分別稱為正傳輸脈衝信號及負傳輸脈衝信號。
應注意,功率放大器單元43具有依據第一實施例之無線電設備1的複數特徵之其中一者。因此,以下係以更詳細的方式說明功率放大器單元43。圖2顯示依據第一實施例之功率放大器單元43的方塊圖。
如圖2所示,依據第一實施例的功率放大器單元43包含工作比調整電路51、相位差調整電路52、前置緩衝器53、功率放大器54、及相位差設定電路55。
工作比調整電路51依據工作控制值校正第一傳輸脈衝(例如正傳輸脈衝INa_P)及第二傳輸脈衝(例如負傳輸脈衝INa_N)的工作比,並將經工作比校正的正及負傳輸脈衝INb_P及INb_N供給至相位差調整電路52。工作控制值係由相位差設定電路55所產生,且其值係經由工作控制信號DT_CONT而供給。
相位差調整電路52接收輸出自工作比調整電路51的正及負傳輸脈衝INb_P及INb_N,並校正第二傳輸脈衝INb_N之相位相對正傳輸脈衝INb_P之相位的差異量。然後,相位差調整電路52輸出具有經校正相位差量的正及負傳輸脈衝INc_P及INc_N。正及負傳輸脈衝INb_P及INb_N兩者皆已由工作比調整電路51加以調整,使得其工作比變得低於50%。進一步地,負傳輸脈衝INb_N的相位係遲於正傳輸脈衝INb_P的相位。相位差調整電路52基於相位控制值調整正與負傳輸脈衝INb_P與INb_N之間的相位差。此相位控制值係由相位差設定電路55產生,且其值係經由相位控制信號PH_CONT而供給。
前置緩衝器53將輸出自相位差調整電路52的正及負傳輸脈衝INc_P及INc_N加以放大,且從而產生經放大的正及負傳輸脈衝INd_P及INd_N。然後,功率放大器54基於正及負傳輸脈衝INd_P及INd_N輸出傳輸信號RF_OUT。注意到,舉例而言,功率放大器54為包含差動對(differential pair)及由差動對驅動之諧振電路的E類放大器,正及負傳輸脈衝INd_P及INd_N係輸入至該差動對。
相位差設定電路55藉由依據正與負傳輸脈衝INd_P與INd_N之間的相位差產生相位控制值、並將所產生的相位控制值提供至相位差調整電路52,來控制正及負傳輸脈衝INc_P及INc_N 之間的相位差量。在依據第一實施例之功率放大器單元43中,相位差設定電路55決定相位控制值,使得正與負傳輸脈衝INc_P與INc_N之間的相位差變成180度。藉由如上述將正與負傳輸脈衝INc_P與INc_N之間的相位差調整成180度,依據第一實施例的功率放大器單元43便可有效地抑制傳輸信號RF_OUT的二階失真。
再者,相位差設定電路55產生工作控制值,以供將正及負傳輸脈衝INd_P與INd_N的工作比調整至預先定義工作比。在依據第一實施例的功率放大器單元43中,相位差設定電路55決定工作控制值,使得正及負傳輸脈衝INc_P及INc_N的工作比變得低於50%。藉由如上述的將正與負傳輸脈衝INc_P與INc_N的工作比調整至低於50%的值,依據第一實施例的功率放大器43可有效地抑制傳輸信號RF_OUT的最大振幅,並從而有效地抑制其二階失真。
相位差設定電路55包含傳輸脈衝控制電路60、相位差偵測器61、平滑電路(例如低通濾波器62及63)、及比較器64。進一步地,相位差設定電路55包含第一開關(例如開關SWPHP)、第二開關(例如開關SWPHBP)、第三開關(例如開關SWPHN)、第四開關(例如開關SWPHBN)、第五開關(例如開關SWDTP)、第六開關(例如開關SWDTN)、及第七開關(例如開關SWDTB)。注意到吾人設想第一至第七開關之各者係配置為使得其狀態藉由傳輸脈衝控制電路60在通路狀態與斷路狀態之間切換。
相位差偵測器61輸出矩形波作為相位差偵測信號,該矩形波具有對應於輸入至功率放大器54之正傳輸脈衝INd_P之上升邊緣(rising edge)的上升邊緣、及對應於輸入至功率放大器54之負傳輸脈衝INd_N之上升邊緣的下降邊緣(falling edge)。
正傳輸脈衝INd_P係輸入至開關SWDTP的一端,且開關SWDTP的另一端係連接至低通濾波器62。負傳輸脈衝INd_N係輸入至開關SWDTN的一端,且開關SWDTN的另一端係連接至低通濾波器62。工作比參考電壓係輸入至開關SWDTB的一端,且開關SWDTB的另一端係連接至低通濾波器63。相位差偵測信號係輸入至開關SWPHP的一端,且開關SWPHP的另一端係連接至低通濾波器62。相位差偵測信號係輸入至開關SWPHN的一端,且開關SWPHN的另一端係連接至低通濾波器63。相位差參考電壓VREF_PH係輸入至開關SWPHBP的一端,且開關SWPHBP的另一端係連接至低通濾波器63。相位差參考電壓VREF_PH係輸入至開關SWPHBN的一端。
低通濾波器62及63的各者包含插入信號傳遞線路的電阻、及設置在連接該電阻及比較器64之輸入端子的線路與接地線路之間的電容。低通濾波器62及63藉由使輸入至其的信號平滑化而產生直流(DC)電壓信號(例如DC電壓信號LPFO_P及LPFO_N),並將所產生的DC電壓信號輸出至設置在低通濾波器62及63之輸出側上的比較器64。開關SWPHP、SWPHBN、SWDTP及SWDTN的另一端係連接至低通濾波器62,且開關SWPHN、SWPHBP、SWDTB的另一端係連接至低通濾波器63。再者,低通濾波器62及63輸出藉著使經由已受控制成通路狀態(亦稱為閉路狀態(Closed State))之開關輸入至低通濾波器62及63的信號平滑化而產生的DC電壓信號。
從低通濾波器62輸出的DC電壓信號LPFO_P係輸入至比較器64的非反相輸入端子,且從低通濾波器63輸出的DC電壓信號LPFO_N係輸入至比較器64的反相輸入端子。進一步地,比較器64輸出量測結果信號,該量測結果信號的邏輯位準係依據輸入至比較器64的兩信號之大小之間的關係而決定。
傳輸脈衝控制電路60基於從比較器64輸出的量測結果信號而決定相位控制值及工作控制值,該相位控制值係經由相位控制信號PH_CONT供給至相位差調整電路52,該工作控制值係經由工作控制信號DT_CONT供給至工作比調整電路51。在以下的說明中,將傳輸脈衝控制電路60所執行的決定相位控制值之程序稱為「相位差校正程序」,且將傳輸脈衝控制電路60所執行的決定工作控制值之程序稱為「工作比校正程序」。
在相位校正程序中,相位差設定電路55在開關SWDTP、SWDTN及SWDTB維持於斷路狀態的狀態下執行以下程序。首先,相位差偵測器61輸出矩形波作為相位差偵測信號,該矩形波具有具有對應於輸入至功率放大器54之正傳輸脈衝INd_P之上升邊緣的上升邊緣、及對應於輸入至功率放大器54之負傳輸脈衝INd_N之上升邊緣的下降邊緣。然後,輸出具有對應於相位差偵測信號之工作比之信號位準的DC電壓信號作為相位差對應電壓,該DC電壓信號係藉由使用低通濾波器62及63其中一者使相位差偵測信號平滑化而獲得。進一步地,藉由使用低通濾波器62及63的其中另一者,將相位差參考電壓VREF_PH(其電壓值係預先設定)供給至比較器64。然後,比較器64輸出量測結果信號,該量測結果信號的邏輯位準係依據相位差參考電壓VREF_PH與相位差對應電壓之大小之間的關係而決定。然後,傳輸脈衝控制電路60依據量測結果信號增加或減少相位控制值。注意到,在依據第一實施例的功率放大器單元43中,兩相位校正程序(亦即第一及第二相位校正程序)係執行作為相位校正程序。
在第一相位校正程序中,將由開關SWPHP及SWPHBP構成的第一開關群組打開,並將由開關SWPHN及SWPHBN構成的第二開關群組關閉。因此,相位差設定電路55經由低通濾波器62供給相位差偵測信號至比較器64的非反相輸入端子,並經由低通濾波器63供給相位差參考電壓VREF_PH至比較器64的反相輸入端子。然後,傳輸脈衝控制電路60依據量測結果信號增加或減少相位控制值,該量測結果信號係藉由以比較器64比較相位差偵測信號與相位差參考電壓VREF_PH而獲得。
在第二相位校正程序中,將由開關SWPHP及SWPHBP構成的第一開關群組關閉,並將由開關SWPHN及SWPHBN構成的第二開關群組打開。因此,相位差設定電路55經由低通濾波器62供給相位差參考電壓VREF_PH至比較器64的非反相輸入端子,並經由低通濾波器63供給相位差偵測信號至比較器64的反相輸入端子。然後,傳輸脈衝控制電路60依據量測結果信號增加或減少相位控制值,該量測結果信號係藉由以比較器64比較相位差偵測信號與相位差參考電壓VREF_PH而獲得。
在工作比校正程序中,第一工作比校正程序係於開關SWDTP及SWDTB維持在通路狀態的狀態下執行,且第二工作比校正程序係於開關SWDTN及SWDTB維持在通路狀態的狀態下執行。
在第一工作比校正程序中,相位差設定電路55藉由以低通濾波器62使輸入通過開關SWDTP之正傳輸脈衝INd_P平滑化而產生第一平滑化電壓(例如第一工作比校正程序下的DC電壓信號LPFO_P),並將所產生的DC電壓信號LPFO_P供給至比較器64的非反相輸入端子。進一步地,相位差設定電路55經由低通濾波器63供給工作比參考電壓VREF_DT至比較器64的反相輸入端子。然後,比較器64輸出量測結果信號,該量測結果信號之邏輯位準係依據工作比參考電壓VREF_DT與DC電壓信號LPFO_P之大小之間的關係而決定。然後,傳輸脈衝控制電路60依據量測結果信號增加或減少工作控制值。工作比調整電路51基於第一工作比校正程序中產生的工作控制值,調整正傳輸脈衝INa_P的工作比。
在第二工作比校正程序中,相位差設定電路55藉由以低通濾波器62使輸入通過開關SWDTN之負傳輸脈衝INd_N平滑化而產生第二平滑化電壓(例如第二工作比校正程序下的DC電壓信號LPFO_P),並將所產生的DC電壓信號LPFO_P供給至比較器64的非反相輸入端子。進一步地,相位差設定電路55經由低通濾波器63供給工作比參考電壓VREF_DT至比較器64的反相輸入端子。然後,比較器64輸出量測結果信號,該量測結果信號之邏輯位準係依據工作比參考電壓VREF_DT與DC電壓信號LPFO_P之大小之間的關係而決定。然後,傳輸脈衝控制電路60依據量測結果信號增加或減少工作控制值。工作比調整電路51基於第二工作比校正程序中產生的工作控制值,調整負傳輸脈衝INa_N的工作比。
以上說明的工作比調整電路51、相位差調整電路52、相位差偵測器61、及功率放大器54係於以下以更詳細的方式加以說明。
首先,圖3顯示依據第一實施例之工作比調整電路51的方塊圖,如圖3所示,依據第一實施例的工作比調整電路51包含工作比調整電路51p及工作比調整電路51n。這些工作比調整電路51p及51n具有彼此相同的電路配置,但輸入至該等工作比調整電路51p及51n的控制信號係彼此不同。
正傳輸脈衝INa_P及包含第一工作比校正程序中產生之工作控制值的正工作控制信號DTP_CONT係輸入至工作比調整電路51p,正工作控制信號DTP_CONT係工作控制信號DT_CONT中包含之信號的其中一者。然後,工作比調整電路51p輸出正傳輸脈衝INb_P,該正傳輸脈衝INb_P係藉由基於正工作控制信號DTP_CONT所指示的工作控制值調整正傳輸脈衝INa_P之工作比而獲得。
負傳輸脈衝INa_N及包含第二工作比校正程序中產生之工作控制值的負工作控制信號DTN_CONT係輸入至工作比調整電路51n,負工作控制信號DTN_CONT係工作控制信號DT_CONT中包含之信號的其中一者。然後,工作比調整電路51n輸出負傳輸脈衝INb_N,該負傳輸脈衝INb_N係藉由基於負工作控制信號DTN_CONT所指示的工作控制值調整負傳輸脈衝INa_N之工作比而獲得。
接著,圖4顯示依據第一實施例之工作比調整電路51p的電路圖。工作比調整電路51p及51n係彼此相同。如圖4所示,工作比調整電路51p包含電阻R1至R3、電容C1至C3、PMOS電晶體M1及M3、NMOS電晶體M2及M4、及偏壓產生電路65。
正傳輸脈衝INa_P係輸入至電阻R1的一端。電容C1係連接於電阻R1之另一端與接地線GND之間。電容C2係連接於電阻R1與PMOS電晶體M1之閘極之間。電容C3係連接於電阻R1與NMOS電晶體M2之閘極之間。
偏壓產生電路65產生具有依據正工作控制信號DTP_CONT所指示之工作控制值而決定之電壓的偏壓。此偏壓係經由電阻R2供給至PMOS電晶體M1的閘極。進一步地,偏壓係經由電阻R3供給至NMOS電晶體M2的閘極。PMOS電晶體M1及NMOS電晶體係串聯於電源線VCC與接地線GND之間。進一步地,連接PMOS電晶體M1之汲極與NMOS電晶體M2之汲極的節點運作為由PMOS電晶體M1及NMOS電晶體M2所形成的第一反相器電路之輸出端子。
PMOS電晶體M3及NMOS電晶體M4係串聯於電源線VCC與接地線GND之間。進一步地,PMOS電晶體M3及NMOS電晶體M4的閘極皆連接至連接PMOS電晶體M1之汲極與NMOS電晶體M2之汲極的節點。進一步地,連接PMOS電晶體M3之汲極與NMOS電晶體M4之汲極的節點運作為由PMOS電晶體M3及NMOS電晶體M4所形成的第二反相器電路之輸出端子。由此第二反相器電路輸出的信號為正傳輸脈衝INb_P。
在工作比調整電路51p中,時間常數電路係由電阻R1及電容C3形成,且正傳輸脈衝INa_P的上升邊緣波形及下降邊緣波形依據時間常數電路的時間常數而變得較和緩。進一步地,偏壓變得越高,閾值電壓變得越高,第一反相器電路之輸出信號的邏輯位準係在該閾值電壓改變。進一步地,偏壓變得越低,第一反相器電路的閾值電壓變得越低。進一步地,在工作比調整電路51p中,第二反相器電路運作為第一反相器電路的緩衝電路。亦即,在工作比調整點路51p中,正傳輸脈衝INb_P的工作比係藉由以下者而調整至所需工作比:改變偏壓產生電路65輸出的偏壓,並從而使正傳輸脈衝INa_P的邊緣出現時序相關於正傳輸脈衝INa_P之邊緣的輸入時序而偏移。
接著,圖5顯示依據第一實施例之相位差調整電路52的方塊圖。如圖5所示,依據第一實施例的相位差調整電路52包含相位差調整電路52p及相位差調整電路52n。這些相位差調整電路52p及52n具有彼此相同的電路配置,但輸入至相位差調整電路52p及52n的控制信號係彼此不同。
正傳輸脈衝INb_P及包含相位差校正程序中產生之正側相位控制值的正相位控制信號PHP_CONT係輸入至相位差調整電路52p,正相位控制信號PHP_CONT係相位控制信號PH_CONT中包含之信號的其中一者。然後,相位差調整電路52p基於正相位控制信號PHP_CONT所指示的正側相位控制值,校正正傳輸脈衝INb_P相對負傳輸脈衝INb_N的相位差。由相位差調整電路52p輸出的信號係稱為「正傳輸脈衝INc_P」。
負傳輸脈衝INb_N及包含相位差校正程序中產生之負側相位控制值的負相位控制信號PHN_CONT係輸入至相位差調整電路52n,負相位控制信號PHN_CONT係相位控制信號PH_CONT中包含之信號的其中一者。然後,相位差調整電路52n基於負相位控制信號PHN_CONT所指示的負側相位控制值,校正負傳輸脈衝INb_N相對正傳輸脈衝INb_P的相位差。由相位差調整電路52n輸出的信號係稱為「負傳輸脈衝INc_N」。
接著,圖6顯示依據第一實施例之相位差調整電路52p的電路圖。相位差調整電路52p及52n的電路配置係彼此相同。如圖6所示,相位差調整電路52p包含反相器661至66n(n為表示反相器數目的整數,以下亦同)及電容C61至C6n-1。
反相器661至66n係以串聯方式連接。進一步地,正傳輸脈衝INb_P係輸入至第一反相器661,且最後的反相器66n輸出正傳輸脈衝INc_P。進一步地,電容C61至C6n-1係分別連接於反相器661至66n-1之輸出端子與接地線GND之間。對於電容C61至C6n-1之各者,供給對應於該電容的正相位控制信號PHP_CONT中所包含之數元(bits)其中一者的值。亦即,由正相位控制信號PHP_CONT所指示的相位控制值包含與電容之數目相同的數元之數目。當輸入至電容C61至C6n-1之對應者的數元之值為「1」時,啟用針對該電容而設定的電容值,而當輸入至電容的數元之值為「0」時,停用電容值(例如設定至0F)。
亦即,在相位差調整電路52p中,負傳輸脈衝INc_N對負傳輸脈衝INb_N的延遲量係藉由依據相位控制值改變設於串聯連接之反相器之間的啟用電容數目及停用電容數目而加以調整,該延遲量係傳遞通過相位差調整電路52n、並從相位差調整電路52n輸出。如以上所述,在相位差調整電路52中,藉由依據相位控制值,校正受驅使傳遞通過相位差調整電路52p的正傳輸脈衝之延遲量、與受驅使傳遞通過相位差調整電路52n的負傳輸脈衝之延遲量之間的差異,而對此二傳輸脈衝信號之間的相位差進行調整。
接著,說明相位差偵測器61。相位差偵測器61係配置成偵測兩傳輸脈衝信號的上升邊緣之輸入時序之間的差異。相位差偵測器61輸出具有矩形波的脈衝信號作為相位差偵測信號,該矩形波具有對應於該二傳輸脈衝信號之上升邊緣的輸入時序之間的差異之上升邊緣及下降邊緣。可將諸多電路設想為實施相位差偵測器61之操作的電路,且滿足特定輸入/輸出關係的任何種類之邏輯電路皆可使用。
因此,圖7顯示依據第一實施例之相位差偵測器61的真值表。如圖7所示,當正及負傳輸脈衝INc_P及INc_N皆為「0」時,依據第一實施例的相位差偵測器61維持先前的輸出狀態。當正傳輸脈衝INc_P為「0」且負傳輸脈衝INc_N為「1」時,相位差偵測器61將相位差偵測信號(其成為輸出信號OUT)的邏輯位準帶至「0」。當正傳輸脈衝INc_P為「1」且負傳輸脈衝INc_N為「0」時,相位差偵測器61將相位差偵測信號(其成為輸出信號OUT)的邏輯位準帶至「1」。當正及負傳輸脈衝INc_P及INc_N皆為「1」時,相位差偵測器61將相位差偵測信號(其成為輸出信號OUT)的邏輯位準帶至「0」。
於此說明實施表示為圖7所示之此真值表的操作之電路實例。圖8顯示依據第一實施例之相位差偵測器的電路圖實例。在圖8所示的實例中,相位差偵測器61包含反相器電路INV1至INV4及NAND電路ND1至ND3。
反相器電路INV1反轉正傳輸脈衝INd_P並輸出反轉脈衝。反相器電路INV2反轉負傳輸脈衝INd_N並輸出反轉脈衝。NAND電路ND1計算正傳輸脈衝INd_P與藉由以反相器電路INV2反轉負傳輸脈衝INd_N所獲得之脈衝的反轉邏輯總和,並輸出計算結果。NAND電路ND2計算反相器電路INV1之輸出信號、反相器電路INV2之輸出信號、及NAND電路ND3之輸出信號的反轉邏輯總和,並輸出計算結果。NAND電路ND3計算NAND電路ND1之輸出信號與NAND電路ND2之輸出信號的反轉邏輯總和,並輸出計算結果。此NAND電路ND3的輸出信號係從反相器電路INV4輸出作為相位差偵測信號(圖中以「OUT」指示),同時使用反相器電路INV3及INV4作為緩衝電路。
於此,圖9顯示說明依據第一實施例之相位差偵測器61之操作的時序圖。依據第一實施例之相位差偵測器61的操作係參照圖9而加以說明。
如圖9所示,由相位差偵測器61所輸出之相位差偵測信號的循環係等於傳輸脈衝的循環(2π)。進一步地,當兩傳輸脈衝信號之間的相位差為180°的理想值時,相位差偵測信號的高階週期及低階週期皆為π。亦即,在相位差偵測器61中,當兩輸入傳輸脈衝信號之間的相位差為180°時,所輸出的相位差偵測信號之工作比為50%。
相反的,當兩傳輸脈衝信號之間的相位差從180°的理想值偏離ΔPH時,相位差偵測信號的高階週期變成π+ΔPH/2,且其低階週期變成π-ΔPH/2。亦即,在相位差偵測器61中,當兩輸入傳輸脈衝信號之間的相位差從180°偏離時,工作比從50%偏離對應於相位偏離量的量。
注意到,兩傳輸脈衝信號間相位偏離量ΔPH與相位差偵測器61輸出之相位差偵測信號的工作比DTout之間的關係可由以下所示的算式所表示。 [算式1]
接著,說明依據第一實施例之功率放大器54的電路配置。在依據第一實施例的功率放大器單元43中,將E類放大器用作功率放大器54。在處理次吉赫頻帶中之信號的無線電晶片之傳輸系統中,需要具有高傳輸輸出及低功率消耗,且需要使外部匹配元件的數目最小化。於此,將智慧型電表假設為無線電通訊設備的實例。
在具有廣大土地的國家中,從智慧型電表到集中器(其傳送資料至電力公司)的無線電通訊距離可能非常長。因此,無線電通訊設備需要具有用於執行具有約20dBm之無線電波強度之通訊的高傳輸輸出特性、以及能接收地無線電波強度的低接收靈敏度特性。然而在具有高傳輸功率的如此傳輸系統中,有功率消耗增加的問題。一般而言,可在智慧型電表內部消耗的功率係經規定,因此必須減少無線電晶片的功率消耗。進一步地,考量無線電通訊設備可能應用於瓦斯表作為其實施態樣,必須將其中無電力供給至無線電通訊設備的情況納入考量,並將其中無線電通訊設備由電池供電的情況納入考量。因此,執行從無線電晶片之高功率傳輸的高功率放大器需要具有高功率效率。
同時,自無線電晶片放射的傳輸輸出之帶外(out-of-band)假性輻射 係於各國之通訊標準中規定。為了符合前述標準,最艱難的傳輸特性為由於電路之非線性而在操作頻率之多重積分的頻率下造成的諧波特性。為了抑制這些諧波,使濾波器的匹配電路形成於基板上的高功率放大器之輸出級電路的一部分中。然而,當所有諧波藉由使用外部濾波器加以抑制時,外部元件的數目增加,因而導致成本增加。進一步地,二階諧波係接近操作頻率。因此,當二階諧波由具有低Q值的濾波器加以抑制時,有傳輸輸出功率及效率劣化的問題。因此,重要的是盡可能的在無線電晶片內部抑制諧波。尤其,非常重要的是使用不利用濾波器的二階諧波抑制技術,以改善傳輸效能以及減少外部元件的成本。
高傳輸功率特性及高功率效率二者可藉由使用E類功率放大器作為功率放大器而同時達成。E類操作意指具有電壓及電流以交互方式發生、且電壓之傾斜度在電壓成為零時變成零的波形之操作模式。
因此,圖10顯示依據第一實施例之功率放大器54的電路圖。如圖10所示,依據第一實施例的功率放大器54包含NMOS電晶體MC1、MC2、MI1及MI2、電感L、電容C、及平衡-不平衡轉換器(balun)BLN。
NMOS電晶體MC1及MC2形成差動對。進一步地,NMOS電晶體MC1及MC2的源極係連接至接地線。負傳輸脈衝INd_N係輸入至NMOS電晶體MC1的閘極。正傳輸脈衝INd_P係輸入至NMOS電晶體MC2的閘極。
NMOS電晶體MI1的源極係連接至NMOS電晶體MC1的汲極。具有預先定義電壓值的偏壓VB係供給至NMOS電晶體MI1的閘極。NMOS電晶體MI2的源極係連接至NMOS電晶體MC2的汲極。偏壓VB係供給至NMOS電晶MI2的閘極。
電感L係連接於NMOS電晶體MI1與MI2的汲極之間。進一步地,電容C係設置成與電感L並聯。平衡-不平衡轉換器BLN藉由與電容C並聯共振而僅容許操作頻率分量通過平衡-不平衡轉換器BLN,並將差動信號轉換成單相信號。平衡-不平衡轉換器BLN的主線圈係與電容C並聯。平衡-不平衡轉換器BLN的次線圈之一端係連接至接地線,且傳輸信號RF_OUT係自次線圈的另一端輸出。
注意到,由於NMOS電晶體MC1及MC2需要作為開關而操作,所以針對其而使用具有高驅動能力的低耐受電壓之金屬氧化物半導體場效應電晶體(MOSFETs)。進一步地,在圖10所示的實例中,設置NMOS電晶MI1及MI2以輔助NMOS電晶體MC1及MC2的低耐受電壓。然而,取決於所需的NMOS電晶體MC1及MC2之耐受電壓,與NMOS電晶體MC1及MC2串聯的用於增加耐受電壓之電晶體(例如NMOS電晶體MI1及MI2)可加以消除。或者,二或更多對電晶體可與NMOS電晶體MC1及MC2串聯。
以下說明執行E類操作之功率放大器54的操作特性。圖11顯示說明依據第一實施例之功率放大器54之操作的時序圖。如圖11所示,在功率放大器54中,具有矩形波的正傳輸脈衝INd_P及負傳輸脈衝INd_N係輸入至NMOS電晶體MC1及MC2的閘極作為輸入信號,以使NMOS電晶體MC1及MC2執行切換操作。然後,當正傳輸脈衝INd_P成為高位準時,使NMOS電晶體MC1呈通路。因此,NMOS電晶體MC1側的平衡-不平衡轉換器BLN之主線圈之節點DP的電壓V(DP)成為0V。進一步地,在NMOS電晶體MI1之汲極與源極之間流動的電流I(MI1)成為正弦波信號,因為平衡-不平衡轉換器BLN僅容許操作頻率分量通過平衡-不平衡轉換器BLN。
接著,當正傳輸脈衝INd_P成為低位準時(例如在時序T1),使NMOS電晶體MC1斷路。在此狀態中,如圖11所示,電壓V(DP)具有暫時上升且再次下降的波形。同時,電流I(MI1)在正傳輸脈衝INd_P處於低位準的時段中為0A。
進一步地,當正傳輸脈衝INd_P再次成為高位準時(例如在時序T2),NMOS電晶體MI1改變至通路狀態。為了避免功率在此NMOS電晶體MI1之狀態改變時消耗,故將功率放大器54設計成使得電壓V(DP)成為0V、且其傾斜度亦成為零。此特徵可藉由調整電感L及NMOS電晶體MI1中存在之寄生電容而達成。
在功率放大器中,功率係於主動元件的輸出電壓與電流同時出現時消耗。然而,藉由形成以上參照圖11所說明的波形,即使當運作為開關的NMOS電晶體MC1或MC2的狀態在通路狀態與斷路狀態之間切換時,亦無功率消耗,且因此理論效率成為100%。所以,執行E類操作的功率放大器可達到高效率。
同時,主動元件的耐受電壓為執行E類操作之功率放大器54中的重要挑戰。對於此問題,可藉由減少輸入之矩形波信號的工作比而減少施加至電晶體的電壓。據此,圖12為依據第一實施例之功率放大器中,傳輸脈衝之工作比與傳輸信號的振幅之間之關係的說明圖。圖12所示之圖係基於可由計算得出之理論值而產生。在圖12中,水平軸指示正及負傳輸脈衝INd_P及INd_N之工作比,且垂直軸指示由電源電壓正規化之輸出信號之振幅的峰值電壓。
由於輸入至功率放大器單元43之正及負傳輸脈衝INa_P及INa_N的工作比為50%,所以除非使用工作比調整電路51,否則輸入至功率放大器54的正及負傳輸脈衝INd_P及INd_N之工作比為50%。參照圖12,當對功率放大器54之輸入信號的工作比為50%時,傳輸信號RF_OUT的振幅成為電源電壓的3.56倍。因此,傳輸信號RF_OUT之最大振幅導致的電壓出現在NMOS電晶體MI1及MI2的汲極。舉例而言,當電源電壓為3V時,傳輸信號RF_OUT的最大振幅達到10.7V。因此,元件的耐受電壓成為明顯的問題,即使在使用高耐受電壓MOS電晶體作為NMOS電晶體MI1及MI2時亦然。
同時,參照圖12,可理解傳輸信號RF_OUT的振幅可藉由減少輸入信號之工作比而減少。舉例而言,當工作比為37.5%時,傳輸信號RF_OUT的振幅成為電源電壓的2.84倍。此意指當電源電壓為3V時,傳輸信號RF_OUT的最大振幅可減小至8.5V。
進一步地,在依據第一實施例的無線電設備1中,可藉由使用依據第一實施例的功率放大器單元43而減少基板上元件裝設於其中的區域及總成本。此係因為由於傳輸信號RF_OUT的二階失真係藉由使用功率放大器單元43而受到抑制,所以可減少用於匹配電路之外部元件的數目。
舉例而言,功率放大器單元43可藉由在工作比調整電路51、相位差調整電路52、及類似者中提供單相電路結構的兩路徑、並藉由相位反轉輸入信號驅動功率放大器54而加以實施。功率放大器單元43的問題在於,當元件間有變異時,在將正及負傳輸脈衝INa_P及INa_N分別傳輸至功率放大器54所通過的兩路徑之傳遞功能之間造成差異,因而使偶數階諧波之抑制效果劣化。舉例而言,在矩形波信號輸入至功率放大器單元43的情形中,此傳輸功能之間的差異呈現為工作比誤差及相位誤差。偶數階諧波因這些誤差而惡化。注意到,工作比誤差為構成差動信號的兩信號之工作比之間的差異,且相位誤差為指示構成差動信號的兩信號之間之相位差從180°偏離多少的值。
注意到,當矩形波信號係以頻率表示時,其可由以下所示的算式2表示。 [算式2]在算式2中,矩形波輸入信號的工作比係由DT代表;電路的電源電壓係由VDD代表;且角頻率係由ω代表。
藉由檢驗起因於工作比之間之差異的偶數階諧波特性,辨識出影響偶數階諧波的誤差分量。舉例來說,當矩形波輸入信號的工作比為50%時,DT成為0.5。然後,對應至算式2之第三項的二階諧波分量成為sin(2π)cos(2ωt),且因此成為零。類似地,其他偶數階諧波的各者亦成為零。因此,當功率放大器54由具有50%之工作比的矩形波信號所驅動時,不出現偶數階諧波。然而,當工作比調整電路51、相位差調整電路52、及類似者中之元件之間有變異時,工作比偏離50%,且因此出現偶數階諧波。
接著,檢驗工作比為37.5%的情形。DT成為0.375。然後,算式2的二階諧波分量成為sin(0.75π)cos(2ωt),且因此算式2的第三項具有有限值。當僅關注矩形波信號其中一者時,出現二階諧波。然而,藉由將輸入信號其中一者(例如正傳輸脈衝INd_P)與其他輸入信號(例如負傳輸脈衝INd_N)之間的相位差設定成180°,其偶數階諧波分量即被消除。然而,當處理差動信號的工作比調整電路51、相位差調整電路52、及類似者中之元件之間有變異時,出現工作比誤差及相位誤差,且因此偶數階諧波惡化。是以,在工作比為50%的情形中,偶數階諧波在工作比偏離50%時惡化。進一步地,當工作比不為50%時,出現工作比誤差及相位誤差,且因此偶數階諧波惡化。在工作比不為50%或偶數階諧波的規格非常嚴格的情況中,在傳輸系統中單獨使用功率放大器54作為輸出電路並未達到令人滿意的抑制程度。因此,必須完全消除元件間有變異時出現之劣化的成因。
因此,在依據第一實施例的功率放大器單元43中,藉由使用工作比調整電路51、相位差調整電路52、及相位差設定電路55,將正與負傳輸脈衝INa_P與INa_N之間的相位差調整至180°,而將輸入至功率放大器54之正及負傳輸脈衝INa_P及INa_N的工作比調整至50%或更低。據此,圖13線是依據第一實施例之功率放大器中,傳輸脈衝之相位誤差與傳輸信號的二階諧波失真之間之關係的說明圖。尤其,圖13顯示正及負傳輸脈衝INa_P及INa_N之工作比調整至37.5%時,功率放大器54之二階失真特性的說明圖。進一步地,圖13顯示DC電壓信號LPFO_P之特性與工作比參考電壓VREF_DT之間的關係,該DC電壓信號係於工作比在37.5%附近掃掠時由低通濾波器62輸出。
如圖13所示,在依據第一實施例的功率放大器單元43中,當正及負傳輸脈衝INd_P及INd_N之工作比調整至37.5%時,低通濾波器62輸出的DC電壓信號LPFO_P之電壓值與工作比參考電壓VREF_DT變得彼此相等。進一步地,關於傳信號RF_OUT的二階失真特性,可瞭解二階失真特性係於兩傳輸脈衝信號的工作比之間的差異為零處最小化。因此,在依據第一實施例的功率放大器單元43中,藉由使用工作比調整電路51及相位差設定電路55來執行調整,使得正及負傳輸脈衝INd_P及INd_N的工作比變得彼此相等。
進一步地,可藉由在正及負傳輸脈衝INd_P及INd_N之工作比調整至37.5%的狀態下將此二傳輸信號之間的相位差調整至180°,而將傳輸信號RF_OUT的二階失真抑制至-48dBm。與此相反,當在正及負傳輸脈衝INd_P及INd_N之工作比調整至37.5%的狀態下,此二傳輸信號之間的相位差為190°時,僅可將傳輸信號RF_OUT的二階失真抑制至約-12.1dBm。因此,在依據第一實施例的功率放大器單元43中,正與負傳輸脈衝INd_P與INd_N之間的相位差係藉由相位差調整電路52及相位差設定電路55調整至180°。
接著,說明依據第一實施例之功率放大器單元43中用於使傳輸信號RF_OUT之失真特性最佳化的失真最佳化程序(例如工作比調整程序及相位差調整程序)。圖14顯示說明依據第一實施例之功率放大器單元中之失真最佳化程序流程的流程圖。
在依據第一實施例的無線電設備1中,圖14所示的失真最佳化程序係於滿足預定條件時執行,例如在無線電設備1啟動時、在無線電設備1之內部溫度符合預定條件時、及在無線電設備1之操作時間超過一特定時間段時。
如圖14所示,在依據第一實施例的功率放大器單元43之失真最佳化程序中,首先,初始化功率放大器單元43中的各值(步驟S1)。舉例而言,在步驟S1中,初始化由工作控制信號DT_CONT及相位控制信號PH_CONT所指示的值、工作比參考電壓VREF_DT及相位差參考電壓VREF_PH的值等等。
接著,在依據第一實施例的功率放大器單元43中,執行第一工作比校正程序(步驟S2及S3)。在步驟S2中,相位差設定電路55打開開關SWDTP及SWDTB並關閉其他開關。因此,在相位差設定電路55中,具有依據正傳輸脈衝INd_P之工作比而決定之電壓位準的DC電壓信號LPFO_P係輸入至比較器64的非反相輸入端子,且工作比參考電壓VREF_DT係輸入至比較器64的反相輸入端子。在步驟S3中,相位差設定電路55執行校正正傳輸脈衝INd_P之工作比的程序,同時依據預定序列改變由工作控制信號DT_CONT指示的工作控制值,該正傳輸脈衝INd_P係經由工作比調整電路51p到達功率放大器54。
以下說明改變工作控制值的方法。圖15顯示依據第一實施例之功率放大器單元中,工作比校正之控制特性的說明圖。在依據第一實施例的功率放大器單元43中,當工作控制值增加時,正傳輸脈衝INd_P之工作比增加。進一步地,從低通濾波器62輸出之DC電壓信號LPFO_P的電壓值係與正傳輸脈衝INd_P之工作比的增加成比例上升。比較器64輸出的量測結果信號在DC電壓信號LPFO_P低於工作比參考電壓VREF_DT時成為低位準,且在DC電壓信號LPFO_P高於工作比參考電壓VREF_DT時成為高位準。相位差設定電路55檢視從比較器64輸出的量測結果信號,同時基於二分搜尋法改變工作控制值、或藉由掃掠工作控制值而將其改變,且從而決定工作控制值,正傳輸脈衝INd_P之工作比係藉由該工作控制值而成為對應於工作比參考電壓VREF_DT的比率。
接著,依據第一實施例的功率放大器單元43執行第二工作比校正程序(步驟S4及S5)。在步驟S4中,相位差設定電路55打開開關SWDTN及SWDTB並關閉其他開關。因此,在相位差設定電路55中,具有依據負傳輸脈衝INd_N之工作比而決定之電壓位準的DC電壓信號LPFO_P係輸入至比較器64的非反相輸入端子,且工作比參考電壓VREF_DT係輸入至比較器64的反相輸入端子。在步驟S5中,相位差設定電路55執行校正負傳輸脈衝INd_N之工作比的程序,同時依據預定序列改變由工作控制信號DT_CONT指示的工作控制值,該負傳輸脈衝INd_N係經由工作比調整電路51n到達功率放大器54。此第二工作比校正程序中搜尋工作控制值的方法係實質上與第一工作比校正程序中者相同,且因此在此處省略其說明。
藉由從步驟S2至S5的程序,正及負傳輸脈衝INd_P及INd_N的工作比成為設計中決定的最佳值。接續上述的工作比校正程序,依據第一實施例的功率放大器單元43執行相位差校正程序。在圖14所示的實例中,功率放大器單元43執行第一相位差校正程序(步驟S6及S7)及第二相位差校正程序(步驟S8及S9)作為相位差校正程序。然而,在一些實施例中,可僅執行第一及第二相位差校正程序其中一者。然而,藉由執行第一及第二相位差校正程序二者,可改善解析度,而可獲得有利功效。
在步驟S6中,相位差設定電路55打開開關SWPHN及SWPHBN並關閉其他開關。因此,在相位差設定電路55中,具有依據相位差偵測器61輸出的相位差偵測信號之工作比而決定之電壓位準的DC電壓信號LPFO_N係輸入至比較器64的反相輸入端子,且相位差參考電壓VREF_PH係輸入至比較器64的非反相輸入端子。在步驟S7中,相位差設定電路55執行校正正與負傳輸脈衝INd_P與INd_N之間之相位差的程序,同時依據預定序列,改變在由相位控制信號PH_CONT指示之複數相位控制值中的供給至相位差調整電路52p之正側相位控制值,該正及負傳輸脈衝INd_P及INd_N係經由相位差調整電路52p及52n到達功率放大器54。
以下說明第一相位差校正程序中改變相位控制值的方法。圖16顯示依據第一實施例之功率放大器單元中,第一相位校正之控制特性的說明圖。在第一相位差校正程序中,當相位控制值增加時,正傳輸脈衝INd_P之延遲量增加。進一步地,正與負傳輸脈衝INd_P與INd_N之間之相位差係與正傳輸脈衝INd_P之延遲量的增加成比例減少。因此,當相位控制值上升時,從低通濾波器62輸出之DC電壓信號LPFO_N的電壓值減少。比較器64輸出的量測結果信號在DC電壓信號LPFO_N高於相位差參考電壓VREF_PH時成為低位準,且在DC電壓信號LPFO_N低於相位差參考電壓VREF_PH時成為高位準。相位差設定電路55檢視從比較器64輸出的量測結果信號,同時基於二分搜尋法改變相位控制值、或藉由掃掠相位控制值而將其改變,且從而決定相位控制值,正與負傳輸脈衝INd_P與INd_N之間之相位差係藉由該相位控制值而成為對應於相位差參考電壓VREF_PH的相位差。
在步驟S8中,相位差設定電路55打開開關SWPHP及SWPHBP並關閉其他開關。因此,在相位差設定電路55中,具有依據從相位差偵測器61輸出的相位差偵測信號之工作比而決定之電壓位準的DC電壓信號LPFO_P係輸入至比較器64的非反相輸入端子,且相位差參考電壓VREF_PH係輸入至比較器64的反相輸入端子。在步驟S9中,相位差設定電路55執行校正正與負傳輸脈衝INd_P與INd_N之間之相位差的程序,同時依據預定序列,改變在由相位控制信號PH_CONT指示之複數相位控制值中的供給至相位差調整電路52n之負側相位控制值,該正及負傳輸脈衝INd_P及INd_N係經由相位差調整電路52p及52n到達功率放大器54。
以下說明第二相位差校正程序中改變相位控制值的方法。圖17顯示依據第一實施例之功率放大器單元中,第二相位校正之控制特性的說明圖。在第二相位差校正程序中,當相位控制值增加時,負傳輸脈衝INd_N之延遲量增加。進一步地,正與負傳輸脈衝INd_P與INd_N之間之相位差係與負傳輸脈衝INd_N之延遲量的增加成比例增加。因此,當相位控制值上升時,從低通濾波器62輸出之DC電壓信號LPFO_P的電壓值上升。比較器64輸出的量測結果信號在DC電壓信號LPFO_P低於相位差參考電壓VREF_PH時成為低位準,且在DC電壓信號LPFO_P高於相位差參考電壓VREF_PH時成為高位準。相位差設定電路55檢視從比較器64輸出的量測結果信號,同時基於二分搜尋法改變相位控制值、或藉由掃掠相位控制值而將其改變,且從而決定相位控制值,正與負傳輸脈衝INd_P與INd_N之間之相位差係藉由該相位控制值而成為對應於相位差參考電壓VREF_PH的相位差。
藉由執行上述步驟S1至S9中的程序,在依據第一實施例的功率放大器單元43中,供給至功率放大器54的正及負傳輸脈衝INd_P及INd_N之工作比係調整為低於50%的預定值,且使正與負傳輸脈衝INd_P與INd_N之間之相位差接近180°。
如以上所說明,在依據第一實施例的無線電設備1中,供給至功率放大器54的兩傳輸脈衝信號之工作比及相位差可在功率放大器單元43中加以調整。進一步地,藉由使供給至功率放大器54的兩傳輸脈衝信號之間之相位差接近180°,依據第一實施例的無線電設備1便可抑制發生在功率放大器54中的二階諧波失真。
進一步地,在依據第一實施例的無線電設備1中,藉由將供給至功率放大器54的兩傳輸脈衝信號之工作比調整至低於50%的值,且從而抑制傳輸信號RF_OUT的最大振幅,便可藉由使用具有低耐受電壓之電晶體而形成功率放大器54。
進一步地,在依據第一實施例的無線電設備1中,由於可僅抑制傳輸信號RF_OUT的二階失真,故匹配電路13可由簡單的電路形成,因此使相對無線電設備1之周邊元件安裝於其中的區域可減小。進一步地,在依據第一實施例的無線電設備1中,由於可減少傳輸輸出功率(由匹配電路13或類似者的濾波器特性所降低),所以功率放大器單元43可藉由較低功率操作。亦即,無線電設備1的功率消耗可藉由使用依據第一實施例的功率放大器單元43而減少。
進一步地,在依據第一實施例的功率放大器單元43中,用以校正供給至功率放大器54的正及負傳輸脈衝INd_P及INd_N之工作比及相位差的工作控制值及相位控制值係藉由使用正及負傳輸脈衝INd_P及INd_N而決定。依此方式,在依據第一實施例的功率放大器單元43中,可藉由工作控制值及相位控制值,來吸收工作比之偏離及相位差之偏離,該等偏離係由於工作比調整電路51、相位差調整電路52、及前置緩衝器53的元件之間的變異而造成。亦即,在依據第一實施例的功率放大器單元43中,由工作比調整電路51、相位差調整電路52、及前置緩衝器53的元件之間的變異所造成的效應可藉由工作控制值及相位控制值而消除。
第二實施例 在第二實施例中,說明功率放大器單元43a,其為依據第一實施例之功率放大器單元43的另一實施例。在第二實施例的說明中,與第一實施例中者相同的符號係指示與第一實施例中者相同的元件,且其說明係予以省略。
圖18顯示依據第二實施例的半導體裝置之功率放大器單元43a的方塊圖。如圖18所示,依據第二實施例的功率放大器單元43a係藉由在依據第一實施例的功率放大器單元43中移除工作比調整電路51、並以相位差設定電路75及傳輸脈衝控制電路80分別取代相位差設定電路55及傳輸脈衝控制電路60而獲得。相位差設定電路75係藉由從依據第一實施例之相位差設定電路55移除開關SWDTP、SWDTN及SWDTB而獲得。進一步地,傳輸脈衝控制電路80係藉由從依據第一實施例之傳輸脈衝控制電路60移除輸出工作控制信號DT_CONT之功能而獲得。
亦即,在依據第二實施例的無線電設備中,供給至功率放大器單元43a的正及負傳輸脈衝INa_P及INa_N之工作比係已最佳化,使得其具有相同值,且因此不需在功率放大器單元43a中調整傳輸脈衝的工作比。注意到,在依據第二實施例的無線電設備中,吾人亦假設輸入至功率放大器單元43a之功率放大器54的兩傳輸脈衝信號之工作比係低於50%。
於此說明功率放大器單元43a中的失真最佳化程序。據此,圖19顯示說明依據第二實施例之功率放大器單元中失真最佳化程序流程的流程圖。如圖19所示,依據第二實施例之功率放大器單元43a中的失真最佳化程序與參照圖14說明的依據第一實施例之失真最佳化程序相同,除了省略步驟S2至S4中的工作比校正程序之外。
舉例而言,如以上參照圖12及13所說明,當所有必須完成者僅為抑制傳輸信號RF_OUT的二階失真時,未必需要將工作比調整至50%。因此,即使在如依據第二實施例之無線電設備的情形,工作比並未於功率放大器單元43a中受調整時,仍可藉由使用相位差調整電路52將輸入至功率放大器54的兩傳輸脈衝信號之間的相位差調整至180°,來改善傳輸信號RF_OUT的二階失真特性。
藉由如上述之省略工作比校正程序及工作比調整程序,便可縮減電路尺寸及處理時間。
雖然本發明已藉由若干實施例之形式加以敘述,但所屬領域中具有通常知識者將察知,本發明可在隨附請求項之精神及範疇內以各種變化例實施,且本發明並不限於上述實例。
再者,請求項之範圍不受上述實施例所限制。
再者,注意到申請人之意圖係涵蓋所有所請要素之相當者,即使日後在審查期間進行修正亦然。
第一及第二實施例可視需要而由所屬領域中具有通常知識者組合。
1‧‧‧無線電設備
11‧‧‧RF開關
12‧‧‧無線電晶片
13‧‧‧匹配電路
14‧‧‧應用處理器14
21‧‧‧匹配電路
22‧‧‧低雜訊放大器
23‧‧‧混波器
24‧‧‧IF放大器
25‧‧‧低通濾波器
26‧‧‧類比/數位轉換電路
31‧‧‧數據機
32‧‧‧傳輸/接收控制電路
41‧‧‧PLL電路
42‧‧‧電壓控制振盪電路
43‧‧‧功率放大器單元
43a‧‧‧功率放大器單元
51‧‧‧工作比調整電路
51p‧‧‧工作比調整電路
51n‧‧‧工作比調整電路
52‧‧‧相位差調整電路
52n‧‧‧相位差調整電路
52p‧‧‧相位差調整電路
53‧‧‧前置緩衝器
54‧‧‧功率放大器
55‧‧‧相位差設定電路
60‧‧‧傳輸脈衝控制電路
61‧‧‧相位差偵測器
62‧‧‧低通濾波器
63‧‧‧低通濾波器
64‧‧‧比較器
65‧‧‧偏壓產生電路
661~66n‧‧‧反相器
75‧‧‧相位差設定電路
80‧‧‧傳輸脈衝控制電路
BLN‧‧‧平衡-不平衡轉換器
C‧‧‧電容
C1~C3‧‧‧電容
C61~C6n-1‧‧‧電容
Crx‧‧‧電容
Ctx‧‧‧電容
DP‧‧‧節點
DT_CONT‧‧‧工作控制信號
DTN_CONT‧‧‧負工作控制信號
DTP_CONT‧‧‧正工作控制信號
GND‧‧‧接地線
INa_N‧‧‧負傳輸脈衝
INa_P‧‧‧正傳輸脈衝
INb_N‧‧‧負傳輸脈衝
INb_P‧‧‧正傳輸脈衝
INc_N‧‧‧負傳輸脈衝
INc_P‧‧‧正傳輸脈衝
INd_N‧‧‧負傳輸脈衝
INd_P‧‧‧正傳輸脈衝
INV1~INV4‧‧‧反相器電路
L‧‧‧電感
LPFO_N‧‧‧DC電壓信號
LPFO_P‧‧‧DC電壓信號
M1‧‧‧PMOS電晶體
M2‧‧‧NMOS電晶體
M3‧‧‧PMOS電晶體
M4‧‧‧NMOS電晶體
MC1‧‧‧NMOS電晶體
MC2‧‧‧NMOS電晶體
MI1‧‧‧NMOS電晶體
MI2‧‧‧NMOS電晶體
ND1~ND3‧‧‧NAND電路
OUT‧‧‧相位差偵測信號
PH_CONT‧‧‧相位控制信號
PHN_CONT‧‧‧負相位控制信號
PHP_CONT‧‧‧正相位控制信號
R1~R3‧‧‧電阻
RF_OUT‧‧‧傳輸信號
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
S5‧‧‧步驟
S6‧‧‧步驟
S7‧‧‧步驟
S8‧‧‧步驟
S9‧‧‧步驟
SWDTB‧‧‧開關
SWDTN‧‧‧開關
SWDTP‧‧‧開關
SWPHBN‧‧‧開關
SWPHBP‧‧‧開關
SWPHP‧‧‧開關
SWPHN‧‧‧開關
VCC‧‧‧電源線
VREF_DT‧‧‧工作比參考電壓
VREF_PH‧‧‧相位差參考電壓
以上及其他態樣、優點及特徵將由以下若干實施例之敘述並結合隨附圖式,而更加顯而易見。其中:
圖1為依據第一實施例之無線電設備的方塊圖;
圖2為依據第一實施例的半導體裝置之功率放大器單元的方塊圖;
圖3為依據第一實施例之工作比調整電路的方塊圖;
圖4為依據第一實施例之工作比調整電路的電路圖;
圖5為依據第一實施例之相位差調整電路的方塊圖;
圖6為依據第一實施例之相位差調整電路的電路圖;
圖7為依據第一實施例之相位差偵測器的真值表;
圖8為依據第一實施例之相位差偵測器的電路圖;
圖9為說明依據第一實施例之相位差偵測器之操作的時序圖;
圖10為依據第一實施例之功率放大器的電路圖;
圖11為說明依據第一實施例之功率放大器之操作的時序圖;
圖12為依據第一實施例之功率放大器中,傳輸脈衝之工作比與傳輸信號的振幅之間之關係的說明圖;
圖13為依據第一實施例之功率放大器中,傳輸脈衝之相位誤差與傳輸信號的二階諧波失真之間之關係的說明圖;
圖14為說明依據第一實施例之功率放大器中之失真最佳化程序流程的流程圖;
圖15為依據第一實施例之功率放大器中,工作比校正之控制特性的說明圖;
圖16為依據第一實施例之功率放大器中,第一相位校正之控制特性的說明圖;
圖17為依據第一實施例之功率放大器中,第二相位校正之控制特性的說明圖;
圖18為依據第二實施例的半導體裝置之功率放大器單元的方塊圖;且
圖19為說明依據第二實施例之功率放大器中之失真最佳化程序流程的流程圖。
Claims (9)
- 一種半導體裝置,包含: 一相位差調整電路,配置成接收具有低於50%之工作比(duty ratio)的第一傳輸脈衝及具有低於50%之工作比的第二傳輸脈衝,並校正該第二傳輸脈衝相對該第一傳輸脈衝的相位差量,該第二傳輸脈衝具有自該第一傳輸脈衝之相位延遲的相位; 一功率放大器,配置成基於從該相位差調整電路輸出的該第一及第二傳輸脈衝產生一傳輸信號,並藉由該傳輸信號驅動一天線;及 一相位差設定電路,配置成依據該第一傳輸脈衝與該第二傳輸脈衝之間的相位差產生一相位控制值,並藉由將該相位控制值提供至該相位差調整電路控制而控制該第一傳輸脈衝與該第二傳輸脈衝之間的相位差量。
- 如申請專利範圍第1項之半導體裝置,其中該相位差設定電路決定該相位控制值,使得該第一傳輸脈衝與該第二傳輸脈衝之間的相位差成為180度。
- 如申請專利範圍第1項之半導體裝置,其中該相位差設定電路包含: 一相位差偵測器,配置成輸出一矩形波作為一相位差偵測信號,該矩形波具有對應於輸入至該功率放大器的該第一傳輸脈衝之上升邊緣的上升邊緣、及對應於輸入至該功率放大器的該第二傳輸脈衝之上升邊緣的下降邊緣; 一平滑電路,配置成使該相位差偵測信號平滑化,並輸出一DC(直流)電壓信號作為一相位差對應電壓,該DC電壓信號具有對應於該相位差偵測信號之工作比的信號位準; 一比較電路,配置成輸出一量測結果信號,該量測結果信號的邏輯位準係依據一相位差參考電壓及該相位差對應電壓之大小之間的關係而決定,該相位差參考電壓具有一預先定義電壓值;及 一傳輸脈衝控制電路,配置成依據該量測結果信號而增加或減少該相位控制值。
- 如申請專利範圍第3項之半導體裝置,其中該相位差設定電路包含: 一第一開關,配置成選擇是否將該相位差偵測信號經由該平滑電路供給至該比較電路的一非反相輸入端子; 一第二開關,配置成選擇是否將該相位差參考電壓供給至該比較電路的一反相輸入端子; 一第三開關,配置成選擇是否將該相位差偵測信號經由該平滑電路供給至該比較電路的該反向輸入端子;及 一第四開關,配置成選擇是否將該相位差參考電壓供給至該比較電路的該非反相輸入端子。
- 如申請專利範圍第4項之半導體裝置,其中該傳輸脈衝控制電路執行: 第一相位差校正程序,其中該相位控制值係藉由打開包含該第一及第二開關之一第一開關群組並關閉包含該第三及第四開關之一第二開關群組而增加或減少;及 第二相位差校正程序,其中該相位控制值係藉由關閉包含該第一開關群組並打開該第二開關群組而增加或減少。
- 如申請專利範圍第3項之半導體裝置,更包含一工作比調整電路,其係配置成依據一工作控制值校正該第一及第二傳輸脈衝的工作比,並將經校正的該第一及第二傳輸脈衝供給至該相位差調整電路,其中: 該傳輸脈衝控制電路執行: 第一工作比校正程序,其中藉由依據一第一平滑化電壓與一工作比參考電壓之間利用該比較電路之比較結果,增加或減少該工作控制值,而將該第一傳輸脈衝之工作比校正至預先定義的特定工作比,該第一平滑化電壓係藉由利用該平滑電路使該第一傳輸脈衝平滑化而獲得,該工作比參考電壓具有一預先定義電壓值;及 第二工作比校正程序,其中藉由依據一第二平滑化電壓與該工作比參考電壓之間利用該比較電路之比較結果,增加或減少該工作控制值,而將該第二傳輸脈衝之工作比校正至預先定義的特定工作比,該第二平滑化電壓係藉由利用該平滑電路使該第二傳輸脈衝平滑化而獲得。
- 如申請專利範圍第6項之半導體裝置,其中該工作比具有低於50%的值。
- 如申請專利範圍第1項之半導體裝置,其中該功率放大器為包含一差動對(differential pair)、及由該差動對驅動之諧振電路的E類放大器,該第一及第二傳輸脈衝係輸入至該差動對。
- 如申請專利範圍第8項之半導體裝置,其中該諧振電路包含: 一電感,設置於構成該差動對之兩電晶體的汲極之間; 一電容,設置成與該電感並聯;及 一平衡-不平衡轉換器(balun),包含設置成與該電感並聯的一主線圈。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016205906A JP6754667B2 (ja) | 2016-10-20 | 2016-10-20 | 半導体装置 |
JP2016-205906 | 2016-10-20 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201826694A true TW201826694A (zh) | 2018-07-16 |
Family
ID=61970007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106133997A TW201826694A (zh) | 2016-10-20 | 2017-10-02 | 半導體裝置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10063205B2 (zh) |
JP (1) | JP6754667B2 (zh) |
CN (1) | CN107968634B (zh) |
TW (1) | TW201826694A (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6788562B2 (ja) * | 2017-09-19 | 2020-11-25 | 株式会社東芝 | 受信回路および無線通信装置 |
US10461701B2 (en) * | 2018-01-19 | 2019-10-29 | Silicon Laboratories Inc. | System and method for reducing output harmonics |
JP7249296B2 (ja) * | 2020-02-14 | 2023-03-30 | 株式会社東芝 | 増幅回路及び電圧補正回路 |
TWI741958B (zh) * | 2021-03-05 | 2021-10-01 | 國立陽明交通大學 | 最小功率輸入的控制方法 |
CN113824411B (zh) * | 2021-09-13 | 2023-08-29 | 上海橙群微电子有限公司 | 功率放大器及电子设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3794921A (en) * | 1971-11-24 | 1974-02-26 | Raytheon Co | Differentially adaptive communication system |
US5789950A (en) * | 1995-05-22 | 1998-08-04 | Nippon Telegraph And Telephone Corporation | Direct digital synthesizer |
JP2005020513A (ja) * | 2003-06-27 | 2005-01-20 | Renesas Technology Corp | 差動増幅回路 |
JP2006086857A (ja) * | 2004-09-16 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 移相装置 |
KR100643608B1 (ko) * | 2005-08-17 | 2006-11-10 | 삼성전자주식회사 | 고주파 수신 칩의 자동교정회로 및 방법 |
US7276962B1 (en) * | 2005-11-21 | 2007-10-02 | National Semiconductor Corporation | Circuit topology for reduced harmonic distortion in a switched-capacitor programmable gain amplifier |
JP5071532B2 (ja) * | 2010-07-09 | 2012-11-14 | ブラザー工業株式会社 | スキャナ装置 |
US8699619B2 (en) * | 2010-09-30 | 2014-04-15 | Ericsson Modems Sa | Dutycycle adjustment to improve efficiency of a digital RF-PA |
CN101976958B (zh) * | 2010-11-10 | 2012-08-01 | 电子科技大学 | 一种基于功率因素校正的高效调功装置 |
JP6303348B2 (ja) * | 2013-09-11 | 2018-04-04 | 株式会社ソシオネクスト | 移相器、プリディストータ、及びフェーズドアレイアンテナ |
EP2884659B1 (en) | 2013-12-10 | 2016-08-24 | Stichting IMEC Nederland | Harmonics Cancellation Circuit for a Power Amplifier |
US9923530B2 (en) * | 2015-11-25 | 2018-03-20 | Mediatek Inc. | Matching network circuit and radio-frequency power amplifier with odd harmonic rejection and even harmonic rejection and method of adjusting symmetry of differential signals |
-
2016
- 2016-10-20 JP JP2016205906A patent/JP6754667B2/ja active Active
-
2017
- 2017-09-15 US US15/706,438 patent/US10063205B2/en active Active
- 2017-10-02 TW TW106133997A patent/TW201826694A/zh unknown
- 2017-10-20 CN CN201710985713.1A patent/CN107968634B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20180115291A1 (en) | 2018-04-26 |
US10063205B2 (en) | 2018-08-28 |
CN107968634A (zh) | 2018-04-27 |
CN107968634B (zh) | 2023-11-14 |
JP2018067830A (ja) | 2018-04-26 |
JP6754667B2 (ja) | 2020-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW201826694A (zh) | 半導體裝置 | |
CN104836580B (zh) | 任意相位轨迹频率合成器 | |
EP2371064B1 (en) | Duty cycle adjustment for a local oscillator signal | |
JP6072774B2 (ja) | 電圧振幅及びデューティサイクルの調整のための装置、システム及び方法 | |
US9160345B1 (en) | Phase interpolator | |
US9236853B2 (en) | Digital duty cycle correction | |
CN102545838B (zh) | 一种超低功耗的时钟产生器 | |
JP2017517937A (ja) | 高速シリアライザ/デシリアライザのために正確なクロック位相信号を生成するための回路 | |
US20150180649A1 (en) | Compact low-power fully digital cmos clock generation apparatus for high-speed serdes | |
US9712113B2 (en) | Local oscillator paths | |
CA2698274A1 (en) | Offset correction for passive mixers | |
US9755678B2 (en) | Low noise transconductance amplifiers | |
JP6250873B1 (ja) | デジタル/位相コンバータ | |
US8384457B2 (en) | Duty cycle correction | |
US7965118B2 (en) | Method and apparatus for achieving 50% duty cycle on the output VCO of a phased locked loop | |
KR20180002532A (ko) | 신호 검출기 장치 및 방법 | |
US9130610B1 (en) | Transmission apparatus and transmission method | |
CN102361446A (zh) | 一种三角波振荡电路 | |
TW201338406A (zh) | 阻抗校正裝置與方法 | |
TWI513177B (zh) | 倍頻器以及訊號倍頻方法 | |
US9397615B2 (en) | Harmonic rejection power amplifier | |
WO2011004737A1 (ja) | 直交ミキサ | |
CN112994685B (zh) | 数字相位转换器提高输出线性度的方法 | |
CN114584076B (zh) | 一种针对发射机无源上混频器抑制谐波的校正方法 | |
US20230353160A1 (en) | Analog tracking circuit to improve dynamic and static image rejection of a frequency converter |