JP6303348B2

JP6303348B2 - 移相器、プリディストータ、及びフェーズドアレイアンテナ

Info

Publication number: JP6303348B2
Application number: JP2013188713A
Authority: JP
Inventors: 川井　重明; 重明川井
Original assignee: Socionext Inc
Current assignee: Socionext Inc
Priority date: 2013-09-11
Filing date: 2013-09-11
Publication date: 2018-04-04
Anticipated expiration: 2033-09-11
Also published as: US9831550B2; JP2015056756A; US20150070242A1

Description

本発明は、移相器、プリディストータ、及びフェーズドアレイアンテナに関する。

移相器は、制御端子に与える電圧などを制御することで入力信号と出力信号との位相差（通過位相）を変化させる。移相器は、例えば回路内の位相調整に使用される。移相器の適用例としては、位相歪のプリディストータやフェーズドアレイアンテナなどがある。移相器として、伝送線路を用いた構成（例えば、特許文献１参照）やインダクタを用いた構成（例えば、特許文献２参照）が知られている。

また、一般に、増幅器やミキサなどのアナログ回路では、差動回路構成が用いられる。差動回路は、素子ばらつきや電源ノイズの影響を低減できるため、半導体装置において広く使用されている。一方で、端子数の制限や半導体装置の外部では等長配線が構成しにくいという理由から、半導体装置の外部との入出力では単相信号が好ましい。そのため、半導体装置内で単相信号を差動信号に変換し、また差動信号を単相信号に変換することが必要になる。

単相−差動変換を行う回路の一つにバランがある。バランは、トランスフォーマの片側を基準電位に接続することで実現される。バランは、トランスフォーマの一次側と二次側とがインダクタの相互誘導によってのみ結合されているため、基準電位の分離が可能で単相−差動変換に用いられる。バランによる単相−差動変換は、低損失かつ歪が小さいことから、バランは、例えば低歪で高利得が求められる増幅回路等において、入出力する信号の単相−差動変換に用いられる。その一方で、バランを構成するトランスフォーマやインダクタは面積が大きく集積化が難しく、半導体装置での占有面積が増大する。

特開平６−６９７０１号公報特開昭６２−２７８８１３号公報

例えば、差動回路において、前述した伝送線路を用いた構成やインダクタを用いた構成の移相器を用い、通過位相を制御することを考える。例えば特許文献１に示された移相器として伝送線路を用いた構成は、（λ／４）伝送線路を用いるので、実現するには大きな面積が必要となる。例えば、無線通信などに用いられる２ＧＨｚの信号に対応する移相器の場合、（λ／４）は真空中で３．７５ｃｍとなる。誘電体による波長短縮率は、誘電体基板などでも高々０．３倍程度であるため、１ｃｍ程度の伝送線路が必要となり、面積が大きく集積化することは困難である。また、例えば特許文献２に示された移相器としてインダクタを用いた構成は、２つのインダクタを追加して用いるため、回路面積や部品点数が増大してしまう。

このような課題に対して、抵抗と可変容量を使用した移相器が提案されている（例えば、特許文献２参照）。移相器として抵抗と可変容量を使用した構成は、回路面積の増大を抑えられるが、抵抗により損失が大きくなる。この対策として損失補償のためのアンプを用いると、回路面積や部品点数の増大に加え、消費電流も増加してしまう。

本発明は、損失が小さく、かつ回路面積や部品点数の増大を抑制して単相−差動変換及び移相器の機能を実現することを目的とする。

移相器の一態様は、第１のインダクタ及び第２のインダクタを有するトランスフォーマと、入力信号と出力信号の間の位相差を制御するための共通制御信号に基づいて容量値が制御される第１〜第３の可変容量とを有する。第１のインダクタの一端を基準電位に接続し、他端と第１の端子との間に第１の可変容量が直列接続される。また、第２のインダクタの一端と第２の端子との間に第２の可変容量が直列接続され、他端と第３の端子との間に第３の可変容量が直列接続される。入力信号と出力信号の間の位相差は、出力信号の位相シフト量を制御することによって制御され、位相シフト量は、共通制御信号の変化に通じて、第１〜第３の可変容量の容量値を制御することによって制御される。

開示の移相器は、共通制御信号に基づいて可変容量の容量値を変化させることで入力信号と出力信号の間の所望の位相差が得られ、損失が小さく、かつ回路面積や部品点数の増大を抑制して単相−差動変換及び移相器の両方の機能を実現することができる。

本発明の実施形態における移相器の構成例を示す図である。本実施形態における移相器及びその等価回路変換を示す図である。図２（Ｂ）に示す回路のインピーダンス軌跡を示す図である。本実施形態における移相器の特性を説明するための図である。本実施形態におけるプリディストータの構成例を示す図である。本実施形態におけるプリディストータの移相器の構成例を示す図である。本実施形態におけるプリディストータの制御部の構成例を示す図である。本実施形態におけるプリディストータによる歪補償特性に係るシミュレーション結果を示す図である。本実施形態におけるプリディストータの移相器の他の構成例を示す図である。本実施形態におけるフェーズドアレイアンテナの構成例を示す図である。本実施形態におけるフェーズドアレイアンテナが有する各回路の構成例を示す図である。本実施形態におけるフェーズドアレイアンテナの制御例を示す図である。本実施形態におけるフェーズドアレイアンテナの移相器の他の構成例を示す図である。本実施形態における移相器の他の構成例を示す図である。

以下、本発明の実施形態を図面に基づいて説明する。

＜移相器＞
図１は、本発明の一実施形態における移相器の構成例を示す図である。本実施形態における移相器１０は、磁気的に結合するインダクタ１１、１２及び可変容量１３、１４、１５を有する。移相器１０は、通過位相が制御される信号の入出力端子として、単相信号に係る端子である第１の端子１６と、差動信号の信号対に係る端子である第２の端子１７及び第３の端子１８とを有する。また、移相器１０は、通過位相を制御するための制御信号の入力端子として制御端子１９を有する。

トランスフォーマの一次側及び二次側のうちの一方の側におけるインダクタ１１は、一端が可変容量１３を介して第１の端子１６に接続され、他端が基準電位に接続される。また、トランスフォーマの一次側及び二次側のうちの他方の側におけるインダクタ１２は、一端が可変容量１４を介して第２の端子１７に接続され、他端が可変容量１５を介して第３の端子１８に接続される。すなわち、単相側のインダクタ１１の一端と第１の端子１６との間に可変容量１３が直列に接続され、他端が基準電位に接続される。また、差動側のインダクタ１２の一端と第２の端子１７との間に可変容量１４が直列に接続され、他端と第３の端子１８との間に可変容量１５が直列に接続される。

可変容量１３、１４、１５は、制御端子１９より入力される制御信号ＶＣＮＴに応じて容量値が制御される。可変容量１３、１４、１５としては、例えばダイオード構造のバラクタ（可変容量ダイオード）を適用したり（例えば図６）、ＭＯＳ構造のバラクタを適用したり（例えば、図１４）、また例えば容量値が固定の固定容量と制御信号ＶＣＮＴに応じて開閉制御されるスイッチとの回路（例えば図１３）を適用したりすることが可能である。

すなわち、移相器１０は、インダクタ１１、１２同士の磁束の結合により、単相信号を差動信号に変換、又は差動信号を単相信号に変換するトランスフォーマを用いたバランを有する。このバランの単相側及び差動側のそれぞれに対して可変容量１３、１４、１５が直列に接続されている。

以下、インダクタ１１、１２を有するトランスフォーマを用いたバランに対して可変容量１３、１４、１５を接続した図１に示す回路が、移相器として動作することについて説明する。なお、以下の説明では、バランの単相側を一次側、バランの差動側を二次側とする例を説明するが、バランの単相側を二次側、バランの差動側を一次側としても、同様に移相器として動作する。

図２（Ａ）に示すように、可変容量１３の容量値をＣ₁、可変容量１４、１５の容量値を２Ｃ₂とする。図２（Ａ）において、図１に示した構成要素と同一の構成要素には同一の符号を付している。図２（Ａ）に示した回路に対して、差動回路の半回路、バランの等価回路変換、インピーダンス変換による理想変成器の除去により回路の等価変換をした結果が図２（Ｂ）に示す回路である。図２（Ｂ）において、Ｌはバランの等価回路における自己インダクタンスである。なお、図２（Ｂ）に示す回路において、二次側の容量の係数ｎは、バランの変成比である。一次側の入力インピーダンスをＺ₁とし、二次側の入力インピーダンスをＺ₂としたときにｎ²＝Ｚ₂／２Ｚ₁となる。

図２（Ｂ）に示したＣ₁、Ｌ、ｎ²Ｃ₂によるＴ型回路の特性を考える。ここで、入出力のインピーダンスをともにＺ₁として、Ｌ、Ｃ₁、Ｃ₂の値を適切に選ぶと、スミスチャート上では図３（Ａ）に示すような軌跡を描き、Ｚ₁に戻る。入力信号の角周波数がωであるとき、ωＣ₁＝ωｎ²Ｃ₂＝１／Ｚ₁、ωＬ＝Ｚ₁とすると、入力と出力が同時整合するため反射損失は０となり、回路内部での損失もないため挿入損失も０となる。

この点ではスミスチャートの中心をとおるｒｅ（Ｚ）＝Ｚ₁の円の接線とサセプタンス一定の曲線の接線とが重なる。すなわち、この点の近傍でＣ₁＝ｎ²Ｃ₂の大きさを変化させた場合でも同じ大きさのサセプタンスで同様に整合可能である。つまり、図３（Ｂ）に示すように容量値を変えてもＣ₁＝ｎ²Ｃ₂の近傍では並列Ｌのインダクタンス一定で反射損失を小さく保つことができる。図３（Ｂ）において、ＣＭがＣ₁＝ｎ²Ｃ₂＝Ｃ₀としたときの軌跡であり、ＣＬがＣ₁＝ｎ²Ｃ₂＝Ｃ₀−ΔＣとしたときの軌跡であり、ＣＨがＣ₁＝ｎ²Ｃ₂＝Ｃ₀＋ΔＣとしたときの軌跡である。

一方、通過位相については、Ｃ₁、Ｃ₂の値を変化させると直列の容量、並列のインダクタンス、直列の容量によるハイパスフィルタの極が変化するので、容量値を変化させることで通過位相を変化させることができる。

図４は、本実施形態における移相器１０の特性を説明するための図である。図４においては、目標周波数を１．９ＧＨｚ〜２．１ＧＨｚとして移相器１０を設計し、図３に示したスミスチャートを参考にＣ₁、Ｃ₂、Ｌ、ｎを決定し、容量値を変化させたときのシミュレーション結果を示している。なお、図４において、ＣＭはＣ₁＝ｎ²Ｃ₂＝Ｃ₀としたときの特性であり、ＣＬはＣ₁＝ｎ²Ｃ₂＝Ｃ₀−ΔＣとしたときの特性であり、ＣＨはＣ₁＝ｎ²Ｃ₂＝Ｃ₀＋ΔＣとしたときの特性である。

図４（Ａ）は、第１の端子１６から信号を入力したときの挿入損失を示しており、図４（Ｂ）は、第１の端子１６から信号を入力したときの反射損失を示しており、図４（Ｃ）は、第１の端子１６から信号を入力したときの通過位相（入出力信号の位相差）を示している。また、図４（Ｄ）は、第２の端子１７及び第３の端子１８から信号を入力したときの反射損失を示している。図４（Ａ）〜図４（Ｄ）に示した特性から、Ｃ₁、Ｃ₂、Ｌの値を適切に選択することで、目標周波数である１．９ＧＨｚ〜２．１ＧＨｚにおいて挿入損失及び反射損失がともに小さく、容量値を変化させることで通過位相を３０度変化できていることがわかる。

なお、前述した説明では、トランスフォーマにおける結合係数ｋを１として説明したが、結合係数ｋが１未満である場合には等価変換した結果の回路において直列の漏れインダクタンスが発生する。しかし、この漏れインダクタンスによる影響は、直列の容量により打ち消すことができるので、容量値を適切に制御することで漏れインダクタンスによる影響を抑制することが可能である。

以上のように、本実施形態における移相器１０は、インダクタ１１、１２を有するトランスフォーマを用いたバランの単相側及び差動側のそれぞれに可変容量１３、１４、１５を直列に接続する。制御信号ＶＣＮＴにより可変容量１３、１４、１５の容量値を制御し出力信号の位相シフト量を制御することで、所望の通過位相が得られ、１つのバランで単相−差動変換及び移相器の両方の機能を実現することができる。また、バランに対して可変容量１３、１４、１５が接続される構成であるので、損失が小さく、回路面積や部品点数の増大も抑制することができる。

＜プリディストータ＞
次に、本実施形態における移相器を用いたプリディストータについて説明する。
プリディストータは、後段に接続される回路で発生する位相歪とは逆の位相歪を発生させ出力信号の位相歪を改善する。例えば、送信回路等の増幅器（パワーアンプ）での位相歪が問題となる場合に、増幅器の前段に増幅器の位相歪と逆特性の位相歪を発生させるプリディストータを配置することで、増幅器から出力される信号の位相歪を低減することが可能である。移相器によるプリディストータは、例えば入力信号の電力に応じて移相器の制御信号を変えることで、増幅器とは逆特性の通過位相を生成し増幅器の出力信号の位相歪を低減する。

図５は、本実施形態におけるプリディストータの構成例を示す図である。図５において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。本実施形態におけるプリディストータ５０は、差動増幅器５２の前段に配置され、入力端Ｎ５１から入力される単相信号を差動信号に変換するとともに、差動増幅器５２とは逆特性の位相歪を与えて出力する。プリディストータ５０の出力端子としての第２の端子１７及び第３の端子１８に差動増幅器５２が接続され、差動増幅器５２の出力が、バラン５３を介して出力端Ｎ５２に供給される。

プリディストータ５０は、移相器１０及び制御部５１を有する。移相器１０は、入力端Ｎ５１より第１の端子１６を介して入力される単相信号を差動信号に変換するとともに、制御信号ＶＣＮＴに応じて信号を位相シフトさせ通過位相を制御する。制御部５１は、入力端Ｎ５１より入力される信号の入力電力に応じた制御電圧を生成し、制御信号ＶＣＮＴとして移相器１０に出力する。

図６は、プリディストータ５０が有する移相器１０の構成例を示す図である。図６に示す移相器１０は、可変容量１３、１４、１５として、ダイオード構造のバラクタ（可変容量ダイオード）を適用したものである。図６において、図１、図５に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

可変容量１３に対応する２つのバラクタ６１、６２は、第１の端子１６とインダクタ１１との間に直列に接続される。バラクタ６１のアノードが第１の端子１６に接続され、バラクタ６２のアノードがインダクタ１１の一端に接続される。また、バラクタ６１、６２のカソードの接続点が抵抗６７を介して制御端子１９に接続され、制御端子１９より供給される制御電圧（バイアス）に応じてバラクタ６１、６２の容量値が制御される。

また、可変容量１４に対応する２つのバラクタ６３、６４は、インダクタ１２の一端と第２の端子１７との間に直列に接続される。バラクタ６３のアノードがインダクタ１２の一端に接続され、バラクタ６４のアノードが第２の端子１７に接続される。また、バラクタ６３、６４のカソードの接続点が抵抗６８を介して制御端子１９に接続され、制御端子１９より供給される制御電圧（バイアス）に応じてバラクタ６３、６４の容量値が制御される。

同様に、可変容量１５に対応する２つのバラクタ６５、６６は、インダクタ１２の他端と第３の端子１８との間に直列に接続される。バラクタ６５のアノードがインダクタ１２の他端に接続され、バラクタ６６のアノードが第３の端子１８に接続される。また、バラクタ６５、６６のカソードの接続点が抵抗６９を介して制御端子１９に接続され、制御端子１９より供給される制御電圧（バイアス）に応じてバラクタ６５、６６の容量値が制御される。

図７は、プリディストータ５０が有する制御部５１の構成例を示す図である。制御部５１は、容量７１、ダイオード７２、及び容量７３による電力検出部と、制御信号生成部としてのバッファ７４とを有する。容量７１は、一方の電極が入力端Ｎ５１に接続され、他方の電極がダイオード７２のアノードに接続される。また、容量７３は、一方の電極がダイオード７２のカソードに接続され、他方の電極が基準電位に接続される。ダイオード７２のカソードと容量７３の接続点の電位がバッファ７４に入力される。

容量７１、ダイオード７２、及び容量７３による電力検出部は、ダイオードと容量による整流作用（高周波の電圧振幅の包絡線に容量の電圧が比例する特性）を利用して、入力端Ｎ５１から入力される高周波信号の電力振幅の包絡線を検波して電圧又は電流に変換する。電力検出部は、この構成に限らず、ミキサやＢ級又はＣ級バイアスとしたアンプを使用した構成であっても良い。

バッファ７４は、電力検出部により生成された入力信号の電力振幅に応じた信号を、移相器１０に対応した振幅の信号に変換する。例えば、移相器１０の制御電圧−通過位相特性がｆｐｓ（ＶＣＮＴ）であり、電力検出部の入力高周波電力−出力電圧特性がｆｄｅｔ（Ｐｉｎ）であり、バッファ７４の入力電圧−出力電圧特性がｆｂｕｆｆ（Ｖｉｎ）であり、補償対象の増幅器（差動増幅器５２）の入力電力−通過位相特性がｆａｍｐ（Ｐｉｎ）であるとする。このとき、ｆｐｓ（ｆｂｕｆｆ（ｆｄｅｔ（Ｐｉｎ）））＝−ｆａｍｐ（Ｐｉｎ）を満たすように、バッファ７４の入力電圧−出力電圧特性のｆｂｕｆｆ（Ｖｉｎ）を定めることで、プリディストータ５０が差動増幅器５２とは逆特性の位相歪を与えることが可能になる。ここで、バッファ７４の出力抵抗は、容量の充放電による遅延の影響を防ぐために、出力抵抗の抵抗値とバッファ７４から見た可変容量の容量値との積で求められる時定数が、入力電力の包絡線の周波数の逆数よりも十分小さくなるような出力抵抗とされる。

入力電力に応じた位相歪を与える本実施形態におけるプリディストータを増幅器に適用した場合の歪補償特性に係るシミュレーション結果を図８に示す。図８において、Ｓ８１は、増幅器のみのときの入力電力−通過位相特性を示しており、Ｓ８２は、本実施形態におけるプリディストータを適用したときの入力電力−通過位相特性を示している。図８から明らかなように、本実施形態における移相器を用いたプリディストータを適用することで、入力電力に応じた通過位相の変化が低減され位相歪が抑制される。

図９は、プリディストータ５０が有する移相器１０の他の構成例を示す図である。図９において、図６に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。図９に示す移相器１０は、差動側のインダクタ１２のセンタータップ（中間タップ）に抵抗７１を介して制御信号（制御電圧）ＶＣＮＴを与えている。図９に示す構成とすることで、移相器１０が有するバラクタ（可変容量ダイオード）の点数及び容量値を削減することができる。また、差動側についてバッファ７４から見た可変容量の容量値が１／４となるため、バッファ７４の出力抵抗を増加させることができ、バッファ７４の消費電流を低減することが可能になる。

＜フェーズドアレイアンテナ＞
次に、本実施形態における移相器を用いたフェーズドアレイアンテナについて説明する。フェーズドアレイアンテナは、配列された複数のアンテナを有し、電気的に指向性を制御可能なアンテナである。フェーズドアレイアンテナは、例えば移動体通信やレーダーなどに用いられる。フェーズドアレイアンテナは、送信時には単一の信号源からの信号を分配し、移相器の通過位相をそれぞれ変化させることで各アンテナの励振位相を制御し、最大利得方向（主ビーム方向）を制御することが可能である。また、フェーズドアレイアンテナは、受信時には各アンテナで受信した信号を、それぞれ移相器で位相シフトさせてから合成することで、最大利得方向からの信号のみを受信可能であり、移相器の通過位相を変化させることで受信方向を制御することが可能である。

図１０は、本実施形態におけるフェーズドアレイアンテナの構成例を示す図である。本実施形態におけるフェーズドアレイアンテナは、本実施形態における移相器１０と差動回路１０１とバラン１０２とアンテナＡＮＴとの組を複数有し、アンテナＡＮＴは所定の間隔で配列されている。図１０においては、簡単のため、移相器１０Ａと差動回路１０１Ａとバラン１０２ＡとアンテナＡＮＴＡとの組、及び移相器１０Ｂと差動回路１０１Ｂとバラン１０２ＢとアンテナＡＮＴＢとの組の２つの組を有するフェーズドアレイアンテナを示している。しかし、図１０に示す構成は一例であり、フェーズドアレイアンテナが有する移相器１０と差動回路１０１とバラン１０２とアンテナＡＮＴとの組の数は任意である。

図１０に示した移相器１０、差動回路１０１、及びバラン１０２のそれぞれの構成例を、図１１（Ａ）、図１１（Ｂ）、及び図１１（Ｃ）に示す。図１１（Ａ）は、フェーズドアレイアンテナが有する移相器１０の構成例を示す図であり、可変容量として、ダイオード構造のバラクタ（可変容量ダイオード）を適用したものを例として示している。図１１（Ａ）において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

２つのバラクタ１１１、１１２は、信号入力端子としての第１の端子１６とインダクタ１１との間に直列に接続される。バラクタ１１１のアノードが第１の端子１６に接続され、バラクタ１１２のアノードがインダクタ１１の一端に接続される。また、バラクタ１１１、１１２のカソードの接続点が抵抗１１７を介して制御端子１９に接続され、制御端子１９より供給される制御電圧（バイアス）に応じてバラクタ１１１、１１２の容量値が制御される。

また、２つのバラクタ１１３、１１４は、インダクタ１２の一端と信号出力端子としての第２の端子１７との間に直列に接続される。バラクタ１１３のアノードがインダクタ１２の一端に接続され、バラクタ１１４のアノードが第２の端子１７に接続される。また、バラクタ１１３、１１４のカソードの接続点が抵抗１１８を介して制御端子１９に接続され、制御端子１９より供給される制御電圧（バイアス）に応じてバラクタ１１３、１１４の容量値が制御される。

同様に、２つのバラクタ１１５、１１６は、インダクタ１２の他端と信号出力端子としての第３の端子１８との間に直列に接続される。バラクタ１１５のアノードがインダクタ１２の他端に接続され、バラクタ１１６のアノードが第３の端子１８に接続される。また、バラクタ１１５、１１６のカソードの接続点が抵抗１１９を介して制御端子１９に接続され、制御端子１９より供給される制御電圧（バイアス）に応じてバラクタ１１５、１１６の容量値が制御される。

図１１（Ａ）に示した移相器１０は、第１の端子１６より入力される単相信号を差動信号に変換するとともに、制御端子１９より入力される制御信号に応じた通過位相を与え、第２の端子１７及び第３の端子１８より出力する。

図１１（Ｂ）は、フェーズドアレイアンテナが有する差動回路１０１の構成例を示す図である。差動回路１０１は、例えば前段アンプとしての差動増幅器１２１と、後段アンプとしての差動増幅器１２３とを有する。図１１（Ｃ）は、フェーズドアレイアンテナが有するバラン１０２の構成例を示す図である。バラン１０２は、例えばインダクタンス１２５及びインダクタンス１２６を有するトランスフォーマを用いたバランである。

本実施形態におけるフェーズドアレイアンテナの動作について説明する。入力端ＳＩＮより入力された単相信号は、移相器１０と差動回路１０１とバラン１０２とアンテナＡＮＴとの各組毎に、移相器１０により単相信号から差動信号に変換された後、差動回路１０１により増幅される。そして、バラン１０２により差動信号から単相信号に変換されアンテナＡＮＴより出力される。このとき、各組毎に制御部１０３からの制御信号によって、移相器１０における通過位相が制御される。

ここで、アンテナＡＮＴＡ、ＡＮＴＢの各々は無指向性で（λ／２）の間隔で配され、移相器１０、差動回路１０１、バラン１０２は同一の特性を有するものとする。また、制御部１０３は、制御信号（制御電圧）としてＶＬ、ＶＨの２つのレベルを出力できるものとする。また、移相器１０での位相シフト量は、制御部１０３からの制御信号（制御電圧）がＶＬであるときに０度となり、制御信号（制御電圧）がＶＨであるときに３０度となるものとする。

したがって、例えば、制御部１０３が移相器１０Ａに供給する制御電圧ＶＣＮＴＡと、移相器１０Ｂに供給する制御電圧ＶＣＮＴＢとが、ともにＶＬ又はＶＨであるときには、アンテナＡＮＴＡ、ＡＮＴＢから同位相の電波が放射されるので、図１２に示すように最大利得方向はアンテナ同士を結ぶ線分に垂直な方向となる。この方向を０度とする。

移相器１０Ａに供給される制御電圧ＶＣＮＴＡがＶＨであり、移相器１０Ｂに供給される制御電圧ＶＣＮＴＢがＶＬであるときには、アンテナＡＮＴＡから放射される電波は、アンテナＡＮＴＢから放射される電波よりも位相が３０度進んだものとなる。よって、図１２に示すように、ホイヘンスの原理から０度方向よりもアンテナＡＮＴＢ側に傾いた方向が最大利得方向となり、アンテナ間隔（λ／２）及び位相差３０度から最大利得方向は−１０度となる。

また、移相器１０Ａに供給される制御電圧ＶＣＮＴＡがＶＬであり、移相器１０Ｂに供給される制御電圧ＶＣＮＴＢがＶＨであるときには、アンテナＡＮＴＢから放射される電波は、アンテナＡＮＴＡから放射される電波よりも位相が３０度進んだものとなる。よって、図１２に示すように、ホイヘンスの原理から０度方向よりもアンテナＡＮＴＡ側に傾いた方向が最大利得方向となり、アンテナ間隔（λ／２）及び位相差３０度から最大利得方向は＋１０度となる。このように、例えば最大利得方向を２０度制御可能なフェーズドアレイアンテナが実現できる。

なお、フェーズドアレイアンテナが有する移相器１０の構成例として、図１１（Ａ）には可変容量としてバラクタ（可変容量ダイオード）を適用したものを示した。これに限定されず、フェーズドアレイアンテナの移相器１０の可変容量として、例えば図１３に示すように容量値が固定の固定容量とスイッチとの回路を適用したものであっても良く、図１１（Ａ）に示した移相器１０と同様の機能を実現することができる。図１３は、本実施形態におけるフェーズドアレイアンテナが有する移相器１０の他の構成例を示す図である。

信号入力端子としての第１の端子１６とインダクタ１１との間に直列に接続される可変容量は、固定容量１３１−０と、直列接続された固定容量１３１−１及びスイッチ１３２−１と、直列接続された固定容量１３１−２及びスイッチ１３２−２とを、並列に接続することで実現する。固定容量１３１−０、１３１−１、１３１−２は、容量値が固定の容量であり、スイッチ１３２−１、１３２−２は、制御部１０３からの制御信号により開閉制御される。

また、インダクタ１２の一端と信号出力端子としての第２の端子１７と間に直列に接続される可変容量は、固定容量１３３−０と、直列接続された固定容量１３３−１及びスイッチ１３４−１と、直列接続された固定容量１３３−２及びスイッチ１３４−２とを、並列に接続することで実現する。固定容量１３３−０、１３３−１、１３３−２は、容量値が固定の容量であり、スイッチ１３４−１、１３４−２は、制御部１０３からの制御信号により開閉制御される。

同様に、インダクタ１２の他端と信号出力端子としての第３の端子１８と間に直列に接続される可変容量は、固定容量１３５−０と、直列接続された固定容量１３５−１及びスイッチ１３６−１と、直列接続された固定容量１３５−２及びスイッチ１３６−２とを、並列に接続することで実現する。固定容量１３５−０、１３５−１、１３５−２は、容量値が固定の容量であり、スイッチ１３６−１、１３６−２は、制御部１０３からの制御信号により開閉制御される。

前述した図１０〜図１２では、送信用のフェーズドアレイアンテナの構成を一例として示したが、同様の構成により、受信用のフェーズドアレイアンテナを実現することができる。

図１４は、移相器１０の他の構成例を示す図である。図１４に示す移相器１０は、可変容量１３、１４、１５として、ＭＯＳ構造のバラクタを適用したものである。図１４において、図１に示した構成要素と同一の機能を有する構成要素には同一の符号を付し、重複する説明は省略する。

可変容量１３に対応する２つのバラクタ６１’、６２’は、第１の端子１６とインダクタ１１との間に直列に接続される。バラクタ６１’、６２’の接続点が抵抗６７を介して制御端子１９に接続され、制御端子１９より入力される制御信号に応じてバラクタ６１’、６２’の容量値が制御される。

また、可変容量１４に対応する２つのバラクタ６３’、６４’は、インダクタ１２の一端と第２の端子１７との間に直列に接続される。バラクタ６３’、６４’の接続点が抵抗６８を介して制御端子１９に接続され、制御端子１９より入力される制御信号に応じてバラクタ６３’、６４’の容量値が制御される。

同様に、可変容量１５に対応する２つのバラクタ６５’、６６’は、インダクタ１２の他端と第３の端子１８との間に直列に接続される。バラクタ６５’、６６’の接続点が抵抗６９を介して制御端子１９に接続され、制御端子１９より入力される制御信号に応じてバラクタ６５’、６６’の容量値が制御される。

なお、前記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。

（付記１）
第１のインダクタ及び第２のインダクタを有するトランスフォーマと、
一端を基準電位に接続した前記第１のインダクタの他端と第１の端子との間に直列に接続され、制御信号により容量値が制御される第１の可変容量と、
前記第２のインダクタの一端と第２の端子との間に直列に接続され、前記制御信号により容量値が制御される第２の可変容量と、
前記第２のインダクタの他端と第３の端子との間に直列に接続され、前記制御信号により容量値が制御される第３の可変容量とを有することを特徴とする移相器。
（付記２）
前記可変容量は、前記制御信号により容量値が制御される可変容量ダイオードであることを特徴とする付記１記載の移相器。
（付記３）
前記可変容量は、前記制御信号により容量値が制御されるＭＯＳ構造のバラクタであることを特徴とする付記１記載の移相器。
（付記４）
前記可変容量は、複数の固定容量と前記制御信号により制御される複数のスイッチとを有する可変容量であることを特徴とする付記１記載の移相器。
（付記５）
前記第１の端子に入力される単相信号を差動信号に変換して前記第２の端子及び前記第３の端子より出力することを特徴とする付記１記載の移相器。
（付記６）
前記第２の端子及び前記第３の端子に入力される差動信号を単相信号に変換して前記第１の端子より出力することを特徴とする付記１記載の移相器。
（付記７）
制御信号に応じて通過位相を制御する移相器と、
前記移相器に入力される信号の入力電力に応じて、前記移相器の後段に接続される回路で発生する位相歪とは逆特性の位相歪を前記移相器で発生させる前記制御信号を生成して前記移相器に出力する制御部とを有し、
前記移相器は、
第１のインダクタ及び第２のインダクタを有するトランスフォーマと、
一端を基準電位に接続した前記第１のインダクタの他端と第１の端子との間に直列に接続され、前記制御信号により容量値が制御される第１の可変容量と、
前記第２のインダクタの一端と第２の端子との間に直列に接続され、前記制御信号により容量値が制御される第２の可変容量と、
前記第２のインダクタの他端と第３の端子との間に直列に接続され、前記制御信号により容量値が制御される第３の可変容量とを有することを特徴とするプリディストータ。
（付記８）
前記制御部は、
前記移相器に入力される信号の入力電力を検出する電力検出部と、
前記電力検出部での検出結果に基づいて、前記制御信号を生成し前記移相器に出力する制御信号生成部とを有することを特徴とする付記７記載のプリディストータ。
（付記９）
前記可変容量は、可変容量ダイオードであり、
前記制御信号生成部は、前記電力検出部での検出結果に基づいて前記可変容量ダイオードに供給する制御電圧を生成することを特徴とする付記８記載のプリディストータ。
（付記１０）
制御信号に応じて通過位相を制御する移相器と、前記移相器で通過位相が制御された信号を増幅する増幅部と、前記増幅部で増幅された信号を出力するアンテナとの組を複数有し、
各組の前記アンテナから出力する信号の位相差に応じて、前記移相器における通過位相を制御する前記制御信号を生成する制御部を有し、
前記移相器の各々は、
第１のインダクタ及び第２のインダクタを有するトランスフォーマと、
一端を基準電位に接続した前記第１のインダクタの他端と第１の端子との間に直列に接続され、前記制御信号により容量値が制御される第１の可変容量と、
前記第２のインダクタの一端と第２の端子との間に直列に接続され、前記制御信号により容量値が制御される第２の可変容量と、
前記第２のインダクタの他端と第３の端子との間に直列に接続され、前記制御信号により容量値が制御される第３の可変容量とを有することを特徴とするフェーズドアレイアンテナ。
（付記１１）
制御信号に応じて通過位相を制御する移相器と、アンテナとの組を複数有し、
前記移相器における通過位相を制御する前記制御信号を生成する制御部を有し、
前記移相器の各々は、
第１のインダクタ及び第２のインダクタを有するトランスフォーマと、
一端を基準電位に接続した前記第１のインダクタの他端と第１の端子との間に直列に接続され、前記制御信号により容量値が制御される第１の可変容量と、
前記第２のインダクタの一端と第２の端子との間に直列に接続され、前記制御信号により容量値が制御される第２の可変容量と、
前記第２のインダクタの他端と第３の端子との間に直列に接続され、前記制御信号により容量値が制御される第３の可変容量とを有することを特徴とするフェーズドアレイアンテナ。
（付記１２）
前記移相器は、前記第１の端子に入力される単相信号を差動信号に変換して前記第２の端子及び前記第３の端子より出力することを特徴とする付記１１記載のフェーズドアレイアンテナ。
（付記１３）
前記移相器は、前記第２の端子及び前記第３の端子に入力される差動信号を単相信号に変換して前記第１の端子より出力することを特徴とする付記１１記載のフェーズドアレイアンテナ。

１０移相器
１１、１２インダクタ
１３、１４、１５可変容量
１６、１７、１８信号入出力端子
１９制御端子
５０プリディストータ
５１制御部
１０１差動回路
１０２バラン
１０３制御部
ＡＮＴアンテナ

Claims

第１のインダクタ及び第２のインダクタを有するトランスフォーマと、
一端を基準電位に接続した前記第１のインダクタの他端と第１の端子との間に直列に接続される第１の可変容量と、
前記第２のインダクタの一端と第２の端子との間に直列に接続される第２の可変容量と、
前記第２のインダクタの他端と第３の端子との間に直列に接続される第３の可変容量とを有し、
前記第１の可変容量、前記第２の可変容量、及び前記第３の可変容量の容量値は入力信号と出力信号の間の位相差を制御するための共通制御信号に基づいて制御され、
前記入力信号と前記出力信号の間の位相差は、前記出力信号の位相シフト量を制御することによって制御され、前記位相シフト量は、前記共通制御信号の変化に通じて、前記第１の可変容量、前記第２の可変容量、及び前記第３の可変容量の容量値を制御することによって制御されることを特徴とする移相器。
前記可変容量は、前記共通制御信号に基づいて容量値が制御される可変容量ダイオードであることを特徴とする請求項１記載の移相器。
前記可変容量は、前記共通制御信号に基づいて容量値が制御されるＭＯＳ構造のバラクタであることを特徴とする請求項１記載の移相器。
前記可変容量は、複数の固定容量と前記共通制御信号に基づいて制御される複数のスイッチとを有する可変容量であることを特徴とする請求項１記載の移相器。
共通制御信号に応じて入力信号と出力信号の間の位相差を制御する移相器と、
前記移相器に入力される信号の入力電力に応じて、前記移相器の後段に接続される回路で発生する位相歪とは逆特性の位相歪を前記移相器で発生させる前記共通制御信号を生成して前記移相器に出力する制御部とを有し、
前記移相器は、
第１のインダクタ及び第２のインダクタを有するトランスフォーマと、
一端を基準電位に接続した前記第１のインダクタの他端と第１の端子との間に直列に接続される第１の可変容量と、
前記第２のインダクタの一端と第２の端子との間に直列に接続される第２の可変容量と、
前記第２のインダクタの他端と第３の端子との間に直列に接続される第３の可変容量とを有し、
前記第１の可変容量、前記第２の可変容量、及び前記第３の可変容量の容量値は前記共通制御信号に基づいて制御され、
前記入力信号と前記出力信号の間の位相差は、前記出力信号の位相シフト量を制御することによって制御され、前記位相シフト量は、前記共通制御信号の変化に通じて、前記第１の可変容量、前記第２の可変容量、及び前記第３の可変容量の容量値を制御することによって制御されることを特徴とするプリディストータ。
前記制御部は、
前記移相器に入力される信号の入力電力を検出する電力検出部と、
前記電力検出部での検出結果に基づいて、前記共通制御信号を生成し前記移相器に出力する制御信号生成部とを有することを特徴とする請求項５記載のプリディストータ。
前記可変容量は、可変容量ダイオードであり、
前記制御信号生成部は、前記電力検出部での検出結果に基づいて前記可変容量ダイオードに供給する制御電圧を生成することを特徴とする請求項６記載のプリディストータ。
共通制御信号に応じて入力信号と出力信号の間の位相差を制御する移相器と、前記移相器で位相が制御された信号を増幅する増幅部と、前記増幅部で増幅された信号を出力するアンテナとの組を複数有し、
各組の前記アンテナから出力する信号の位相差に応じて、前記移相器における前記入力信号と前記出力信号の間の位相差を制御するための前記共通制御信号を生成する制御部を有し、
前記移相器の各々は、
第１のインダクタ及び第２のインダクタを有するトランスフォーマと、
一端を基準電位に接続した前記第１のインダクタの他端と第１の端子との間に直列に接続される第１の可変容量と、
前記第２のインダクタの一端と第２の端子との間に直列に接続される第２の可変容量と、
前記第２のインダクタの他端と第３の端子との間に直列に接続される第３の可変容量とを有し、
前記第１の可変容量、前記第２の可変容量、及び前記第３の可変容量の容量値は前記共通制御信号に基づいて制御され、
前記入力信号と前記出力信号の間の位相差は、前記出力信号の位相シフト量を制御することによって制御され、前記位相シフト量は、前記共通制御信号の変化に通じて、前記第１の可変容量、前記第２の可変容量、及び前記第３の可変容量の容量値を制御することによって制御されることを特徴とするフェーズドアレイアンテナ。
共通制御信号に応じて入力信号と出力信号の間の位相差を制御する移相器と、アンテナとの組を複数有し、
前記移相器における前記入力信号と前記出力信号の間の位相差を制御するための前記共通制御信号を生成する制御部を有し、
前記移相器の各々は、
第１のインダクタ及び第２のインダクタを有するトランスフォーマと、
一端を基準電位に接続した前記第１のインダクタの他端と第１の端子との間に直列に接続される第１の可変容量と、
前記第２のインダクタの一端と第２の端子との間に直列に接続される第２の可変容量と、
前記第２のインダクタの他端と第３の端子との間に直列に接続される第３の可変容量とを有し、
前記第１の可変容量、前記第２の可変容量、及び前記第３の可変容量の容量値は前記共通制御信号に基づいて制御され、
前記入力信号と前記出力信号の間の位相差は、前記出力信号の位相シフト量を制御することによって制御され、前記位相シフト量は、前記共通制御信号の変化に通じて、前記第１の可変容量、前記第２の可変容量、及び前記第３の可変容量の容量値を制御することによって制御されることを特徴とするフェーズドアレイアンテナ。