CN102684725B - 缓冲电路、传送电路及无线通信装置 - Google Patents
缓冲电路、传送电路及无线通信装置 Download PDFInfo
- Publication number
- CN102684725B CN102684725B CN201110275240.9A CN201110275240A CN102684725B CN 102684725 B CN102684725 B CN 102684725B CN 201110275240 A CN201110275240 A CN 201110275240A CN 102684725 B CN102684725 B CN 102684725B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- signal
- circuit
- terminal
- see
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/403—Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
- H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Transceivers (AREA)
- Amplifiers (AREA)
- Transmitters (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
无线通信装置具备:振荡信号生成电路、信号发送电路和传送电路。振荡信号生成电路生成振荡信号。信号发送电路根据上述振荡信号调制从外部输入的输入电波信号,并将所调制的上述电波信号从天线发送。传送电路将上述振荡信号传送到上述信号发送电路。上述传送电路具有串联连接的多个缓冲电路,上述多个缓冲电路的各个具有:输入信号被输入到第1端子的电容器;对上述电容器的第2端子的信号进行反相放大的第1反相放大电路;对上述第1反相放大电路的输出信号进行反相放大的第2反相放大电路;以及一端与上述电容器的第2端子连接、另一端与上述第1和第2反相放大电路的连接节点连接、栅极被输入上述输入信号的反相信号的MOS晶体管。
Description
相关申请的交叉引用
本申请基于并要求2011年3月17日提交的在先日本专利申请No.2011-59405的优先权,其全部内容在此被包含以作为参考。
技术领域
本发明的实施方式涉及缓冲电路、传送电路以及无线通信装置。
背景技术
在以便携电话为代表的无线通信装置中,使用本地振荡器(LocalOscillator,以下称为LO)信号作为调制和解调的基准信号。近年,也在进行设置多根天线和多个调制电路及解调电路(Multiple Input MultipleOutput:多输入多输出)以谋求提高通信速度。因此,发送接收用的芯片面积大型化,从生成LO信号的电压控制振荡器(Voltage ControlledOscillator,以下称为VCO)到调制电路和解调电路,需要跨越长距离传送LO信号。
此外,在1个无线通信装置中,要求与多个无线标准相对应,为了与多个无线标准相对应,必须发送接收不同频带的信号。
发明内容
本发明的实施方式提供能够抑制衰减而传送不同频带的信号的缓冲电路、传送电路以及无线通信装置。
根据一个实施方式,无线通信装置具备振荡信号生成电路、信号发送电路和传送电路。振荡信号生成电路生成振荡信号。信号发送电路根据上述振荡信号调制从外部输入的输入电波信号,并从天线发送所调制的上述输入电波信号。传送电路将上述振荡信号传送到上述信号发送电路。上述传送电路具有串联连接的多个缓冲电路,上述多个缓冲电路的各个具有:输入信号被输入到第1端子的电容器;对上述电容器的第2端子的信号进行反相放大的第1反相放大电路;对上述第1反相放大电路的输出信号进行反相放大的第2反相放大电路;一端与上述电容器的第2端子连接、另一端与上述第1和第2反相放大电路的连接节点连接、栅极被输入上述输入信号的反相信号的MOS晶体管。
根据本发明的实施方式,可以提供能够抑制衰减而传送不同频带的信号的缓冲电路、传送电路以及无线通信装置
附图说明
图1是一个实施方式所涉及的无线通信装置100的概略框图。
图2是传送电路7的电路图。
图3是图2的各信号的电压波形图的一个例子。
图4是表示图2的传送电路7的特性的模拟结果。
图5是图2的各信号的电压波形图的另一个例子。
图6是表示晶体管M1的时间平均阻抗值的模拟结果的曲线图。
图7是无线通信装置100’的概略框图。
具体实施方式
以下,参照附图具体说明缓冲电路、传送电路以及无线通信装置的实施方式。
图1是一个实施方式所涉及的无线通信装置100的概略框图。图1的无线通信装置100例如装载在便携电话上。无线通信装置100具备天线1、切换器(SW)2、信号发送部3和信号接收部4。另外,无线通信装置100也可以只具备信号发送部3和信号接收部4中的一个。
天线1发送或者接收电波信号。切换器2分别对天线1发送电波信号或者接收电波信号进行切换。
信号发送部3将对从未图示的基带LSI(大规模集成电路)等输入的输入信号进行了处理的电波信号输出到天线1。更具体地,信号发送部3具有输入信号处理电路5、PLL电路(振荡信号生成电路)6、传送电路7、调制电路8和PA(功率放大器)9。输入信号处理电路5处理从外部输入的信号。PLL电路6具有VCO 6a,生成LO信号。传送电路7将LO信号分别向调制电路8传送。调制电路8根据所传送的LO信号,调制输入信号处理电路5的输出信号。PA 9放大调制电路8的输出信号并向天线1输出。输入信号处理电路5、调制电路8和PA 9构成信号发送电路。
信号接收部4处理天线1接收的电波信号,并输出到外部。更具体地,信号接收部4具有LNA(低噪声放大器)10、PLL电路(振荡信号生成电路)11、传送电路12、解调电路13和输出信号处理电路14。LNA 10放大天线1接收的电波信号。PLL电路11具有VCO 11a,生成LO信号。传送电路12将LO信号向解调电路13传送。根据所传送的LO信号,解调电路13解调通过LNA 10放大的电波信号。输出信号处理电路14处理所解调的信号并输出到外部。LNA 10、解调电路13及输出信号处理电路14构成信号接收电路。
在图1中,虽然示出了信号发送部3具备1个调制电路8的无线通信装置100,但也可以具备多个调制电路8,以与多个无线标准相对应。同样,信号接收部4也可以具备多个解调电路13。
PLL电路6、11生成的LO信号的频率根据电波信号的无线标准而不同,例如是500MHz~5GHz。作为更具体的例子,在无线LAN(局域网)设备中,是2.5GHz或5GHz,在便携电话中是900MHz。
因此,传送电路7、12即使在LO信号的频率是这些频率的任意一个的情况下,信号也尽可能不衰减,而是从PLL电路6、11向解调电路8和调制电路13分别传送LO信号。以下,由于传送电路7、12的构成都一样,因此,作为代表详细地说明传送电路7。
图2是传送电路7的电路图。传送电路7具有VCO缓冲器VB和串联连接的多个LO缓冲器(缓冲电路)LB1、LB2等。
VCO缓冲器VB具有对VCO 6a生成的LO信号进行反相放大的反相放大电路A1和对反相放大电路A1的输出信号进行反相放大的反相放大电路A2。以下,将反相放大电路A1、A1的输出信号分别称为信号LO1、LO2。
LO缓冲器LB1具有电容器Cin、反相放大电路A3、A4和NMOS(N型金属氧化物半导体)晶体管M1。电容器Cin和反相放大电路A3、A4串联连接在LO缓冲器LB1的输入端子和输出端子之间。晶体管M1的漏极和源极分别与反相放大电路A3的输入端子和输出端子连接。栅极与反相放大电路A1、A2的连接节点连接。此外,在各布线上形成寄生电容Cp11、Cp21等。LO缓冲器LB2等的构成由于与LO缓冲器LO1大致相同,因此省略说明。
在电容器Cin的一端,从VOC缓冲器VB输出的信号LO2作为输入信号被输入。电容器Cin除去信号LO2的DC成分。如果电容器Cin大,则为了进行电容器Cin的充放电,需要流过大的电流,消耗电力增大,因此,最好形成小的电容器Cin。
反相放大电路A3对除去了DC成分的电容器Cin的另一端的电压进行反相放大。反相放大电路A4进一步对反相放大电路A3的输出信号进行反相放大。以下,将反相放大电路A3的输入信号及输出信号、反相放大电路A4的输出信号分别称为信号LO3、LO4、LO5。
晶体管M1是为了设定反相放大电路A3的工作点而设置的。更具体地,晶体管M1在被输入到栅极的信号LO1是高电平时导通,源漏极之间短路。这样,工作点定在反相放大电路A3的输入电压和输出电压相等的电压上。另外,输入到晶体管M1的栅极的信号LO1的相位和输入到电容器Cin的一端的信号LO2的相位彼此反相。
反相放大电路A1~A4例如是串联连接PMOS晶体管和NMOS晶体管的CMOS反相器。
接着说明传送电路7的操作。
图3是图2的各信号的电压波形图的一个例子。如上所述,LO信号的频率根据电波信号的无线标准而不同,该图还示出了在频率高的情况下(例如周期T0a=0.2ns,即频率fa=5GHz)的操作。
假设在时刻t0处信号LO1是低电平,在时刻t1a处信号LO1从低电平跃迁到高电平。这样,晶体管M1导通,源极和漏极导通。因此,反相放大电路A3的输入输出导通,信号LO3的电压开始下降,同时信号LO4的电压开始上升。然后,在信号LO3和信号LO4变为相等的电压的时刻t2a,信号LO3、LO4稳定。此时的电压变成反相放大电路A3的工作点。
当反相放大电路A3的逻辑阈值电压是VDD/2时,在时刻t2a处的信号LO3、LO4的电压变成VDD/2。即使假设反相放大电路A3的输入输出特性离散,逻辑阈值电压从VDD/2稍微偏移,也由于晶体管M1的反馈,能够将工作点设在大致VDD/2。以下,将工作点设为VDD/2。
接着,假设在信号L3、LO4的电压变成VDD/2的时刻t2a处,信号LO1从高电平跃迁到低电平。这样,由于晶体管M1的栅极变成低电平而截止,因此,反相放大电路A3的输入输出切断。另一方面,反相放大电路A2使信号LO2从低电平反相成高电平。随之,通过电容器Cin的电容耦合,作为反相放大电路A3的输入信号的信号LO3从VDD/2跃迁到高电平。这样,反相放大电路A4使信号LO4从VDD/2反相成低电平。然后,反相放大电路A5使信号LO5从低电平反相成高电平。
其后,在从时刻t1a经过了周期T0a的时刻t3a,信号LO1再次从低电平跃迁到高电平。以下同样地,传送电路7一边对信号进行反相放大,一边从PLL电路6向调制电路8传送LO信号。
在以上的操作中,在时刻t1a~t2a的期间(以下,称为期间Tc),晶体管M1导通,在源漏极之间流过电流。因此,晶体管M1能够看作导通阻抗Ron。该期间Tc主要是反相放大电路A3为了对在其输出端子上形成的寄生电容Cp22进行充电所需要的时间。因此,期间Tc不依赖于LO信号的频率,是大致固定的。
另一方面,在时刻t2a~t3a中,晶体管M1截止,可以看作截止阻抗Roff。
在图3中示出了在时刻t2a信号LO3、LO4达到电压VDD/2并且信号LO1从高电平跃迁到低电平的例子,在这种情况下,在周期T0a中的50%(周期T0a中的期间Tc),晶体管M1导通,剩下的50%(时刻t2a~t3a),晶体管M1截止。即,晶体管M1的占空比为50%。因此,晶体管M1看作导通阻抗Ron和截止阻抗Roff并联连接的阻抗R=(Ron*Roff)/(Ron+Roff)。一般地,由于截止阻抗Roff比导通阻抗Ron大很多,因此,晶体管M1看作阻抗R=Ron。
代替晶体管M1,也可以考虑使用阻抗值是Ron的多晶硅阻抗。但是,一般地,每单位面积的多晶硅阻抗的阻抗值比通道长度长的MOS晶体管的导通阻抗小,因此,不得不形成大的多晶硅阻抗。这样的话,不仅电路面积增大,而且寄生电容也增大,所传送的LO信号有可能衰减。
与此相反,图4示出了表示图2的传送电路7的特性的模拟结果。在该图中,横轴是时间,纵轴是电压。在该图中,在串联连接的LO缓冲器中,用虚线表示第2段的LO缓冲器LB2的输出电压,用实线表示第9段的LO缓冲器LB9的输出电压。此外,将LO信号的频率设为5GHz,将电源电压VDD设为1.2V。如图所示,在本实施方式中,由于不使用多晶硅阻抗而使用晶体管M1,因此,能够减小电路面积,并且能够减小寄生电容、抑制LO信号的衰减。
在此,通过LO缓冲器LB1内的电容器Cin和看作阻抗R的晶体管M1形成高通滤波器。Cin*R越大,高通滤波器的截止频率越低。因此,为了传送频率高(例如5GHz)的LO信号,需要减小Cin*R。另一方面,为了传送频率低(例如500MHz)的LO信号,需要增大Cin*R。
如上所述,当LO信号的频率高时,阻抗R看作导通阻抗Ron。因此,在本实施方式中,以能够传送高的频率LO信号的方式形成导通阻抗Ron最适合的晶体管M1。以下对即使这样形成了晶体管M1,低的频率的LO信号也能够通过高通滤波器的情况进行说明。
图5是图2的各信号的电压波形图的另一个例子。该图示出了在频率低的情况(例如,周期T0b=2ns,即频率fb=500MHz)下的操作。主要说明与频率高的情况的图3的不同点。
当在时刻t1b处信号LO1从低电平跃迁到高电平时,反相放大电路A3的输入输出导通,信号LO3的电压开始降低,同时信号LO4的电压开始上升。然后,在信号LO3和信号LO4变成相等的电压(VDD/2)的时刻t2b,信号LO3、LO4稳定。如上所述,由于直到信号LO3、LO4稳定为止的期间Tc(时刻t1b~t2b)不依赖于LO信号的频率,因此,与图3的期间Tc大致相同。
然后,在时刻t2b~t3b,虽然将晶体管M1的栅极设定为高电平,但由于源漏极之间的电压相等,变成VDD/2,因此,源漏极之间没有电流流过,实际上,晶体管M1被看作截止。当然,在晶体管M1的栅极被设定为低电平的时刻t3b~t4b,晶体管M1也截止。
因此,晶体管M1的占空比是图5的Tc/T0b,比50%还小很多。因,此,即使在频率低时,也将晶体管M1看作阻抗,但其阻抗值R与频率高的情况相比,接近于截止阻抗Roff。由于截止阻抗Roff比导通阻抗Ron大,因此,图2的LO缓冲器LB1内的Cin*R变大。其结果,高通滤波器的截止频率变低,低的频率LO信号也能够通过高通滤波器。
图6是示出晶体管M1的时间平均阻抗值的模拟结果的曲线。在该图中,横轴用dBHz表示LO信号的频率,纵轴用dBΩ表示阻抗。如同一图所示,随着频率降低,晶体管M1的阻抗值大致线性增加。因此,即使与高的频率的LO信号一致地形成电容Cin和晶体管M1(阻抗R),低的频率的LO信号也能够通过由电容C1和晶体管M1构成的高通滤波器。
这样,在本实施方式中,使用MOS晶体管构成LO缓冲器。因此,寄生电容变小,能够抑制LO信号的衰减。进一步地,由于LO信号的频率越低,MOS晶体管的有效阻抗越大,因此,能够传送不同频带的信号。
另外,虽然在图2中形成了NMOS晶体管M1,但也可以是PMOS晶体管。在这种情况下,基本的工作原理也一样。
此外,在图1中,虽然示出了信号发送部3和信号接收部4各自具有PLL电路6、11的例子,但是,在以时分方式切换发送和接收的通信标准的情况等下,如图7所示,也可以在无线通信装置100’中设置具有VCO15a的1个PLL电路15,分别经由传送电路7、12向信号发送部3和信号接收部4双方提供。这样,能够削减电路规模。
虽然已描述了一些实施方式,但这些实施方式仅作为例子提出,而并不意味着限制本发明的范围。实际上,在此描述的新颖的方法和系统可体现为多种其它方式;另外,在不脱离本发明的精神的情况下,可以对在此描述的方法和系统进行各种省略、替换和修改。后附的权利要求及其等同物覆盖落入本发明的范围和精神内的这些形式或修改。
Claims (8)
1.一种无线通信装置,具备以下部件的至少一个:
信号发送部,其具有根据第1振荡信号调制从外部输入的输入电波信号并将所调制的上述输入电波信号从天线发送的信号发送电路,和将上述第1振荡信号传送到上述信号发送电路的第1传送电路;以及
信号接收部,其具有根据上述第1振荡信号或者与上述第1振荡信号不同的第2振荡信号解调通过上述天线接收的接收信号并将所解调的上述接收信号向外部输出的信号接收电路,和将上述第1振荡信号或者上述第2振荡信号传送到上述信号接收电路的第2传送电路;
其中,上述第1传送电路和上述第2传送电路分别具有串联连接的多个缓冲电路;
上述多个缓冲电路的各个具有:
电容器,其具有第1端子和第2端子,其中输入信号被输入到上述第1端子;
第1反相放大电路,其对上述电容器的第2端子的信号进行反相放大;
第2反相放大电路,其对上述第1反相放大电路的输出信号进行反相放大;
MOS晶体管,其具有第3端子、第4端子和栅极,其中,上述第3端子与上述电容器的第2端子连接,上述第4端子与上述第1反相放大电路和上述第2反相放大电路的连接节点连接,上述栅极被输入上述输入信号的反相信号。
2.根据权利要求1所述的无线通信装置,其中,
上述信号发送部具有生成上述第1振荡信号的第1振荡信号生成电路;
上述信号接收部具有生成上述第2振荡信号的第2振荡信号生成电路;
上述信号接收电路根据上述第2振荡信号,解调通过上述天线接收的接收信号。
3.根据权利要求1所述的无线通信装置,还具备:
生成上述第1振荡信号的第1振荡信号生成电路;
上述信号接收电路根据上述第1振荡信号,解调通过上述天线接收的接收信号。
4.根据权利要求1所述的无线通信装置,其中,上述第1传送电路和上述第2传送电路分别具有:
第3反相放大电路,其对上述第1振荡信号或者上述第2振荡信号进行反相放大;以及
第4反相放大电路,其对上述第3反相放大电路的输出信号进行反相放大;
上述第3反相放大电路的输出信号作为上述输入信号的反相信号,被输入到初段的上述缓冲电路的MOS晶体管的上述栅极。
5.根据权利要求1所述的无线通信装置,其中,
上述多个缓冲电路的上述第1反相放大电路的输出信号作为上述反相信号,被输入到次段的上述缓冲电路的MOS晶体管的栅极。
6.一种传送电路,具备:
串联连接的多个缓冲电路;
其中,上述多个缓冲电路的各个具有:
电容器,其具有第1端子和第2端子,其中输入信号被输入到上述第1端子;
第1反相放大电路,其对上述电容器的第2端子的信号进行反相放大;
第2反相放大电路,其对上述第1反相放大电路的输出信号进行反相放大;以及
MOS晶体管,其具有第3端子、第4端子和栅极,其中,上述第3端子与上述电容器的第2端子连接,上述第4端子与上述第1反相放大电路和上述第2反相放大电路的连接节点连接,上述栅极被输入上述输入信号的反相信号。
7.根据权利要求6所述的传送电路,其中,
上述多个缓冲电路的上述第1反相放大电路的输出信号作为上述反相信号,被输入到次段的上述缓冲电路的MOS晶体管的栅极。
8.一种缓冲电路,具备:
电容器,其具有第1端子和第2端子,其中输入信号被输入到上述第1端子;
第1反相放大电路,其对上述电容器的第2端子的信号进行反相放大;
第2反相放大电路,其对上述第1反相放大电路的输出信号进行反相放大;以及
MOS晶体管,其具有第3端子、第4端子和栅极,其中,上述第3端子与上述电容器的第2端子连接,上述第4端子与上述第1反相放大电路和上述第2反相放大电路的连接节点连接,上述栅极被输入上述输入信号的反相信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP059405/2011 | 2011-03-17 | ||
JP2011059405A JP5356444B2 (ja) | 2011-03-17 | 2011-03-17 | バッファ回路、伝送回路および無線通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102684725A CN102684725A (zh) | 2012-09-19 |
CN102684725B true CN102684725B (zh) | 2015-04-08 |
Family
ID=46816167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110275240.9A Expired - Fee Related CN102684725B (zh) | 2011-03-17 | 2011-09-16 | 缓冲电路、传送电路及无线通信装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8781410B2 (zh) |
JP (1) | JP5356444B2 (zh) |
CN (1) | CN102684725B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170201302A1 (en) * | 2014-07-22 | 2017-07-13 | Nec Corporation | Wireless transmission device and wireless transmission method |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631575A (en) * | 1995-09-07 | 1997-05-20 | National Science Council | Intermediate voltage sensor for CMOS circuits |
JP2001352267A (ja) * | 2000-04-03 | 2001-12-21 | Rcs:Kk | 多段ミキサー方式高周波送受信回路 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04371022A (ja) * | 1991-06-19 | 1992-12-24 | Fujitsu Ltd | レベル変換回路 |
JPH0669727A (ja) | 1992-08-17 | 1994-03-11 | Nec Corp | 発振回路 |
JPH1065514A (ja) * | 1996-08-15 | 1998-03-06 | Nec Corp | クロック駆動回路 |
DE69808176T2 (de) * | 1997-06-02 | 2003-01-30 | Yozan Inc | Invertierungsverstärkerschaltung |
JP3366311B2 (ja) * | 2000-01-28 | 2003-01-14 | エヌイーシーアクセステクニカ株式会社 | 高速ハンドオーバー機能を備えたphsにおけるagc回路 |
JP2002076947A (ja) * | 2000-08-25 | 2002-03-15 | Sharp Corp | 送信機 |
KR100785003B1 (ko) * | 2002-09-06 | 2007-12-11 | 삼성전자주식회사 | 위상동기루프(pll)의 제어전압을 이용한 멀티밴드용송수신장치 및 송수신 방법 |
EP1610470B1 (en) * | 2003-04-01 | 2016-05-25 | NEC Corporation | Information processing terminal system and transmission/reception method using the same |
GB2407721B (en) * | 2003-10-28 | 2008-01-02 | Micron Technology Europ Ltd | MOS linear region impedance curvature correction. |
KR101022581B1 (ko) * | 2003-12-30 | 2011-03-16 | 엘지디스플레이 주식회사 | 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법 |
JP2008052545A (ja) * | 2006-08-25 | 2008-03-06 | Seiko Instruments Inc | 乱数発生回路 |
JP4827686B2 (ja) * | 2006-10-24 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP4412508B2 (ja) * | 2007-10-04 | 2010-02-10 | Necエレクトロニクス株式会社 | 半導体回路 |
DE102007048453B3 (de) * | 2007-10-10 | 2009-06-10 | Texas Instruments Deutschland Gmbh | Schalter mit niedrigem Stromverlust zum Abtasten und Halten |
US8149023B2 (en) * | 2009-10-21 | 2012-04-03 | Qualcomm Incorporated | RF buffer circuit with dynamic biasing |
KR101077408B1 (ko) * | 2010-02-05 | 2011-10-26 | 서강대학교산학협력단 | Cmos 이미지 센서 |
US20110234290A1 (en) * | 2010-03-24 | 2011-09-29 | Venkataramanan Ramamurthy | Switched-capacitor current reference with reduced output ripple |
-
2011
- 2011-03-17 JP JP2011059405A patent/JP5356444B2/ja not_active Expired - Fee Related
- 2011-09-16 CN CN201110275240.9A patent/CN102684725B/zh not_active Expired - Fee Related
- 2011-09-20 US US13/237,069 patent/US8781410B2/en not_active Expired - Fee Related
-
2014
- 2014-06-06 US US14/298,625 patent/US9059781B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5631575A (en) * | 1995-09-07 | 1997-05-20 | National Science Council | Intermediate voltage sensor for CMOS circuits |
JP2001352267A (ja) * | 2000-04-03 | 2001-12-21 | Rcs:Kk | 多段ミキサー方式高周波送受信回路 |
Also Published As
Publication number | Publication date |
---|---|
CN102684725A (zh) | 2012-09-19 |
US20140287700A1 (en) | 2014-09-25 |
US9059781B2 (en) | 2015-06-16 |
US8781410B2 (en) | 2014-07-15 |
JP2012195837A (ja) | 2012-10-11 |
JP5356444B2 (ja) | 2013-12-04 |
US20120238221A1 (en) | 2012-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7768350B2 (en) | Output gain stage for a power amplifier | |
US9124335B1 (en) | Wideband receiver robust to radio frequency harmonics | |
JP5487073B2 (ja) | 高周波信号処理装置 | |
US20030013419A1 (en) | Differential to single-ended converter with large output swing | |
US9742353B2 (en) | CMOS VCO with implicit common-mode resonance | |
US8299865B2 (en) | Quadrature modulator and semiconductor integrated circuit with it built-in | |
US9673755B1 (en) | Controlling a switched capacitor bank in a voltage controlled oscillator for wireless sensor devices | |
JP5017393B2 (ja) | ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 | |
CN102684725B (zh) | 缓冲电路、传送电路及无线通信装置 | |
US9843344B2 (en) | Digital variable capacitance circuit, resonant circuit, amplification circuit, and transmitter | |
US9602051B1 (en) | Transforming voltage in a voltage controlled oscillator for wireless sensor devices | |
KR102098944B1 (ko) | 무선 센서 디바이스에서 로컬 발진기 신호들 생성 | |
JP2004119724A (ja) | 電圧制御発振器及びこれを用いた無線通信装置 | |
US7750692B2 (en) | Digital divider for low voltage LOGEN | |
JP2006014293A (ja) | 周波数変換回路、変調回路、ポーラー変調送信回路、直交変調送信回路、通信機、及び周波数変換方法 | |
JP6340191B2 (ja) | 電力増幅器 | |
JP6742817B2 (ja) | 周波数変換回路、通信装置及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150408 Termination date: 20170916 |