JP5017393B2 - ミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末 - Google Patents

Description

本発明は、無線通信または有線通信の送信器に搭載され周波数変換を行うミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末に係わり、特に、高次高調波を抑圧でき、電源電圧の低いアクティブミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末に関するものである。

従来からあるミキサ回路の例として、特許文献１には、第１の差動トランジスタ対と第１のノード間に接続されたインピーダンス素子と、第２の差動トランジスタ対と第２のノード間に接続された抵抗等のインピーダンス素子と、第１のノードと第２のノードとを接続するインダクタと、第１、第２のノードに各々接続された電流源とを備え、第１のノードと第２のノードから見たインピーダンスを高くし、１８０度位相を補償したものが開示されている。

また、特許文献２には、ギルバートセル型ミキサ回路において、出力トランジスタのソース側の２次高調波に対するインピーダンスを低くするために、容量の中点を接地したものが開示されている。

また、非特許文献１には、トランスを用いたアクティブミキサ回路が開示されている。
非特許文献２には、SiGeヘテロバイポーラトランジスタを用いた低電圧アクティブミキサ回路が開示されている。
さらに、特許文献３の図１７には、トランスを用いたアクティブミキサ回路の従来技術として、トランスの二次側が容量Ｃｓを介して接地された構成が開示されている。

特開２００１−１１１３５３号公報 特開２０００−０５９１４６号公報 特開２００９−２０６８９０号公報

A.Tomkins et al、"A Zero-IF 60GHz Transceiver in 65nm CMOS with > 3.5Gb/s Links"、 IEEE Custom Integrated Circuits Conference、 pp.471-474、 2008 N.Shiramizu et al、"Low-power K-band Pseudo-Stacked Mixer with Linearity Enhancement Technique"、 IEEE Bipolar/BiCMOS Circuits and Technology Meeting、 pp.59-62、 2008

ミキサ回路は、無線通信システムの送信系において無線周波数信号に変調された低い周波数から無線通信用の所定の高い周波数へと周波数変換を行うために用いられる回路ブロックであり、送信周波数以外の信号（不要波）が少なく、高利得で低消費電力の特性が求められる。ここで変換利得とはミキサ回路に入力される無線周波数における信号振幅に対する出力される出力周波数における信号振幅の比であり、変換利得が大きいほど同じ入力信号振幅に対して出力される信号の振幅が増加する。変換利得が１より小さく信号振幅を減衰するミキサ回路をパッシブミキサ回路、変換利得が１より大きく信号振幅を増幅するミキサ回路をアクティブミキサ回路という。

特許文献１ではインピーダンス素子に抵抗を用いる場合があり、また定電流源を必要とするため、大幅な低電圧化が難しい。また、特許文献２に開示されたギルバートセル型ミキサ回路は、本来、低電圧化を目的としないミキサ回路であるため、電源電圧が高く、消費電力が多くなる。そのため、消費電力の低減化のためには、高周波領域でチップ上に小型に設計可能であり、信号の損失が少なくできるトランスを用いた低電圧ミキサ回路を採用することが望ましい。

非特許文献１に開示されたトランス型ミキサ回路の構成を図１５に示す。図１５において、１つの差動増幅トランジスタペア（ＭＢ、ＭＣ）と２つの差動スイッチトランジスタペア（ＭＤ、ＭＥ）、（ＭＦ、ＭＧ）を交差接続した回路とがトランス（２−ｃｏｉｌ ＸＦＭＲ）を介して接続されている。また、ＭＡ、ＭＨはバイアス用電流源トランジスタである。差動の局部発振器信号V_LO-、V_LO+が差動増幅トランジスタペアにより増幅され、その出力とベースバンド周波数信号DATA-、DATA+が差動スイッチトランジスタペアによって乗算され、その結果として局部発振周波数とベースバンド周波数の和の出力周波数信号Ｖ_ｏｕｔ＋、Ｖ_ｏｕｔ−が出力され、かつ入力信号の振幅よりも大きい振幅に増幅される。

また、トランスを１ｃｈｉｐに集積する場合、高周波であるほど信号のロスを少なく入力から出力へ信号を伝達できる。送信回路で用いるミキサ回路において局部発振器信号は、ベースバンド周波数信号よりも高周波であるため、差動増幅トランジスタペアに局部発振器信号を入力する回路構成を取ることで、回路の電力効率を向上させている。

図１５に示す従来のトランスを用いた低電圧アクティブミキサ回路は、トランス（２−ｃｏｉｌ ＸＦＭＲ）を差動スイッチトランジスタペア（MD、ME、MF、MG）のソースに接続しているため、差動スイッチトランジスタペアから差動増幅トランジスタペア（ＭＢ、ＭＣ）側を見たインピーダンスがトランスの寄生容量の影響により、高周波領域において大きく減衰してしまうという問題点がある。低電圧化を目的としないミキサ回路で良く用いられるギルバートセル型ミキサ回路では、差動スイッチトランジスタペアのソース（エミッタ）に差動増幅トランジスタペアのドレイン（コレクタ）が接続されるため、インピーダンスは高く見える。図１５において局部発振周波数信号ＬＯＩＮにとって差動スイッチトランジスタペアのソースは負荷と見立てられるので、ＬＯＩＮにとってのインピーダンスが低くなれば、差動スイッチトランジスタペアのソースでの電圧振幅は小さくなり、電流源のような働きをする。しかし、図１５のミキサ回路ではLOINにとって、差動スイッチトランジスタペアのソースはインピーダンスが高く見えてしまうため、ソースでの電圧振幅が大きくなる。トランジスタは非線形素子であり、ゲートソース間電圧の振幅の大きさに依存して、高調波を発生させる。高次高調波の差動信号成分に関しては、図１５のダブルバランス構成のより相殺することができるが、同相信号成分に関しては回路内で相殺することができないため、アクティブミキサの出力に漏洩してしまう。また、局部発振器信号は差動スイッチトランジスタペアにおいて、ミキシング動作起こさせるため振幅をベースバンド周波数信号などより大きくするのが一般的である。図１５に示す従来のミキサ回路のように局部発振器信号をミキサの下段の差動増幅トランジスタペア（MB、MC）から入力する方式では、差動スイッチトランジスタペア（MD、ME、MF、MG）のソースで発生する高調波がさらに増加してしまう。

一方、非特許文献２に開示されたトランス型ミキサ回路の構成を図１６に示す。図１６において、１つの差動増幅トランジスタペア（Q_LO）と２つの差動スイッチトランジスタペア（Q_IF）を交差接続した回路とが、トランスを介して接続されている。また、差動スイッチトランジスタペアのエミッタ側に中間周波数信号（ＩＦＩＮ＋／ＩＦＩＮ−）に対する線形性を向上するための抵抗（R_E）と、局部発振器信号（LOIN）の伝達特性を向上させる素子容量（C_E）を接続していることを特徴とする。このような回路構成を取るとことにより、低い電源電圧で動作可能であり、かつ、線形性と利得の向上を可能としたアクティブミキサ回路を実現している。図１６に示すアクティブミキサ回路では、中間周波数信号IFに対する線形性向上のために抵抗（RE）を挿入しているため、低周波での差動スイッチングトランジスタペア（QIF）のエミッタから差動増幅トランジスタ（QLO）側を見たインピーダンスは高くなっている。しかし、高周波領域では抵抗（RE）と並列に接続された素子容量（CE）が支配的となるため、図１５と同様にインピーダンスが低くなり高次高調波の発生を抑制することはできない。

さらに、上記ミキサ回路を無線通信送信回路に採用した場合、トランスを用いたアクティブミキサ回路（MIX）により高次高調波が発生すると、ミキサ回路の出力振幅が所望波の振幅と高調波の振幅の足し合わせとなるため、トータルの出力振幅が増大し第１の単相増幅器（DRV）の入力信号に対する線形性がより必要となる。増幅器の入力線形性を高めるには、信号が入力されるトランジスタのバイアス電流を増加させる必要があり、その結果、消費電力を増加を招き送信回路全体の消費電力増加の原因となる。

本発明は、以上のような従来技術の課題を検討し、これらの課題を解決するためになされたものである。

従って、本発明の目的とするところは、高次高調波を抑圧でき低い電源電圧で動作する半導体集積回路で構成されるトランス型のミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうちの代表的なものについて簡単に説明すれば、下記のとおりである。すなわち、本発明のミキサ回路は、ローカル信号が入力される電圧−電流変換型増幅器と、被変調信号を入力して該被変調信号と前記ローカル信号とを乗算して出力する乗算器とが、１次巻線と２次巻線とを具備するトランスを介して結合されて成り、前記被変調信号入力と前記トランスの２次巻線との間のノードに、前記ローカル信号の抑圧対象の高調波周波数で前記乗算器から前記電圧−電流変換型増幅器を見た場合のインピーダンスが所定値より高くなる、インピーダンス素子が接続されていることを特徴とする。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。すなわち、局部発振器信号の高次高調波を抑圧することができ、動作に必要な電源電圧を低くしたミキサ回路及びそれを用いた送信回路並びに準ミリ波・ミリ波通信端末を提供することができる。

本発明の基本概念を示すための、半導体集積回路に構成されたミキサ回路のブロック構成例を示す図である。 図１のミキサ回路における、インピーダンス素子の一構成例を示す図である。 図１のミキサ回路における、インピーダンス素子の他の構成例を示す図である。 図１のミキサ回路の前段部分の等価回路図である。 図１における乗算器を構成する１つのトランジスタに注目した際の等価回路を示す図である。 本発明の１つの実施形態による、半導体集積回路に構成されたミキサ回路の具体的な構成例を示す図である。 シュミレーションにより得られた、図６の実施形態による半導体集積回路に構成されたミキサ回路と従来のミキサ回路における、乗算器からトランスコンダクタンス増幅器側を見た際のインピーダンスの周波数特性を、比較して示す図である。 シュミレーションにより得られた、図６の実施形態による半導体集積回路に構成されたミキサ回路と従来のミキサ回路における、出力電力のスペクトルを比較して示す図である。 本発明の他の実施形態による、半導体集積回路に構成されたミキサ回路の例を示す図である。 本発明の他の実施形態による、半導体集積回路に構成されたＩＦ信号に対する線形性向上回路付きミキサ回路の例を示す図である。 本発明の他の実施形態による、半導体集積回路に構成されたフィルタ付きミキサ回路の例を示す図である。 本発明の他の実施形態による、半導体集積回路に構成されたバラン付きミキサ回路の例を示す図である。 本発明の各実施形態によるミキサ回路を用いて構成された、無線通信送信回路のブロック構成例を示す図である。 本発明の他の実施形態による、半導体集積回路に構成された、準ミリ波・ミリ波通信端末の送信回路の全体的な構成例を示す図である。 第１の従来例のミキサ回路を示す図である。 第２の従来例のミキサ回路を示す図である。

まず、本願において開示される発明の基本的な構成の概要と、その作用、効果について説明する。
図１は、本発明の基本概念を示すための、半導体集積回路に構成されたミキサ回路のブロック構成例を示す図である。
本発明のミキサ回路は、ローカル信号が入力される電圧−電流変換型増幅器１と、被変調信号を入力して該被変調信号と前記ローカル信号とを乗算して出力する乗算器５とが、トランス２を介して結合されている。トランス２と乗算器５との間には、インピーダンス素子３が配置されている。このインピーダンス素子３は、被変調信号入力と前記トランスの二次側インダクタとの間のノードに、前記ローカル信号の抑圧対象の高調波周波数で前記乗算器から前記電圧−電流変換型増幅器を見た場合のインピーダンスが所定値より高くなるように設定されている。この点に関しては、後で詳細に説明する。

電圧−電流変換型増幅器１には、局部発振周波数信号LOIN（局部発振周波数差動正相信号ＬＯＩＮ＋、局部発振周波数差動逆相信号LOIN−）が入力され、電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器により、入力された信号の電圧振幅が電流振幅に変換して増幅される。変換された入力信号は、トランスコンダクタンス増幅器１の端子Ｔ１１，Ｔ１２からトランス２の一次巻線Ｌ−１１，Ｌ−１２の差動端子（入力端子）Ｔ２１，Ｔ２２に入力される。また、トランスコンダクタンス増幅器１の電源電圧は、トランス２の一次巻線の中点電極Ｔ２３に与えられた電源電圧ＶＣＣ１から供給され、直流バイアス電流は電流源ＣＳ１により供給される。

トランス２の２次巻線Ｌ−２１，Ｌ−２２の第１と第２の出力端子Ｔ２４，Ｔ２５はインピーダンス素子３の第１と第２の端子Ｔ３１，Ｔ３２に接続され、トランス２の２次巻線の中間電極Ｔ２６は電流源ＣＳ２に接続されている。また、インピーダンス素子３の第３の端子Ｔ３３は２次巻き線の中間電極Ｔ２６に接続されている。なお、第３の端子Ｔ３３はインピーダンス素子内で解放されていても良い。インピーダンス素子３の第４と第５の端子Ｔ３４，Ｔ３５は、乗算器５の第１と第２の端子Ｔ５１，Ｔ５２に接続される。トランスコンダクタンス増幅器１で増幅された局部発振周波数信号は、トランス２の内部の磁気結合を介してインピーダンス素子３と乗算器５へ伝達される。本発明の代表的な実施の形態によるミキサ回路は、後で詳細に述べるように、電圧−電流変換型増幅器のトランジスタのみならず、乗算器を構成するトランジスタに関しても、トランスの二次巻線の出力端子と基準電位間に並列接続された、換言すると電源電圧の高さ方向に一段に並列接続された複数のトランジスタ群で構成されている。
なお、本発明におけるインピーダンス素子３の構成例としては、大別すると、インピーダンス素子が乗算器と前記トランスに対して直列に接続される方式と、インピーダンス素子がトランスの２次巻き線に対して並列に接続される方式とがある。

図２は、直列接続方式の例を示している。この方式では、インピーダンス素子３をインピーダンス素子１３とインピーダンス素子１４に分割し、乗算器１５とトランス１２に対して直列にインピーダンス素１３とインピーダンス素子１４を接続している。

すなわち、トランス１２の２次側の第１の出力端子がインピーダンス素子１３の第１の端子と接続され、トランス１２の２次側の第２の出力端子がインピーダンス素子１４の第１の端子と接続され、インピーダンス素子１３の第２の端子が乗算器１５の第１の端子Ｔ５１と接続され、インピーダンス素子１４の第２の端子が乗算器１５の第２の端子Ｔ５２と接続されている。また、トランス１２の中間電極Ｔ２６とインピーダンス素子１３、１４とは開放されている。そして、乗算器１５の第１の端子Ｔ５１、第２の端子Ｔ５２の各々からトランスインピーダンス素子１１側を見た時に、局部発振周波数信号の基本波におけるインピーダンスよりも、基本波の２倍の周波数の高調波におけるインピーダンスが高くなるように、各インピーダンス素子１３、１４が構成されている。すなわち、インピーダンス素子１３、１４に高いQ値のインダクタや容量を使用することで、乗算器１５からトランスインピーダンス素子１１側を見た時のインピーダンスを効率的に高くする事が出来る。

次に、図３は、並列接続方式の例を示している。この方式では、インピーダンス素子２３とインピーダンス素子２４が、トランス２２の２次巻き線に対して並列に接続されている。

すなわち、トランス２２の２次巻き線の第１の出力端子Ｔ２４がインピーダンス素子２３の第１の端子及び乗算器２５の第１の入力端子Ｔ３６と接続され、トランス２２の２次巻き線の第２の出力端子Ｔ２５がインピーダンス素子２４の第１の端子及び乗算器２５の第２の入力端子Ｔ３７と接続され、インピーダンス素子２３の第２の端子及びインピーダンス素子２４の第２の端子Ｔ３３がトランス２２の２次巻き線の中間電極Ｔ２６と接続されている。そして、乗算器１５の第１の端子Ｔ５１、第２の端子Ｔ５２の各々からトランスインピーダンス素子１１側を見た時に、局部発振周波数信号の基本波におけるインピーダンスよりも、基本波の２倍の周波数の高調波におけるインピーダンスが高くなるように、各インピーダンス素子２３、２４が構成されている。このような並列接続の構成にすることにより、トランス１２の２次側のインダクタＬ−２１，Ｌ−２２を各インピーダンス素子２３、２４の２倍高調波抑制用の共振回路の一部として積極的に利用できるため、ミキサ回路の面積を削減することができる。
本発明におけるインピーダンス素子は、上記図２、図３に示した基本構成を基に、より具体的な構成を採用することができる。

次に、本発明におけるインピーダンス素子３の構成に必要な要件について述べる。
まず、トランス２を介して最も効率よく信号を伝達できる周波数は、図１において、トランスコンダクタンス増幅器の出力端子とトランス一次巻線の入力端子に生じる容量ＣＰ１及びＣＰ２、容量ＣＣ１及びＣＣ２と、トランスの一次巻線の入力端子に生じるインダクタンスとの共振周波数である。（図２の例では、容量ＣＰ１１及びＣＰ１２、容量ＣＣ１１及びＣＣ１２と、トランスの一次巻線の入力端子に生じるインダクタンスとの共振周波数であり、図３の例では、容量ＣＰ２１及びＣＰ２２、容量ＣＣ２１及びＣＣ２２と、トランスの一次巻線の入力端子に生じるインダクタンスとの共振周波数である。）
局部発振周波数に合わせて容量値とインダクタンス値をそれぞれ調整し適切な共振周波数を設定することにより、効率的に信号を伝達することができる。

乗算器５は、中間／ベースバンド周波数信号（ＩＦＩＮ＋／ＢＢＩＮ＋、ＩＦＩＮ−／ＢＢＩＮ−）によって局部発振周波数信号電流をＯＮ／ＯＦＦするスイッチトランジスタと、電流信号を電圧信号に変換するための所定のインピーダンスをもつ負荷素子とで構成され、電源電圧ＶＣＣ２が供給される。乗算器５によって局部発振周波数信号と中間／ベースバンド周波数信号との乗算が行われ、その結果として和の周波数である出力周波数の電圧信号ＲＦＯＵＴ＋／ＲＦＯＵＴ−が得られる。

トランス２を図１のように接続することによって、共振周波数付近の高周波信号を効率的に伝達でき、かつ前後の回路のバイアス電流を分離することができる。よって、トランスコンダクタンス増幅器１の電源電圧（ＶＣＣ１）およびバイアス電流（ＣＳ１）と乗算器５の電源電圧（ＶＣＣ２）とバイアス電流（ＣＳ２）をそれぞれ独立に設定することが可能となる。トランスコンダクタンス増幅器１と乗算器５のそれぞれのトランジスタの縦積みの段数は、１段まで最小化できる。また、バイアス電流についてもそれぞれの動作条件に合わせて最小化することが出来る。その結果、ミキサ回路の電源電圧とバイアス電流をそれぞれ低減することができる。なお、電流源ＣＳ１、ＣＳ２は抵抗もしくは第３の基準電位に置き換えることも可能である。

さらに、従来のミキサ回路では容量ＣＰ１、ＣＰ２の影響で高周波になるほどインピーダンスが大きく減少するのに対し、トランス２の二次側と乗算器５との間にインピーダンス素子３を接続し、かつ、乗算器５からトランスコンダクタンス側を見た時のインピーダンスを高くすることにより、局部発振器信号の高次高調波を抑圧することができる。

ここで、乗算器５を構成する複数のスイッチングトランジスタのエミッタで高次高調波が発生するメカニズムについて説明する。

図４に、図１のミキサ回路の前段部分の等価回路を示す。また、図５に、図４の初段のトランジスタに注目した場合の、この初段のトランジスタとインピーダンス素子３との関係を示した２次高調波に対する等価回路図を示す。ここでは、トランジスタがバイポーラトランジスタであるとして説明する。Ｚｐはインピーダンス素子３（図２の場合第１のインピーダンス素子１３に相当）であり、ＺＬは乗算器５と電源電圧（ＶＣＣ２）間に存在する第１の負荷素子である。

（式１）はバイポーラトランジスタのコレクタ電流を表した式であり、（式２）は（式１）をべき級数に展開し、交流成分のみを書き出した式である。ここで、Ｉｃはコレクタ電流、ｉｃはコレクタ電流交流成分、Ｉｓは飽和電流、Ｖ_ＢＥはベースエミッタ間直流電圧、ｖｉベースエミッタ間交流電圧、Ｖｔは熱電圧である。ベースエミッタ間交流電圧ｖｉは、スイッチングトランジスタを考えた場合、局部発振周波数信号（ＬＯＩＮ）がトランス（３）を介して伝わってきた時の電圧振幅と考える事が出来る。

次に、局部発振周波数信号（ＬＯＩＮ）がサイン波形で入力された場合、（式３）と（式４）を（式２）に代入する事により（式５）が導かれる。（式５）のｃｏｓ２θであらわされる係数が、乗算器のトランジスタのエミッタで発生する電流の２倍高調波成分である。

また、（式５）で示した２倍高調波成分は、局部発振周波数信号（ＬＯＩＮ）とは別の新たな入力信号として乗算器のトランジスタのエミッタに入力される。（式６）のように入力電圧を２倍高調波として新たに定義し、（式２）に代入すると、（式７）には新たな２倍高調波成分の振幅が現れる。よって、乗算器のトランジスタのエミッタで発生する電流の２倍高調波成分は（式８）のようになる。

（式８）を用いて、乗算器のトランジスタのエミッタでの電圧振幅ｖ２を考える。エミッタでの電圧振幅は、インピーダンスＺｐとトランジスタの入力インピーダンスＺπによって決定されるので、（式１１）（式１２）より（式１３）が導かれる。（式１３）を変形すると（式１４）となる。

換言すると、Ｚｐ、つまりインピーダンス素子（３）の値が大きいほど、２次高調波の電圧振幅のであるｖ２を大きくする事が出来る。

ここで、（式８）より２次高調波電圧ｖ２で発生する２次高調波電流ｉｃ２は、１次基本波電圧ｖ１で発生する２次高調波電流ｉｃ１と逆相の関係を持っているため、インピーダンス素子（３）の値を大きくすることで、２次高調波電流は減少することが分かる。

このように、本発明によれば、インピーダンス素子（３）の値を調節することにより、動作できる電源電圧が低く、高次高調波を抑圧できるミキサ回路を備えた半導体集積回路を提供することができる。

以下、本願において開示される発明の代表的な実施の形態について詳細に説明する。参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。

まず、本発明の第１の実施形態になるミキサ回路について説明する。
図６は、本発明の１実施形態による、図２の方式に対応した、半導体集積回路に構成されたミキサ回路の具体的構成例を示す図である。
本実施例によるミキサ回路は、第１のトランジスタ（Ｑ２０）と第2のトランジスタ（Ｑ２１）で構成されるトランスコンダクタンス増幅器（３１）と、トランス（３２）と、素子容量（Ｃ２０）と、インダクタ（Ｌ２０）で構成される第１のインピーダンス素子（３３）と、素子容量（Ｃ２１）と、インダクタ（Ｌ２１）で構成される第２のインピーダンス素子（３４）と、第３から第６のトランジスタ（Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２５）と、第１と第２の負荷素子（ＺＬ２０、ＺＬ２１）とを含む乗算器（３５）とを具備する。

なお、本発明のより好適な実施の形態では、第１乃至第６のトランジスタ(Ｑ２０、Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２５)は、それぞれバイポーラトランジスタである。また、本発明の更に好適な実施の形態では、第１乃至第６のトランジスタ(Ｑ２０、Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２５)は、それぞれシリコンゲルマニウム(ＳｉＧｅ)ヘテロバイポーラトランジスタである。本発明の他のより好適な実施の形態では、第１乃至第６のトランジスタ((Ｑ２０、Ｑ２１、Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２５)は、それぞれ電界効果トランジスタである。本発明の他の更に好適な実施の形態では、前記電界効果トランジスタはそれぞれ金属酸化膜型（ＭＯＳ）トランジスタである。以下の説明では、上記いずれかのトランジスタを採用することを想定して説明する。

ミキサ回路は、第１から第６までのトランジスタ（Ｑ２０〜Ｑ２５）と、素子容量（Ｃ２０）とインダクタ（Ｌ２０）と、素子容量（Ｃ２１）とインダクタ（Ｌ２１）と、第１と第２の負荷素子（ＺＬ２０、ＺＬ２１）と、トランス（３２）とを具備している。第１のトランジスタ（Ｑ２０）のベースまたはゲートの第１の入力電極は所定の第４の基準電位ＶＬＯに接続され、この第１の入力電極には第１の周波数の正相の入力信号（ＬＯＩＮ＋）が供給される。また、第２のトランジスタ（Ｑ２１）のベースまたはゲートの第２の入力電極は、所定の第４の基準電位ＶＬＯに接続され、この第２の入力電極に第１の周波数の逆相の入力信号（ＬＯＩＮ―）が供給される。さらに、第１のトランジスタＱ２０のコレクタまたはドレインは、トランス（３２）の一次巻線の第１の電極に接続され、第２のトランジスタ（Ｑ２１）のコレクタまたはドレインはトランスの一次巻線の第２の電極に接続されている。また、トランス（３２）の一次巻線の中間の電極は、第１の基準電位ＶＣＣ１に接続され、第１と前記第２のトランジスタ（Ｑ２０、Ｑ２１）のエミッタまたはソースはともに電流源（ＣＳ１）に接続されている。

第３と第６のトランジスタ（Ｑ２２、Ｑ２５）のベースまたはゲートを互いに接続した第３の入力電極は、所定の第５の基準電位ＶＩＦ／ＢＢに接続され、この第３の入力電極に第２の周波数の正相入力信号（ＩＦＩＮ＋／ＢＢＩＮ＋）が供給される。また、第４と第５のトランジスタ（Ｑ２３、Ｑ２４）のベースまたはゲートを互いに接続した第４の入力電極は、所定の第５の基準電位ＶＩＦ／ＢＢに接続されており、この第４の入力電極には第２の周波数の逆相入力信号（ＩＦＩＮ−／ＢＢＩＮ−）が供給される。さらに、第３と第４のトランジスタ（Ｑ２２、Ｑ２３）のエミッタまたはソースを互いに接続して、素子容量（Ｃ２０）と素子インダクタ（Ｌ２０）の第２の電極と接続され、素子容量（Ｃ２０）と素子インダクタ（Ｌ２０）の第１の電極はトランス（３２）の二次巻線の第１の電極に接続される。第５と第６のトランジスタ（Ｑ２４、Ｑ２５）のエミッタまたはソースを互いに接続して、素子容量（Ｃ２１）と素子インダクタ（Ｌ２１）の第２の電極と接続され、素子容量（Ｃ２１）と素子インダクタ（Ｌ２１）の第１の電極はトランス（３２）の二次巻線の第２の電極に接続される。

トランス（３２）の二次巻線の中間の電極は、電流源ＣＳ２に接続されており、第３と第５のトランジスタ（Ｑ２２、Ｑ２４）のコレクタまたはドレインを互いに接続した第１の出力電極と、第２の基準電位ＶＣＣ２との間には、第１の負荷素子（ＺＬ２０）が接続されている。一方、第４と第６のトランジスタ（Ｑ２３、Ｑ２５）のコレクタまたはドレインを互いに接続した第２の出力電極と、第２の基準電位ＶＣＣ２との間には、第２の負荷素子（ＺＬ２１）が接続されている。

第１の出力電極には、第３の周波数の逆相の信号（ＲＦＯＵＴ―）が出力され、第２の出力電極には第３の周波数の正相の信号（ＲＦＯＵＴ＋）が出力され、出力信号となる第３の周波数は入力信号となる第１の周波数と第２の周波数の和である。また、電流源ＣＳ１、ＣＳ２は抵抗もしくは第３の基準電位でも良い。

本実施例においては、第１のインピーダンス素子（３３）と第２のインピーダンス素子（３４）により、第３から第６のトランジスタ（Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２５）のエミッタまたはソースからトランスコンダクタンス増幅器（３１）側を見た時のインピーダンスが高くなり、ローカル信号の高次高調波を抑圧することができる。

ＬＯＩＮ＋、ＬＯＩＮ−から入力された無線周波数信号は第１のトランジスタ（Ｑ２０）と第２のトランジスタ（Ｑ２１）によって電流信号へと変換され、第１のトランジスタ（Ｑ２０）と第２のトランジスタ（Ｑ２１）のコンダクタンス値ｇｍ１、ｇｍ２によって増幅される。

トランス（３２）により伝達された信号は第１のインピーダンス素子（３３）及び第２のインピーダンス素子（３４）を介して第３から第６のトランジスタ（Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２５）のエミッタへと伝わる。インピーダンス素子（３３）とインピーダンス素子（３４）がトランス（３２）に対して接続されていない場合、乗算器（３５）からトランスコンダクタンス増幅器（３１）側を見た時のインピーダンスは、トランス（３２）の寄生容量ＣＰ３１、ＣＰ３２の影響により小さく見える。そのため、第３から第６のトランジスタ（Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２５）のエミッタでの電圧振幅が大きくなり、高調波が増加する。

第３から第６のスイッチングトランジスタのエミッタで高次高調波が発生するメカニズムについては、図４、図５で説明したとおりである。

本実施例の回路の動作原理を確認するために、一例として、次のようなミキサ回路を設計した。すなわち、ＩＦ／ＢＢ入力信号は２．６ＧＨｚを中心周波数として１ＧＨｚの帯域幅を有する無線周波数信号であり、局部発振周波数信号は２１.４ＧＨｚ、出力中心周波数は２４ＧＨｚとして設計した。トランジスタＱ２０〜Ｑ２５は、遮断周波数ｆ_Ｔが略１４０ＧＨｚのＳｉＧｅへテロバイポーラトランジスタで構成されている。なお、トランス（３２）の一次巻線および二次巻線は、ＳｉＧｅへテロバイポーラトランジスタが構成された半導体集積回路の上のオンチップ・スパイラル・インダクタを同心円上に配置することによりそれぞれ構成されている。電源電圧ＶＣＣ１とＶＣＣ２はともに１．５Ｖと設定した。

シミュレーションにおいて、上記条件で設計した図６のミキサ回路を電源電圧１．５Vで動作させると、図７に示すとおり、乗算器（３５）からトランスインピーダンス増幅器（３１）側を見た際のインピーダンスが、従来のトランスを用いたミキサ回路に比べて、局部発振周波数信号の２倍高調波周波数（２LO）の42GHz付近で高くなることを確認した。

図８は、上記シミュレーションで得られた、出力正相信号（ＲＦＯＵＴ＋）の電力スペクトルを示しており、２次高調波（２ＬＯ）を１２．８ｄＢ抑圧することが出来る。また、所望波信号（ＲＦ）は０．２ｄＢほどの減衰しかせず、さらに、３次高調波（３ＬＯ）に対しても９．７ｄＢの高調波減衰効果があった。

また、図１３に示す送信回路において上記条件で設計した図６のミキサ回路を適用すると、次段に接続される第１の単相増幅器の消費電力を従来と比べて、１．５V×５．３ｍA＝７．９５ｍWから１．５V×４．４ｍA＝６．６ｍWに削減し、１７％の消費電力低減を可能とした。

本実施例によれば、局部発振器信号の高次高調波を抑圧することができ、動作に必要な電源電圧を低くしたミキサ回路を得ることができる。

次に、本発明のミキサ回路の更に他の構成例を説明する。
図９は、本発明の他の実施形態、すなわち図３の方式に対応した、半導体集積回路に構成されたミキサ回路の具体的構成例を示す図である。本実施例のミキサ回路は、図６の実施例とは違い、インピーダンス素子５３を構成する素子容量Ｃ４０とインピーダンス回路５４を構成する素子容量Ｃ４１をトランス５２の２次側のインダクタと並列接続することで、乗算器５５からトランスコンダクタンス増幅器５１側を見た時のインピーダンスを高くしている。

すなわち、本実施例によるミキサ回路は、第１のトランジスタ（Ｑ４０）と第２のトランジスタ（Ｑ４１）で構成されるトランスコンダクタンス増幅器（５１）と、トランス（５２）と、素子容量（Ｃ４０）で構成される第１のインピーダンス素子（５３）と、素子容量（Ｃ４１）で構成される第２のインピーダンス素子（５４）と、第３から第６のトランジスタ（Ｑ４２、Ｑ４３、Ｑ４４、Ｑ４５）と、第１と第２の負荷素子（ＺＬ４０、ＺＬ４１）とを含む乗算器（５５）とを具備する。

第１のトランジスタ（Ｑ４０）のベースまたはゲートの第１の入力電極は所定の第４の基準電位ＶＬＯに接続され、この第１の入力電極には第１の周波数の正相の入力信号（ＬＯＩＮ＋）が供給される。また、第２のトランジスタ（Ｑ４１）のベースまたはゲートの第２の入力電極は、所定の第４の基準電位ＶＬＯに接続され、この第２の入力電極に第１の周波数の逆相の入力信号（ＬＯＩＮ―）が供給される。さらに、第１のトランジスタ（Ｑ４０）のコレクタまたはドレインは、トランス（５２）の一次巻線の第１の電極に接続され、第２のトランジスタ（Ｑ４１）のコレクタまたはドレインはトランスの一次巻線の第２の電極に接続されている。また、トランス（５２）の一次巻線の中間の電極は、第１の基準電位ＶＣＣ１に接続され、第１と前記第２のトランジスタ（Ｑ４０、Ｑ４１）のエミッタまたはソースはともに電流源（ＣＳ５１）に接続されている。

第３と第６のトランジスタ（Ｑ４２、Ｑ４５）のベースまたはゲートを互いに接続した第３の入力電極は、所定の第５の基準電位ＶＩＦ／ＢＢに接続され、この第３の入力電極に第２の周波数の正相入力信号（ＩＦＩＮ＋／ＢＢＩＮ＋）が供給される。また、第４と第５のトランジスタ（Ｑ４３、Ｑ４４）のベースまたはゲートを互いに接続した第４の入力電極は、所定の第５の基準電位ＶＩＦ／ＢＢに接続されており、この第４の入力電極には第２の周波数の逆相入力信号（ＩＦＩＮ−／ＢＢＩＮ−）が供給される。さらに、第３と第４のトランジスタ（Ｑ４２、Ｑ４３）のエミッタまたはソースを互いに接続して、素子容量（Ｃ４０）の第１の電極とトランス（５２）の２次側の第１の出力電極に接続される。第５と第６のトランジスタ（Ｑ４４、Ｑ４５）のエミッタまたはソースを互いに接続して、素子容量（Ｃ４１）の第１の電極がトランス（５２）の２次側の第２の出力電極に接続される。素子容量（Ｃ４０）の第２の電極が素子容量（Ｃ４１）の第２の電極と接続され、素子容量（Ｃ４０）と素子容量（Ｃ４１）の第２の電極がトランス（５２）の中間電極と電流源（ＣＳ５２）と接続されている。

第３と第５のトランジスタ（Ｑ４２、Ｑ４４）のコレクタまたはドレインを互いに接続した第１の出力電極と、第２の基準電位ＶＣＣ２との間には、第１の負荷素子（ＺＬ４０）が接続されている。一方、第４と第６のトランジスタ（Ｑ４３、Ｑ４５）のコレクタまたはドレインを互いに接続した第２の出力電極と、第２の基準電位ＶＣＣ２との間には、第２の負荷素子（ＺＬ４１）が接続されている。

第１の出力電極には、第３の周波数の逆相の信号（ＲＦＯＵＴ―）が出力され、第２の出力電極には第３の周波数の正相の信号（ＲＦＯＵＴ＋）が出力され、出力信号となる第３の周波数は入力信号となる第１の周波数と第２の周波数の和である。また、電流源ＣＳ５１、ＣＳ５２は抵抗もしくは第３の基準電位でも良い。

本実施例によれば、トランス５２の２次巻き線のインダクタンスを利用し、素子容量（Ｃ４０、Ｃ４１）との並列共振回路により、局部発振器信号の２倍高調波周波数以上で高インピーダンスにすることを、小面積で実現できるミキサ回路を備えた半導体集積回路を提供することができる。

次に、本発明のミキサ回路の更に他の構成例を説明する。
図１０は、本発明の他の実施形態による半導体集積回路に構成されたミキサ回路を示す図である。本実施例のミキサ回路は、図６のミキサ回路の差動スイッチトランジスタＱ５２、Ｑ５３、Ｑ５４、Ｑ５５のエミッタ部分に、中間／ベースバンド周波数信号（ＩＦＩＮ＋/ＢＢＩＮ＋、ＩＦＩＮ−／ＢＢＩＮ―）に対する線形性向上のための素子抵抗Ｒ５０、Ｒ５１、Ｒ５２、Ｒ５３と素子容量Ｃ５２、Ｃ５３、Ｃ５４、Ｃ５５が接続されている。

すなわち、本実施例によるミキサ回路は、第１のトランジスタ（Ｑ５０）と第２のトランジスタ（Ｑ５１）で構成されるトランスコンダクタンス増幅器（６１）と、トランス（６２）と、素子容量（Ｃ５０）と素子インダクタ（Ｌ５０）で構成される第１のインピーダンス素子（６３）と、素子容量（Ｃ５１）と素子インダクタ（Ｌ５１）で構成される第２のインピーダンス素子（６４）と、第１から第４までの素子抵抗と第３から第６までの素子容量を含む線形性向上回路（６６）と、第３から第６のトランジスタ（Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５）と第１と第２の負荷素子（ＺＬ５０、ＺＬ５１）とを含む乗算器（６５）とを具備する。

第１のトランジスタ（Ｑ５０）のベースまたはゲートの第１の入力電極は所定の第４の基準電位ＶＬＯに接続され、この第１の入力電極には第１の周波数の正相の入力信号（ＬＯＩＮ＋）が供給される。また、第２のトランジスタ（Ｑ５１）のベースまたはゲートの第２の入力電極は、所定の第４の基準電位ＶＬＯに接続され、この第２の入力電極に第１の周波数の逆相の入力信号（ＬＯＩＮ―）が供給される。さらに、第１のトランジスタ（Ｑ５０）のコレクタまたはドレインは、トランス（６２）の一次巻線の第１の電極に接続され、第２のトランジスタ（Ｑ５１）のコレクタまたはドレインはトランスの一次巻線の第２の電極に接続されている。また、トランス（６２）の一次巻線の中間の電極は、第１の基準電位ＶＣＣ１に接続され、第１と前記第２のトランジスタ（Ｑ５０、Ｑ５１）のエミッタまたはソースはともに電流源（ＣＳ６１）に接続されている。

第３と第６のトランジスタ（Ｑ５２、Ｑ５５）のベースまたはゲートを互いに接続した第３の入力電極は、所定の第５の基準電位ＶＩＦ／ＢＢに接続され、この第３の入力電極に第２の周波数の正相入力信号（ＩＦＩＮ＋／ＢＢＩＮ＋）が供給される。また、第４と第５のトランジスタ（Ｑ５３、Ｑ５４）のベースまたはゲートを互いに接続した第４の入力電極は、所定の第５の基準電位ＶＩＦ／ＢＢに接続されており、この第４の入力電極には第２の周波数の逆相入力信号（ＩＦＩＮ−／ＢＢＩＮ−）が供給される。

さらに、第３のトランジスタ（Ｑ５２）のエミッタまたはソースと素子容量（Ｃ５２）の第１の電極と素子抵抗（Ｒ５０）の第１の電極が接続され、第４のトランジスタ（Ｑ５３）のエミッタまたはソースと素子容量（Ｃ５３）の第１の電極と素子抵抗（Ｒ５１）の第１の電極が接続され、素子容量（Ｃ５２）と素子容量（Ｃ５３）と素子抵抗（Ｒ５０）と素子抵抗（Ｒ５１）の第２の電極がそれぞれ接続され、素子容量（Ｃ５０）と素子インダクタ（Ｌ５０）の第２の電極と接続され、素子容量（Ｃ５０）と素子インダクタ（Ｌ５０）の第１の電極はトランス（６２）の二次巻線の第１の電極に接続される。

第５のトランジスタ（Ｑ５４）のエミッタまたはソースと素子容量（Ｃ５４）の第１の電極と素子抵抗（Ｒ５２）の第１の電極が接続され、第６のトランジスタ（Ｑ５５）のエミッタまたはソースと素子容量（Ｃ５５）の第１の電極と素子抵抗（Ｒ５３）の第１の電極が接続され、素子容量（Ｃ５４）と素子容量（Ｃ５５）と素子抵抗（Ｒ５２）と素子抵抗（Ｒ５３）の第２の電極がそれぞれ接続され、素子容量（Ｃ５１）と素子インダクタ（Ｌ５１）の第２の電極と接続され、素子容量（Ｃ５１）と素子インダクタ（Ｌ５１）の第１の電極はトランス（６２）の二次巻線の第２の電極に接続される。

トランス（６２）の二次巻線の中間の電極は、電流源ＣＳ６２に接続されており、第３と第５のトランジスタ（Ｑ５２、Ｑ５４）のコレクタまたはドレインを互いに接続した第１の出力電極と、第２の基準電位ＶＣＣ２との間には、第１の負荷素子（ＺＬ５０）が接続されている。一方、第４と第６のトランジスタ（Ｑ５３、Ｑ５５）のコレクタまたはドレインを互いに接続した第２の出力電極と、第２の基準電位ＶＣＣ２との間には、第２の負荷素子（ＺＬ５１）が接続されている。

第１の出力電極には、第３の周波数の逆相の信号（ＲＦＯＵＴ―）が出力され、第２の出力電極には第３の周波数の正相の信号（ＲＦＯＵＴ＋）が出力され、出力信号となる第３の周波数は入力信号となる第１の周波数と第２の周波数の和である。また、電流源ＣＳ６１、ＣＳ６２は抵抗もしくは第３の基準電位でも良い。

本実施例によれば、線形性向上回路６６によりミキサ回路の中間／ベースハンド周波数信号に対する線形性を高めると同時に、高次高調波をインピーダンス素子（６３、６４）により抑圧できるミキサ回路を備えた半導体集積回路を提供することができる。

次に、本発明のミキサ回路の更に他の構成例を説明する。
図１１は、本発明の他の実施形態による半導体集積回路に構成されたミキサ回路を示す図である。本実施例のミキサ回路は、フィルタ回路７６を図６のミキサ回路の後段に接続している。フィルタ回路付ミキサ回路は、図６のミキサ回路とフィルタ回路７６とを具備しており、ミキサ回路の第１の出力電極と前記フィルタ回路の第１の入力電極が接続されている。また、ミキサ回路の第２の出力電極とフィルタ回路の第２の入力電極が接続されている。

本実施例によれば、フィルタ回路（７６）をミキサ回路の後段に接続することで、インピーダンス素子により抑圧した高次高調波をさらにミキサ出力において減衰させることができ、フィルタ回路の後段に繋がる増幅器の消費電力を削減することができる。

次に、本発明のミキサ回路の更に他の構成例を説明する。
図１２は、本発明の他の実施形態による半導体集積回路に構成されたミキサ回路を示す図である。本実施例のミキサ回路は、図６とは違い、バラン８６をミキサ回路の負荷に利用している。

すなわち、本実施例によるミキサ回路は、第１のトランジスタ（Ｑ７０）と第２のトランジスタ（Ｑ７１）で構成されるトランスコンダクタンス増幅器（８１）と、トランス（８２）と、素子容量（Ｃ７０）と素子インダクタ（Ｌ７０）で構成される第１のインピーダンス素子（８３）と、素子容量（Ｃ７１）と素子インダクタ（Ｌ７１）で構成される第２のインピーダンス素子（８４）と、第３から第６のトランジスタ（Ｑ７２、Ｑ７３、Ｑ７４、Ｑ７５）とを含む乗算器（８５）と、バラン（８６）とを具備する。

第１のトランジスタ（Ｑ７０）のベースまたはゲートの第１の入力電極は所定の第４の基準電位ＶＬＯに接続され、この第１の入力電極には第１の周波数の正相の入力信号（ＬＯＩＮ＋）が供給される。また、第２のトランジスタ（Ｑ７１）のベースまたはゲートの第２の入力電極は、所定の第４の基準電位ＶＬＯに接続され、この第２の入力電極に第１の周波数の逆相の入力信号（ＬＯＩＮ―）が供給される。さらに、第１のトランジスタ（Ｑ７０）のコレクタまたはドレインは、トランス（８２）の一次巻線の第１の電極に接続され、第２のトランジスタ（Ｑ７１）のコレクタまたはドレインはトランスの一次巻線の第２の電極に接続されている。また、トランス（８２）の一次巻線の中間の電極は、第１の基準電位ＶＣＣ１に接続され、第１と前記第２のトランジスタ（Ｑ７０、Ｑ７１）のエミッタまたはソースはともに電流源（ＣＳ８１）に接続されている。

第３と第６のトランジスタ（Ｑ７２、Ｑ７５）のベースまたはゲートを互いに接続した第３の入力電極は、所定の第５の基準電位ＶＩＦ／ＢＢに接続され、この第３の入力電極に第２の周波数の正相入力信号（ＩＦＩＮ＋／ＢＢＩＮ＋）が供給される。また、第４と第５のトランジスタ（Ｑ７３、Ｑ７４）のベースまたはゲートを互いに接続した第４の入力電極は、所定の第５の基準電位ＶＩＦ／ＢＢに接続されており、この第４の入力電極には第２の周波数の逆相入力信号（ＩＦＩＮ−／ＢＢＩＮ−）が供給される。

さらに、第３と第４のトランジスタ（Ｑ７２、Ｑ７３）のエミッタまたはソースを互いに接続して、素子容量（Ｃ７０）とインダクタ（Ｌ７０）の第２の電極と接続され、素子容量（Ｃ７０）と素子インダクタ（Ｌ７０）の第１の電極はトランス（８２）の二次巻線の第１の電極に接続される。第５と第６のトランジスタ（Ｑ７４、Ｑ７５）のエミッタまたはソースを互いに接続して、素子容量（Ｃ７１）と素子インダクタ（Ｌ７１）の第２の電極と接続され、素子容量（Ｃ７１）と素子インダクタ（Ｌ７１）の第１の電極はトランス（８２）の二次巻線の第２の電極に接続される。

トランス（８２）の二次巻線の中間の電極は、電流源ＣＳ８２に接続されており、第３と第５のトランジスタ（Ｑ７２、Ｑ７４）のコレクタまたはドレインを互いに接続した第１の出力電極と、バランの１次巻き線の第１の入力電極が接続されている。一方、第４と第６のトランジスタ（Ｑ７３、Ｑ７５）のコレクタまたはドレインを互いに接続した第２の出力電極と、バランの１次巻き線の第２の入力電極が接続されている。バランの１次巻き線の中間電極には、第２の基準電位ＶＣＣ２が接続されている。バランの２次巻き線の第１の出力電極は第３の基準電位ＧＮＤに接続され、２次巻き線の第２の出力電極から、１次巻き線の第１の入力電極と１次巻き線の第２の入力電極に入力された差動信号を単相信号に変換した信号ＲＦＯＵＴとして出力される。また、電流源ＣＳ８１、ＣＳ８２は抵抗もしくは第３の基準電位でも良い。

本実施例によれば、バラン（８６）をミキサ回路の負荷に接続することで、インピーダンス素子（８３、８４）により抑圧した高次高調波をさらにバラン（８６）の同相信号除去機能により高調波の同相成分を減衰させることができ、ミキサ回路の後段に繋がる増幅器の消費電力を削減することができる。さらに、バラン（８６）の差動単相変換機能によりＲＦＯＵＴでの出力振幅が増大するため、ミキサ回路の消費電力低減も可能なミキサ回路を備えた半導体集積回路を提供することができる。

次に、本発明の更に別の観点の代表的な実施の形態による半導体集積回路として、無線通信送信回路の構成例を説明する。図１３は、本発明の１実施形態になるミキサ回路を用いて構成された無線通信送信回路のブロック構成を示す図である。

図１３において、無線通信送信回路は、第１の差動増幅器（ＡＭＰ）と、ミキサ回路（ＭＩＸ）と、局部発振器（ＬＯ）と、第２の差動増幅器（ＬＯＢＵＦ）と、第１の単相増幅器（ＤＲＶ）と第２の単相増幅器（ＰＡ）を具備している。第1の差動増幅器（ＡＭＰ）には、第１の周波数の入力信号（ＩＦＩＮ＋／ＢＢＩＮ＋、ＩＦＩＮ−／ＢＢＩＮ−）が供給される。第１の差動増幅器の第１と第２の出力電極とミキサ回路の第１と第２の入力電極とが接続されている。第２の周波数を発振して出力する局部発振器（ＬＯ）の第１の出力電極と第２の差動増幅器（ＬＯＢＵＦ）の第１の入力電極とが接続されており、また、局部発振器（ＬＯ）の第２の出力電極と第２の差動増幅器（ＬＯＢＵＦ）の第２の入力電極とが接続されている。第2の差動増幅器（ＬＯＢＵＦ）の第１の出力電極はミキサ回路（ＭＩＸ）の第３の入力電極に接続され、また、第２の差動増幅器（ＬＯＢＵＦ）の第１の出力電極とミキサ回路（ＭＩＸ）の第４の入力電極とが接続されている。ミキサ回路（ＭＩＸ）の第１の出力電極と第１の単相増幅器（ＤＲＶ）の第１の入力電極とが接続され、ミキサ回路（ＭＩＸ）の第２の出力電極と第１の単相増幅器（ＤＲＶ）の第２の入力電極とがそれぞれ接続されている。さらに、第１の単相増幅器（ＤＲＶ）の出力電極が第２の単相増幅器（ＰＡ）の入力電極に接続され、第２の単相増幅器（ＰＡ）の出力電極が無線周波数信号（ＲＦＯＵＴ）として出力される。

次に、本実施例になる無線通信送信回路の動作を説明する。中間／ベースバンド周波数ｆＩＦ／ｆＢＢは、第１の差動増幅器（ＡＭＰ）によって所定の利得で増幅される。増幅された信号はミキサ回路（ＭＩＸ）に入力される。また、無線通信送信回路の局部発振器（ＬＯ）で生成された所定の周波数ｆＬＯ信号が、第２の差動増幅器（ＬＯＢＵＦ）により所定の振幅まで増幅されてミキサ回路（ＭＩＸ）に入力される。ミキサ回路（ＭＩＸ）において、中間／ベースバンド周波数ｆＩＦ／ｆＢＢと局部発振周波数ｆＬＯの和の周波数であるｆＯＵＴの信号が出力される。出力周波数ｆＯＵＴは第１の単相増幅回路（ＤＲＶ）を介して一定の振幅まで増幅して出力される。さらに、第１の単相増幅回路（ＤＲＶ）の出力が第２の単相増幅器（ＰＡ）により所定の利得で増幅され、無線周波数信号（ＲＦＯＵＴ）として出力される。

従来のトランスを用いたミキサ回路（ＭＩＸ）では、高次高調波の発生が増加するため、ミキサ回路の次段につながる第１の単相増幅器（ＤＲＶ）に入力される信号振幅が増大する。振幅の大きな信号を線形に扱う場合、第１の単相増幅器（ＤＲＶ）の入力トランジスタのバイアス電流を増加させなくてはいけないため、消費電力が増大する。また、送信回路においてミキサ回路（ＭＩＸ）以後の増幅器は消費電力が非常に大きいため、送信回路全体に対する増幅器の消費電力の変化の影響は大きい。本発明のミキサ回路（ＭＩＸ）では高次高調波を抑圧することができるので、第１の単相増幅器（ＤＲＶ）の入力トランジスタのバイアス電流を削減することができるため、送信回路全体の消費電力の低減が可能となる。

また、トランスを用いないミキサ回路（ＭＩＸ）を用いた場合、送信回路の他の回路よりも高い電源電圧を必要とする事が多い。本発明によれば、電源電圧を低下させる事ができるため、更なる送信回路の消費電力の低減につながる。

次に、本発明のミキサ回路を備えた準ミリ波・ミリ波通信端末の実施例を説明する。
図１４は、本発明の他の実施形態による半導体集積回路に構成された、準ミリ波・ミリ波通信端末の送信回路の全体的な構成例を示すものである。準ミリ波・ミリ波通信端末は、アンテナと受信回路のＲＦＩＮ端子及び送信回路のＲＦＯＵＴ端子間に接続された、デュプレクサまたは送受信切替スイッチを具備している。送信回路は、フロントエンド回路部とＩＦ／ベースバンド回路部で構成されている。フロントエンド回路部の具体的な構成は、例えば、図１３に示した無線通信送信回路のブロック構成と同じである。フロントエンド回路部の第１の差動増幅器（ＡＭＰ）入力端に、IF／ベースバンド回路部の信号処理回路が接続されており中間／ベースバンド周波数信号（ＩＦＩＮ＋/ＢＢＩＮ＋、ＩＦＩＮ−/ＢＢＩＮ−）が出力される。送信回路は、例えば、ＭＯＳトランジスタとバイポーラトランジスタとを混載して構成されている。

中間／ベースバンド周波数ｆＩＦ/ｆＢＢは、送信回路の差動入力端子ＩＦ／ＢＢに入力され、第１の差動増幅器（ＡＭＰ）によって所定の利得で増幅される。増幅された信号はミキサ回路（ＭＩＸ）に入力される。ミキサ回路（ＭＩＸ）において、中間/ベースバンド周波数ｆＩＦ/ｆＢＢと局部発振周波数ｆＬＯの和の周波数であるｆＯＵＴの信号が出力される。出力信号ｆＯＵＴは第１の単相増幅回路（ＤＲＶ）によって所定の利得で増幅され、第２の単相増幅器（ＰＡ）を介して一定の振幅まで増幅して出力され、アンテナ（ＡＮＴ）から電波を放射する。

本発明によれば、ミキサ回路（ＭＩＸ）の高次高調波を抑圧することで、第１の単相増幅回路（ＤＲＶ）の消費電力を削減し、送信回路全体の消費電力を低減することができる。

また、本発明によれば、電源電圧を低下させてもミキサ回路は動作が可能なため、送信回路のさらなる消費電力の低減が可能である。

このように、本発明によれば、電源電圧が低く、高次高調波を抑圧し、かつ第１の単相増幅器（ＤＲＶ）の消費電力を削減することが可能なミキサ回路を備えた準ミリ波・ミリ波通信端末を提供することができる。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。例えば、本発明のミキサ回路を内蔵した半導体集積回路は、２４ＧＨｚの周波数帯に限定するものではなく、素子値を適切に選択することにより、より低周波やより高周波の周波数帯の無線通信回路を構成することが出来る。また、本発明のミキサ回路を内蔵した半導体集積回路は有線通信の送信回路にも適用することができる。

さらに、本発明のミキサ回路をギルバートセル構成を基本とした各種回路に適用することができる。例えば、差動出力信号を反転して局部発振周波数入力端子に帰還信号として入力し、無線周波数入力端子に入力された信号の１／２の周波数を出力する分周器として構成することもできる。また、掛算回路や復調器、逓倍器として適用することもできる。

１、１１、２１、３１、５１、６１、７１、８１…トランスコンダクタンス増幅器、
２、１２、２２、３２、５２、６２、７２、８２…トランス、
３、１３、１４、２３、２４、３３、３４、５３、５４、６３、６４、７３、７４、８３、８４…インピーダンス素子、
５、１５、２５、３５、５５、６５、７５、８５…乗算器、
ＣＰ１、ＣＰ２、ＣＰ１１、ＣＰ１２、ＣＰ２１、ＣＰ２２、ＣＰ３１、ＣＰ３２、ＣＰ５１、ＣＰ５２、ＣＰ６１、ＣＰ６２、ＣＰ７１、ＣＰ７２、ＣＰ８１、ＣＰ８２、…寄生容量、
ＣＣ１、ＣＣ２、ＣＣ１１、ＣＣ１２、ＣＣ２１、ＣＣ２２、ＣＣ３１、ＣＣ３２、ＣＣ５１、ＣＣ５２、ＣＣ６１、ＣＣ６２、ＣＣ７１、ＣＣ７２、ＣＣ８１、ＣＣ８２、…素子容量、
ＶＣＣ１、ＶＣＣ２…電源電圧端子、
ＣＳ１、ＣＳ２、ＣＳ１１、ＣＳ１２、ＣＳ２１、ＣＳ２２、ＣＳ３１、ＣＳ３２、ＣＳ５１、ＣＳ５２、ＣＳ６１、ＣＳ６２、ＣＳ７１、ＣＳ７２、ＣＳ８１、ＣＳ８２、…電流源、
ＧＮＤ…接地端子、
ＬＯＩＮ＋…局部発振周波数差動正相信号、
ＬＯＩＮ−…局部発振周波数差動逆相信号、
ＩＦＩＮ＋／ＢＢＩＮ＋…中間／ベースバンド周波数差動正相信号、
ＩＦＩＮ−／ＢＢＩＮ−…中間／ベースバンド周波数差動正相信号、
ＲＦＯＵＴ＋…無線周波数差動正相信号、
ＲＦＯＵＴ−…無線周波数差動逆相信号、
ＲＦＯＵＴ…無線周波数信号、
ＬＯ…局部発振器、
ＭＩＸ…ミキサ回路、
ＡＭＰ…差動増幅器、
ＬＯＢＵＦ…局部発振周波数信号増幅器、
ＤＲＶ…単相増幅器、
ＰＡ…単相増幅器、
Ｑ２０、Ｑ２１、Ｑ４０、Ｑ４１、Ｑ５０、Ｑ５１、Ｑ６０、Ｑ６１、Ｑ７０、Ｑ７１…トランスコンダクタンス増幅器トランジスタ、
Ｑ２２、Ｑ２３、Ｑ２４、Ｑ２５、Ｑ４２、Ｑ４３、Ｑ４４、Ｑ４５、Ｑ５２、Ｑ５３、Ｑ５４、Ｑ５５、Ｑ６２、Ｑ６３、Ｑ６４、Ｑ６５、Ｑ７２、Ｑ７３、Ｑ７４、Ｑ７５…周波数変換トランジスタ、
Ｌ２０、Ｌ２１、Ｌ５０、Ｌ５１、Ｌ６０、Ｌ６１、Ｌ７０、Ｌ７１…インダクタ、
Ｃ２０、Ｃ２１、Ｃ４０、Ｃ４１、Ｃ５０、Ｃ５１、Ｃ５２、Ｃ５３、Ｃ５４、Ｃ５５、Ｃ６０、Ｃ６１、Ｃ７０、Ｃ７１…素子容量、
ＺＬ２０、ＺＬ２１、ＺＬ４０、ＺＬ４１、ＺＬ５０、ＺＬ５１、ＺＬ６０、ＺＬ６１…負荷素子、
Ｚｐ…インピーダンス素子、
Ｚπ…トランジスタ入力インピーダンス、
ＺＬ…負荷素子、
ｉｅ…エミッタ電流の２次高調波成分、
ｉｃ…コレクタ電流の２次高調波成分、
ｉｃ１、ｉｃ２…コレクタ電流の２次高調波成分、
ｉｂ…ベース電流の２次高調波成分、
ｖ２…ベースエミッタ間電圧の２次高調波成分、
Ｒ５０、Ｒ５１、Ｒ５２、Ｒ５３…線形化抵抗、
６６…線形化回路、
Ｆｉｌｔｅｒ…フィルタ、
８６…バラン、
ＤＡＴＡＩＮ＋…差動正相データ信号、
ＤＡＴＡＩＮ−…差動逆相データ信号、
ＩＦＢ／ＢＢ…中間／ベースバンド周波数信号処理回路、
ＲＦＩＮ…無線周波数入力信号、
ＡＮＴ…アンテナ、
ＭＡ、ＭＢ、ＭＣ、ＭＤ、ＭＥ、ＭＦ、ＭＧ、ＭＨ…トランジスタ、
Ｖ_ＤＤ…電源電圧、
Ｖ_ＬＯ＋…局部発振周波数差動正相信号、
Ｖ_ＬＯ−…局部発振周波数差動逆相信号、
２−ｃｏｉｌ ＸＦＭＲ…トランス、
Ｖ_ＯＵＴ＋…差動正相出力信号、
Ｖ_ＯＵＴ−…差動逆相出力信号、
ＤＡＴＡ＋…ベースバンド周波数差動正相信号、
ＤＡＴＡ−…ベースバンド周波数差動逆相信号、
Ｖ_ＣＣ…電源電圧、
Ｌ_Ｌ…負荷インダクタ、
Ｑ_ＩＦ…周波数変換トランジスタ、
Ｑ_ＬＯ…トランスコンダクタンス増幅器トランジスタ、
Ｒ_ＬＯ…電流源抵抗、
Ｒ_Ｅ…線形化抵抗、
Ｃ_Ｅ…素子容量、
ＬＯＩＮ…局部発振周波数信号、
ＩＦＩＮ＋…中間周波数差動正相信号、
ＩＦＩＮ−…中間周波数差動逆相信号。

Claims (20)

1. ローカル信号が入力される電圧−電流変換型増幅器と、被変調信号を入力して該被変調信号と前記ローカル信号とを乗算して出力する乗算器とが、１次巻線と２次巻線とを具備するトランスを介して結合されて成り、
   前記被変調信号入力と前記トランスの２次巻線との間のノードに、前記ローカル信号の抑圧対象の高調波周波数で前記乗算器から前記電圧−電流変換型増幅器を見た場合のインピーダンスが所定値より高くなる、インピーダンス素子が接続されている
   ことを特徴とするミキサ回路。
2. 請求項１において、
   前記インピーダンス素子は、少なくとも１つの素子容量および素子インダクタを含んでいる
   ことを特徴とするミキサ回路。
3. 請求項２において、
   前記インピーダンス素子の前記素子容量と前記素子インダクタとで共振回路が構成され、
   該共振回路の作用により、前記乗算器から前記電圧−電流変換型増幅器を見た場合の前記インピーダンスは、局部発振周波数信号の基本波における前記インピーダンスよりも前記基本波の２倍の周波数の高調波における前記インピーダンスが高くなるように設定されている
   ことを特徴とするミキサ回路。
4. 請求項１において、
   前記インピーダンス素子は、少なくとも１つの素子容量を含んでおり、
   前記素子容量と前記トランスの２次巻線のインダクタンスとで構成される共振回路の作用により、前記乗算器から前記電圧−電流変換型増幅器を見た場合の前記インピーダンスは、局部発振周波数信号の基本波における前記インピーダンスよりも前記基本波の２倍の周波数の高調波における前記インピーダンスが高くなるように設定されている
   ことを特徴とするミキサ回路。
5. 請求項１において、
   前記インピーダンス素子が、前記乗算器と前記トランスに対して直列に接続されている
   ことを特徴とする送信用ミキサ回路。
6. 請求項１において、
   前記インピーダンス素子が、前記トランスの２次巻線に対して並列に接続されている
   ことを特徴とする送信用ミキサ回路。
7. 請求項１において、
   前記乗算器を構成するトランジスタは、前記トランスの２次巻線の出力端子と第２の基準電位との間に並列接続された複数個のトランジスタからなる
   ことを特徴とするミキサ回路。
8. 請求項１において、
   前記電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器を有しており、
   前記電圧−電流変換型増幅器の第１の出力端子は、前記のトランスの１次巻線の第１の入力端子に接続され、
   前記電圧−電流変換型増幅器の第２の出力端子は、前記のトランスの１次巻線の第２の入力端子に接続され、
   前記インピーダンス素子の第１の端子は、前記トランスの２次巻線の第１の出力端子に接続され、
   前記インピーダンス素子の第２の端子は、前記トランスの２次巻線の第２の出力端子に接続され、
   前記インピーダンス素子の第３の端子は、前記トランスの２次巻線の中間電極と接続され、
   前記インピーダンス素子の第４の端子は、前記乗算器の第１の入力端子に接続され、
   前記インピーダンス素子の第５の端子は、前記乗算器の第２の入力端子に接続され、
   前記インピーダンス素子は、前記乗算器から前記電圧−電流変換型増幅器側を見た場合のインピーダンスが、局部発振周波数信号の２倍の周波数付近で局部発振周波数信号の基本波における前記インピーダンスよりも高くなるように接続されている
   ことを特徴とするミキサ回路。
9. 請求項１において、
   前記インピーダンス素子は、第１のインピーダンス素子と、第２のインピーダンス素子を具備して成り、
   前記第１のインピーダンス素子の第１の端子が前記トランスの２次巻線の第１の出力端子と接続されており、
   前記第２のインピーダンス素子の第１の端子が前記トランスの２次巻線の第２の端子と接続されており、
   前記インピーダンス素子の第３の端子は開放されており、
   前記第１のインピーダンス素子の第２の端子が前記乗算器の第１の端子と接続されており、
   前記第２のインピーダンス素子の第２の端子が前記乗算器の第２の端子と接続されている
   ことを特徴とするミキサ回路。
10. 請求項１において、
    前記インピーダンス素子は、第１のインピーダンス素子と、第２のインピーダンス素子を具備して成り、
    前記第１のインピーダンス素子の第１の端子が前記トランスの２次巻線の第１の端子と前記乗算器の第１の端子とそれぞれ接続されており、
    前記第２のインピーダンス素子の第１の端子が前記トランスの２次巻線の第２の端子と前記乗算器の第２の端子とそれぞれ接続されており、
    前記第１のインピーダンス素子の第２の端子が前記第２のインピーダンス素子の第２の端子に接続されており、
    前記第１のインピーダンス素子の第２の端子と前記第２のインピーダンス素子の第２の端子が前記トランスの２次巻線の第３の端子とそれぞれ接続されている
    ことを特徴とするミキサ回路。
11. 請求項１において、
    前記電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器を有しており、
    前記電圧−電流変換型増幅器は、第１の入力端子と、第２の入力端子と、前記トランスの１次巻線の差動入力端子と接続された差動出力端子及び電流源端子を具備してなり、
    前記電圧−電流変換型増幅器の第１の入力端子に、前記ローカル信号として第１の周波数の正相の信号が供給され、
    前記電圧−電流変換型増幅器の第２の入力端子に、前記ローカル信号として前記第１の周波数の逆相の入力信号が供給され、
    前記電圧−電流変換型増幅器の電流源端子が第１の電流源もしくは抵抗もしくは第３の基準電位に接続されており、
    前記トランスの差動出力端子が前記インピーダンス素子の第１と第２の端子に接続されている
    ことを特徴とするミキサ回路。
12. 請求項１１において、
    前記インピーダンス素子は、第１のインピーダンス素子と、第２のインピーダンス素子を具備して成り、
    前記乗算器は、第１の入力端子、第２の入力端子、第３の入力端子、第４の入力端子、第１の出力端子、第２の出力端子及び電源端子を具備して成り、
    前記乗算器の第１の入力端子が前記第１のインピーダンス素子の第２の端子に接続され、
    前記乗算器の第２の入力端子が前記第２のインピーダンス素子の第２の端子に接続され、
    前記乗算器の前記第３の入力端子に、前記被変調信号として第２の周波数の正相の入力信号が供給され、
    前記乗算器の前記第４の入力端子に、前記被変調信号として前記第２の周波数の逆相の入力信号が供給され、
    前記電源端子が第２の基準電位ＶＣＣ２に接続されており、
    前記乗算器の第１の出力端子から、前記第１の周波数と前記第２の周波数の和である第３の周波数の正相の信号が出力され、
    前記乗算器の第２の出力端子から、前記第１の周波数と前記第２の周波数の和である第３の周波数の逆相の信号が出力される
    ことを特徴とするミキサ回路。
13. 請求項１１において、
    前記インピーダンス素子は、第１のインピーダンス素子と、第２のインピーダンス素子を具備して成り、
    前記乗算器は、第１の入力端子、第２の入力端子、第３の入力端子、第４の入力端子、第１の出力端子、第２の出力端子及び電源端子を具備して成り、
    前記乗算器の第１の入力端子が前記第１のインピーダンス素子の第１の端子と前記トランスの２次巻線の第１の出力端子に接続され、
    前記乗算器の第２の入力端子が前記第２のインピーダンス素子の第１の端子とトランスの２次巻線の第２の出力端子に接続され、
    前記乗算器の前記第３の入力端子に、前記被変調信号として第２の周波数の正相の入力信号が供給され、
    前記乗算器の前記第４の入力端子に、前記被変調信号として前記第２の周波数の逆相の入力信号が供給され、前記電源端子が第２の基準電位ＶＣＣ２に接続されており、
    前記乗算器の第１の出力端子から、前記第１の周波数と前記第２の周波数の和である第３の周波数の正相の信号が出力され、
    前記乗算器の第２の出力端子から、前記第１の周波数と前記第２の周波数の和である第３の周波数の逆相の信号が出力される
    ことを特徴とするミキサ回路。
14. 請求項１において、
    第１と第２のトランジスタを有し前記電圧−電流変換型増幅器を構成するトランスコンダクタンスと、
    前記トランスと、
    第１のインピーダンス素子と、第２のインピーダンス素子とを有する前記インピーダンス素子と、
    第３乃至第６のトランジスタと第１と第２の負荷素子とを含む前記乗算器とを具備して成り、
    前記第１インピーダンス素子は、第１の素子容量と第１の素子インダクタとを備え、前記第２のインピーダンス素子は第２の素子容量と第２の素子インダクタとを備え、
    前記第１のトランジスタのベースまたはゲートの第１の入力電極は所定の第４の基準電位ＶLOに接続され、該第１の入力電極には前記ローカル信号として第１の周波数の正相の入力信号が供給されており、
    前記第２のトランジスタのベースまたはゲートの第２の入力電極は、所定の第４の基準電位ＶLOに接続され、該第２の入力電極に前記ローカル信号として前記第１の周波数の逆相の入力信号が供給されており、
    前記第１のトランジスタのコレクタまたはドレインは、前記トランスの１次巻線の第１の電極に接続され、
    前記第２のトランジスタのコレクタまたはドレインは前記トランスの１次巻線の第２の電極に接続されており、
    前記トランスの１次巻線の中間の電極は、第１の基準電位ＶＣＣ１に接続されており、
    前記第１及び前記第２のトランジスタのエミッタまたはソースはともに第１の電流源もしくは抵抗もしくは第３の基準電位に接続され、
    前記第１の素子容量の第１の電極と前記第１の素子インダクタの第１の電極が前記トランスの２次巻線の第１の電極に接続されており、
    前記第２の素子容量の第１の電極と前記第２の素子インダクタの第１の電極が前記トランスの２次巻線の第２の電極に接続されており、
    前記第３及び前記第６のトランジスタのベースまたはゲートを互いに接続した第３の入力電極は、所定の第５の基準電位ＶIF（VBB）に接続されており、該第３の入力電極に前記被変調信号として第２の周波数の正相入力信号が供給され、
    前記第４及び前記第５のトランジスタのベースまたはゲートを互いに接続した第４の入力電極は、所定の第５の基準電位ＶIF（VBB）に接続されており、該第４の入力電極には前記被変調信号として前記第２の周波数の逆相入力信号が供給され、
    前記第３及び前記第４のトランジスタのエミッタまたはソースを互いに接続して、前記第１の素子容量の第２の電極と前記第１の素子インダクタの第２の電極にそれぞれ接続されており、
    前記第５及び前記第６のトランジスタのエミッタまたはソースを互いに接続して、前記第２の素子容量の第２の電極と前記第２の素子インダクタの第２の電極にそれぞれ接続されており、
    前記トランスの２次巻線の中間の電極は第２の電流源もしくは抵抗もしくは第３の基準電位に接続されており、
    前記第３及び前記第５のトランジスタのコレクタまたはドレインを互いに接続した第１の出力電極と、第２の基準電位ＶＣＣ２との間には、前記第１の負荷素子が接続されており、
    前記第４及び前記第６のトランジスタのコレクタまたはドレインを互いに接続した第２の出力電極と、前記第２の基準電位ＶＣＣ２との間には、前記第２の負荷素子が接続されており、
    前記第１の出力電極には、第３の周波数の逆相の信号が出力され、
    前記第２の出力電極には、前記第３の周波数の正相の信号が出力され、
    出力信号となる前記第３の周波数は入力信号となる前記第１の周波数と前記第２の周波数の和である
    ことを特徴とするミキサ回路。
15. 請求項１において、
    第１と第２のトランジスタを有し前記電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器と、
    前記トランスと、
    第１のインピーダンス素子と、第２のインピーダンス素子とを有する前記インピーダンス素子と、
    第３乃至第６のトランジスタと第１と第２の負荷素子とを含む前記乗算器とを具備して成り、
    前記第１のインピーダンス素子は第１の素子容量を備え、前記第２のインピーダンス素子は第２の素子容量を備え、
    前記第１のトランジスタのベースまたはゲートの第１の入力電極は所定の第４の基準電位ＶLOに接続され、該第１の入力電極には前記ローカル信号として第１の周波数の正相の入力信号が供給されており、
    前記第２のトランジスタのベースまたはゲートの第２の入力電極は、所定の第４の基準電位ＶLOに接続され、該第２の入力電極に前記ローカル信号として前記第１の周波数の逆相の入力信号が供給されており、
    前記第１のトランジスタのコレクタまたはドレインは、前記トランスの１次巻線の第１の電極に接続され、
    前記第２のトランジスタのコレクタまたはドレインは前記トランスの１次巻線の第２の電極に接続されており、
    前記トランスの１次巻線の中間の電極は、第１の基準電位ＶＣＣ１に接続されており、
    前記第１及び前記第２のトランジスタのエミッタまたはソースはともに第１の電流源に接続され、
    前記第１の素子容量の第１の電極が前記トランスの２次巻線の第１の電極に接続されており、
    前記第２の素子容量の第１の電極が前記トランスの２次巻線の第２の電極に接続されており、
    前記第１の素子容量の第２の電極が、前記第２の素子容量の第２の電極に接続されており、
    前記第１と第２の素子容量の第２の電極が前記トランスの２次巻線の中間電極と接続されており、
    前記第３及び前記第６のトランジスタのベースまたはゲートを互いに接続した第３の入力電極は、所定の第５の基準電位ＶIF（VBB）に接続されており、該第３の入力電極に前記被変調信号として第２の周波数の正相入力信号が供給され、
    前記第４及び前記第５のトランジスタのベースまたはゲートを互いに接続した第４の入力電極は、所定の第５の基準電位ＶIF（VBB）に接続されており、該第４の入力電極には前記被変調信号として前記第２の周波数の逆相入力信号が供給され、
    前記第３及び前記第４のトランジスタのエミッタまたはソースを互いに接続して、前記トランスの２次巻線の第１の電極に接続されており、
    前記第５及び前記第６のトランジスタのエミッタまたはソースを互いに接続して、前記トランスの２次巻線の第２の電極に接続されており、
    前記トランスの２次巻線の中間の電極は第２の電流源もしくは抵抗もしくは第３の基準電位に接続されており、
    前記第３及び前記第５のトランジスタのコレクタまたはドレインを互いに接続した第２の出力電極と、第２の基準電位ＶＣＣ２との間には、前記第１の負荷素子が接続されており、
    前記第４及び前記第６のトランジスタのコレクタまたはドレインを互いに接続した第１の出力電極と、前記第２の基準電位ＶＣＣ２との間には、前記第２の負荷素子が接続されており、
    前記第２の出力電極には、第３の周波数の逆相の信号が出力され、
    前記第1の出力電極には、前記第３の周波数の正相の信号が出力され、
    出力信号となる前記第３の周波数は入力信号となる前記第１の周波数と前記第２の周波数の和である
    ことを特徴とするミキサ回路。
16. 請求項１において、
    第１と第２のトランジスタを備え前記電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器と、
    前記トランスと、
    第１のインピーダンス素子と、第２のインピーダンス素子とを有する前記インピーダンス素子と、
    第３乃至第６のトランジスタと第１と第２の負荷素子と、第１乃至第４の素子抵抗と、第３乃至第６の素子容量とを含む前記乗算器とを具備して成り、
    前記第１インピーダンス素子は第１の素子容量と第１の素子インダクタとを備え、前記第２のインピーダンス素子は第２の素子容量と第２の素子インダクタとを備え、
    前記第１のトランジスタのベースまたはゲートの第１の入力電極は所定の第４の基準電位ＶLOに接続され、該第１の入力電極には前記ローカル信号として第１の周波数の正相の入力信号が供給されており、
    前記第２のトランジスタのベースまたはゲートの第２の入力電極は、所定の第４の基準電位ＶLOに接続され、該第２の入力電極に前記ローカル信号として前記第１の周波数の逆相の入力信号が供給されており、
    前記第１のトランジスタのコレクタまたはドレインは、前記トランスの１次巻線の第１の電極に接続され、
    前記第２のトランジスタのコレクタまたはドレインは前記トランスの１次巻線の第２の電極に接続されており、
    前記トランスの１次巻線の中間の電極は、第１の基準電位ＶＣＣ１に接続されており、
    前記第１及び前記第２のトランジスタのエミッタまたはソースはともに第１の電流源もしくは抵抗もしくは第３の基準電位に接続され、
    前記第１の素子容量の第１の電極と前記第１の素子インダクタの第１の電極が前記トランスの２次巻線の第１の電極に接続されており、
    前記第２の素子容量の第１の電極と前記第２の素子インダクタの第１の電極が前記トランスの２次巻線の第２の電極に接続されており、
    前記第３及び前記第６のトランジスタのベースまたはゲートを互いに接続した第３の入力電極は、所定の第５の基準電位ＶIF（VBB）に接続されており、該第３の入力電極に前記被変調信号として第２の周波数の正相入力信号が供給され、
    前記第４及び前記第５のトランジスタのベースまたはゲートを互いに接続した第４の入力電極は、所定の第５の基準電位ＶIF（VBB）に接続されており、該第４の入力電極には前記被変調信号として前記第２の周波数の逆相入力信号が供給され、
    前記第３のトランジスタのエミッタまたはソースは、前記第１の素子抵抗の第１の電極及び前記第３の素子容量の第１の電極と接続され、
    前記第４のトランジスタのエミッタまたはソースは、前記第２の素子抵抗の第１の電極及び前記第４の素子容量の第１の電極と接続され、
    前記第５のトランジスタのエミッタまたはソースは、前記第３の素子抵抗の第１の電極及び前記第５の素子容量の第１の電極と接続され、
    前記第６のトランジスタのエミッタまたはソースは、前記第４の素子抵抗の第１の電極及び前記第６の素子容量の第１の電極と接続され、
    前記第１及び前記第２の素子抵抗および前記第３及び前記第４の素子容量の第２の電極を互いに接続して、前記第１の素子容量の第２の電極と前記第１の素子インダクタの第２の電極にそれぞれ接続されており、
    前記第３及び前記第４の素子抵抗および前記第５及び前記第６の素子容量の第２の電極を互いに接続して、前記第２の素子容量の第２の電極と前記第２の素子インダクタの第２の電極にそれぞれ接続されており、
    前記トランスの２次巻線の中間の電極は第２の電流源もしくは抵抗もしくは第３の基準電位に接続されており、
    前記第３及び前記第５のトランジスタのコレクタまたはドレインを互いに接続した第２の出力電極と第２の基準電位ＶＣＣ２との間には、前記第１の負荷素子が接続されており、
    前記第４及び前記第６のトランジスタのコレクタまたはドレインを互いに接続した第１の出力電極と、前記第２の基準電位ＶＣＣ２との間には、前記第２の負荷素子が接続されており、
    前記第２の出力電極には、第３の周波数の逆相の信号が出力され、
    前記第１の出力電極には、前記第３の周波数の正相の信号が出力され、
    出力信号となる前記第３の周波数は入力信号となる前記第１の周波数と前記第２の周波数の和であり、
    前記乗算器の出力信号は、前記第２の周波数の信号に対して線形性を有する
    ことを特徴とするミキサ回路。
17. 請求項１４において、
    フィルタ回路を具備して成り、
    前記第１の出力電極と前記フィルタ回路の第１の入力電極とが接続されており、
    前記第２の出力電極と前記フィルタ回路の第２の入力電極とが接続されている
    ことを特徴とするミキサ回路。
18. 請求項１において、
    第１と第２のトランジスタを備え前記電圧−電流変換型増幅器を構成するトランスコンダクタンス増幅器と、
    前記トランスと、
    前記インピーダンス素子としての、第１の素子容量と第１の素子インダクタとを備える前記第１インピーダンス素子及び第２の素子容量と第２の素子インダクタとを備える第２のインピーダンス素子と、
    第３乃至第６のトランジスタを含む前記乗算器と、
    バランとを具備して成り、
    前記第１のトランジスタのベースまたはゲートの第１の入力電極は所定の第４の基準電位ＶLOに接続され、該第１の入力電極には前記ローカル信号として第１の周波数の正相の入力信号が供給され、
    前記第２のトランジスタのベースまたはゲートの第２の入力電極は、所定の第４の基準電位ＶLOに接続され、該第２の入力電極に前記ローカル信号として前記第１の周波数の逆相の入力信号が供給され、
    前記第１のトランジスタのコレクタまたはドレインは、前記トランスの１次巻線の第１の電極に接続され、
    前記第２のトランジスタのコレクタまたはドレインは前記トランスの１次巻線の第２の電極に接続され、
    前記トランスの１次巻線の中間の電極は、第１の基準電位ＶＣＣ１に接続され、
    前記第１及び前記第２のトランジスタのエミッタまたはソースはともに第１の電流源もしくは抵抗もしくは第３の基準電位に接続され、
    前記第１の素子容量の第１の電極と前記第１の素子インダクタの第１の電極が前記トランスの２次巻線の第１の電極に接続され、
    前記第２の素子容量の第１の電極と前記第２の素子インダクタの第１の電極が前記トランスの２次巻線の第２の電極に接続され、
    前記第３及び前記第６のトランジスタのベースまたはゲートを互いに接続した第３の入力電極は、所定の第５の基準電位ＶIF（VBB）に接続されており、該第３の入力電極に前記被変調信号として第２の周波数の正相入力信号が供給され、
    前記第４及び前記第５のトランジスタのベースまたはゲートを互いに接続した第４の入力電極は、所定の第５の基準電位ＶIF（VBB）に接続されており、該第４の入力電極には前記被変調信号として前記第２の周波数の逆相入力信号が供給され、
    前記第３及び前記第４のトランジスタのエミッタまたはソースを互いに接続して、前記第１の素子容量の第２の電極と前記第１の素子インダクタの第２の電極にそれぞれ接続され、
    前記第５及び前記第６のトランジスタのエミッタまたはソースを互いに接続して、前記第２の素子容量の第２の電極と前記第２の素子インダクタの第２の電極にそれぞれ接続され、
    前記トランスの２次巻線の中間の電極は第２の電流源もしくは抵抗もしくは第３の基準電位に接続され、
    前記第３及び前記第５のトランジスタのコレクタまたはドレインを互いに接続した第１の出力電極と、前記バランの１次巻線の第１の入力電極が接続されており、
    前記第４及び前記第６のトランジスタのコレクタまたはドレインを互いに接続した第２の出力電極と、前記バランの１次巻線の第２の入力電極が接続されており、
    前記バランの１次巻線の中間電極は、第２の基準電位ＶＣＣ２に接続されており、
    前記バランの２次巻線の第１の出力電極は第３の基準電位に接続され、
    前記バランの２次巻線の第２の出力電極は第３の周波数の信号を出力し、
    出力信号となる前記第３の周波数は入力信号となる前記第１の周波数と前記第２の周波数の和である
    ことを特徴とするミキサ回路。
19. 第１の差動増幅器と、第２の差動増幅器と、ミキサ回路と、局部発振器と、第１の単相増幅器と、第２の単相増幅器を具備して成り、
    前記ミキサ回路は、
    ローカル信号が入力される電圧−電流変換型増幅器と、被変調信号を入力して該被変調信号と前記ローカル信号とを乗算して出力する乗算器とが、１次巻線と２次巻線とを具備するトランスを介して結合されて成り、
    前記乗算器の前記被変調信号入力と前記トランスの２次巻線との間のノードに、前記ローカル信号の抑圧対象の高調波周波数で前記乗算器から前記電圧−電流変換型増幅器を見た場合のインピーダンスが所定値より高くなる、インピーダンス素子が接続されている
    ことを特徴とする送信回路。
20. フロントエンド回路部とＩＦ／ベースバンド回路部とを備えて成り、
    前記フロントエンド回路部は、第１の差動増幅回路と、第２の差動増幅回路と、ミキサ回路と、局部発振器と、単相増幅器とを具備して成り、
    前記ＩＦ／ベースバンド回路部は、前記フロントエンド回路部へ入力される被変調信号を出力する回路を備えて成り、
    前記ミキサ回路は、
    ローカル信号が入力される電圧−電流変換型増幅器と、被変調信号を入力して該被変調信号と前記ローカル信号とを乗算して出力する乗算器とが、１次巻線と２次巻線とを具備するトランスを介して結合されて成り、
    前記被変調信号入力電極と前記トランスの２次巻線との間のノードに、前記ローカル信号の抑圧対象の高調波周波数で前記乗算器から前記電圧−電流変換型増幅器を見た場合のインピーダンスが所定値より高くなる、インピーダンス素子が接続されている
    ことを特徴とする準ミリ波・ミリ波通信端末。

Images