JP2012195837A - バッファ回路、伝送回路および無線通信装置 - Google Patents

バッファ回路、伝送回路および無線通信装置 Download PDF

Info

Publication number
JP2012195837A
JP2012195837A JP2011059405A JP2011059405A JP2012195837A JP 2012195837 A JP2012195837 A JP 2012195837A JP 2011059405 A JP2011059405 A JP 2011059405A JP 2011059405 A JP2011059405 A JP 2011059405A JP 2012195837 A JP2012195837 A JP 2012195837A
Authority
JP
Japan
Prior art keywords
signal
circuit
inverting amplifier
input
inverting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011059405A
Other languages
English (en)
Other versions
JP5356444B2 (ja
Inventor
Jun Deguchi
口 淳 出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011059405A priority Critical patent/JP5356444B2/ja
Priority to CN201110275240.9A priority patent/CN102684725B/zh
Priority to US13/237,069 priority patent/US8781410B2/en
Publication of JP2012195837A publication Critical patent/JP2012195837A/ja
Application granted granted Critical
Publication of JP5356444B2 publication Critical patent/JP5356444B2/ja
Priority to US14/298,625 priority patent/US9059781B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • H04B1/403Circuits using the same oscillator for generating both the transmitter frequency and the receiver local oscillator frequency
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/02Power saving arrangements
    • H04W52/0209Power saving arrangements in terminal devices
    • H04W52/0261Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
    • H04W52/0287Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
    • H04W52/029Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • H04B2001/0408Circuits with power amplifiers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】異なる周波数帯の信号を減衰を抑えて伝送可能なバッファ回路および伝送回路を提供する。
【解決手段】伝送回路7は、縦続接続される複数のバッファ回路LB1、LB2を有し、前記複数のバッファ回路LB1、LB2のそれぞれは、入力信号が第1の端子に入力されるコンデンサCinと、前記コンデンサCinの第2の端子の信号を反転増幅する第1の反転増幅回路A3と、前記第1の反転増幅回路A3の出力信号を反転増幅する第2の反転増幅回路A4と、一端が前記コンデンサCinの第2の端子に接続され、他端が前記第1および第2の反転増幅回路の接続ノードに接続され、ゲートに前記入力信号の反転信号が入力されるMOSトランジスタM1と、を有する。
【選択図】図2

Description

本発明の実施形態は、バッファ回路、伝送回路および無線通信装置に関する。
携帯電話に代表される無線通信装置では、局発(Local Oscillator:以下、LO)信号を、変調および復調の基準信号として用いる。近年では、複数本のアンテナと複数の変調回路および復調回路(Multiple Input Multiple Output)を設けて通信速度の向上を図ることも行われるようになってきている。そのため、送受信用のチップ面積が大型化し、LO信号を生成する電圧制御発振器(Voltage Controlled Oscillator:以下、VCO)から変調回路および復調回路まで、長い距離に渡ってLO信号を伝送する必要がある。
また、1つの無線通信装置では、複数の無線規格に対応することが求められており、複数の無線規格に対応するためには、異なる周波数帯の信号を送受信しなければならない。
特開平6−69727号公報
異なる周波数帯の信号を減衰を抑えて伝送可能なバッファ回路および伝送回路と、これを用いた無線通信装置を提供する。
実施形態によれば、無線通信装置は、発振信号生成回路と、信号送信回路と、伝送回路とを備える。発振信号生成回路は、発振信号を生成する。信号送信回路は、前記発振信号に基づいて外部から入力された入力電波信号を変調し、変調された前記入力電波信号をアンテナから送信する。伝送回路は、前記発振信号を前記信号送信回路に伝送する。前記伝送回路は、縦続接続される複数のバッファ回路を有し、前記複数のバッファ回路のそれぞれは、入力信号が第1の端子に入力されるコンデンサと、前記コンデンサの第2の端子の信号を反転増幅する第1の反転増幅回路と、前記第1の反転増幅回路の出力信号を反転増幅する第2の反転増幅回路と、一端が前記コンデンサの第2の端子に接続され、他端が前記第1および第2の反転増幅回路の接続ノードに接続され、ゲートに前記入力信号の反転信号が入力されるMOSトランジスタと、を有する。
一実施形態に係る無線通信装置100の概略ブロック図。 伝送回路7の回路図。 図2の各信号の電圧波形図の一例。 図2の伝送回路7の特性を示すシミュレーション結果。 図2の各信号の電圧波形図の別の一例。 トランジスタM1の時間平均抵抗値のシミュレーション結果を示すグラフ。 無線通信装置100’の概略ブロック図。
以下、バッファ回路、伝送回路および無線通信装置の実施形態について、図面を参照しながら具体的に説明する。
図1は、一実施形態に係る無線通信装置100の概略ブロック図である。図1の無線通信装置100は、例えば携帯電話に搭載される。無線通信装置100は、アンテナ1と、切替器(SW)2と、信号送信部3と、信号受信部4とを備えている。なお、無線通信装置100は信号送信部3および信号受信部4のうちの1つのみを備えていてもよい。
アンテナ1は電波信号を送信または受信する。切替器2はアンテナ1が電波信号を送信するか受信するかをそれぞれ切り替える。
信号送信部3は図示しないベースバンドLSI(Large Scale Integrated circuit)等から入力された入力信号を処理した電波信号をアンテナ1に出力する。より具体的には、信号送信部3は、入力信号処理回路5と、PLL回路(発振信号生成回路)6と、伝送回路7と、変調回路8と、PA(Power Amplifier)9とを有する。入力信号処理回路5は外部から入力された信号を処理する。PLL回路6はVCO6aを有し、LO信号を生成する。伝送回路7はLO信号を変調回路8へそれぞれ伝送する。変調回路8は、伝送されたLO信号に基づいて、入力信号処理回路5の出力信号を変調する。PA9は変調回路8の出力信号を増幅してアンテナ1へ出力する。入力信号処理回路5、変調回路8およびPA9は信号送信回路を構成する。
信号受信部4はアンテナ1が受信した電波信号を処理して外部に出力する。より具体的には、信号受信部4は、LNA(Low Noise Amplifier)10と、PLL回路(発振信号生成回路)11と、伝送回路12と、復調回路13と、出力信号処理回路14とを有する。LNA10はアンテナ1が受信した電波信号を増幅する。PLL回路11はVCO11aを有し、LO信号を生成する。伝送回路12はLO信号を復調回路13へ伝送する。伝送されたLO信号に基づいて、復調回路13は、LNA10により増幅された電波信号を復調する。出力信号処理回路14は復調された信号を処理して外部に出力する。LNA10、復調回路13および出力信号処理回路14は信号受信回路を構成する。
図1では、信号送信部3が変調回路8を1つ備える無線通信装置100を示しているが、複数の変調回路8を備えて、複数の無線規格に対応できるようにしてもよい。同様に、信号受信部4が複数の復調回路13を備えていてもよい。
PLL回路6,11が生成するLO信号の周波数は電波信号の無線規格に応じて異なり、例えば500MHz〜5GHzである。より具体的な例として、無線LAN(Local Area Network)機器では2.5GHzや5GHzであり、携帯電話では900MHzである。
したがって、伝送回路7,12は、LO信号の周波数がこれらの周波数のいずれであっても、できる限り信号が減衰することなく、PLL回路6,11から復調回路8および変調回路13へLO信号をそれぞれ伝送しなければならない。以下、伝送回路7,12の構成はいずれも同様なので、代表して伝送回路7について詳しく説明する。
図2は、伝送回路7の回路図である。伝送回路7は、VCOバッファVBと、縦続接続される複数のLOバッファ(バッファ回路)LB1,LB2等とを有する。
VCOバッファVBはVCO6aが生成するLO信号を反転増幅する反転増幅回路A1と、反転増幅回路A1の出力信号を反転増幅する反転増幅回路A2とを有する。以下では、反転増幅回路A1,A2の出力信号をそれぞれ信号LO1,LO2と呼ぶ。
LOバッファLB1は、コンデンサCinと、反転増幅回路A3,A4と、NMOS(N-type Metal Oxide Semiconductor)トランジスタM1とを有する。コンデンサCinおよび反転増幅回路A3,A4は、LOバッファLB1の入力端子と出力端子との間に縦続接続される。トランジスタM1のドレインおよびソースは反転増幅回路A3の入力端子および出力端子にそれぞれ接続される。ゲートは、反転増幅回路A1,A2の接続ノードと接続される。また各配線には寄生容量Cp11,Cp21等が形成される。LOバッファLB2等の構成はLOバッファLO1とほぼ同じであるため、説明を省略する。
コンデンサCinの一端には、VCOバッファVBから出力される信号LO2が入力信号として入力される。コンデンサCinは信号LO2のDC成分を除去する。コンデンサCinが大きいと、コンデンサCinを充放電するために大きな電流を流す必要があり、消費電力が大きくなってしまうため、コンデンサCinを小さく形成するのが望ましい。
反転増幅器A3は、DC成分が除去された、コンデンサCinの他端の電圧を反転増幅する。反転増幅器A4は反転増幅回路A3の出力信号をさらに反転増幅する。以下、反転増幅回路A3の入力信号および出力信号、反転増幅回路A4の出力信号をそれぞれ信号LO3,LO4,LO5と呼ぶ。
トランジスタM1は反転増幅回路A3の動作点を設定するために設けられる。より具体的には、トランジスタM1はゲートに入力される信号LO1がハイであるときにオンし、ソース・ドレイン間が短絡する。これにより、反転増幅回路A3の入力電圧と出力電圧が等しい電圧に動作点が定まる。なお、トランジスタM1のゲートに入力される信号LO1の位相と、コンデンサCinの一端に入力される信号LO2の位相は互いに反転している。
反転増幅回路A1〜A4は、例えばPMOSトランジスタとNMOSトランジスタとを縦続接続したCMOSインバータである。
続いて、伝送回路7の動作を説明する。
図3は、図2の各信号の電圧波形図の一例である。上述のように、LO信号の周波数は電波信号の無線規格に応じて異なるが、同図は周波数が高い場合(例えば周期T0a=0.2ns、すなわち周波数fa=5GHz)の動作を示している。
時刻t0で信号LO1はロウであり、時刻t1aで信号LO1がロウからハイに遷移したとする。これによりトランジスタM1がオンし、ソースとドレインが導通する。したがって、反転増幅回路A3の入出力が導通し、信号LO3の電圧が低下し始めるとともに、信号LO4の電圧が上昇し始める。そして、信号LO3と信号LO4とが等しい電圧になる時刻t2aで信号LO3,LO4は安定する。この時の電圧が反転増幅回路A3の動作点となる。
反転増幅器A3の論理閾値電圧がVDD/2である場合、時刻t2aでの信号LO3,LO4の電圧はVDD/2となる。仮に反転増幅回路A3の入出力特性がばらついて、論理閾値電圧がVDD/2から多少ずれたとしても、トランジスタM1によるフィードバックのため、動作点をほぼVDD/2にすることができる。以下では、動作点をVDD/2とする。
続いて、信号L3,LO4の電圧がVDD/2になった時刻t2aで、信号LO1がハイからロウに遷移したとする。これにより、トランジスタM1のゲートがロウになってオフするため、反転増幅回路A3の入出力は遮断する。一方、反転増幅回路A2は信号LO2をロウからハイに反転させる。これに伴い、コンデンサCinの容量結合により、反転増幅回路A3の入力信号である信号LO3はVDD/2からハイに遷移する。これにより、反転増幅回路A4は信号LO4をVDD/2からロウに反転させる。そして、反転増幅器A5は信号LO5をロウからハイに反転させる。
その後、時刻t1aから1周期T0aが経過した時刻t3aで、再び信号LO1はロウからハイに遷移する。以下同様にして、伝送回路7は信号を反転増幅しながら、PLL回路6から変調回路8へLO信号を伝送する。
上記の動作において、時刻t1a〜t2aの期間(以下、期間Tc)では、トランジスタM1がオンしてソース・ドレイン間に電流が流れている。そのため、トランジスタM1はオン抵抗Ronとみなすことができる。この期間Tcは主に、反転増幅回路A3が、その出力端子に形成される寄生容量Cp22を充電するのに要する時間である。したがって、期間TcはLO信号の周波数に依存せず、ほぼ一定である。
一方、時刻t2a〜t3aでは、トランジスタM1がオフしており、オフ抵抗Roffとみなすことができる。
図3では、時刻t2aで信号LO3,LO4が電圧VDD/2に達するとともに、信号LO1がハイからロウに遷移する例を示しており、この場合、周期T0aのうちの50%(周期T0aのうちの期間Tc)でトランジスタM1はオンし、残りの50%(時刻t2a〜t3a)はオフする。つまり、トランジスタM1のデューティ比は50%となる。そのため、トランジスタM1はオン抵抗Ronとオフ抵抗Roffが並列接続された抵抗R=(Ron*Roff)/(Ron+Roff)とみなせる。通常、オフ抵抗Roffはオン抵抗Ronより十分大きいので、トランジスタM1は抵抗R=Ronとみなせる。
トランジスタM1の代わりに、抵抗値がRonのポリシリコン抵抗を用いることも考えられる。しかしながら、一般に、単位面積あたりのポリシリコン抵抗の抵抗値は、チャネル長が長いMOSトランジスタのオン抵抗より小さいため、ポリシリコン抵抗を大きく形成せざるを得ない。そうすると、回路面積が大きくなるばかりか、寄生容量も大きくなり伝送されるLO信号が減衰するおそれがある。
これに対し、図4に、図2の伝送回路7の特性を示すシミュレーション結果を示す。同図の横軸は時間であり、縦軸は電圧である。同図では、縦続接続されるLOバッファのうち、2段目のLOバッファLB2の出力電圧を破線で、9段目のLOバッファLB9の出力電圧を実線で示している。また、LO信号の周波数を5GHzとし、電源電圧VDDを1.2Vとしている。図示のように、本実施形態ではポリシリコン抵抗ではなくトランジスタM1を用いるため、回路面積を小さくでき、かつ、寄生容量を小さくしてLO信号の減衰を抑制できる。
ところで、LOバッファLB1内のコンデンサCinと、抵抗RとみなせるトランジスタM1により、ハイパスフィルタが形成される。Cin*Rが大きいほどハイパスフィルタの遮断周波数は低くなる。したがって、周波数が高い(例えば5GHz)LO信号を伝送するためには、Cin*Rを小さくする必要がある。一方、周波数が低い(例えば500MHz)LO信号を伝送するためには、Cin*Rを大きくする必要がある。
上述のようにLO信号の周波数が高い場合、抵抗Rはオン抵抗Ronとみなせる。そこで、本実施形態では、高い周波数のLO信号を伝送できるようにオン抵抗Ronが最適化されたトランジスタM1を形成する。このようにトランジスタM1を形成しても、低い周波数のLO信号もハイパスフィルタを通過できることを以下に説明する。
図5は、図2の各信号の電圧波形図の別の一例である。同図は周波数が低い場合(例えば周期T0b=2ns、すなわち周波数fb=500MHz)の動作を示している。周波数が高い場合の図3との相違点を主に説明する。
時刻t1bで信号LO1がロウからハイに遷移すると、反転増幅回路A3の入出力が導通し、信号LO3の電圧が低下し始めるとともに、信号LO4の電圧が上昇し始める。そして、信号LO3と信号LO4とが等しい電圧(VDD/2)になる時刻t2bで信号LO3,LO4は安定する。上述のように、信号LO3,LO4が安定するまでの期間Tc(時刻t1b〜t2b)はLO信号の周波数には依存しないため、図3の期間Tcとほぼ同じである。
そして、時刻t2b〜t3bでは、トランジスタM1のゲートはハイに設定されるが、ソース・ドレイン間の電圧が等しくVDD/2になるため、ソース・ドレイン間に電流は流れず、実効的にはトランジスタM1はオフとみなせる。当然、トランジスタM1のゲートがロウに設定される時刻t3b〜t4bも、トランジスタM1はオフである。
よって、トランジスタM1のデューティ比は、図5のTc/T0bであり、50%よりもかなり小さい。したがって、周波数が低いときもトランジスタM1は抵抗とみなせるが、その抵抗値Rは周波数が高い場合に比べてオフ抵抗Roffに近くなる。オフ抵抗Roffはオン抵抗Ronより大きいため、図2のLOバッファLB1内のCin*Rが大きくなる。その結果、ハイパスフィルタの遮断周波数が低くなり、低い周波数のLO信号もハイパスフィルタを通過できる。
図6は、トランジスタM1の時間平均抵抗値のシミュレーション結果を示すグラフである。同図の横軸はLO信号の周波数をdBHz表示したものであり、縦軸は抵抗をdBΩ表示したものである。同図に示すように、周波数が低くなるに連れて、トランジスタM1の抵抗値はほぼ線形に増加する。したがって、高い周波数のLO信号に合わせて容量CinおよびトランジスタM1(抵抗R)を形成しても、低い周波数のLO信号が容量C1およびトランジスタM1からなるハイパスフィルタを通過できる。
このように、本実施形態では、MOSトランジスタを用いてLOバッファを構成する。そのため、寄生容量が小さくなり、LO信号の減衰を抑制できる。さらに、LO信号の周波数が低くなるほどMOSトランジスタの実効的な抵抗は大きく見えるため、異なる周波数帯の信号を伝送できる。
なお、図2ではNMOSトランジスタM1を形成しているが、PMOSトランジスタでもよい。この場合でも基本的な動作原理は同様である。
また、図1では、信号送信部3および信号受信部4のそれぞれがPLL回路6,11を有する例を示しているが、時分割で送信および受信を切り替える通信規格の場合等では、図7に示すように無線通信装置100’にVCO15aを有する1つのPLL回路15を設けて、それぞれ伝送回路7,12を介して信号送信部3および信号受信部4の両方に供給してもよい。これにより、回路規模を削減できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
1 アンテナ
3 信号送信部
4 信号受信部
6,11 PLL回路
7,12 伝送回路
VB VCOバッファ
LB1,LB2 LOバッファ
A1〜A4 反転増幅回路
Cin コンデンサ
M1 NMOSトランジスタ
100 無線通信装置

Claims (7)

  1. 発振信号を生成する発振信号生成回路と、
    前記発振信号に基づいて外部から入力された入力電波信号を変調し、変調された前記入力電波信号をアンテナから送信する信号送信回路と、
    前記発振信号を前記信号送信回路に伝送する伝送回路と、を備え、
    前記伝送回路は、縦続接続される複数のバッファ回路を有し、
    前記複数のバッファ回路のそれぞれは、
    入力信号が第1の端子に入力されるコンデンサと、
    前記コンデンサの第2の端子の信号を反転増幅する第1の反転増幅回路と、
    前記第1の反転増幅回路の出力信号を反転増幅する第2の反転増幅回路と、
    一端が前記コンデンサの第2の端子に接続され、他端が前記第1および第2の反転増幅回路の接続ノードに接続され、ゲートに前記入力信号の反転信号が入力されるMOSトランジスタと、を有することを特徴とする無線通信装置。
  2. 発振信号を生成する発振信号生成回路と、
    前記発振信号に基づいて前記アンテナで受信した受信信号を復調し、復調された前記受信信号を外部へ出力する信号受信回路と、
    前記発振信号を前記信号受信回路に伝送する伝送回路と、を備え、
    前記伝送回路は、縦続接続される複数のバッファ回路を有し、
    前記複数のバッファ回路のそれぞれは、
    入力信号が第1の端子に入力されるコンデンサと、
    前記コンデンサの第2の端子の信号を反転増幅する第1の反転増幅回路と、
    前記第1の反転増幅回路の出力信号を反転増幅する第2の反転増幅回路と、
    一端が前記コンデンサの第2の端子に接続され、他端が前記第1および第2の反転増幅回路の接続ノードに接続され、ゲートに前記入力信号の反転信号が入力されるMOSトランジスタと、を有することを特徴とする無線通信装置。
  3. 前記第1および第2の伝送回路のそれぞれは、
    前記第1または第2の発振信号を反転増幅する第3の反転増幅回路と、
    前記第3の反転増幅回路の出力信号を反転増幅する第4の反転増幅回路と、を有し、
    前記第3の反転増幅回路の出力信号が、前記入力信号の反転信号として初段の前記バッファ回路のMOSトランジスタの前記ゲートに入力されることを特徴とする請求項1または2に記載の無線通信装置。
  4. 前記複数のバッファ回路のうちの少なくとも1つの第1の反転増幅回路の出力信号が、前記反転信号として、次段の前記バッファ回路のMOSトランジスタのゲートに入力されることを特徴とする請求項1乃至3のいずれかに記載の無線通信装置。
  5. 縦続接続される複数のバッファ回路を備え、
    前記複数のバッファ回路のそれぞれは、
    入力信号が第1の端子に入力されるコンデンサと、
    前記コンデンサの第2の端子の信号を反転増幅する第1の反転増幅回路と、
    前記第1の反転増幅回路の出力信号を反転増幅する第2の反転増幅回路と、
    一端が前記コンデンサの第2の端子に接続され、他端が前記第1および第2の反転増幅回路の接続ノードに接続され、ゲートに前記入力信号の反転信号が入力されるMOSトランジスタと、を有することを特徴とする伝送回路。
  6. 前記複数のバッファ回路のうちの少なくとも1つの第1の反転増幅回路の出力信号が、前記反転信号として、次段の前記バッファ回路のMOSトランジスタのゲートに入力されることを特徴とする請求項5に記載の伝送回路。
  7. 入力信号が第1の端子に入力されるコンデンサと、
    前記コンデンサの第2の端子の信号を反転増幅する第1の反転増幅回路と、
    前記第1の反転増幅回路の出力信号を反転増幅する第2の反転増幅回路と、
    一端が前記コンデンサの第2の端子に接続され、他端が前記第1および第2の反転増幅回路の接続ノードに接続され、ゲートに前記入力信号の反転信号が入力されるMOSトランジスタと、を備えることを特徴とするバッファ回路。
JP2011059405A 2011-03-17 2011-03-17 バッファ回路、伝送回路および無線通信装置 Expired - Fee Related JP5356444B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011059405A JP5356444B2 (ja) 2011-03-17 2011-03-17 バッファ回路、伝送回路および無線通信装置
CN201110275240.9A CN102684725B (zh) 2011-03-17 2011-09-16 缓冲电路、传送电路及无线通信装置
US13/237,069 US8781410B2 (en) 2011-03-17 2011-09-20 Radio communication device, transmission circuit and buffer circuit
US14/298,625 US9059781B2 (en) 2011-03-17 2014-06-06 Radio communication device, transmission circuit and buffer circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011059405A JP5356444B2 (ja) 2011-03-17 2011-03-17 バッファ回路、伝送回路および無線通信装置

Publications (2)

Publication Number Publication Date
JP2012195837A true JP2012195837A (ja) 2012-10-11
JP5356444B2 JP5356444B2 (ja) 2013-12-04

Family

ID=46816167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011059405A Expired - Fee Related JP5356444B2 (ja) 2011-03-17 2011-03-17 バッファ回路、伝送回路および無線通信装置

Country Status (3)

Country Link
US (2) US8781410B2 (ja)
JP (1) JP5356444B2 (ja)
CN (1) CN102684725B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170201302A1 (en) * 2014-07-22 2017-07-13 Nec Corporation Wireless transmission device and wireless transmission method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04371022A (ja) * 1991-06-19 1992-12-24 Fujitsu Ltd レベル変換回路
JPH1065514A (ja) * 1996-08-15 1998-03-06 Nec Corp クロック駆動回路
JP2001211118A (ja) * 2000-01-28 2001-08-03 Nec Shizuoka Ltd 高速ハンドオーバー機能を備えたphsにおけるagc回路
JP2009094640A (ja) * 2007-10-04 2009-04-30 Nec Electronics Corp 半導体回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669727A (ja) 1992-08-17 1994-03-11 Nec Corp 発振回路
US5631575A (en) * 1995-09-07 1997-05-20 National Science Council Intermediate voltage sensor for CMOS circuits
DE69808176T2 (de) * 1997-06-02 2003-01-30 Yozan Inc Invertierungsverstärkerschaltung
JP2001352267A (ja) * 2000-04-03 2001-12-21 Rcs:Kk 多段ミキサー方式高周波送受信回路
JP2002076947A (ja) * 2000-08-25 2002-03-15 Sharp Corp 送信機
KR100785003B1 (ko) * 2002-09-06 2007-12-11 삼성전자주식회사 위상동기루프(pll)의 제어전압을 이용한 멀티밴드용송수신장치 및 송수신 방법
EP1610470B1 (en) * 2003-04-01 2016-05-25 NEC Corporation Information processing terminal system and transmission/reception method using the same
GB2407721B (en) * 2003-10-28 2008-01-02 Micron Technology Europ Ltd MOS linear region impedance curvature correction.
KR101022581B1 (ko) * 2003-12-30 2011-03-16 엘지디스플레이 주식회사 아날로그 버퍼 및 그를 이용한 액정 표시 장치 및 그 구동방법
JP2008052545A (ja) * 2006-08-25 2008-03-06 Seiko Instruments Inc 乱数発生回路
JP4827686B2 (ja) * 2006-10-24 2011-11-30 ルネサスエレクトロニクス株式会社 半導体集積回路装置
DE102007048453B3 (de) * 2007-10-10 2009-06-10 Texas Instruments Deutschland Gmbh Schalter mit niedrigem Stromverlust zum Abtasten und Halten
US8149023B2 (en) * 2009-10-21 2012-04-03 Qualcomm Incorporated RF buffer circuit with dynamic biasing
KR101077408B1 (ko) * 2010-02-05 2011-10-26 서강대학교산학협력단 Cmos 이미지 센서
US20110234290A1 (en) * 2010-03-24 2011-09-29 Venkataramanan Ramamurthy Switched-capacitor current reference with reduced output ripple

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04371022A (ja) * 1991-06-19 1992-12-24 Fujitsu Ltd レベル変換回路
JPH1065514A (ja) * 1996-08-15 1998-03-06 Nec Corp クロック駆動回路
JP2001211118A (ja) * 2000-01-28 2001-08-03 Nec Shizuoka Ltd 高速ハンドオーバー機能を備えたphsにおけるagc回路
JP2009094640A (ja) * 2007-10-04 2009-04-30 Nec Electronics Corp 半導体回路

Also Published As

Publication number Publication date
CN102684725B (zh) 2015-04-08
CN102684725A (zh) 2012-09-19
US20140287700A1 (en) 2014-09-25
US9059781B2 (en) 2015-06-16
US8781410B2 (en) 2014-07-15
JP5356444B2 (ja) 2013-12-04
US20120238221A1 (en) 2012-09-20

Similar Documents

Publication Publication Date Title
JP4566228B2 (ja) 送受信機
EP2409400B1 (en) Common-gate common-source amplifier
Thijssen et al. 2.4-GHz highly selective IoT receiver front end with power optimized LNTA, frequency divider, and baseband analog FIR filter
JP5537461B2 (ja) 送信器及び送受信器
JP2012529872A (ja) キャパシタスイッチング回路
JP5876368B2 (ja) 改良された帯域幅を備える電圧制御発振器を有する位相同期ループ回路
JP4566182B2 (ja) 周波数混合器
US8884702B2 (en) Power amplifier with supply switching
US11646722B2 (en) Clock generator circuit for generating duty cycle clock signals at low power
JP5356444B2 (ja) バッファ回路、伝送回路および無線通信装置
US6693476B1 (en) Differential latch and applications thereof
JP2014232941A (ja) 高周波信号用駆動回路、高周波信号用駆動回路の駆動方法及び高周波信号受信器
JP2014049964A (ja) 送受切替回路、無線装置および送受切替方法
JP5139963B2 (ja) 差動増幅器
US9331655B2 (en) Pop-click noise grounding switch design with deep sub-micron CMOS technology
JP2019512195A (ja) 無線センサデバイスにおける局部発振器信号の生成
US7750692B2 (en) Digital divider for low voltage LOGEN
KR100858652B1 (ko) 밀러효과를 이용한 전압제어 발진회로
JP6340191B2 (ja) 電力増幅器
US6980789B2 (en) Divider module for use in an oscillation synthesizer
JP6742817B2 (ja) 周波数変換回路、通信装置及び半導体装置
JP2011223514A (ja) ローカル周波数信号切替回路
JP2007096779A (ja) 半導体装置
JP2010283682A (ja) ローカル信号生成回路
CN113412573A (zh) 电荷泵、锁相环电路及时钟控制装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130828

LAPS Cancellation because of no payment of annual fees