-
Die
vorliegende Erfindung betrifft eine Abtast- und Halteschaltung mit
einem verringerten Offset. Insbesondere betrifft die vorliegende
Erfindung eine Abtast- und Haltestufe
mit einem Schalter mit niedrigem Stromverlust.
-
Abtast-
und Halteschaltungen werden in einer Vielzahl von Schaltungen und
Anwendungen verwendet. Eine Abtast- und Halteschaltung umfasst typischerweise
einen Abtastkondensator und eine Mehrzahl von Schaltern. Ein Eingangsschalter
verbindet eine Seite des Abtastkondensators mit einer Eingangsspannung. Nach
dieser Abtastphase wird der Eingangsschalter geöffnet, und die Ladung in dem
Abtastkondensator wird eingefroren. Der Spannungspegel in dem Abtastkondensator
wird während
der Haltephase aufrechterhalten, während der Eingangsschalter
geöffnet
ist. Typischerweise ist ein z. B. als Spannungsfolger konfigurierter
Verstärker
mit dem Abtastkondensator gekoppelt, um den abgetasteten Spannungspegel
in dem Kondensator zu buffern.
-
Wenn
der Eingangsschalter jedoch als MOS-Transistor ausgeführt ist,
hat das Durchschalten des Transistors den unerwünschten Effekt, dass Leckströme des Transistors
dem Abtastkondensator Ladung hinzufügen. Diese Situation ist in 1 dargestellt.
Der Operationsverstärker
AMP ist als nicht invertierender Verstärker mit einem Verstärkungsfaktor
A konfiguriert. Der Eingangsschalter S1 besteht aus einem Einzel-NMOS-Transistor
NM1. Der Transistor NM1 ist zwischen den Eingangsknoten Vin und
den Abtastkondensator C gekoppelt, der ebenfalls mit dem nicht invertierenden
(positiven) Eingang des Verstärkers
gekoppelt ist, der einen Spannungspegel V1 aufweist. Der Leckstrom
enthält
eine erste Komponente Im, die sich auf einen Vorschwellstrom des
MOS-Transistors NM1 bezieht. Eine zweite Komponente des Leckstroms
ist der Leckstrom Id, der sich auf die Bulk-Source-Diode des MOS-Transistors
NM1 bezieht.
-
2 zeigt
ein bekanntes Prinzip zur Vermeidung der Komponente Im des Leckstroms
auf Grund des Stroms im Bereich unterhalb der Schwellenspannung
des Transistors NM1. Ein Schalter S5 ist zwischen den Eingangsknoten
Vin und den ersten Schalter S1 gekoppelt. Der Zwischeneingangsknoten
zwischen dem ersten Schalter S1 und dem Schalter S5 ist ebenfalls
mit einem Schalter S4 gekoppelt. Wenn der erste Schalter S1 und
der Schalter S5 geöffnet
sind, d. h. während
der Haltephase, ist der Schalter S4 geschlossen. Der Zwischeneingangsknoten
V4 ist dann mit einem Knoten V3 gekoppelt. Der Knoten V3 hat im
Wesentlichen denselben Spannungspegel wie V1. Da es keinen Spannungsabfall über S1 gibt,
wird die Leckstromkomponente Im auf einen kleinen Rest reduziert,
der sich auf Grund der Eingangsoffsetspannung des Verstärkers AMP
ergibt. Die folgende Tabelle 1 zeigt die Stellungen der Schalter
S1, S5, S4 während
der Abtast- und während
der Haltephase: Tabelle 1
| | S1 | S5 | S4 |
| Abtasten | C | C | O |
| Halten | O | O | C |
-
C
steht für
geschlossen, und O steht für
geöffnet,
wobei geschlossen bedeutet, dass der Schalter eine Verbindung bereitstellt,
und geöffnet
bedeutet, dass der Schalter unterbricht.
-
Der
in 2 gezeigte Schaltkreis verringert lediglich die
erste Komponente Im des Leckstroms. Die zweite Komponente Id bleibt
unbeeinflusst. Die herkömmliche
Lösung
zur Verringerung von Id umfasst die Minimierung des Verhältnisses
zwischen der Source-Fläche
von NM1 und dem Abtastkondensator C, um dieses möglichst klein zu machen. Es
gibt jedoch viele Einschränkungen,
die zu diesem Ansatz im Widerspruch stehen, wie zum Beispiel die
Umschalt- oder Einschwingzeit
des Schaltkreises oder die maximal zulässige Fläche, die durch den Kondensator
C verbraucht wird.
-
US 6,265,911 B1 beschreibt
eine Abtast- und Haltestufe mit einem Abtastkondensator für eine Eingangsspannung
Vin und einem MOS-Transistor mit einem Bulk-Anschluss der die Eingangsspannung
an den Abtastkondensator koppelt.
-
DE 103 45 739 A1 beschreibt
Abtast- und Halteschaltungen mit einem MOS-Transistor als Schalter, bei dem das
Bulksubstrat-Potenzial zur Reduktion von Störungen mit einer Spannung proportional
zur Eingangsspannung beaufschlagt wird.
-
Auch
bei den vorstehenden Schaltungen ist der Leckstrom jedoch noch zu
hoch.
-
Es
ist ein Ziel der vorliegenden Erfindung, eine elektronische Vorrichtung
bereitzustellen, die eine Abtast- und Halteschaltung umfasst, in
der die zweite Komponente Id des Leckstroms stärker verringert wird als bei
Lösungen
nach dem Stand der Technik.
-
Die
vorliegende Erfindung stellt eine integrierte elektronische Vorrichtung
bereit, die eine Abtast- und Haltestufe umfasst. Die Abtast- und
Haltestufe enthält
einen Abtastkondensator zum Abtasten einer Eingangsspannung an einem
Eingangsknoten und einen ersten Schalter, der zwischen den Eingangsknoten
und den Abtastkondensator gekoppelt ist, um den Eingangsknoten mit
dem Abtastkondensator zu verbinden. Ein Spannungsfolger hat einen
Eingang, der mit dem Abtastkondensator gekoppelt ist. Der erste
Schalter enthält
einen ersten MOS-Transistor, der zwischen den Eingangsknoten und
den Abtastkondensator gekoppelt ist. Der erste MOS-Transistor hat
einen Bulk (Halbleiter), und die Abtast- und Haltestufe ist ferner
so eingerichtet, dass sie den Bulk während einer Haltephase, in
der der erste Schalter (S1) geöffnet
ist, selektiv mit einem Knoten koppelt, der einen Spannungspegel
aufweist, der gleich oder annähernd
gleich ist wie der Spannungspegel an dem Eingangsknoten des Spannungsfolgers
(d. h. der Spannung an dem Abtastkondensator). Gemäß der vorliegenden
Erfindung wird der Bulk eines MOS-Transistors, der als Schalter
für eine
Abtast- und Halteschaltung verwendet wird, so gesteuert, dass der
Spannungsabfall zwischen dem Bulk und der Source oder dem Drain des
MOS-Transistors verringert wird. Für einen kleinen Spannungsabfall über den
MOS-Transistor ist lediglich ein äußerst geringer Leckstrom zu
erwarten. Die Einstellung des Spannungspegels eines Bulk eines MOS-Transistors
ist jedoch nur möglich,
wenn der Bulk irgendwie von dem Substrat der integrierten elektronischen
Vorrichtung getrennt oder isoliert ist. Dies kann man erreichen,
indem eine isolierte Wanne bereitgestellt wird, in die der MOS-Transistor
platziert wird, oder indem der Transistor in einen durch Tiefendiffusion
an den Seiten und eine vergrabene Schicht von unten isolierten Tank
platziert wird. Die vorliegende Erfindung ist besonders hilfreich
für schnelle
Abtastverfahren, bei denen ein schnelles Umschalten benötigt wird.
Somit kann der MOS-Transistor vorteilhafterweise ein NMOS-Transistor
mit einer zusätzlichen
isolierten Wanne oder einem Tank sein, der durch Tiefendiffusion
an den Seiten und durch eine vergrabene Schicht von unten isoliert ist.
-
Die
Kopplung des Bulk des ersten Transistors mit dem Knoten, der den
benötigten
Spannungspegel aufweist, kann durch Verwendung eines zweiten Schalters
und eines dritten Schalters, die mit dem Bulk des ersten MOS-Transistors gekoppelt
sind, durchgeführt
werden. Der zweite und der dritte Schalter werden so gesteuert,
dass der Bulk während
einer Haltephase einen ersten Spannungspegel und während eine
Abtastphase der Abtast- und Haltestufe einen zweiten Spannungspegel
aufweist. Vorzugsweise wird der Bulk des ersten MOS-Transistors
innerhalb der Haltephase so gesteuert, dass er einen Spannungspegel
aufweist, der dem Spannungspegel an dem Eingang des Spannungsfolgers
entspricht. Wenn der Spannungspegel des Bulk dem Eingangssignal
des Spannungsfolgers entspricht, wird der Spannungsabfall über den
ersten MOS-Transistor minimiert, und der Leckstrom beträgt nahezu
Null.
-
Gemäß einem
Aspekt der Erfindung ist der Spannungsfolger ein Operationsverstärker, der
so gekoppelt ist, dass er als Spannungsfolger funktioniert. Der
Operationsverstärker
hat einen positiven Eingang, der als Eingang des Spannungsfolgers
dient. Vorteilhafterweise umfasst die integrierte elektronische
Schaltung ferner einen vierten Schalter und einen fünften Schalter.
Der fünfte
Schalter ist zwischen den Eingangsknoten und einen Eingang des ersten
Schalters gekoppelt, wodurch zwischen dem ersten Schalter und dem
fünften Schalter
ein Zwischeneingangsknoten bereitgestellt wird. Praktisch gesehen
ist der Zwischenknoten ein zusätzlicher
Knoten, der zwischen dem ersten und dem fünften Schalter gebildet wird,
indem der fünfte
Schalter mit dem Eingangsknoten gekoppelt wird. Der vierte Schalter
ist so angeordnet, dass der vierte Schalter in einem geschlossenen
Zustand einen Knoten mit dem Zwischeneingangsknoten verbindet, wobei
der Knoten einen Spannungspegel aufweist, der dem Spannungspegel
an einem negativen Eingangsknoten des Operationsverstärkers entspricht.
Die Spannung des negativen Eingangsknotens des Operationsverstärkers ist
im Wesentlichen gleich der Spannung des positiven Eingangsknotens
des Operationsverstärkers,
wenn der Operationsverstärker
als Spannungsfolger konfiguriert ist. Somit kann der mit dem negativen
Eingangsknoten gekoppelte Knoten vorzugsweise zur Festlegung des
Spannungspegels an dem Zwischenknoten verwendet werden. Diese Anordnung
sorgt dafür,
dass der Spannungsabfall über
den Drain und die Source des ersten MOS-Transistors während der
Haltephase minimiert wird. Die Verwendung eines vierten und fünften Schalters in
Kombination mit der vorliegenden Erfindung ermöglicht es, dass so gut wie
sämtliche
Arten von Leckströmen verhindert
werden können.
-
Des
Weiteren kann in der integrierten elektronischen Vorrichtung gemäß der vorliegenden
Erfindung eine Steuerstufe bereitgestellt werden, die so eingerichtet
ist, dass sie das Schalten des zweiten Schalters auf eine bestimmte
Art steuert. Gemäß diesem
Aspekt der vorliegenden Erfindung ist der zweite Schalter mit dem negativen
Eingang des Operationsverstärkers
gekoppelt. In dieser Situation wird der zweite Schalter durch die Steuerstufe
so gesteuert, dass er erst dann geschlossen wird, wenn der Operationsverstärker (oder
der Spannungsfolger, wenn eine andere Art von Spannungsfolger verwendet
wird) vollständig
eingeschwungen ist. Andernfalls bestände das Risiko, dass Störimpulse
oder Änderungen
des Spannungspegels an dem negativen Eingang den benötigten Spannungspegel
des Bulk des ersten MOS-Transistors beeinträchtigen könnten. Deshalb ist es notwendig,
den zweiten Schalter erst nach einer Zeit, die der Operationsverstärker zum
Einschwingen benötigt,
zu schließen.
Da der Operationsverstärker
als Spannungsfolger geschaltet ist, ist der Spannungspegel an dem
negativen Eingang nach der benötigten
Einschwingzeit nahezu gleich dem Spannungspegel an dem positiven
Eingangsknoten. Folglich wird der Spannungspegel an dem Bulk nahezu
gleich dem Spannungspegel an dem Drain oder der Source (abhängig davon,
ob die Source oder der Drain mit dem positiven Eingangsknoten des
Operationsverstärkers
verbunden ist) des ersten MOS-Transistors. Des Weiteren kann es
einen Komparator mit einem integrierten Offset geben, um eine minimale
Spannungsdifferenz zwischen dem positiven Eingang und dem negativen
Eingang des Operationsverstärkers
zu detektieren. Ein derartiger Komparator kann so eingerichtet sein,
dass er das korrekte und vollständige
Einschwingen des Operationsverstärkers überwacht.
Der zweite Schalter darf nur dann geschlossen sein, wenn die Eingangsspannungen
an dem positiven und dem negativen Eingangsknoten des Operationsverstärkers innerhalb
eines bestimmten Bereichs liegen. Ein Tiefpassfilter kann mit dem
Bulk des ersten MOS-Transistors gekoppelt sein, um den Spannungspegel
an dem Bulk zu glätten.
Dies ist eine andere Möglichkeit
zur Minimierung von Störimpulsen
oder unerwünschten
Schwankungen des Spannungspegels des Bulk des ersten Transistors.
-
Die
vorliegende Erfindung stellt ebenfalls ein Verfahren zum Abtasten
einer Spannung mit einer Abtast- und Haltestufe bereit. Ein erster
MOS-Transistor wird geschlossen, um einen Abtastkondensator mit
einer abzutastenden Eingangsspannung zu koppeln. Der erste MOS-Transistor
wird dann geöffnet,
um die abgetastete Spannung in dem Abtastkondensator zu halten.
Während
der erste MOS-Transistor geöffnet
ist, wird der Spannungspegel an dem Bulk des ersten MOS-Transistors
so gesteuert, dass der Spannungspegel des Bulk gleich oder annähernd gleich
ist wie der abgetastete Spannungspegel in dem Abtastkondensator.
Entsprechend wird der Spannungsabfall über den ersten MOS-Transistor, insbesondere
zwischen dem Bulk und der mit dem Abtastkondensator gekoppelten
Seite minimiert, und ein Leckstrom wird vermieden. Der Schritt des Steuerns
des Spannungspegels an dem Bulk, insbesondere das Koppeln des Bulk
mit einem Knoten, der einen benötigten
Spannungspegel aufweist, der dem Eingangsspannungspegel an dem Eingang
des Spannungsfolgers entspricht, kann um eine bestimmte Einschwingzeit,
die der Spannungsfolger (oder der Operationsverstärker) zum
Einschwingen benötigt,
verzögert
werden.
-
Weitere
Einzelheiten der vorliegenden Erfindung ergeben sich aus der untenstehenden
Beschreibung der bevorzugten Ausführungsform unter Bezugnahme
auf die beigefügten
Zeichnungen. Es zeigen:
-
1 einen
vereinfachten Schaltplan einer Abtast- und Haltestufe gemäß dem Stand
der Technik,
-
2 einen
vereinfachten Schaltplan einer Abtast- und Haltestufe gemäß dem Stand
der Technik,
-
3 einen
vereinfachten Schaltplan einer ersten Ausführungsform der vorliegenden
Erfindung,
-
4 Signalverläufe, die
sich auf Signale der ersten Ausführungsform
der vorliegenden Erfindung beziehen, und
-
5 einen
vereinfachten Schaltplan einer zweiten Ausführungsform der vorliegenden
Erfindung.
-
3 zeigt
ein vereinfachtes Schaltbild einer ersten Ausführungsform der vorliegenden
Erfindung. Es gibt eine Abtast- und Haltestufe, umfassend einen
ersten Schalter S1, der einen MOS-Transistor NM1 umfasst. Der MOS-Transistor
hat eine Bulkverbindung V2, und eine parasitäre Diode DP ist zwischen den
Bulk und den Source-Anschluss des ersten Transistors NM1 geschaltet.
Der positive Eingangsknoten des Operationsverstärkers AMP ist mit dem Abtastkondensator
C gekoppelt. Der abgetastete Spannungspegel an dem Eingangsknoten
des Operationsverstärkers
ist V1. Der Operationsverstärker
AMP ist unter Verwendung der Widerstände (A-1)R und R als Spannungsfolger
mit einem Verstärkungsfaktor
A geschaltet. Der Bulk des ersten Transistors NM1 ist durch einen
zweiten Schalter S2 mit dem negativen Eingangsknoten V3 des Operationsverstärkers gekoppelt.
Ein dritter Schalter S3 ist durch einen Einzel-NMOS-Transistor NM3 implementiert und so
eingerichtet, dass er den Bulk V2 des ersten MOS-Transistors NM1
mit Masse koppeln kann. Des Weiteren gibt es einen vierten Schalter
S4, der durch einen NMOS-Transistor NM4 implementiert ist, um den
Spannungspegel V3 an dem negativen Eingangsknoten des Operationsverstärkers an
den Zwischenknoten V4 zu übertragen.
Der Zwischenknoten V4 befindet sich zwischen einem fünften Schalter
S5, der aus einem NMOS-Transistor NM5 besteht, und dem ersten MOS-Transistor
NM1, z. B. dem ersten Schalter S1. Die folgende Tabelle 2 zeigt
die Einstellung der Schalter während
der Abtast- und der Haltephase. Tabelle 2
| | S1 | 85 | S4 | S2 | S3 |
| Abtasten | C | C | O | O | C |
| Halten | O | O | C | C | O |
-
Wie
in Tabelle 2 gezeigt, werden die Schalter S5 und S1 geschlossen,
um die Eingangsspannung Vin in dem Abtastkondensator C abzutasten.
Während
dieser Abtastphase sind die Schalter S2 und S4 geöffnet, und
der Schalter S3 ist geschlossen. Während der Haltephase werden
die Schalter S1 und S5 sowie der Schalter S3 geöffnet, während die Schalter S2 und S4
geschlossen werden. Dies sorgt dafür, dass der Spannungspegel
V2 an dem Bulk des ersten MOS- Transistors
NM1 mit dem Knoten V3 gekoppelt ist, um den Spannungspegel des negativen
Eingangsknotens V3 des Operationsverstärkers AMP an den Bulk V2 des
NMOS-Transistors NM1 (des Schalters S1) zu übertragen. Während der
Haltephase werden die Schalter S1 und S5 geöffnet, und der Zwischeneingangsknoten
V4 wird mit dem negativen Eingangsknoten (Spannungspegel V3) des
Operationsverstärkers
AMP gekoppelt. Entsprechend wird der Spannungspegel an dem Knoten
V4 nahezu gleich dem Spannungspegel an V3. Da die Spannungspegel
an V2 und V4 nahezu gleich dem Spannungspegel an V1 sind, gibt es
so gut wie keinen Spannungsabfall über den Transistor NM1, und
Leckströme
werden vermieden.
-
4 zeigt
Signalverläufe,
die sich auf den in 3 gezeigten Schaltplan beziehen.
Entsprechend wird der Schalter S1 für eine gewisse Zeit geschlossen,
um die Eingangsspannung abzutasten. Während die Eingangsspannung
abgetastet wird, fällt
der Spannungspegel an V1, d. h. an dem positiven Eingangsknoten des
Operationsverstärkers
AMP, in Übereinstimmung
mit der abgetasteten Eingangsspannung ab. Der Spannungspegel V3
an dem negativen Eingangsknoten des Operationsverstärkers AMP
folgt mit einer gewissen Verzögerung
in Übereinstimmung
mit dem Einschwingverhalten des Operationsverstärkers AMP. Die Spannung an
V2 sollte sich jedoch letztendlich auf einen V1 entsprechenden Spannungspegel
einschwingen. Da der Schalter S2 während der Haltephase geschlossen
ist, tritt an dem Bulk V2 des ersten Transistors NM1 während Phase
3 eine Spannungsspitze auf. Der Schalter S4 sollte erst dann geschlossen
werden, wenn sich die Spannung V3 in Phase 4 ausreichend eingeschwungen
hat. Entsprechend kann es ein Zeitfenster geben, in dem V2 größer als
V1 ist, wenn die Einschwingzeit länger als die Abtastzeit ist,
sowie bei negativen Übergängen des
Spannungspegels an V1. In dieser Situation kann die parasitäre Diode
DP in Durchlassrichtung vorgespannt werden. Der daraus resultierende
Diodenstrom kann dann den Kondensator C laden und kann in den gesamten
Abtast- und Haltevorgang einen erheblichen Fehler einbringen. Ein
anderes Risiko betrifft Störimpulse
der substratnahen Fläche
des Abtastkondensators C. Während
der Haltephase und auf Grund von vorübergehenden Störimpulsen
(zum Beispiel in der Versorgungsspannung des Operationsverstärkers AMP) können die
Ausgangsspannung V0 des Operationsverstärkers AMP und ebenso der Spannungspegel
V3 an dem negativen Eingangsknoten des Operationsverstärkers AMP
Störimpulse
aufweisen. Ein Störimpuls
in eine positive Richtung kann die parasitäre Diode DP ebenso vorübergehend
in Durchlassrichtung vorspannen und den Kondensator C laden. Diese
Probleme können
durch den in 5 gezeigten Schaltkreis gelöst werden.
-
5 zeigt
ein vereinfachtes Schaltbild einer zweiten Ausführungsform der vorliegenden
Erfindung. Die Bauelemente und Knoten gleichen den in 4 gezeigten.
Es gibt jedoch einen zusätzlichen
Widerstand RF und einen Kondensator CF, die zwischen den zweiten
Schalter S2 (Transistor NM2) und der Bulk V2 des ersten Transistors
NM1 gekoppelt sind. Die Widerstands-Kapazitäts-Anordnung fungiert als RC-Filter, das
den Spannungspegel an V3 an dem negativen Eingang des Operationsverstärkers AMP
in Bezug auf Masse filtert. Folglich ist es wichtig, dass die substratnahe
Fläche
des Kondensators CF mit genau derselben Masse wie der Abtastkondensator
C verbunden ist. Entsprechend werden durch das aus dem Widerstand
RF und dem Kondensator CF bestehende RC-Filter jegliche Spitzen
oder Störimpulse
des Spannungspegels an V3 verringert. Des Weiteren können die
Schalter auf eine bestimmte Weise gesteuert werden, um Probleme
auf Grund der Einschwingzeit des Operationsverstärkers AMP zu vermeiden. Der
Schalter S2 kann zum Beispiel erst nach einer bestimmten Verzögerung geschlossen
werden, d. h. nachdem sich der Operationsverstärker AMP vollständig eingeschwungen
hat. Der Schalter S2 kann ebenso erst nach einer bestimmten Wartezeit,
nachdem der erste Schalter S1 geschlossen wurde, geöffnet werden.
Um sicherzustellen, dass das Einschwingen des Operationsverstärkers AMP
ausreicht, kann ein Komparator zwischen den positiven und den negativen
Eingangsknoten des Operationsverstärkers AMP gekoppelt werden.
Entsprechend werden die Spannungspegel an V1 und V3 verglichen.
Wenn ein Komparator mit einem integrierten Offset verwendet wird,
kann der Komparator ein Steuersignal ausgeben, das den Schalter
S2 so triggert, dass er geschlossen wird, wenn der Spannungspegel
an V3 denjenigen an V1 innerhalb eines bestimmten Bereichs, z. B.
30 mV, erreicht. Anders ausgedrückt,
der Komparator mit dem integrierten Offset detektiert die minimale
Spannungsdifferenz zwischen dem positiven Eingang und dem negativen
Eingang des Operationsverstärkers
AMP und triggert den Schalter S2 nur dann so, dass er geschlossen
wird, wenn die Eingangsspannungen an dem positiven und dem negativen
Eingangsknoten innerhalb dieses bestimmten Bereichs liegen.