JP4412508B2 - 半導体回路 - Google Patents
半導体回路 Download PDFInfo
- Publication number
- JP4412508B2 JP4412508B2 JP2007261203A JP2007261203A JP4412508B2 JP 4412508 B2 JP4412508 B2 JP 4412508B2 JP 2007261203 A JP2007261203 A JP 2007261203A JP 2007261203 A JP2007261203 A JP 2007261203A JP 4412508 B2 JP4412508 B2 JP 4412508B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- differential
- terminal
- input
- differential signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
- H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
Description
110a、110b、130a、130b、140a、140b、161a、161b CMOSインバータ
120a、120b 負荷抵抗部
150 ローパスフィルタ
160 CMOSインバータクロスカップリング回路
151a、151b トランスファゲート
152 ゲート容量部
N111a、N111b、N121a、N121b NMOSトランジスタ
P111a、P111b、P121a、P121b、P152a、P152b PMOSトランジスタ
A1、A2、B1、B2、C1、C2、D1、D2 ノード
Claims (14)
- 入力差動信号が入力される差動入力部と、
前記差動入力部に入力される電圧に応じて、出力差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記差動入力部に接続され前記ローパスフィルタが抽出した信号の直流成分に基づいて、抵抗値が設定される負荷抵抗部と、を備え、
前記ローパスフィルタは、抵抗部と容量部を備え、
前記抵抗部は第1のトランスファゲートと第2のトランスファゲートからなり、また、前記容量部は第1のトランジスタのゲート容量と第2のトランジスタのゲート容量からなり、
前記第1のトランスファゲートの一方の端子は前記差動信号出力端子から出力される差動信号のうち一方の差動信号が入力され、他方の端子は第1のノードと接続され、
前記第1のトランジスタのドレインおよびソースは、前記第1のノードと接続され、ゲートは第2のノードと接続され、
前記第2のトランスファゲートの一方の端子は、前記差動信号出力端子から出力される差動信号のうち他方の差動信号が入力され、他方の端子は、前記第2のノードと接続され、
前記第2のトランジスタのドレインおよびソースは、前記第2のノードと接続され、ゲートは前記第1のノードと接続される
半導体回路。 - 入力差動信号が入力される差動入力部と、
前記差動入力部に入力される電圧に応じて、出力差動信号を出力する差動信号出力端子と、
前記差動信号出力端子から出力された信号の直流成分を抽出するローパスフィルタと、
前記差動入力部に接続され前記ローパスフィルタが抽出した信号の直流成分に基づいて、抵抗値が設定される負荷抵抗部と、を備え、
前記ローパスフィルタは、抵抗部と容量部を備え、
前記抵抗部は第1のトランスファゲートと第2のトランスファゲートからなり、また、前記容量部は第1のトランジスタのゲート容量と第2のトランジスタのゲート容量からなり、
前記第1のトランスファゲートの一方の端子は、前記差動信号出力端子から出力される差動信号のうち一方の差動信号が入力され、他方の端子は、第1のノードと接続され、
前記第1のトランジスタのドレインおよびソースは、接地端子と接続され、ゲートは第1のノードと接続され、
前記第2のトランスファゲートの一方の端子は、前記差動信号出力端子から出力される差動信号のうち他方の差動信号が入力され、他方の端子は、第2のノードと接続され、
前記第2のトランジスタのドレインおよびソースは、接地端子と接続され、ゲートは前記第2のノードと接続される
半導体回路。 - 前記差動信号出力端子には、クロスカップリングされたCMOSインバータが接続される請求項1または請求項2に記載の半導体回路。
- 前記差動信号出力端子と、前記ローパスフィルタとの間にバッファが複数段接続される
請求項1〜請求項3のいずれか1項に記載の半導体回路。 - 前記負荷抵抗部は、前記差動入力部に対し直列に接続される
請求項1〜請求項4のいずれか1項に記載の半導体回路。 - 前記負荷抵抗部は、前記差動入力部に対し並列に接続される
請求項1〜請求項4のいずれか1項に記載の半導体回路。 - 前記差動入力部は、1対のCMOSインバータからなる
請求項1〜請求項6のいずれか1項に記載の半導体回路。 - 前記差動入力部のCMOSインバータは、直列接続された第3のトランジスタと第4のトランジスタとを有し、
前記差動信号出力端子が、前記第3のトランジスタと前記第4のトランジスタとの間に配置される
請求項7に記載の半導体回路。 - 前記負荷抵抗部は、第5のトランジスタと第6のトランジスタとを有し、
前記第5のトランジスタは、接地端子と前記第3のトランジスタとの間に接続され、
前記第6のトランジスタは、電源電圧端子と前記第4のトランジスタとの間に接続される
請求項8に記載の半導体回路。 - 前記負荷抵抗部は、第5のトランジスタを有し、
前記第5のトランジスタは、接地端子と前記第3のトランジスタとの間に接続される
請求項8に記載の半導体回路。 - 前記負荷抵抗部は、第6のトランジスタを有し、
前記第6のトランジスタは、電源電圧端子と前記第4のトランジスタとの間に接続される
請求項8に記載の半導体回路。 - 前記負荷抵抗部は、第5のトランジスタと第6のトランジスタとを有し、
前記第6のトランジスタは、電源電圧端子と前記差動信号出力端子との間に接続され、
前記第5のトランジスタは、接地端子と前記差動信号出力端子との間に接続される
請求項8に記載の半導体回路。 - 前記負荷抵抗部は、第5のトランジスタを有し、
前記第5のトランジスタは、接地端子と前記差動信号出力端子との間に接続される
請求項8に記載の半導体回路。 - 前記負荷抵抗部は、第6のトランジスタを有し、
前記第6のトランジスタは、電源電圧端子と前記差動信号出力端子との間に接続される
請求項8に記載の半導体回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261203A JP4412508B2 (ja) | 2007-10-04 | 2007-10-04 | 半導体回路 |
US12/230,906 US20090091354A1 (en) | 2007-10-04 | 2008-09-08 | Semiconductor circuit |
TW097135474A TWI384754B (zh) | 2007-10-04 | 2008-09-16 | 半導體電路 |
CN2008101681387A CN101404484B (zh) | 2007-10-04 | 2008-09-28 | 半导体电路 |
EP08017217A EP2045919A3 (en) | 2007-10-04 | 2008-09-30 | Semiconductor circuit |
KR1020080097069A KR100972317B1 (ko) | 2007-10-04 | 2008-10-02 | 반도체 회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007261203A JP4412508B2 (ja) | 2007-10-04 | 2007-10-04 | 半導体回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009094640A JP2009094640A (ja) | 2009-04-30 |
JP4412508B2 true JP4412508B2 (ja) | 2010-02-10 |
Family
ID=40328530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007261203A Expired - Fee Related JP4412508B2 (ja) | 2007-10-04 | 2007-10-04 | 半導体回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20090091354A1 (ja) |
EP (1) | EP2045919A3 (ja) |
JP (1) | JP4412508B2 (ja) |
KR (1) | KR100972317B1 (ja) |
CN (1) | CN101404484B (ja) |
TW (1) | TWI384754B (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100954111B1 (ko) * | 2008-06-05 | 2010-04-23 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
CN101877578B (zh) * | 2010-06-30 | 2012-06-06 | 四川和芯微电子股份有限公司 | 占空比调节系统 |
JP5356444B2 (ja) * | 2011-03-17 | 2013-12-04 | 株式会社東芝 | バッファ回路、伝送回路および無線通信装置 |
JP5917858B2 (ja) * | 2011-08-29 | 2016-05-18 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
TWI497914B (zh) * | 2013-01-21 | 2015-08-21 | Orise Technology Co Ltd | 分時轉態轉壓器 |
US9369118B2 (en) * | 2014-07-11 | 2016-06-14 | Kabushiki Kaisha Toshiba | Duty cycle correction circuit and semiconductor device |
US9607710B2 (en) * | 2014-11-10 | 2017-03-28 | Sk Hynix Memory Solutions Inc. | Read-threshold calibration in a solid state storage system |
US9312860B1 (en) * | 2015-02-26 | 2016-04-12 | International Business Machines Corporation | Gated differential logic circuit |
KR20160109028A (ko) | 2015-03-09 | 2016-09-21 | 에스케이하이닉스 주식회사 | 듀티 보정 회로 및 그를 포함하는 이미지 센싱 장치 |
KR20160109578A (ko) | 2015-03-12 | 2016-09-21 | 에스케이하이닉스 주식회사 | 듀티 보정 회로 및 그를 포함하는 이미지 센싱 장치 |
KR102083222B1 (ko) * | 2016-08-03 | 2020-03-02 | 에스케이하이닉스 주식회사 | 노이즈 입력에 강인한 수신기 |
US10396768B2 (en) * | 2017-04-13 | 2019-08-27 | Texas Instruments Incorporated | Circuits with low-pass filters and differential amplifiers |
CN107526386A (zh) * | 2017-08-28 | 2017-12-29 | 天津大学 | 具有高电源抑制比的参考电压源 |
KR20200008842A (ko) | 2018-07-17 | 2020-01-29 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
KR102534162B1 (ko) * | 2018-07-19 | 2023-05-19 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN112994697B (zh) * | 2021-04-21 | 2021-07-30 | 微龛(广州)半导体有限公司 | 一种比较器 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4479216A (en) * | 1982-12-22 | 1984-10-23 | At&T Bell Laboratories | Skew-free clock circuit for integrated circuit chip |
JPH01205788A (ja) * | 1988-02-12 | 1989-08-18 | Toshiba Corp | 半導体集積回路 |
JPH07114349B2 (ja) * | 1988-12-28 | 1995-12-06 | 株式会社東芝 | デューティ制御回路装置 |
JPH05300001A (ja) * | 1992-04-23 | 1993-11-12 | Oki Electric Ind Co Ltd | レベルシフト回路 |
FR2733647B1 (fr) * | 1995-04-26 | 1997-07-18 | Sgs Thomson Microelectronics | Filtre actif differentiel du second ordre |
US5621340A (en) * | 1995-08-02 | 1997-04-15 | Rambus Inc. | Differential comparator for amplifying small swing signals to a full swing output |
JP3576702B2 (ja) * | 1996-06-12 | 2004-10-13 | 富士通株式会社 | 可変ハイパスフィルタ |
DE19914305B4 (de) * | 1998-03-31 | 2004-11-25 | Kanji Higashiyamato Otsuka | Elektronische Vorrichtung |
JP3887171B2 (ja) * | 1999-01-19 | 2007-02-28 | 株式会社ルネサステクノロジ | 半導体集積回路 |
US6686772B2 (en) * | 2001-11-19 | 2004-02-03 | Broadcom Corporation | Voltage mode differential driver and method |
US6670838B1 (en) * | 2002-11-05 | 2003-12-30 | Chrontel, Inc. | Digital clock adaptive duty cycle circuit |
JP2004343277A (ja) * | 2003-05-14 | 2004-12-02 | Mitsubishi Electric Corp | 入力バッファ回路 |
JP3805769B2 (ja) * | 2003-12-17 | 2006-08-09 | 株式会社東芝 | 差動対回路及び演算増幅回路 |
US6933759B1 (en) * | 2004-02-05 | 2005-08-23 | Texas Instruments Incorporated | Systems and methods of performing duty cycle control |
US7519344B2 (en) * | 2004-03-31 | 2009-04-14 | Intel Corporation | Bandpass amplifier, method, and system |
US7274232B2 (en) * | 2005-03-17 | 2007-09-25 | Realtek Semiconductor Corp. | Variable delay clock synthesizer |
DE102005028173B4 (de) * | 2005-06-17 | 2007-03-08 | Texas Instruments Deutschland Gmbh | Integrierte CMOS-Tastverhältnis-Korrekturschaltung für ein Taktsignal |
JP4707099B2 (ja) * | 2005-08-23 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 差動出力回路 |
US20070146011A1 (en) * | 2005-12-28 | 2007-06-28 | O'mahony Frank P | Duty cycle adjustment |
US7764086B2 (en) * | 2006-12-22 | 2010-07-27 | Industrial Technology Research Institute | Buffer circuit |
-
2007
- 2007-10-04 JP JP2007261203A patent/JP4412508B2/ja not_active Expired - Fee Related
-
2008
- 2008-09-08 US US12/230,906 patent/US20090091354A1/en not_active Abandoned
- 2008-09-16 TW TW097135474A patent/TWI384754B/zh not_active IP Right Cessation
- 2008-09-28 CN CN2008101681387A patent/CN101404484B/zh not_active Expired - Fee Related
- 2008-09-30 EP EP08017217A patent/EP2045919A3/en not_active Withdrawn
- 2008-10-02 KR KR1020080097069A patent/KR100972317B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
CN101404484B (zh) | 2012-12-12 |
US20090091354A1 (en) | 2009-04-09 |
CN101404484A (zh) | 2009-04-08 |
KR100972317B1 (ko) | 2010-07-26 |
TW200934120A (en) | 2009-08-01 |
KR20090034762A (ko) | 2009-04-08 |
TWI384754B (zh) | 2013-02-01 |
EP2045919A3 (en) | 2009-10-07 |
EP2045919A2 (en) | 2009-04-08 |
JP2009094640A (ja) | 2009-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4412508B2 (ja) | 半導体回路 | |
JP4412507B2 (ja) | 半導体回路 | |
US7973596B2 (en) | Low-noise, low-power, low drift offset correction in operational and instrumentation amplifiers | |
JP4922248B2 (ja) | Ac接続を用いたレベル・シフトするためのシステムおよび方法 | |
JP4481314B2 (ja) | 信号変換回路 | |
US20150263731A1 (en) | Level shift circuit | |
JP2004343277A (ja) | 入力バッファ回路 | |
US8350598B2 (en) | Multi-stage receiver | |
US9571052B1 (en) | Transconductance (gm) boosting transistor arrangement | |
US7652506B2 (en) | Complementary signal generating circuit | |
US7274216B2 (en) | Duty cycle controlled CML-CMOS converter | |
US8456196B2 (en) | High-speed comparator | |
US20180054199A1 (en) | Low-voltage differential signaling transmitter and receiver | |
JP2007060069A (ja) | 差動出力回路 | |
JP4806289B2 (ja) | 入力バッファ | |
KR100453424B1 (ko) | 반도체 집적 회로 | |
US8963582B2 (en) | Signal amplification circuit and method | |
JP5871599B2 (ja) | 増幅器及び多段増幅器 | |
JP6321960B2 (ja) | 遅延装置 | |
US8044689B2 (en) | Semiconductor circuit | |
JP2007110620A (ja) | 可変遅延回路及び遅延ロックループ回路 | |
JP2012060498A (ja) | シュミット回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4412508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |