CN107681981A - 用于通过抑制谐波对发送器线性化的系统和方法 - Google Patents

用于通过抑制谐波对发送器线性化的系统和方法 Download PDF

Info

Publication number
CN107681981A
CN107681981A CN201710508347.0A CN201710508347A CN107681981A CN 107681981 A CN107681981 A CN 107681981A CN 201710508347 A CN201710508347 A CN 201710508347A CN 107681981 A CN107681981 A CN 107681981A
Authority
CN
China
Prior art keywords
frequency mixer
input
passive frequency
capacitor
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710508347.0A
Other languages
English (en)
Other versions
CN107681981B (zh
Inventor
韦努马达夫·巴格瓦图拉
宋尚万
卢·伊万·秀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107681981A publication Critical patent/CN107681981A/zh
Application granted granted Critical
Publication of CN107681981B publication Critical patent/CN107681981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1491—Arrangements to linearise a transconductance stage of a mixer arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing
    • H03D2200/0074—Mixing using a resistive mixer or a passive mixer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing
    • H03D2200/0078—Mixing using a switched phase shifter or delay line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Transmitters (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

提供了一种用于通过抑制谐波对发送器线性化的系统和方法。一种设备和方法。该设备包括多个无源混频器，其中多个无源混频器中的每个包括接收BBI的第一输入端、接收的第二输入端、接收BBQ的第三输入端、接收的第四输入端、接收在多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、接收在多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、接收在多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、接收在多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；电压域矢量求和阵列，与多个无源混频器中的每一个的输出端连接。

Description

用于通过抑制谐波对发送器线性化的系统和方法
本申请要求于2016年8月2日在美国专利商标局提交并分配序列号62/370,028的美国临时专利申请和于2016年9月27日在美国专利商标局提交并分配序列号15/277,534的美国非临时专利申请的优先权，上述申请的全部内容通过引用合并于此。
技术领域
本公开总体涉及一种用于对发送器进行线性化的设备和方法，更具体地，涉及一种用于通过在混频器的输出端抑制谐波对发送器进行线性化的设备和方法。
背景技术
蜂窝式发送器通常必须满足严格的频谱发射和噪声标准或规范，同时消耗少量的功率来延长电池寿命。此外，对于长期演进(LTE)，发送器必须支持单个资源块(RB)和多个RB的情况。为了满足频谱发射掩模(SEM)规范，蜂窝式发送器的线性度是显著的。计数器互调制(CIM)产品是非线性的主要贡献者之一。电压或电流换向混频器的一个基本(和不期望的)特性是混频器产生强的三次谐波分量。结果，对于本机振荡器的时钟频率FLO和基带频率FBB，混频器输出包含在FLO+FBB处的期望的信号和在3FLO-FBB处的非期望的信号。以3FLO为中心的信号可能仅比以FLO为中心的信号低10dB。
发明内容
根据一个实施例，一种设备包括：多个无源混频器，其中，所述多个无源混频器中的每一个包括用于接收基带同相信号BBI的第一输入端、用于接收基带同相信号的逆的第二输入端、用于接收基带正交信号BBQ的第三输入端、用于接收基带正交信号的逆的第四输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；电压域矢量求和阵列，与所述多个无源混频器中的每一个的输出端连接。
根据一个实施例，一种方法包括：通过多个无源混频器对基带同相信号BBI、基带同相信号的逆基带正交信号BBQ、基带正交信号的逆进行混频，其中，所述多个无源混频器中的每一个包括用于接收BBI的第一输入端、用于接收的第二输入端、用于接收BBQ的第三输入端、用于接收的第四输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；并且通过与所述多个无源混频器中的每一个的输出端连接的电压域矢量求和阵列对所述多个无源混频器的输出进行求和。
根据一个实施例，一种制造谐波抑制混频器的方法包括：将谐波抑制混频器形成为包括至少一个其他谐波抑制混频器的晶片或封装的部分，其中，谐波抑制混频器被配置为通过多个无源混频器对基带同相信号BBI、基带同相信号的逆基带正交信号BBQ、基带正交信号的逆进行混频，其中，所述多个无源混频器中的每一个包括用于接收BBI的第一输入端、用于接收的第二输入端、用于接收BBQ的第三输入端、用于接收的第四输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；并且通过与所述多个无源混频器中的每一个的输出端连接的电压域矢量求和阵列对所述多个无源混频器的输出进行求和；并且测试谐波抑制混频器，其中，测试谐波抑制混频器的步骤包括使用一个或更多个电光转换器、将光信号分成两个或更多个光信号的一个或更多个的分光器以及一个或更多个光电转换器来测试谐波抑制混频器和所述至少一个其它谐波抑制混频器。
根据一个实施例，一种构造集成电路的方法包括：产生针对集成电路的层的特征集的掩模布局，其中，掩模布局包括针对包括谐波抑制混频器的一个或更多个电路特征的标准单元库宏，其中，谐波抑制混频器被配置为通过多个无源混频器对基带同相信号BBI、基带同相信号的逆基带正交信号BBQ、基带正交信号的逆进行混频，其中，所述多个无源混频器中的每一个包括用于接收BBI的第一输入端、用于接收的第二输入端、用于接收BBQ的第三输入端、用于接收的第四输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；并且通过与所述多个无源混频器中每一个的输出端连接的电压域矢量求和阵列对混频的BBI、BBQ和进行求和；在产生掩模布局期间忽略宏的相对位置以符合布局设计规则；在产生掩模布局之后检查宏的相对位置以符合布局设计规则；在通过任何宏检测到不符合布局设计规则的情况下，通过修改每一个不符合的宏来修改掩模布局，以符合布局设计规则；根据修改的具有针对集成电路的层的特征集的掩模布局来产生掩模；并且根据掩模来制造集成电路层。
附图说明
从以下结合附图的详细描述中，本公开的特定实施例的上述和其它方面、特征和优点将更加明显，其中：
图1是分别具有0度、45度和90度相移的处于一个频率的三个信号的图示；
图2是图1中的三个信号的三次谐波信号的图示；
图3是根据本公开的实施例的用于产生信号的不同相移的设备的示意性示图；
图4是根据本公开的实施例的信号的三个相移的示图；
图5是根据本公开的实施例的针对电压域矢量求和的提供幅度加权的设备以及所述设备可连接的装置的等效输入电容的示意性示图；
图6是根据本公开的实施例的谐波抑制混频器和谐波抑制混频器可连接的装置的等效输入电容的示意性示图；
图7是根据本公开的实施例的针对图6的谐波抑制混频器的本机振动器波形的图示；
图8是根据本公开的实施例的针对图6的谐波抑制混频器的本机振荡器信号和其合成波形的曲线图；
图9是根据本公开的实施例的单端谐波抑制混频器和单端谐波抑制混频器可连接的装置的等效输入电容的示意性示图；
图10是根据本公开的实施例的微分谐波抑制混频器和微分谐波抑制混频器可连接的装置的两个等效输入电容的示意性示图；
图11至图13分别是根据本公开的实施例的图10的第一混频器、第二混频器和第三混频器的示意性示图；
图14是根据本公开的实施例的图10的微分谐波抑制混频器的本机振荡器信号的曲线图；
图15是根据本公开的实施例的包括谐波抑制混频器的系统的框图；
图16是根据本公开的实施例的操作谐波抑制混频器的方法的流程图；
图17是根据本公开的实施例的制造谐波抑制混频器的方法的流程图；
图18是根据本公开的实施例的构造集成电路的流程图；
具体实施方式
下面，参照附图对本公开的实施例进行详细地描述。应注意，尽管相同的元件在不同的附图中示出，但是相同的元件将用相同的标号表示。在下面的描述中，仅提供诸如详细的配置和组件的具体细节来帮助对本公开的实施例的整体性理解。因此，对于本领域技术人员应当显而易见的是，在不脱离本公开的范围和精神的情况下，可对这里所述的实施例进行各种改变和修改。此外，为了清楚和简明，省略了众所周知的功能和结构的描述。下面描述的术语是考虑到本公开的功能而定义的术语，并且可根据用户、用户的意图或习惯而不同。因此，术语的定义应基于贯穿本说明书的内容来确定。
本公开可具有各种修改和各种实施例，其中下面参考附图对实施例进行详细描述。然而，应当理解，本公开不限于这些实施例，而是包括在本公开的精神和范围内的所有修改、等同物和替代物。
虽然包括诸如第一、第二等序数的术语可用于描述各种元件，但是结构元件不受术语限制。这些术语仅用于在元件之间进行区分。例如，在不脱离本公开的范围的情况下，第一结构元件可被称为第二结构元件。类似地，第二结构元件也可被称为第一结构元件。如这里所使用的，术语“和/或”包括一个或更多个相关项目的任何和所有组合。
这里使用的术语仅用于描述本公开的各种实施例，但不旨在限制本公开。单数形式旨在包括复数形式，除非上下文另有明确指出。在本公开中，应当理解，术语“包括”或“具有”表示特征、数字、步骤、操作、结构元件、部件或其组合的存在，并且不排除增加一个或更多个其他特征、数字、步骤、操作、结构元件、部件或其组合的存在或可能性。
除非另有定义，这里使用的所有术语具有与本公开所属领域的技术人员所理解的相同的含义。在通常使用的词典中定义的术语应被解释为具有与相关领域中的上下文含义相同的含义，并且不被解释为具有理想的或过多形式的含义，除非在本公开中明确定义。
本公开涉及用于多标准和多模式无线通信的电子系统。根据本公开实施例的系统和方法将时钟信号(例如，本机振荡器(LO))的多个相位应用于无源混频器来抑制主要的高次谐波，诸如三次谐波(例如，具有频率是时钟信号的基频的3倍的信号(例如，3FLO))和五次谐波(例如，具有频率是时钟信号的基频的5倍的信号(例如，5FLO))。本公开提供了针对基于无源混频器的上变频器(例如，发送器电路)的线性度增强，并且可允许3FLO信号分量通过大于40dB而被抑制。
无源混频器比有源混频器更具线性化，因为无源混频器不使用非线性跨导(电压到电流)阶段。与有源混频器相比，无源混频器的更高线性度使得无源混频器比针对高线性度发送器设计的有源混频器更理想。此外，无源混频器不消耗任何直流(DC)电流。无源混频器采用电压整流。因此，在本公开的实施例中，可在射频(RF)域的电压域中使用基于加权电容的和对信号路径的不同相位进行求和。可使用电容器来实现电压域矢量求和，确保不引入额外的噪声。
硬切换混频器是线性频率转换电路。因此，在混频器的输出端，期望的信号(例如，本机振荡器信号和基带信号的频率之和(FLO+FBB))伴有FLO的谐波处的信号图像。如果25％或50％占空比的时钟信号驱动混频器，则三次谐波(3FLO)的抑制仅为10dB。驱动放大器(DA)的三阶非线性化对3FLO-FBB和FLO+FBB进行互调制，导致在FLO-3FBB处杂散发射，也被称为CIM3产品。具有挑战性的线性度规范是针对LTE B13/1-RB规范，导致SEM违规，其中CIM3产品落入公共安全频带。即使在全RB，CIM3产品也可能导致针对进阶通用地面无线电访问(E-UTRA)的发送误差矢量幅度(EVM)的降级，并使得接收器灵敏度下降。
在本公开的实施例中，谐波抑制混频器抑制三次谐波3FLO-FBB，使得CIM3产品可满足严格的SEM规范。然而，本公开不限于三次谐波的谐波抑制，而是适用于任何高次谐波的抑制，并且延伸到其他频带(例如，中频带)。
图1是分别具有0度、45度和90度相移的处于一个频率的三个信号的图示。
参照图1，示出了三个信号，其中三个信号中的每一个具有相同的基频，并且其中三个信号中的每一个分别具有0度、45度和90度的相对相移。在时域中，三个信号可被表示为针对0度相移的x(t)、针对45度相移的x(t+T/8)和针对90度相移的x(t+T/4)。由0度和90度相移信号或相量的求和产生的矢量与45度相量同相。
图2是图1中三个信号的三次谐波信号的图示。也就是说，图1的0度相移信号的三次谐波被表示为图2中0度的相量(例如，0度×3＝0度)。图1的45度相移信号的三次谐波被表示为图2中135度的相量(例如，45度×3＝135度)。图1的90度相移信号的三次谐波被表示为图2中270度的相量(例如，90度×3＝270度)。
参照图2，在图1示出的三个信号的三次谐波被表示为相量。x(t)信号、x(t+T/8)信号和x(t+T/4)信号的三次谐波分别累积0度、135度和270度的相位。0度矢量(或360度矢量)和270度矢量的矢量和是315度矢量(例如，(360+270)/2＝315)，其与135度矢量完全不同相并且将有效地彼此抵消。
图3是根据本公开的实施例的用于产生信号的不同相移的设备300的示意性示图。
参考图3，设备300包括第一混频器301、第二混频器303和第三混频器305。然而，本公开不限于此，并且可使用任何数量的混频器。360度与2πrad对应，并且表示具有周期T的一个时钟周期。信号路径VLO2可具有相对于T/8的参考相位VLO1的T/8的正(超前或前向)相移而信号路径VLO3具有相对于参考相位VLO1的T/8的负(滞后或后向)相移
第一混频器301、第二混频器303和第三混频器305中的每一个包括用于接收输入信号的第一输入端、用于接收本机振荡器电压的第二输入端、和输出端。基带电压VBB被施加到第一混频器301、第二混频器303和第三混频器305的输入端。第一本机振荡器信号路径电压VLO1＝VLO被施加到第一混频器301的第二输入端。第二本机振荡器电压被施加到第二混频器303的第二输入端。第三本机振荡器电压被施加到第三混频器305的第二输入端。第一混频器301的输出端提供电压V1＝VRF(例如，与参考信号对应的输出电压)。第二混频器303的输出端提供电压(例如，与相对于参考信号移位T/8的参考信号对应的输出电压)。第三混频器305的输出端提供电压(例如，与相对于参考信号移位-T/8的参考信号对应的输出电压)。
图4是根据本公开的实施例的信号的三个相移的示图。
参照图4，每一个信号以大约25％的占空比示出，其中两个信号具有相对于参考信号或基带T/8和-T/8的相移。
图5是根据本公开的实施例的针对电压域矢量求和的提供幅度加权的设备500和设备500可连接的装置的等效输入电容的示意性示图。
参照图5，设备500包括第一电容器C1501、第二电容器C2503和第三电容器C3505。然而，本公开不限于此，并且可使用任何数量的电容器。第四电容器C4507表示设备500可连接的装置(例如，DA)的等效输入电容。
第一电容器C1501包括用于接收第一或参考电压(例如，v1＝VRF)的第一端子和第二端子。第二电容器C2503包括用于接收第二电压(例如，)的第一端子和第二端子。第三电容器C3505包括用于接收第三电压(例如，)的第一端子和第二端子。第四电容器C4507包括与第一电容器C1501、第二电容器C2503和第三电容器C3505的第二端子连接的有效的第一端子和与地连接的有效的第二端子。在第四电容器C4的有效的第一端子提供电压Vx(例如，Vx＝v1+v2+v3)。
根据本公开的一个实施例，设备500可提供幅度加权。使用叠加原理，求和以形成Vx的分量电压vx1、vx2和vx3分别表示在第一电容器C1501、第二电容器C2503和第三电容器C3505的第二端子处的电压，分量电压vx1、vx2和vx3可由下面等式(1)、(2)和(3)确定：
其中，并且
幅度加权与第四电容器C4507无关，其中第四电容器C4507主要是接收电压Vx的装置(例如，DA)的等效输入电容。因此，谐波抑制与DA增益无关。幅度加权是第一电容器C1501、第二电容器C2503和第三电容器C2503的函数。根据本公开的一个实施例，可使用具有线性电容的电容器(例如，金属边缘电容器)。
图6是根据本公开的实施例的谐波抑制混频器600和谐波抑制混频器600可连接的装置的等效输入电容的示意性示图。谐波抑制混频器600可以是具有谐波抑制的多相位无源混频器，并可包括由公共基带输入BBI，Q(t)驱动的三个无源混频器。
参照图6，谐波抑制混频器600包括第一混频器601、第二混频器605、第三混频器609、第一电容器613、第二电容器615和第三电容器617。然而，本公开不限于此，可使用任何数量的混频器和电容器。第四电容器CDA619表示谐波抑制混频器600可连接的装置(例如，DA)的等效输入电容。
第一混频器601、第二混频器605和第三混频器609中的每一个包括用于接收输入信号BBI，Q(t)的第一输入端。第一混频器601还包括用于接收LO时钟信号LOI，Q(t)603的第二输入端和输出端。第二混频器605还包括用于接收LO时钟信号LOI，Q(t-T/8)607的第二输入端和输出端。第三混频器609还包括用于接收LO时钟信号LOI，Q(t+T/8)611的第二输入端和输出端。向第一混频器601、第二混频器605和第三混频器609提供的LO时钟信号可分别位于参考相位、滞后(负)45度(例如-45度)相位和超前(正)45度(例如，+45度)相位。
第一电容器613包括与第一混频器601的输出端连接的第一端子和第二端子。第二电容器615包括与第二混频器605的输出端连接的第一端子和第二端子。第三电容器617包括与第三混频器609的输出端连接的第一端子和第二端子。第四电容器CDA619包括与第一电容器613、第二电容器615和第三电容器617的第二端子连接的有效的第一端子和与地连接的有效的第二端子。
根据一个实施例，第一混频器601、第二混频器605和第三混频器609的输出端的矢量和可在电压域中基于电容求和来执行。谐波抑制混频器600的输出端上的负载可以是由第四电容器CDA 619建模的DA的输入阻抗。在图2中，参考相位必须被放大因子√2以用于准确取消。然而，无源混频器不能提供放大功能。因此，第二混频器605和第三混频器609的输出可相对于第一混频器601进行缩小，使得参考相位是比滞后相位和超前相位大√2倍的因子。第一混频器601、第二混频器605和第三混频器609的输出端中的每一个可被连接到求和电容器。根据一个实施例，可使用C和0.7C的电容加权因子来实现约40dB的三次谐波(例如，3FLO)抑制。然而，本公开不限于此，可使用其他电容加权因子来实现其他级别的抑制。求和电容器还可用作谐波抑制混频器600和另一装置(例如，DA)之间的直流(DC)阻塞电容器。
图7是根据本公开的实施例的针对图6的谐波抑制混频器600的本机振荡器波形的图示。
参照图7，第一混频器601、第二混频器605和第三混频器609可由正交时钟信号来时钟控制，其中，每一个时钟波形可具有大致25％的占空比。针对第一混频器601、第二混频器605、第三混频器609的LO波形的相对相位可如图7所示。
图8是根据本公开的实施例的针对图6的谐波抑制混频器600的本机振荡器信号和其合成波形的曲线图。
参照图8，示出了具有0度相移、具有-45度相移和具有+45度相移的三个同相时钟信号LOI(t)、LOI(t-T/8)和LOI(t+T/8)。另外，示出了具有0度相移、具有-45度相移和具有+45度相移的三个正交时钟信号LOQ(t)、LOQ(t-T/8和LOQ(t+T/8)。此外，示出了三个同相时钟信号的和的合成信号HR_LOI(t)和三个正交时钟信号的和的合成信号HR_LOQ(t)。
图9是根据本公开的实施例的单端谐波抑制混频器900和单端谐波抑制混频器900可连接的装置的等效输入电容的示意性示图。
参照图9，单端谐波抑制混频器900包括第一混频器901、第二混频器903、第三混频器905、第一电容器931、第二电容器933和第三电容器935。然而，本公开不限于此，可使用任何数量的混频器和电容器。第四电容器CDA937表示单端谐波抑制混频器900可连接的装置(例如，DA)的等效输入电容。
谐波抑制混频器900需要十二个相位。然而，十二个相位中的四个相位相当于等式(4)至等式(7)中所示的十二相位中的四个相位，如下所示：
LOQ(t+T/8)＝LOI(t-T/8), (5)
具有+45度相移的同相时钟信号LOI(t+T/8)可替代具有-45度相移的正交时钟信号的逆具有+45度相移的正交时钟信号LOQ(t+T/8)可替代具有-45度相移的同相时钟信号LOI(t-T/8)。具有+45度相移的同相时钟信号的逆可替代具有-45度相移的正交时钟信号LOQ(t-T/8)。具有+45度相移的正交时钟信号的逆可替代具有-45度相移的同相时钟信号的逆如果使用每一个替代，则谐波抑制混频器所需的独特相位的数量可以从十二个减少到八个，这减少了LO时钟信号路由所需的集成电路(IC)的面积。图15中所示并在下面描述的除以4的块1503使用每一个上述替换，以向谐波抑制混频器1501提供八个独特的相位。
根据一个实施例，本公开提供了使用电压域矢量求和的多相无源谐波抑制上变频器。电压域矢量求和可使用第一电容器931、第二电容器933和第三电容器935来实现，这确保没有噪声被加到谐波抑制混频器900。
第一混频器901包括第一晶体管907、第二晶体管909、第三晶体管911和第四晶体管913。第一混频器901的第一晶体管907、第二晶体管909、第三晶体管911和第四晶体管913可分别是n通道金氧半导体场效应晶体管(NMOSFET)。然而，本公开不限于此，并且可使用任何其它合适的晶体管。
第一混频器901的第一晶体管907包括用于接收输入信号(例如，基带同相信号BBI)的源极、用于接收时钟信号(例如，无相移的本机振荡器同相信号LOI(t))的栅极和与第一电容器931的第一端子连接的漏极。第一混频器901的第二晶体管909包括用于接收输入信号(例如，基带同相信号的逆)的源极、用于接收时钟信号(例如，无相移的本机振荡器同相电压信号的逆)的栅极和与第一电容器931的第一端子连接的漏极。第一混频器901的第三晶体管911包括用于接收输入信号(例如，基带正交信号BBQ)的源极、用于接收时钟信号(例如，无相移的本机振荡器正交信号LOQ(t))的栅极和与第一电容器931的第一端子连接的漏极。第一混频器901的第四晶体管913包括用于接收输入信号(例如，基带正交信号的逆)的源极、用于接收时钟信号(例如，无相移的本机振荡器正交信号的逆)的栅极和与第一电容器931的第一端子连接的漏极。
第二混频器903包括第一晶体管915、第二晶体管917、第三晶体管919和第四晶体管921。第二混频器903的第一晶体管915、第二晶体管917、第三晶体管919和第四晶体管921可均是NMOSFET。然而，本公开不限于此，并且可使用任何其它合适的晶体管。
第二混频器903的第一晶体管915包括用于接收输入信号(例如，基带同相信号BBI)的源极、用于接收时钟信号(例如，具有相对于LOI(t)的-45度相移的本机振荡器同相信号(例如，LOI(t-T/8)))的栅极和与第二电容器933的第一端子连接的漏极。第二混频器903的第二晶体管917包括用于接收输入信号(例如，基带同相信号的逆)的源极、用于接收时钟信号(例如，具有相对于LOI(t)的-45度相移的本机振荡器同相信号的逆(例如，)的栅极和与第二电容器933的第一端子连接的漏极。第二混频器903的第三晶体管919包括用于接收输入信号(例如，基带正交信号BBQ)的源极、用于接收时钟信号(例如，具有相对于LOQ(t)的-45度相移的本机振荡器正交信号(例如，LOQ(t-T/8)))的栅极和与第二电容器933的第一端子连接的漏极。第二混频器903的第四晶体管921包括用于接收输入信号(例如，基带正交信号的逆)的源极、用于接收时钟信号(例如，具有相对于LOQ(t)的-45度相移的本机振荡器正交信号的逆(例如，)的栅极和与第二电容器933的第一端子连接的漏极。
第三混频器905包括第一晶体管923、第二晶体管925、第三晶体管927和第四晶体管929。第三混频器905的第一晶体管923、第二晶体管925、第三晶体管927和第四晶体管929可均是NMOSFET。然而，本公开不限于此，并且可使用任何其它合适的晶体管。
第三混频器903的第一晶体管923包括用于接收输入信号(例如，基带同相信号BBI)的源极、用于接收时钟信号(例如，具有相对于LOI(t)的-45度相移的本机振荡器正交信号的逆(例如，)的栅极和与第三电容器935的第一端子连接的漏极。第三混频器905的第二晶体管925包括用于接收输入信号(例如，基带同相信号的逆)的源极、用于接收时钟信号(例如，具有相对于的-45度相移的本机振荡器正交信号(例如，LOQ(t-T/8)))的栅极和与第三电容器935的第一端子连接的漏极。第三混频器905的第三晶体管927包括用于接收输入信号(例如，基带正交信号BBQ)的源极、用于接收时钟信号(例如，具有相对于LOQ(t)的-45度相移的本机振荡器同相信号(例如，LOI(t-T/8)))的栅极和与第三电容器935的第一端子连接的漏极。第三混频器905的第四晶体管929包括用于接收输入信号(例如，基带正交信号的逆)的源极、用于接收时钟信号(例如，具有相对于的-45度相移的本机振荡器同相信号的逆(例如，))的栅极和与第三电容器935的第一端子连接的漏极。
第一电容器931、第二电容器933和第三电容器935的第二端子被连接到第四电容器CDA937的有效的第一端子(RFIQ)。第四电容器CDA937的第二有效端子与地连接。
根据一个实施例，第一混频器901、第二混频器903和第三混频器905的输出端的矢量求和可在电压域中基于电容求和来执行。谐波抑制混频器900的输出端上的负载可以是由第四电容器CDA 937建模的DA的输入阻抗。在图2中，参考相位必须被放大因子√2以用于准确取消。然而，无源混频器不能提供放大功能。因此，第二混频器903和第三混频器905的输出可相对于第一混频器901进行缩小，使得参考相位是比滞后相位和超前相位大√2倍的因子。第一混频器901、第二混频器903和第三混频器905的输出端中每一个可被连接到求和电容器。根据一个实施例，可使用C和0.7C的电容加权因子来实现约40dB的三次谐波(例如，3FLO)抑制级别。然而，本公开不限于此，可使用其他电容加权因子来实现其他抑制级别。求和电容器还可用作谐波抑制混频器900和另一装置(例如，DA)之间的直流(DC)阻塞电容器。
图10是根据本公开的实施例的微分谐波抑制混频器1000和微分谐波抑制混频器1000可连接的装置的两个等效输入电容的示意性示图。
参照图10，微分谐波抑制混频器1000包括第一混频器1001、第二混频器1003、第三混频器1005、第一电容器1007、第二电容器1009、第三电容器1011、第四电容器1013、第五电容器1015和第六电容器1017。然而，本公开不限于此，可使用任何数量的混频器和电容器。第七电容器1019和第八电容器1021表示微分谐波抑制混频器1000可连接的装置(例如，DA)的等效输入电容。
第一混频器1001包括用于接收基带正交信号BBQ(t)的第一输入端、用于接收基带正交信号的逆的第二输入端、用于接收基带同相信号BBI(t)的第三输入端、用于接收基带同相信号的逆的第四输入端、用于接收同相时钟信号LOI(t)的第五输入端、用于接收同相时钟信号的逆的第六输入端、用于接收正交时钟信号LOQ(t)的第七输入端、用于接收正交时钟信号的逆的第八输入端、第一输出端和第二输出端。
第二混频器1003包括用于接收基带正交信号BBQ(t)的第一输入端、用于接收基带正交信号的逆的第二输入端、用于接收基带同相信号BBI(t)的第三输入端、用于接收基带同相信号的逆的第四输入端、用于接收具有+45度相移的同相时钟信号LOI(t+T/8)的第五输入端、用于接收具有+45度相移的同相时钟信号的逆的第六输入端、用于接收具有+45度相移的正交时钟信号LOQ(t+T/8)的第七输入端、用于接收具有+45度相移的正交时钟信号的逆的第八输入端、第一输出端和第二输出端。
第三混频器1005包括用于接收基带正交信号BBQ(t)的第一输入端、用于接收基带正交信号的逆的第二输入端、用于接收基带同相信号BBI(t)的第三输入端、用于接收基带同相信号的逆的第四输入端、用于接收具有+45度相移的正交时钟信号LOQ(t+T/8)的第五输入端、用于接收具有+45度相移的正交时钟信号的逆的第六输入端、用于接收具有+45度相移的同相时钟信号LOI(t+T/8)的第七输入端、用于接收具有+45度相移的同相时钟信号的逆的第八输入端、第一输出端和第二输出端。
第一电容器1007包括与第一混频器1001的第一输出端连接的第一端子和与第八电容器1021的有效第一端子连接的第二端子。第二电容器1009包括与第一混频器1001的第二输出端连接的第一端子和与第七电容器1019的有效第一端子连接的第二端子。第三电容器1011包括与第二混频器1003的第一输出端连接的第一端子和与第八电容器1021的有效第一端子连接的第二端子。第四电容器1013包括与第二混频器1003的第二输出端连接的第一端子和与第七电容器1019的有效第一端子连接的第二端子。第五电容器1015包括与第三混频器1005的第一输出端连接的第一端子和与第八电容器1021的有效第一端子连接的第二端子。第六电容器1017包括与第三混频器1005的第二输出端连接的第一端子和与第七电容器1019的有效第一端子连接的第二端子。第七电容器1019和第八电容器1021中的每一个的有效第二端子与地连接。
根据一个实施例，第一混频器1001、第二混频器1003和第三混频器1005的输出端的矢量求和可在电压域中基于电容求和来执行。谐波抑制混频器1000的输出端上的负载可以是由第七电容器1019和第八电容器1021建模的装置(例如，DA)的差分输入的输入阻抗。在图2中，参考相位必须被放大因子√2以用于准确取消。然而，无源混频器不能提供放大功能。因此，第二混频器1003和第三混频器1005的输出可相对于第一混频器1001进行缩小，使得参考相位是比滞后相位和超前相位大√2倍的因子。第一混频器1001、第二混频器1003和第三混频器1005的输出端中每一个可被连接到求和电容器。根据一个实施例，可使用C和0.7C的电容加权因子来实现约40dB的三次谐波(例如，3FLO)抑制级别。然而，本公开不限于此，可使用其他电容加权因子来实现其他抑制级别。求和电容器还可用作谐波抑制混频器1000和另一装置(例如，DA)之间的DC阻塞电容器。
图11是根据本公开的实施例的图10的第一混频器1001的示意性示图。
参照图11，第一混频器1001包括第一晶体管1117、第二晶体管1119、第三晶体管1121、第四晶体管1123、第五晶体管1125、第六晶体管1127、第七晶体管1129和第八晶体管1131。第一混频器1001的第一晶体管1117、第二晶体管1119、第三晶体管1121、第四晶体管1123、第五晶体管1125、第六晶体管1127、第七晶体管1129和第八晶体管1131可均是NMOSFET。然而，本公开不限于此，并且可使用任何其它合适的晶体管。
第一混频器1001的第一晶体管1117包括用于接收的与第一混频器1001的第二输入端连接的源极、用于接收时钟信号(例如，无相移的正交信号LOQ(t))的与第一混频器1001的第七输入端连接的栅极和与第一混频器1001的第一输出端连接的漏极。第一混频器1001的第二晶体管1119包括用于接收的与第一混频器1001的第二输入端连接的源极、用于接收时钟信号(例如，无相移的正交信号的逆)的与第一混频器1001的第八输入端连接的栅极和与第一混频器1001的第二输出端连接的漏极。第一混频器1001的第三晶体管1121包括用于接收BBQ的与第一混频器1001的第一输入端连接的源极、用于接收时钟信号(例如，无相移的正交信号的逆)的与第一混频器1001的第八输入端连接的栅极和与第一混频器1001的第一输出端连接的漏极。第一混频器1001的第四晶体管1123包括用于接收BBQ的与第一混频器1001的第一输入端连接的源极、用于接收时钟信号(例如，无相移的正交信号LOQ(t))的与第一混频器1001的第七输入端连接的栅极和与第一混频器1001的第二输出端连接的漏极。第一混频器1001的第五晶体管1125包括用于接收BBI的与第一混频器1001的第三输入端连接的源极、用于接收时钟信号(例如，无相移的同相信号LOI(t))的与第一混频器1001的第五输入端连接的栅极和与第一混频器1001的第一输出端连接的漏极。第一混频器1001的第六晶体管1127包括用于接收BBI的与第一混频器1001的第三输入端连接的源极、用于接收时钟信号(例如，无相移的同相信号的逆)的与第一混频器1001的第六输入端连接的栅极和与第一混频器1001的第二输出端连接的漏极。第一混频器1001的第七晶体管1129包括用于接收的与第一混频器1001的第四输入端连接的源极、用于接收时钟信号(例如，无相移的同相信号的逆)的与第一混频器1001的第六输入端连接的栅极和与第一混频器1001的第一输出端连接的漏极。第一混频器1001的第八晶体管1131包括用于接收的与第一混频器1001的第四输入端连接的源极、用于接收时钟信号(例如，无相移的同相信号LOI(t))的与第一混频器1001的第五输入端连接的栅极和与第一混频器1001的第二输出端连接的漏极。
图12是根据本公开的实施例的图10的第二混频器1003的示意性示图。
参照图12，第二混频器1003包括第一晶体管1201、第二晶体管1203、第三晶体管1205、第四晶体管1207、第五晶体管1209、第六晶体管1211、第七晶体管1213和第八晶体管1215。第二混频器1003的第一晶体管1201、第二晶体管1203、第三晶体管1205、第四晶体管1207、第五晶体管1209、第六晶体管1211、第七晶体管1213和第八晶体管1215可均是NMOSFET。然而，本公开不限于此，并且可使用任何其它合适的晶体管。
第二混频器1003的第一晶体管1201包括用于接收的与第二混频器1003的第二输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的正交信号LOQ(t+T/8))的与第二混频器1003的第七输入端连接的栅极和与第二混频器1003的第一输出端连接的漏极。第二混频器1003的第二晶体管1203包括用于接收的与第二混频器1003的第二输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的正交信号的逆)的与第二混频器1003的第八输入端连接的栅极和与第二混频器1003的第二输出端连接的漏极。第二混频器1003的第三晶体管1205包括用于接收BBQ的与第二混频器1003的第一输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的正交信号的逆)的与第二混频器1003的第八输入端连接的栅极和与第二混频器1003的第一输出端连接的漏极。第二混频器1003的第四晶体管1207包括用于接收BBQ的与第二混频器1003的第一输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的正交信号LOQ(t+T/8))的与第二混频器1003的第七输入端连接的栅极和与第二混频器1003的第二输出端连接的漏极。第二混频器1003的第五晶体管1209包括用于接收BBI的与第二混频器1003的第三输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的同相信号LOI(t+T/8))的与第二混频器1003的第五输入端连接的栅极和与第二混频器1003的第一输出端连接的漏极。第二混频器1003的第六晶体管1211包括用于接收BBI的与第二混频器1003的第三输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的的同相信号的逆)的与第二混频器1003的第六输入端连接的栅极和与第二混频器1003的第二输出端连接的漏极。第二混频器1003的第七晶体管1213包括用于接收的与第二混频器1003的第四输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的同相信号的逆)的与第二混频器1003的第六输入端连接的栅极和与第二混频器1003的第一输出端连接的漏极。第二混频器1003的第八晶体管1215包括用于接收的与第二混频器1003的第四输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的同相信号LOI(t+T/8))的与第二混频器1003的第五输入端连接的栅极和与第二混频器1003的第二输出端连接的漏极。
图13是根据本公开的实施例的图10的第三混频器1005的示意性示图。
参照图13，第三混频器1005包括第一晶体管1333、第二晶体管1335、第三晶体管1337、第四晶体管1339、第五晶体管1341、第六晶体管1343、第七晶体管1345和第八晶体管1347。第三混频器1005的第一晶体管1333、第二晶体管1335、第三晶体管1337、第四晶体管1339、第五晶体管1341、第六晶体管1343、第七晶体管1345和第八晶体管1347可均是NMOSFET。然而，本公开不限于此，并且可使用任何其它合适的晶体管。
第三混频器1005的第一晶体管1333包括用于接收的与第三混频器1005的第二输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的同相信号的逆)的与第三混频器1005的第七输入端连接的栅极和与第三混频器1005的第一输出端连接的漏极。第三混频器1005的第二晶体管1335包括用于接收的与第三混频器1005的第二输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的同相信号LOI(t+T/8))的与第三混频器1005的第八输入端连接的栅极和与第三混频器1005的第二输出端连接的漏极。第三混频器1005的第三晶体管1337包括用于接收BBQ的与第三混频器1005的第一输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的同相信号LOI(t+T/8))的与第三混频器1005的第八输入端连接的栅极和与第三混频器1005的第一输出端连接的漏极。第三混频器1005的第四晶体管1339包括用于接收BBQ的与第三混频器1005的第一输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的同相信号的逆)的与第三混频器1005的第七输入端连接的栅极和与第三混频器1005的第二输出端连接的漏极。第三混频器1005的第五晶体管1341包括用于接收BBI的与第三混频器1005的第三输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的正交信号LOQ(t+T/8))的与第三混频器1005的第五输入端连接的栅极和与第三混频器1005的第一输出端连接的漏极。第三混频器1005的第六晶体管1343包括用于接收BBI的与第三混频器1005的第三输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的的正交信号的逆)
的与第三混频器1005的第六输入端连接的栅极和与第三混频器1005的第二输出端连接的漏极。第三混频器1005的第七晶体管1345包括用于接收的与第三混频器1005的第四输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的正交信号的逆)的与第三混频器1005的第六输入端连接的栅极和与第三混频器1005的第一输出端连接的漏极。第三混频器1005的第八晶体管1347包括用于接收的与第三混频器1005的第四输入端连接的源极、用于接收时钟信号(例如，具有+45度相移的正交信号LOQ(t+T/8))的与第三混频器1005的第五输入端连接的栅极和与第三混频器1005的第二输出端连接的漏极。
图14是根据本公开的实施例的图10的微分谐波抑制混频器1000的本机振荡器信号的曲线图。
参照图14，示出了时钟信号LOI(t)、LOQ(t)、LOI(T+T/8)、LOQ(t+T/8)、和每一个时钟信号具有大约25％的占空比。使用八个时钟信号代替十二个时钟信号减少了LO时钟信号路由所需的IC的面积。
图15是根据本公开的实施例的包括谐波抑制混频器1501的系统1500的框图。
参照图15，系统1500包括谐波抑制混频器1501、除以4装置1503、DA1505、第一电感器1507、第二电感器1509。
谐波抑制混频器1501包括用于接收BBI、BBQ和的第一组四个输入端、用于接收八个时钟信号(例如，LOI(t)、LOQ(t)、LOI(T+T8、LOQt+T8、LOIt+T8和LOQt+T8)的第二组输入端、第一输出端和第二输出端。
除以4装置1503包括与谐波抑制混频器1501的第二组输入端连接的八个输出端，其中八个输出是多个时钟信号(例如，LOI(t)、LOQ(t)、 LOI(t+T/8)、LOQ(t+T/8)、和)。
DA 1505包括与谐波抑制器1501的第一输出端连接的第一输入端、与谐波抑制器1501的第二输出端连接的第二输入端、第一输出端和第二输出端。
第一电感器1507被连接在DA 1505的第一输出端与第二输出端之间。
第二电感器1509包括与地连接的第一端子和第二端子，第二端子是系统1500的输出端，其中，第二电感器1509与第一电感器1507在空间上足够接近以在其间形成互感。
图16是根据本公开的实施例的操作谐波抑制混频器的方法的流程图。
参照图16，在1601，谐波抑制混频器接收多个混频器处的输入信号BBI、BBQ和
在1603，谐波抑制混频器通过多个混频器中的每一个接收多个时钟信号，其中，多个时钟信号中的一个位于参考相位，多个LO时钟信号中的一个位于-45度的滞后相位，并且多个时钟信号中的一个位于+45度的超前相位。
在1605，谐波抑制混频器在电压域中基于电容求和将多个混频器的输出相加，其中谐波抑制混频器的输出端上的负载可以是装置(例如，DA)的输入阻抗，并且其中电容求和被加权。
图17是根据本公开的实施例的制造谐波抑制混频器的方法的流程图，其中谐波抑制混频器以硬件实现，或者以使用软件编程的硬件实现。
参照图17，在1701，所述方法形成谐波抑制混频器作为包括至少一个其它谐波抑制混频器的晶片或封装的部分。谐波抑制混频器被配置为接收多个混频器处的输入信号；由多个混频器中的每一个接收多个时钟信号，其中所述多个时钟信号中的一个位于参考相位，所述多个时钟信号中的一个位于相对于参考相位的-45度的滞后相位，并且所述多个时钟信号中的一个位于相对于参考相位的+45度的超前相位；并且基于电容求和将多个混频器的输出相加，其中在电压域中将输出相加，其中谐波抑制混频器的输出端上的负载可以是装置(例如，DA)的输入阻抗，并且其中电容求和被加权。
在1703，所述方法测试谐波抑制混频器。谐波抑制混频器的测试的步骤包括使用一个或更多个电光转换器、将光信号分成两个或更多个光信号的一个或更多个分光器以及一个或更多个光电转换器来测试谐波抑制混频器和至少一个其它谐波抑制混频器。
图18是根据本公开的实施例的构造集成电路的流程图。
参照图18，在1801，所述方法针对集成电路的层的特征集来产生掩模布局。掩模布局包括针对包括谐波抑制混频器的一个或更多个电路特征的标准单元库宏。谐波抑制混频器被配置为接收多个混频器处的输入信号；由多个混频器中的每一个接收多个时钟信号，其中所述多个时钟信号中的一个位于参考相位，所述多个时钟信号中的一个位于相对于参考相位的-45度的滞后相位，并且多个时钟信号中的一个位于相对于参考相位的+45度的超前相位；并且基于电容求和将多个混频器的输出相加，其中在电压域中将输出相加，其中谐波抑制混频器的输出端上的负载可以是装置(例如，DA)的输入阻抗，并且其中对电容求和进行加权。
在1803，所述方法在产生掩模布局期间忽略宏的相对位置以符合布局设计规则。
在1805，所述方法在产生掩模布局之后检查宏的相对位置以符合布局设计规则。
在1807，所述方法在通过任何宏检测到不符合布局设计规则的情况下，通过修改每一个不符合的宏来修改掩模布局，以符合布局设计规则。
图18的方法还可包括根据修改的具有针对集成电路的层的特征集的掩模布局来产生掩模，并且根据掩模制造集成电路层。
虽然已经在本公开的详细描述中描述了本公开的某些实施例，但是在不脱离本公开的范围的情况下，可以以各种形式修改本公开。因此，本公开的范围不应仅基于所描述的实施例来确定，而是基于从属权利要求及其等同物来确定。

Claims (20)

1.一种设备，包括：
多个无源混频器，其中，所述多个无源混频器中的每一个包括用于接收基带同相信号BBI的第一输入端、用于接收基带同相信号的逆的第二输入端、用于接收基带正交信号BBQ的第三输入端、用于接收基带正交信号的逆的第四输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；以及
电压域矢量求和阵列，与所述多个无源混频器中的每一个的输出端连接。
2.如权利要求1所述的设备，其中，电压域矢量求和阵列由电容器组成。
3.如权利要求2所述的设备，其中，所述电容器被加权。
4.如权利要求2所述的设备，其中，由以下器件组成所述多个无源混频器：
第一无源混频器，被配置为在第二输入端接收具有参考相移的时钟信号；
第二无源混频器，被配置为在第二输入端接收具有相对于参考相移的超前相移的时钟信号；
第三无源混频器，被配置为在第二输入端接收具有相对于参考相移的滞后相移的时钟信号。
5.如权利要求4所述的设备，其中，参考相移是0度相移，超前相移是+45度相移，滞后相移是-45度相移。
6.如权利要求4所述的设备，其中，由以下器件组成第一无源混频器、第二无源混频器和第三无源混频器中的每一个：
第一n通道金氧半导体场效应晶体管(NMOSFET)，包括与相应的无源混频器的第一输入端连接的源极、与相应的无源混频器的第五输入端连接的栅极和与相应的无源混频器的所述至少一个输出端连接的漏极；
第二NMOSFET，包括与相应的无源混频器的第二输入端连接的源极、与相应的无源混频器的第六输入端连接的栅极和与相应的无源混频器的所述至少一个输出端连接的漏极；
第三NMOSFET，包括与相应的无源混频器的第三输入端连接的源极、与相应的无源混频器的第七输入端连接的栅极和与相应的无源混频器的所述至少一个输出端连接的漏极；
第四NMOSFET，包括与相应的无源混频器的第四输入端连接的源极、与相应的无源混频器的第八输入端连接的栅极和与相应的无源混频器的所述至少一个输出端连接的漏极。
7.如权利要求6所述的设备，其中，由以下器件组成所述电容器：
第一电容器，包括第二端子和与第一无源混频器的所述至少一个输出端连接的第一端子，其中，第一电容器具有权重C；
第二电容器，包括与第二无源混频器的所述至少一个输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第二电容器具有权重0.7C；
第三电容器，包括与第三无源混频器的所述至少一个输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第三电容器具有权重0.7C。
8.如权利要求4所述的设备，其中，由以下器件组成第一无源混频器、第二无源混频器和第三无源混频器中的每一个：
第一n通道金氧半导体场效应晶体管(NMOSFET)，包括与相应的无源混频器的第四输入端连接的源极、与相应的无源混频器的第七输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第一输出端连接的漏极；
第二NMOSFET，包括与相应的无源混频器的第四输入端连接的源极、与相应的无源混频器的第八输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第二输出端连接的漏极；
第三NMOSFET，包括与相应的无源混频器的第三输入端连接的源极、与相应的无源混频器的第八输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第一输出端连接的漏极；
第四NMOSFET，包括与相应的无源混频器的第三输入端连接的源极、与相应的无源混频器的第七输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第二输出端连接的漏极；
第五NMOSFET，包括与相应的无源混频器的第一输入端连接的源极、与相应的无源混频器的第五输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第一输出端连接的漏极；
第六NMOSFET，包括与相应的无源混频器的第一输入端连接的源极、与相应的无源混频器的第六输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第二输出端连接的漏极；
第七NMOSFET，包括与相应的无源混频器的第二输入端连接的源极、与相应的无源混频器的第六输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第一输出端连接的漏极；
第八NMOSFET，包括与相应的无源混频器的第二输入端连接的源极、与相应的无源混频器的第五输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第二输出端连接的漏极。
9.如权利要求8所述的设备，其中，由以下器件组成所述电容器：
第一电容器，包括第二端子和与第一无源混频器的所述至少一个输出端中的第一输出端连接的第一端子，其中，第一电容器具有权重C；
第二电容器，包括第二端子和与第一无源混频器的所述至少一个输出端中的第二输出端连接的第一端子，其中，第二电容器具有权重C；
第三电容器，包括与第二无源混频器的所述至少一个输出端中的第一输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第三电容器具有权重0.7C；
第四电容器，包括与第二无源混频器的所述至少一个输出端中的第二输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第四电容器具有权重0.7C；
第五电容器，包括与第三无源混频器的所述至少一个输出端中的第一输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第五电容器具有权重0.7C；
第六电容器，包括与第三无源混频器的所述至少一个输出端中的第二输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第六电容器具有权重0.7C。
10.一种方法，包括：
通过多个无源混频器对基带同相信号BBI、基带同相信号的逆基带正交信号BBQ、基带正交信号的逆进行混频，其中，所述多个无源混频器中的每一个包括用于接收BBI的第一输入端、用于接收的第二输入端、用于接收BBQ的第三输入端、用于接收的第四输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；并且
通过与所述多个无源混频器中的每一个的输出端连接的电压域矢量求和阵列对混频的BBI、BBQ和进行求和。
11.如权利要求10所述的方法，其中，电压域矢量求和阵列由电容器组成。
12.如权利要求11所述的方法，其中，所述电容器被加权。
13.如权利要求11所述的方法，其中，由以下器件组成所述多个无源混频器：
第一无源混频器，被配置为在第二输入端接收具有参考相移的时钟信号；
第二无源混频器，被配置为在第二输入端接收具有相对于参考相移的超前相移的时钟信号；
第三无源混频器，被配置为在第二输入端接收具有相对于参考相移的滞后相移的时钟信号。
14.如权利要求13所述的方法，其中，参考相移是0度相移，超前相移是+45度相移，滞后相移是-45度相移。
15.如权利要求13所述的方法，其中，由以下器件组成所述第一无源混频器、第二无源混频器和第三无源混频器中的每一个：
第一n通道金氧半导体场效应晶体管(NMOSFET)，包括与相应的无源混频器的第一输入端连接的源极、与相应的无源混频器的第五输入端连接的栅极和与相应的无源混频器的所述至少一个输出端连接的漏极；
第二NMOSFET，包括与相应的无源混频器的第二输入端连接的源极、与相应的无源混频器的第六输入端连接的栅极和与相应的无源混频器的所述至少一个输出端连接的漏极；
第三NMOSFET，包括与相应的无源混频器的第三输入端连接的源极、与相应的无源混频器的第七输入端连接的栅极和与相应的无源混频器的所述至少一个输出端连接的漏极；
第四NMOSFET，包括与相应的无源混频器的第四输入端连接的源极、与相应的无源混频器的第八输入端连接的栅极和与相应的无源混频器的所述至少一个输出端连接的漏极。
16.如权利要求15所述的方法，其中，由以下器件组成所述电容器：
第一电容器，包括第二端子和与第一无源混频器的所述至少一个输出端连接的第一端子，其中，第一电容器具有权重C；
第二电容器，包括与第二无源混频器的所述至少一个输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第二电容器具有权重0.7C；
第三电容器，包括与第三无源混频器的所述至少一个输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第三电容器具有权重0.7C。
17.如权利要求13所述的方法，其中，由以下器件组成第一无源混频器、第二无源混频器和第三无源混频器中的每一个：
第一n通道金氧半导体场效应晶体管(NMOSFET)，包括与相应的无源混频器的第四输入端连接的源极、与相应的无源混频器的第七输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第一输出端连接的漏极；
第二NMOSFET，包括与相应的无源混频器的第四输入端连接的源极、与相应的无源混频器的第八输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第二输出端连接的漏极；
第三NMOSFET，包括与相应的无源混频器的第三输入端连接的源极、与相应的无源混频器的第八输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第一输出端连接的漏极；
第四NMOSFET，包括与相应的无源混频器的第三输入端连接的源极、与相应的无源混频器的第七输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第二输出端连接的漏极；
第五NMOSFET，包括与相应的无源混频器的第一输入端连接的源极、与相应的无源混频器的第五输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第一输出端连接的漏极；
第六NMOSFET，包括与相应的无源混频器的第一输入端连接的源极、与相应的无源混频器的第六输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第二输出端连接的漏极；
第七NMOSFET，包括与相应的无源混频器的第二输入端连接的源极、与相应的无源混频器的第六输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第一输出端连接的漏极；
第八NMOSFET，包括与相应的无源混频器的第二输入端连接的源极、与相应的无源混频器的第五输入端连接的栅极和与相应的无源混频器的所述至少一个输出端中的第二输出端连接的漏极。
18.如权利要求17所述的方法，其中，由以下器件组成所述电容器：
第一电容器，包括第二端子和与第一无源混频器的所述至少一个输出端中的第一输出端连接的第一端子，其中，第一电容器具有权重C；
第二电容器，包括第二端子和与第一无源混频器的所述至少一个输出端中的第二输出端连接的第一端子，其中，第二电容器具有权重C；
第三电容器，包括与第二无源混频器的所述至少一个输出端中的第一输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第三电容器具有权重0.7C；
第四电容器，包括与第二无源混频器的所述至少一个输出端中的第二输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第四电容器具有权重0.7C；
第五电容器，包括与第三无源混频器的所述至少一个输出端中的第一输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第五电容器具有权重0.7C；
第六电容器，包括与第三无源混频器的所述至少一个输出端中的第二输出端连接的第一端子和与第一电容器的第二端子连接的第二端子，其中，第六电容器具有权重0.7C。
19.一种制造谐波抑制混频器的方法，包括：
将谐波抑制混频器形成为包括至少一个其他谐波抑制混频器的晶片或封装的部分，其中，谐波抑制混频器被配置为通过多个无源混频器对基带同相信号BBI、基带同相信号的逆基带正交信号BBQ、基带正交信号的逆进行混频，其中，所述多个无源混频器中的每一个包括用于接收BBI的第一输入端、用于接收的第二输入端、用于接收BBQ的第三输入端、用于接收的第四输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；并且通过与所述多个无源混频器中的每一个的输出端连接的电压域矢量求和阵列对混频的BBI、BBQ和进行求和；并且
测试谐波抑制混频器，其中，测试谐波抑制混频器的步骤包括使用一个或更多个电光转换器、将光信号分成两个或更多个光信号的一个或更多个分光器以及一个或更多个光电转换器来测试谐波抑制混频器和所述至少一个其它谐波抑制混频器。
20.一种构造集成电路的方法，包括：
产生针对集成电路的层的特征集的掩模布局，其中，掩模布局包括针对包括谐波抑制混频器的一个或更多个电路特征的标准单元库宏，其中，谐波抑制混频器被配置为通过多个无源混频器对基带同相信号BBI、基带同相信号的逆基带正交信号BBQ、基带正交信号的逆进行混频，其中，所述多个无源混频器中的每一个包括用于接收BBI的第一输入端、用于接收的第二输入端、用于接收BBQ的第三输入端、用于接收的第四输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第一时钟信号的第五输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第二时钟信号的第六输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第三时钟信号的第七输入端、用于接收在所述多个无源混频器中的一个中的具有特定相移的第四时钟信号的第八输入端和至少一个输出端；并且通过与所述多个无源混频器中的每一个的输出端连接的电压域矢量求和阵列对混频的BBI、BBQ和进行求和；
在产生掩模布局期间忽略宏的相对位置以符合布局设计规则；
在产生掩模布局之后检查宏的相对位置以符合布局设计规则；
在通过任何宏检测到不符合布局设计规则的情况下，通过修改每一个不符合的宏来修改掩模布局，以符合布局设计规则；
根据修改的具有针对集成电路的层的特征集的掩模布局来产生掩模；并且
根据掩模来制造集成电路层。
CN201710508347.0A 2016-08-02 2017-06-28 用于通过抑制谐波对发送器线性化的系统和方法 Active CN107681981B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662370028P 2016-08-02 2016-08-02
US62/370,028 2016-08-02
US15/277,534 2016-09-27
US15/277,534 US10044321B2 (en) 2016-08-02 2016-09-27 System and method for linearizing a transmitter by rejecting harmonics at mixer output

Publications (2)

Publication Number Publication Date
CN107681981A true CN107681981A (zh) 2018-02-09
CN107681981B CN107681981B (zh) 2023-08-22

Family

ID=61070154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710508347.0A Active CN107681981B (zh) 2016-08-02 2017-06-28 用于通过抑制谐波对发送器线性化的系统和方法

Country Status (4)

Country Link
US (1) US10044321B2 (zh)
KR (1) KR102640588B1 (zh)
CN (1) CN107681981B (zh)
TW (1) TWI735590B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073556A (zh) * 2016-07-21 2019-07-30 哥伦比亚大学（纽约）理事会 基于次谐波时空电导调制的无磁非互易电路
CN111211737A (zh) * 2020-03-03 2020-05-29 芯原微电子(上海)股份有限公司 高谐波抑制比混频电路
CN114650074A (zh) * 2020-12-18 2022-06-21 杭州地芯科技有限公司 谐波抑制混频电路装置以及接收机
CN111211737B (zh) * 2020-03-03 2024-05-31 芯原微电子(上海)股份有限公司 高谐波抑制比混频电路

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017139012A2 (en) 2015-12-07 2017-08-17 Reiskarimian Negar Circuits and methods for non-reciprocal circulators and transceivers using same
WO2021091619A1 (en) * 2020-05-30 2021-05-14 Futurewei Technologies, Inc. 6-phase digitally assisted harmonic rejection transceiver using rf interpolation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689833A (zh) * 2007-06-29 2010-03-31 硅实验室公司 旋转谐波抑制混频器
CN102106076A (zh) * 2008-06-25 2011-06-22 西凯渥资讯处理科技公司 用于实施谐波抑制混频器的系统及方法
CN102232269A (zh) * 2008-10-01 2011-11-02 爱立信电话股份有限公司 用于无线接收器的可重新配置的无源混频器
CN102308472A (zh) * 2009-02-04 2012-01-04 Nxp股份有限公司 多相谐波抑制混频器
CN102414981A (zh) * 2009-04-28 2012-04-11 Nxp股份有限公司 无源谐波抑制混频器的校准
CN103546099A (zh) * 2013-08-20 2014-01-29 上海数字电视国家工程研究中心有限公司 谐波抑制混频器
CN104052947A (zh) * 2013-03-13 2014-09-17 硅实验室公司 使用内插分频器的多调谐器
US20150288412A1 (en) * 2014-04-03 2015-10-08 Broadcom Corporation Harmonic Rejection Mixer

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4420447C2 (de) * 1993-09-22 1998-07-30 Hewlett Packard Co Phasenschieberschaltung und Quadraturnetzwerk
US6144845A (en) * 1997-12-31 2000-11-07 Motorola, Inc. Method and circuit for image rejection
CN1146113C (zh) * 1998-12-22 2004-04-14 毕晓普创新有限公司 电容快速模数转换器
US7113760B1 (en) * 2003-04-29 2006-09-26 Ami Semiconductor, Inc. Direct conversion receiver for amplitude modulated signals using linear/log filtering
KR100519876B1 (ko) * 2004-01-30 2005-10-10 삼성전자주식회사 2차 혼변조 왜곡을 제거하기 위한 직접 변환용 믹서 회로및 이를 이용한 직접 변환 송수신기
US7457605B2 (en) * 2004-09-10 2008-11-25 Silicon Laboratories, Inc. Low noise image reject mixer and method therefor
ATE543262T1 (de) * 2004-12-10 2012-02-15 Maxlinear Inc Empfängerarchitektur und mischer mit oberwellenunterdrückung
US7509110B2 (en) 2005-03-14 2009-03-24 Broadcom Corporation High-order harmonic rejection mixer using multiple LO phases
US7784015B2 (en) * 2005-07-05 2010-08-24 Texas Instruments Incorporated Method for generating a mask layout and constructing an integrated circuit
DE602008005157D1 (de) 2007-05-08 2011-04-07 Nxp Bv Kalibrationsfreie lokale oszillatorsignalerzeugung für einen oberwellenunterdrückungsmischer
DE602008006393D1 (de) * 2007-05-11 2011-06-01 Nxp Bv Bimodale mischerschaltung und verfahren
CN101842975A (zh) 2007-10-29 2010-09-22 Nxp股份有限公司 无源谐波抑制混频器
US8072255B2 (en) * 2008-01-07 2011-12-06 Qualcomm Incorporated Quadrature radio frequency mixer with low noise and low conversion loss
WO2010087199A1 (ja) 2009-01-29 2010-08-05 パナソニック株式会社 ハーモニックリジェクションミキサ
WO2011004423A1 (ja) * 2009-07-06 2011-01-13 富士通株式会社 ポリフェーズフィルタ及びそれを有するシングルサイドバンドミキサ
KR101651201B1 (ko) 2009-07-07 2016-08-25 삼성전자주식회사 고조파 제거 믹서 및 그 방법
JP5395634B2 (ja) * 2009-11-18 2014-01-22 ルネサスエレクトロニクス株式会社 直交変調器およびそれを内蔵する半導体集積回路
KR20110065070A (ko) * 2009-12-09 2011-06-15 삼성전자주식회사 믹서 및 이를 이용하는 ｒｆ 수신기
US8920326B2 (en) 2011-08-12 2014-12-30 Texas Instruments Incorporated Cancellation of products generated by harmonics of a square wave used in square-wave mixing
US8704582B2 (en) * 2012-03-30 2014-04-22 Mediatek Singapore Pte. Ltd. High linearity mixer using a 33% duty cycle clock for unwanted harmonic suppression
US9218513B2 (en) 2012-12-21 2015-12-22 Sequans Communications Circuit and method with improved mixer linearity
US9197257B2 (en) 2013-05-21 2015-11-24 St-Ericsson Sa Harmonic filtering for an up-converting, voltage mode, passive mixer
US9020458B2 (en) * 2013-05-23 2015-04-28 Qualcomm Incorporated Mixer with channel impedance equalization
US9071197B2 (en) * 2013-09-27 2015-06-30 Qualcomm Incorporated Harmonic rejective passive up converter
US9407379B2 (en) 2014-10-16 2016-08-02 Qualcomm Incorporated Circuit providing harmonic response rejection for a frequency mixer
US9933458B2 (en) * 2015-03-31 2018-04-03 Tektronix, Inc. Band overlay separator

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689833A (zh) * 2007-06-29 2010-03-31 硅实验室公司 旋转谐波抑制混频器
CN102106076A (zh) * 2008-06-25 2011-06-22 西凯渥资讯处理科技公司 用于实施谐波抑制混频器的系统及方法
CN102232269A (zh) * 2008-10-01 2011-11-02 爱立信电话股份有限公司 用于无线接收器的可重新配置的无源混频器
CN102308472A (zh) * 2009-02-04 2012-01-04 Nxp股份有限公司 多相谐波抑制混频器
CN102414981A (zh) * 2009-04-28 2012-04-11 Nxp股份有限公司 无源谐波抑制混频器的校准
CN104052947A (zh) * 2013-03-13 2014-09-17 硅实验室公司 使用内插分频器的多调谐器
CN103546099A (zh) * 2013-08-20 2014-01-29 上海数字电视国家工程研究中心有限公司 谐波抑制混频器
US20150288412A1 (en) * 2014-04-03 2015-10-08 Broadcom Corporation Harmonic Rejection Mixer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
江旭东等: "适用于多边带频分复用超宽带系统的CMOS频率综合器", 《复旦学报(自然科学版)》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110073556A (zh) * 2016-07-21 2019-07-30 哥伦比亚大学（纽约）理事会 基于次谐波时空电导调制的无磁非互易电路
US11031665B2 (en) 2016-07-21 2021-06-08 The Trustees Of Columbia University In The City Of New York Magnetic-free non-reciprocal circuits based on sub-harmonic spatio-temporal conductance modulation
CN111211737A (zh) * 2020-03-03 2020-05-29 芯原微电子(上海)股份有限公司 高谐波抑制比混频电路
CN111211737B (zh) * 2020-03-03 2024-05-31 芯原微电子(上海)股份有限公司 高谐波抑制比混频电路
CN114650074A (zh) * 2020-12-18 2022-06-21 杭州地芯科技有限公司 谐波抑制混频电路装置以及接收机
CN114650074B (zh) * 2020-12-18 2023-03-24 杭州地芯科技有限公司 谐波抑制混频电路装置以及接收机

Also Published As

Publication number Publication date
TWI735590B (zh) 2021-08-11
KR20180015048A (ko) 2018-02-12
US10044321B2 (en) 2018-08-07
TW201806328A (zh) 2018-02-16
US20180041168A1 (en) 2018-02-08
KR102640588B1 (ko) 2024-02-23
CN107681981B (zh) 2023-08-22

Similar Documents

Publication Publication Date Title
CN107681981A (zh) 用于通过抑制谐波对发送器线性化的系统和方法
CN102315856B (zh) 无表面声波接收器
Kaukovuori et al. Analysis and design of passive polyphase filters
US9118276B2 (en) High linearity mixer using a 33% duty cycle clock for unwanted harmonic suppression
Rofougaran et al. A single-chip 900-MHz spread-spectrum wireless transceiver in 1-/spl mu/m CMOS. I. Architecture and transmitter design
US8406707B2 (en) Systems and methods for implementing a harmonic rejection mixer
US7509110B2 (en) High-order harmonic rejection mixer using multiple LO phases
CN102271000B (zh) 一种便携式计算装置
US7272370B2 (en) Mixers with a plurality of local oscillators and systems based thereon
US6882191B2 (en) Rectifier type frequency doubler with harmonic cancellation
US8275338B2 (en) Passive high frequency image reject mixer
Moroni et al. A broadband millimeter-wave passive CMOS down-converter
US7085548B1 (en) Harmonic mixer
Svitek et al. 5-6 GHz SiGe active I/Q subharmonic mixers with power supply noise effect characterization
Meng et al. 2.4/5.7-GHz CMOS dual-band low-IF architecture using Weaver–Hartley image-rejection techniques
US9083437B2 (en) Front-end transceiver
Matinpour et al. Novel DC-offset cancellation techniques for even-harmonic direct conversion receivers
Razavi The role of translational circuits in RF receiver design
Lee et al. A 26GHz CMOS 3× Subharmonic Mixer With a Fundamental Frequency Rejection Technique
US9031525B2 (en) Method of manufacture of a passive high-frequency image reject mixer
US6970687B1 (en) Mixer
Shraddha et al. An Active Mixer Design For Down Conversion in 180 nm CMOS Technology for RFIC Applications
KR100574949B1 (ko) 반송파 하모닉 억제 믹서
Kaltiokallio Integrated radio frequency circuits for wideband receivers
Thompson et al. Distributed power amplifier with electronic harmonic filtering

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant