CN101689833A - 旋转谐波抑制混频器 - Google Patents

Abstract

在一个实施例中，本发明包括接收并由射频(RF)信号和主时钟信号生成混频信号的混频电路，耦合到所述混频电路的输出的开关级，以便旋转地将混频信号切换到耦合到开关级的多个增益级，以及将所述增益级的输出进行组合的组合器。

Description

旋转谐波抑制混频器

技术领域

本发明的实施例涉及混频器(mixer)，更具体而言涉及执行谐波抑制的混频器。

背景技术

传统接收机可以包括将输入信号的频率向下变频的至少一个混频器。更具体而言，所述混频器典型地将输入无线信号与本机振荡器信号相乘以产生具有分布在本机振荡器与输入信号频率的和及差处的频谱能量的信号。对于向下变频混频器，期望的输出是本机振荡器与输入信号频率之间的差。如果所述本机振荡器是纯正弦曲线，则在向下变频混频器的输出端只出现在远离本机振荡器(LO)信号的中频(IF)处的输入信号的频谱能量。然而，对于某些混频应用，本机振荡器信号可能是非正弦的，诸如方波信号，其包含位于基频处的频谱能量和位于基频的谐波频率处的附加频谱能量。将输入信号与这样的本机振荡器信号混频促使远离LO信号的谐波的处于IF的输入信号的频谱能量也连同期望信号一起出现在向下变频混频器的输出端。

存在谐波抑制混频器，其包括诸如吉尔伯特单元类型混频器的多个混频器，每个混频器接收输入信号的缩放型式(scaled version)，其中，每个混频级(mixer stage)的输出被求和以提供向下变频(或向上变频)输出。每个混频器以不同于其它混频器的相位工作，且缩放输入信号的每个缩放因数(scaling factor)可以依照预定的正弦函数，使得谐波抑制混频器理想地抑制除M×N+/-1之外的所有谐波，其中M是任何整数且N是各个混频器级的数目。然而，实际实施方式并不根据这种理想来工作。而是在半导体集成电路(IC)工艺的实际实施方式中存在各种问题。这些问题包括不同混频器之间的器件匹配方面的困难，因为有源器件、即混频器中的晶体管之间的随机器件失配可能促使缩放因数偏离理想值，导致谐波抑制方面的退化。此外，被提供给每个支路的LO信号的相位也可能偏离，导致谐波抑制退化。

为了克服传统谐波抑制混频器中的这样的问题，需要非常大的器件尺寸，这产生非常大且消耗相当多功率的电路。此外，即使实现大尺寸，使得随机失配的标准偏差减小(又将功率和面积增加到四倍)，谐波抑制仍可能受到每个LO波形的占空比的影响。因此，正LO信号和负LO信号应确切地相位相差180度，从而要求附加的良好匹配的组件和以更高频率工作，这又导致更大的功耗以实现期望的性能水平。在许多设计中，当以几百兆赫的LO频率工作时，在这样的混频器中实际上能够实现的谐波抑制的量可能在大约30～40dB之间。这样的性能对于某些应用来说可能是可接受的。然而，这种水平下的工作可能导致在针对给定接收机设计的总预算中针对其它组件的公差更为严格。

因此，继续需要一种抑制可能由不是纯正弦波的本机振荡器信号引入的谐波频率的混频器。

发明内容

一方面，本发明针对一种混频器，包括：混频电路，其接收并由射频(RF)信号和主时钟信号生成混频信号；开关级，其耦合到所述混频电路的输出端，以便旋转地将所述混频信号切换到耦合到所述开关级的多个增益级；以及组合器，其将增益级的输出进行组合。在某些实施方式中，所述混频器可以是具有同相和正交部分的正交混频器，且可以根据预定值对所述增益级进行加权，并且可以将所述增益级的输出加在一起以获得混频信号。通过使用这样的混频器，在某些实施例中，可以减少或避免谐波抑制。

本发明的又一方面针对一种用于操作谐波抑制混频器的方法。该方法可以包括接收RF信号并将该RF信号与主时钟混频以获得混频信号，在主时钟的至少一个周期内(其可以在LO的周期期间发生)周期性(cyclically)地使所述混频信号旋转至N增益级中的每一个，以及对所述N增益级的输出求和以提供输出信号。所述混频信号从增益级中的第一个到第二个的周期性旋转可以例如在主时钟处于低值时发生，并且还可以这样发生，即，使得每个增益级在LO周期的一部分内接收混频信号。在某些实施方式中，所述旋转可以至少部分地基于RF信号的频率而进行到少于所有的增益级。

本发明的又一方面针对一种包括接收输入的RF信号并提供RF电流的主RF器件的装置，其中所述主RF器件包括至少一个跨导体。所述装置还可以包括：主OL器件，其耦合到所述主RF器件的输出端，其中所述主LO器件接收RF电流并将该RF电流与主时钟信号混频以获得混频信号；以及旋转开关器件，其耦合到所述主LO器件以便周期性地将所述混频信号切换到所述旋转开关器件的多个输出端口之一。耦合到这些输出端口的是执行混频信号的增益和滤波的相应混频器负载，和均耦合到所述混频器负载之一以便对相应的混频器负载的输出加权并将输出提供给加法器的多个增益级。在各种实施方式中，所述增益级包括匹配的无源组件和不匹配的有源组件，而所述主LO器件包括不匹配的有源组件。

本发明的又一方面针对一种系统，该系统包括接收RF信号的低噪声放大器(LNA)、产生VCO频率的压控振荡器(VCO)、将所述VCO频率划分以获得主时钟信号的分频器、耦合到所述LNA的输出端以便将RF信号与主时钟信号混频以获得混频信号的混频器、以及耦合到所述混频器的输出端以便将所述混频信号切换到多个增益级的开关。在一个实施例中，所述系统还可以包括将所述增益级的输出进行组合的加法器、耦合到所述加法器的输出端的低通滤波器(LPF)、耦合到所述LPF的输出端的模拟-数字转换器(ADC)；以及耦合到所述ADC的输出端的解调器。

本发明的又一方面针对一种方法，该方法用于接收对处于第一频率的信道的请求，至少部分地基于所述第一频率来确定将在混频器中启用的级的数目，选择对应于本机振荡器(LO)频率的乘法型式(multiplied version)的主时钟频率，将所述主时钟频率提供给混频器，并将包括所述信道的RF信号与所述主时钟频率混频且将在每个LO周期的一部分内将混频信号分别提供给每个启用的级。如果所述信道在小于预定频率的频带中，则启用的级的数目可以小于所有可用级。请注意，当接收到对处于第二频率的第二信道的请求时，可以基于所述第二频率来更新要启用的级的数目。

附图说明

图1是依照本发明的实施例的混频器的高级方框图。

图2是依照本发明的一个实施例的混频器的实施方式的方框图。

图3是依照本发明的实施例的旋转开关的示意图。

图4是依照本发明的一个实施例的用于旋转开关的控制信号的时序图。

图5是依照本发明的一个实施例的用于旋转开关的补充控制信号的时序图。

图6是依照本发明的实施例的中频部分的增益级的示例性实施方式。

图7是依照本发明的实施例的正交混频器的示意图。

图8是依照本发明的实施例的旋转谐波抑制混频器的一部分的方框图。

图9是依照本发明的一个实施例的单个IF级的IF电流的时序图。

图10是依照本发明的实施例在存在失配的情况下图9的时序图。

图11是依照本发明的实施例在存在噪声的情况下单个IF级的IF电流的时序图。

图12是依照本发明的一个实施例的系统的方框图。

图13是依照本发明的实施例的方法的流程图。

具体实施方式

在各种实施例中，可以提供旋转谐波抑制混频器以改善针对输入的射频(RF)信号与时钟频率信号之间的混频操作的谐波抑制，所述时钟频率信号诸如可以是方波信号的主时钟，所述方波信号的频率是本机振荡器(LO)频率的乘法型式。在各种实施例中，可以控制所述旋转谐波抑制混频器以启用中频(IF)的多个增益级中的某些或全部，这些增益级随后被求和以便提供输出RF信号以用于在给定接收机中的进一步处理。本文所使用的术语“旋转(rotating)”意指混频操作的输出在给定时间段内被周期性地旋转至不同的IF增益级。

由于其中将输入FC信号向下混频(downmix)至例如IF频率且之后通过增益、滤波等来处理此IF信号的混频器的设计，任何引起失配的器件不以高频率工作。因此，可以使用更佳匹配的无源组件且还实现有源器件周围的反馈以便以明显更低的功率和面积损耗改善谐波抑制。此外，在各种实施方式中，混频器可以包括单个RF器件，例如由单个开关对控制的单个差分跨导体(differentialtransconductor)。由于仅仅存在单个RF器件，所以在RF部分中不发生失配。

此外，这些前端器件、即在RF部分和本机振荡器路径中，可以由引起改善的功率和面积减小的最小尺寸器件形成。而且，通过使用这样的较小尺寸器件，可以增加诸如低噪声放大器(LNA)的向混频器提供信号的前端放大器的带宽，因为可以显著地减小混频器输入电容。这样，可以在提供用于选择和设计LNA的更大灵活性的同时减少LNA功耗。在某些实施方式中，可以优化IF部分中的电阻器面积，使得实现正弦波的峰值的电阻器可以宽于正弦波的上升部分处的电阻器，所述正弦波实现各个IF部分的相位。

虽然本发明的范围在这一点上不受限制，但可以将这样的混频器结合到诸如电视接收机、无线电接收机、或输入的RF信号的其它接收机的各种接收机中。由于可以动态地控制这样的增益级的数目，所以实施例可以提供对要提供的谐波抑制量的控制，在给定用以接收输入信号的频率的情况下所述谐波抑制量可以改变。例如，在电视接收机的情况下，在VHF或UHF频率时可以经由空中信号的广播或在较高频率时经由宽带电缆来接收输入信号。根据调谐器用以工作的频率，可以提供不同数量的增益级以使得能够实现可控制的谐波抑制量，同时还防止混频器中的闪烁噪声。此外，通过减少在以某些频率工作期间启用的增益级的数目，可以降低功耗。

现在参照图1，示出了根据本发明的实施例的混频器系统的方框图。如图1所示，混频器系统10被耦合为在混频器20处接收输入的RF信号，混频器20将输入信号与主时钟信号混频。所述主时钟可以在N×LO的频率下，其中N是对应于混频器系统10中的增益级数目(下文讨论)的整数，且LO是LO(图1中未示出)的输出频率。在各种实施例中，LO可以包括生成正弦波的压控振荡器(VCO)，所述正弦波又可以被修改成沿着LO路径的方波信号(例如经由分频器)，使得提供给混频器20的主时钟是方波信号。混频器20可以因此将输入的RF信号与主时钟相乘且结果随后在多个单个的增益级30₀～30_N-1(通称为增益级30)之间旋转。如下文将进一步描述的那样，每个增益级30具有与之相关的不同增益因数(gain factor)a₀～a_N-1。

开关25可以被控制为使来自混频器20的输出周期性地旋转至每个增益级30。旋转的角速度设置有效LO频率。例如，如果开关25已在主时钟的N个周期中完成一次旋转，则有效LO等于主时钟频率除以N。在各种实施方式中，开关25可以被控制为在LO处于高值时(即当有信号通过开关25时)连接到给定增益级30。当没有信号通过开关25时(即当LO处于低状态时)，可以使开关25旋转到下一个增益级30。这样，开关25不导致任何噪声，且开关25的操作内的任何偏移不会有助于任何谐波抑制退化。

仍参照图1，每个增益级30具有被耦合为在开关25实现到给定IF端口的互连时从混频器20接收输出的输入IF端口(IF₀～IF_N-1)。每个增益级30在IF端口(IF₀至IF_N-1)处以不同的因数或程度(bya different factor，or degree)将信号缩放，以产生提供给加法器块40的结果信号，加法器块40将所有这样的增益级30的输出进行组合以生成可以进一步提供给调谐器电路以处理接收信号的IF输出。请注意，在图1中，为了便于图示，未示出IF滤波器，其在本文中也称为混频器负载，存在于每个IF端口上以实现增益、滤波和电流到电压的转换，并被耦合在开关25与相应的增益级之间。

每个增益级30可以具有可以被选择来消除输入信号中的谐波的不同系数a₀～a_n-1。更具体地说，在某些实施例中，可以基于方波相位的以下周期函数来选择a_k系数，其中k等于零至N-1：

$a_k=\sin \left(\frac{2\mathrm{\π}}{N}k\right).---\left[1\right]$

通过选择N的给定值，可以控制被混频器系统10消除的谐波。如上所述，可以在加法器块40处对所有的各个增益块30(即相位)的总和求和并将其提供给附加的接收器电路。

实现可控谐波抑制以及抗扰性的混频器的实施方式可以采取不同的形式。现在参照图2，示出了依照本发明的一个实施例的混频器的实施方式的方框图。如图2所示，混频器100是一种示例性实施方式，其中具有正分量和负分量RF_N和RF_P的输入的RF信号被提供给主RF器件102。如图2所示，主RF器件102可以包括n沟道金属氧化物半导体场效应晶体管(nMOSFET)105和106，这些nMOSFET充当具有分别连接到RF信号RF_P和RF_N的栅极端子并通过漏极端子来提供RF电流的跨导体。因此，只存在单个差分跨导体，避免了任何失配。

主RF器件102的输出被提供给主LO器件110。主LO器件110可以用于将输入的RF信号与主时钟频率混频。具体地说，如图2所示，主LO器件110可以包括多个nMOSFET 112～118，这些nMOSFET具有被耦合为从主RF器件102接收RF输出的源极端子和被耦合为接收主时钟信号(分别为N×LO_P和N×LO_N)的栅极端子，且具有向多个旋转开关120～126(通称为旋转开关120)提供IF输出的漏极端子。旋转开关120可以分别被控制信号LO_a+b<N-1:0>(请注意LO_a和LO_b是不同的信号)控制以周期性地将来自主时钟器件的输出切换到多个IF输出端口IF<N-1:0>中的每一个，而多个IF输出端口IF<N-1:0>又被提供给多个混频器负载130～136(通称为混频器负载130)的多个IF输入端口(例如IF_N-1～IF₀)。

请注意，处理负RF信号、即RF_n的混频器中的旋转开关用不同的方式连接到IF端口I_F0～IF_n-1。由于RF_n相对于其配对方RF_p移相180度，所以旋转开关的输出也应移相180度。由于通过N个级的旋转意味着360度的相移，所以通过周期性地移位通过N/2个级，获得180度的相移。因此，如果处理RF_p的混频器中的旋转开关连接到IF端口IF_k，则处理RF_n的混频器中的相应旋转开关将根据k是否小于N/2而分别连接到IF端口IF_(k+N/2)或IF_(k-N/2)(因此，在图2中连接到处理RF_n的混频器的旋转开关的数组(arrayed)输出被表示为IF<N/2-1:0>，(后面是)IF<N-1，N/2>，而连接到处理RF_p的混频器的旋转开关的数组输出被表示为IF<N-1，0>)。混频器负载130可以执行IF信号的增益和滤波，并且在某些实施例中可以是RC滤波器。在某些实施方式中，每个这样的混频器负载130可以具有相同的RC加权。各混频器负载130的输出可以通过可以包括缓冲器和阻抗的附加增益级来提供，并随后被提供到求和块(图2中未示出)上，该求和块将各个相位求和并将IF输出提供给期望的位置。

可以以多种方式来实现诸如图2所示的开关120的旋转开关。现在参照图3，示出了根据本发明的实施例的针对旋转开关的示例性实施方式的示意图。如图3所示，旋转开关120可以包括多个nMOSFET121_N～121₀(通称为MOSFET 121)。如所示，每个MOSFET 121具有被耦合为从主LO器件110接收电流输入的源极端子。此外，每个MOSFET 121可以具有由多个控制信号LO<0:N-1>中的不同的一个控制的栅极端子。如上所述，可以周期性地控制每个MOSFET 121以使得每个MOSFET 121能够在LO周期的给定部分内经由其漏极端子输出所述电流输入信号。因此，可以在多个输出IF端口IF<0:N-1>处提供旋转开关120的输出，所述多个输出IF端口IF<0:N-1>又耦合到例如图2的混频器负载130的相应IF输入端口。

在一个实施例中，为了使得旋转开关120能够使输入电流在其各个输出端之间旋转，可以依照图4所示的时序图来驱动MOSFET 121的栅极。图4示出作为方波信号的用于正输入电流(即N×LO_p)的主时钟频率。如图4所示，对于给定时期(period)的LO，可以生成N个周期的主时钟。随后，可以由给定控制信号LO_a<N-1:0>来周期性地控制旋转开关的每个MOSFET。请注意，这些控制信号也是方波信号，该方波信号可以具有约等于主时钟的一个时间段的脉冲宽度。此外，请注意，控制信号在主时钟的低部分期间被逐个地实现为高状态。虽然被示为大约在半途中通过主时钟频率的低状态切换，但本发明的范围在这一点上不受限制。通过随后启用每个MOSFET，在LO的单个时期期间，可以在LO除以N的时间段内启用每个MOSFET。

如图5所示，对于负主时钟信号，即N×LO_N，可以启用类似的定时机制。请注意，正主时钟频率和负主时钟频率是彼此的互补型式(complementary version)。当主时钟处于低状态时，发生控制信号LO_a<K>和LO_b<K>中的变换，其中K等于0至N-1。因此，当MOSFET的栅极正被开关(toggle)时，在旋转开关中没有电流，并且旋转开关中的MOSFET之间的任何随机偏移不影响其输出。请注意，对于开关中的任何噪声同样如此。更进一步地，当主时钟处于高水平时，旋转开关的MOSFET仅仅充当共源共栅放大器(cascode)，因此其噪声并不重要。结果，主LO器件中的任何失配同等地影响旋转开关的所有输出。更进一步地，主RF器件中的任何失配同等地影响旋转开关的所有输出，因为在不同混频器输出端之间周期性旋转的是相同的RF电流。因此，RF和LO器件两者中的失配不导致任何谐波抑制退化。而是可以引起这样的谐波抑制退化的唯一组件是IF部分中的器件(即图2的混频器负载130)。对于诸如在各种接收机架构中使用的向下变频混频器，由于IF处于比接收到的RF信号低得多的频率，所以可以提供负反馈级且由这些级引起的任何增益/相位误差在很大程度上取决于诸如电阻器和电容器的无源组件而不是诸如晶体管的有源组件。由于对于诸如CMOS工艺的典型IC工艺来说，无源组件比其有源配对物的匹配好得多，所以实现无源组件之间的失配误差可以大大地减少谐波抑制退化。

依照本发明的实施例的混频器因此使谐波抑制的器件匹配问题从高频RF/LO器件转移到较低频率IF器件，并进一步使器件匹配问题从匹配较差的有源器件转移到匹配较好的无源器件。这样的混频器可以在减少混频器所消耗的功耗和芯片面积的同时实现改善的谐波抑制。

如上所述，在某些实施例中，图2的混频器负载130可以被实现为RC滤波器。现在参照图6，示出了依照本发明的实施例的IF部分的增益级的示例性实施方式。如图6所示，IF部分200包括接收主RF器件和LO器件及图2的混频器负载(通称为202)的输出的多个IF输入端口IF<N-1>～IF<0>。每个输入端口被耦合到相应的单位增益缓冲器210_N-1～210₀。虽然本发明的范围在这一点上不受限制，但在一个实施例中，可以用MOSFET对来实现单位增益缓冲器，即一个被耦合为在栅极端子处接收输入电压并具有分别被耦合到不同电流源的源极和漏极端子的pMOSFET。而另一个是可以是nMOSFET的第二MOSFET，可以具有被耦合到第一MOSFET的漏极端子的栅极端子、被耦合到地的源极端子、以及被耦合到输出端子(也被耦合到第一MOSFET的源极端子)的漏极端子。这样的增益缓冲器可以具有依照以下等式设置的增益：

$\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{A}{1+A}---\left[2\right]$

其中A是单位增益缓冲器的开环增益。请注意，A的值较大可以帮助减小增益上的失配。

仍参照图6，单位增益缓冲器210每个都被耦合到相应电阻220_N-1～220₀。在各种实施例中，每个电阻220可以具有不同的值。更具体地说，在一个实施例中：

$R_I<k>=\frac{\mathrm{Runit}}{\sin \left(\frac{2\mathrm{\&pi;}}{N}k\right)}$ 其中k＝0至N-1[3]

其中Runit是单位或归一化电阻值。在某些实施方式中，所述单位电阻值可以是基于电阻器比(resistor ratio)，使得不同的电阻器尽可能相近地近似正弦波以改善谐波抑制。在某些实施例中，对于每个R_I<k>，可以用并联地连接的电阻器来实现整数比，且每个电阻器具有统一的长度/宽度。在某些实施例中，这些电阻器比可以是正弦波的整数近似值。例如，在一种实施方式中，对于16个正弦波系数，可以选择多个整数值以提供约为56dB的三阶(third order)谐波抑制，其中五阶谐波抑制约为53dB且七阶谐波抑制约为48db。如下表1所示，在不同的实施例中可以使用用于正弦波的各种整数拟合(integer fit)，在一种实施方式中其提供各种水平的谐波抑制。

表1

此外，使用四分之一的正弦波系数，则对于四分之一正弦波来说可以实现0、9^1/5、17、22^1/5以及24的整数比，提供超过65dB的谐波抑制。通过使用整数来近似正弦波，可以免除末端效应和模型误差。还请注意，可以按照与上文所示不同的顺序向各相位应用所使用的不同加权值。

仍参照图6，每个电阻器220的输出被提供给差分放大器240，差分放大器用于对所有信号求和并以期望的IF频率提供差分电压输出(I_输出)I_output。请注意，在差分放大器240的各输出和输入端子之间耦合有反馈电阻器R_feedback。虽然用图6的实施例中的此特定实施方式示出，但本发明的范围在这点上不受限制。例如，在不是图6的单位增益缓冲器后面是电阻器的其它实施方式中，可以替代地使用跨导体。

图6因此示出提供差分IF信号的实施方式。在其它实施方式中，可以通过提供另一组单位增益缓冲器而使用不同的实施方式来获得正交信号，所述另一组单位增益缓冲器又被耦合到另一组电阻，该组电阻的值模拟“余弦”波而不是“正弦”波。在这样的实施方式中，正交相位电阻可以依照以下等式：

$R_Q<k>=\frac{\mathrm{Runit}}{\cos \left(\frac{2\mathrm{\&pi;}}{N}k\right)}$ 其中k＝0至N-1      [4]

现在参照图7，示出了依照本发明的实施例的正交混频器的示意图。如图7所示，混频器300可以被耦合为接收输入的RF信号(即RF_N和RF_P)及正负主时钟(即N×LO_N和N×LO_P)，并在混频器部分310中将这些信号混频，混频器部分310随后向同相IF部分320和正交相位IF部分330提供IF输出。如上所述，同相IF部分320可以包括多个单位增益缓冲器322_N-1～322₀，这些单位增益缓冲器又被耦合到电阻324_N-1～324₀，这些电阻的输出又被提供给差分放大器325。同样地，正交同相IF部分330可以包括多个单位增益缓冲器332_N-1～332₀，这些单位增益缓冲器又被耦合到电阻334_N-1～334₀，这些电阻的输出提供给差分放大器335。这样，混频器300提供I和Q IF输出。

在各种实施例中，可以在正交混频器中实现改善的镜频抑制(image rejection)。由于与上文所述相同的原因，这种情况是因为仅仅由IF部分中的匹配来确定I输出与Q输出之间的匹配。也就是说，由于失配及主LO器件和主RP器件不引起不同IF<k>输出之间的任何增益/相位误差，所以从这些IF输出得出的正交信号具有改善的镜频抑制。

除由本发明的实施例提供的改善的谐波和镜频抑制之外，还可以实现更好的二阶互调产物(second-order intermodulation product)(IP2)。

现在参照图8，示出了示出依照本发明的实施例的旋转谐波抑制混频器的一部分的方框图。请注意，图8的混频器100可以对应于图2所示的混频器100的正的部分。因此，输入的RF信号穿过跨导体105，由此通过MOSFET 112和114来提供正电流部分IP和负电流部分IN。随后，这些电流通过旋转开关120和122被切换。只示出了来自旋转开关120和122的一个开关输出，即IF₀。此电流I_IF<0>因此是来自旋转开关120和122的各个正电流和负电流的组合。

现在参照图9，示出了由这样的单个IF输出端口提供的IF电流(即对于任何k为I_IF<k>)的时域分析，所述IF电流是在一个N×LO时间段的持续时间内由主LO器件112和114提供的正电流和负电流两者的组合。如图9所示，正输入电流和负输入电流(Ip和In)均是方波，其相互补充，使得进入任何IF端口的组合电流具有等于Ip和In的脉冲宽度之和的脉冲宽度。因此，进入任何IF端口的电流脉冲的脉冲宽度等于N×LO时钟的一期(one period)。

当在有源器件中、例如主LO器件中存在失配时，图9的时域可以演变成图10的时域，其中虚线示出在主LO器件的有源组件中存在失配的情况下的相应波形。如图10所示，由于信号的互补性，这些主LO器件中的失配不改变IF输出电流的脉冲宽度，所述IF输出电流对于任何k为I_IF<k>。因此，低频IM₂分量同样地出现在每个IF输出中并最后在IF级中被如下消除：

$\mathrm{IF}=\underset{K=0}{\overset{N-1}{\mathrm{\&Sigma;}}}{a}_K\mathrm{xIF}<k>---\left[5\right]$

其中，对于k＝0～N-1，

因为对于每个k，a_K＝-a_K+N/2。因此，主LO器件中的失配不会有助于IP₂退化，而是类似于上文关于谐波抑制退化所述，仅仅由IF部分中的低频匹配来确定IP₂退化。

除主LO器件的MOSFET之间可能存在的失配之外，还可能存在闪烁噪声。现在参照图11，示出了通过对正电流I_P和负电流I_N求和获得的进入给定IF端口的电流IF<k>的时序图。如图11所示，虚线指示在主LO器件的MOSFET中存在闪烁噪声的情况下的电流波形。请注意，IF<k>的脉冲宽度及因此的DC分量不受此闪烁噪声的影响。因此，即使在IF<k>的单端输出中，也不存在OL开关器件的闪烁噪声。因此，不需要依赖于正侧和负侧之间的匹配来获得差分低闪烁噪声。

更进一步地，与传统方波混频器相比，本发明的实施例提供较低的输入参考热噪声(input referred thermal noise)。也就是说，给定相同的总跨导体电流，依照本发明的实施例的混频器的输入参考噪声可以明显较小，例如约为2(π²/8)，因为在本发明的实施例中不存在传统混频器中可能存在的从LO谐波起的噪声向下变频。

可以在许多不同的系统类型中实现实施例。如上所述，应用可以包括混频信号电路，该混频信号电路包括模拟电路和数字电路两者。现在参照图12，示出了依照本发明的一个实施例的系统的方框图。如图12所示，系统1000可以是被耦合为从天线源、电缆分线盒(cabledistribution)、或其它源接收RF信号的电视。输入的RF信号可以被提供给电视调谐器1005，在一个实施例中，电视调谐器1005可以是单片混频信号器件。电视调谐器1005可以结合本发明的实施例以便在消耗较低功率和面积的同时提供改善的谐波和镜频抑制。

现在仍参照图12，调谐器1005包括具有耦合到从天线1001接收RF信号并将其放大的低噪声放大器(LNA)1115的输出的带通滤波器1110。LNA 1115的该输出被提供给又耦合到混频器1125的另一带通滤波器1120，混频器1125可以是依照本发明的实施例的旋转混频器。如图12所示，混频器1125从分频器1135接收具有N×LO的频率的主时钟信号，分频器1135又被耦合为从压控振荡器(VCO)1130接收VCO频率。虽然本发明的范围在这点上不受限制，但VCO频率可以是相对高的频率，例如至少几GHz。随后，分频器1135生成以主时钟值提供的分频，其可以是在约1000与2000MHz之间的频率。随后，混频器1125用主时钟信号将输入的RF信号向下变频以生成在小于约10MHz的频率处的复(complex)IF输出。从混频器1125输出的复I和Q IF信号被提供给单位增益缓冲器1140a和1140b并被低通滤波器1145a与1145b滤波，随后可以被ADC 1150a和1150b数字化。

仍参照图12，调谐器1005的数字化输出可以被提供给电视1000内的附加处理电路，诸如解调器1170及相关电路，以使得经处理的电视信号能被提供给显示器1175。虽然用图12的实施例中的此特定实施方式示出，但应理解的是本发明的范围在这点上不受限制。此外，应理解的是可以在诸如发送机、接收机等许多不同设备中实现所述实施例。更进一步地，可以存在控制逻辑、程序存储器或其它计算机可读介质以存储指令，该指令当在调谐器1000的处理器内被执行时执行多个增益级、主时钟频率、及因此所提供的协调抑制的控制。

现在参照图13，示出了依照本发明的实施例的方法的流程图。如图13所示，可以使用方法500来动态地调整混频器中的多个增益级。通过这样做，可以在对给定频率的输入信号实现期望水平的谐波抑制、镜频抑制等的同时实现降低的功耗。如图13所示，方法500可以通过接收对给定频率下的信道的请求开始(方框510)。例如，作为电视接收机的一部分的调谐器可以从用户接收对某一信道上的节目的请求。基于所述频率(该频率在基于该信道被包括在内的频带的给定频率处)可以确定混频器中将启用的级的数目N(方框520)。例如，下表示出用于不同输入频率范围的混频器中的级数(N)。对于不同的输入频率范围具有不同的N值使得混频器能够在节省前端分频器(例如图12中的1135)中的功率的同时只抑制期望数目的谐波。可以例如在将调谐器结合到给定系统期间通过软件的编程来控制N的值。

输入频率范围	混频器的级(N)
		40MHz-125MHz	16
105MHz-170MHz	12
		155MHz-255MHz	8
210MHz-337MHz	6

仍参照图13，然后可以基于所确定的级数N来选择主时钟频率(方框530)。也就是说，可以将LO频率提供给生成主时钟频率N.LO的时钟乘法器、分频器等。此主时钟频率可以因此被提供给旋转混频器(方框540)。使用此信号和包括期望信道的输入的RF信号，可以进行混频操作，使得对应于IF信号的混频信号可以在每个主时钟周期期间被切换到N个IF级中的每一个(方框550)。可以对每个时钟周期内的这些IF输出的和进行求和并将其发送以供进一步的处理(方框560)。虽然用图13的实施例中的此特定实施方式示出，但本发明的范围在这点上不受限制。如上所述，在某些实施例中，机器可读指令可以实现图13的方法。

虽然已针对有限数目的实施例描述了本发明，但本领域的技术人员将认识到来自这些实施例的许多修改和变更。意图在于所附权利要求涵盖所有这样的、落在本发明的真实精神和范围内的修改和变更。

Claims (28)

1.一种混频器，包括：

混频电路，接收并由输入的射频(RF)信号和主时钟信号生成混频信号，所述主时钟信号对应于本机振荡器(LO)频率乘以级数N；

开关级，耦合到所述混频电路的输出以将所述混频信号旋转地切换到耦合到所述开关级的多个增益级；以及

组合器，将所述多个增益级的输出进行组合。

2.权利要求1的混频器，其中，基于输入的RF信号的类型和频率来控制N，且N对应于要启用的所述多个增益级的数目。

3.权利要求1的混频器，其中，所述开关级将在LO频率的单个周期期间周期性地使所述混频信号旋转至所述多个增益级中的每一个，并在没有信号通过开关级时使所述混频信号旋转。

4.权利要求1的混频器，其中，根据预定值对所述多个增益级加权，并将所述多个增益级的输出加在一起。

5.权利要求4的混频器，其中，根据采样的正弦波对所述增益级的同相部分加权，并根据采样的余弦波对所述增益级的正交相位部分加权。

6.权利要求1的混频器，其中，所述增益级的至少第一部分每个包括具有对应于单位阻抗值和预定值之比的值的阻抗，其中，所述预定值等于

其中k是0至N-1。

7.权利要求6的混频器，其中，所述增益级的第二部分每个包括具有对应于单位阻抗值和第二预定值之比的值的阻抗，其中，所述第二预定值等于

其中k是0至N-1，并且所述增益级的第一部分对应于同相部分且所述增益级的第二部分对应于正交部分。

8.一种装置，包括：

主射频(RF)器件，接收输入的RF信号并提供RF电流，所述主RF器件包括至少一个跨导体；

主本机振荡器(LO)器件，耦合到所述主RF器件的输出，所述主LO器件接收RF电流并将该RF电流与主时钟信号混频以获得混频信号；

旋转开关器件，耦合到所述主LO器件以便周期性地使所述混频信号切换到所述旋转开关器件的多个输出端口之一；

多个混频器负载，每个耦合到所述多个输出端口之一，所述多个混频器负载中的每一个执行所述混频信号的增益和滤波；以及

多个增益级，每个耦合到所述多个混频器负载之一以便对相应混频器负载的输出加权且将输出提供给加法器。

9.权利要求8的装置，其中，由所述输入的RF信号来选通所述至少一个跨导体且该跨导体将RF电流传递到所述主LO器件，其中，所述至少一个跨导体包括单个差分跨导。

10.权利要求9的装置，其中，所述主LO器件包括多个金属氧化物半导体场效应晶体管(MOSFET)，每个具有从所述主RF器件接收RF电流的第一端子、接收所述主时钟信号的栅极端子、以及输出所述混频信号的第二端子。

11.权利要求10的装置，其中，所述旋转开关器件包括多个旋转开关，每个旋转开关包括晶体管，该晶体管从相应MOSFET的第二端子接收混频信号并在晶体管被控制信号启用时输出该混频信号，其中，所述控制信号的值在所述主时钟信号的值处于低状态时改变。

12.权利要求8的装置，其中，所述多个增益级中的至少一些具有根据

的值，其中k是0至N-1，且N对应于所述多个混频器负载的数目。

13.一种系统，包括：

低噪声放大器(LNA)，接收射频(RF)信号；

压控振荡器(VCO)，产生VCO频率；

分频器，对VCO频率进行分频以获得对应于本机振荡器(LO)乘以N的主时钟信号；

主RF器件，耦合到所述LNA以接收RF信号并提供RF电流，所述主RF器件具有至少一个跨导体；

主LO器件，耦合到所述主RF器件的输出，所述主LO器件接收RF电流并将该RF电流与主时钟信号混频以获得混频信号；

旋转开关器件，耦合到所述主LO器件以便周期性地使所述混频信号切换到所述旋转开关器件的多个输出端口之一；

多个混频器负载，每个耦合到所述多个输出端口之一，所述多个混频器负载中的每一个执行所述混频信号的增益和滤波；

多个增益级，每个耦合到所述多个混频器负载之一以便对相应混频器负载的输出加权且将输出提供给加法器；以及

所述加法器，将所述多个增益级的输出进行组合。

14.权利要求13的系统，其中，所述旋转开关器件包括多个旋转开关，每个旋转开关具有晶体管，该晶体管接收混频信号并在晶体管被控制信号启用时输出该混频信号，其中，所述控制信号的值在所述主时钟信号的值处于低状态时改变。

15.权利要求14的系统，其中所述多个增益级被分成同相部分和正交部分。

16.权利要求15的系统，其中，所述多个增益级的同相部分每个包括阻抗，该阻抗具有等于单位阻抗值和等于

的预定值之比的值，其中k是0至N-1，且单位增益缓冲器具有耦合到所述阻抗的输出。

17.权利要求16的系统，其中，所述多个增益级的正交部分每个包括阻抗，该阻抗具有等于单位阻抗值和等于

的第二预定值之比的第二值，其中k是0至N-1，且单位增益缓冲器具有耦合到所述阻抗的输出。

18.权利要求17的系统，还包括：

低通滤波器(LPF)，耦合到所述加法器的输出端；

模拟-数字转换器(ADC)，耦合到所述LPF的输出端；以及

解调器，耦合到所述ADC的输出端。

19.一种方法，包括：

接收输入的射频(RF)信号并将该输入的RF信号与主时钟混频以获得混频信号，所述主时钟对应于本机振荡器(LO)频率的乘法型式；

在LO的周期期间，在所述主时钟的至少一个周期内周期性地使所述混频信号旋转至多个N增益级中的每一个；以及

对所述多个N增益级的输出求和以提供输出信号。

20.权利要求19的方法，还包括当主时钟处于低值时周期性地使所述混频信号从所述多个N增益级中的第一个旋转至第二个。

21.权利要求19的方法，还包括在LO周期的预定部分内周期性地使所述混频信号旋转，使得所述多个N增益级中的每一个将接收该混频信号。

22.权利要求21的方法，还包括至少部分地基于输入的RF信号的频率周期性地使所述混频信号旋转到少于全部的所述多个N增益级。

23.权利要求19的方法，还包括通过使所述多个N增益级中的无源组件匹配来减少或避免谐波抑制，其中，将所述输入的RF信号混频的RF混频器包括单个差分跨导体。

24.权利要求19的方法，还包括周期性地使所述混频信号的正部分和负部分以互补的方式旋转至所述多个N增益级中的第一组和第二组中的每一个。

25.权利要求19的方法，还包括接收对处于第一频率的信道的请求，至少部分地基于所述第一频率来确定要启用的N增益级的数目，并选择对应于N×LO的主时钟。

26.权利要求25的方法，还包括如果所述信道在小于预定频率的频带中，则将N确定为小于所有可用增益级。

27.权利要求25的方法，还包括：

接收对处于第二频率的第二信道的第二请求；以及

基于所述第二频率来动态地更新要启用的N增益级的数目。

28.权利要求27的方法，还包括至少部分地基于接收机的功耗水平和谐波抑制水平来确定N增益级的数目。

Images