CN104113284B - 换衡器混频器电路 - Google Patents
换衡器混频器电路 Download PDFInfo
- Publication number
- CN104113284B CN104113284B CN201410080701.0A CN201410080701A CN104113284B CN 104113284 B CN104113284 B CN 104113284B CN 201410080701 A CN201410080701 A CN 201410080701A CN 104113284 B CN104113284 B CN 104113284B
- Authority
- CN
- China
- Prior art keywords
- weighing apparatus
- mixer
- input terminal
- change
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明提供了一种换衡器混频器电路,该电路为单平衡式并包括换衡器,该换衡器具有利用尾电阻器连接至差分对的中心分接头。该换衡器分别在单端输入端子和中心分接头处接收第一输入信号和第二输入信号。这样的换衡器混频器可以通过在中心分接头提供基带或中间信号并且单端输入端子提供局部振荡器(LO)信号而被用作上变频器混频器。
Description
相关申请的交叉引用
本申请涉及于2013年4月18日提交的题为“Balun Mixer Circuits”(换衡器混频器电路)的美国临时专利申请(共同未决的临时申请),其序列号为61/813,583并且要求其优先权。该共同未决的临时申请因此通过引用全文结合于此。
技术领域
本发明涉及模拟信号处理。特别地,本发明涉及诸如用于基带信号的上变频的模拟混频器。
背景技术
现有技术中已知的一种混频器电路是Gilbert混频器,诸如图2所示的Gilbert混频器200。如图2所示,Gilbert混频器200包括分别由NPN晶体管Q1和Q2以及NPN晶体管Q3和Q4所形成的差分对,由NPN晶体管Q5和Q6以及电阻器Rp和Rm所形成的电压-电流转换级,以及由NPN晶体管Q7和电阻器Rb所形成的尾部电流源。Gilbert混频器200受到相当高的供电电压要求以及来自电压-电流转换级中所使用的NPN晶体管Q5和Q6的噪声的影响。
授予Chang等人的美国专利7308224(Chang)公开了一种低压混频器。具体地,在Chang的图3中,Chang公开了一种电压上升空间有所减小的混频器。Chang并未公开从无源电路生成正交信号。
授予Ji的美国专利6959180(Ji)公开了一种具有低温共烧陶瓷(LTCC)结构的混频器。
发明内容
根据本发明的一个实施例,一种单平衡换衡器混频器电路包括换衡器,其具有利用尾电阻器连接至差分对的中心分接头。该换衡器分别在单端输入端子和中心分接头处接收第一输入信号和第二输入信号。本发明的换衡器混频器可以通过在中心分接头提供基带或中间信号并且单端输入端子提供局部振荡器(LO)信号而被用作上变频器混频器。
根据本发明的一个实施例,一种双平衡换衡器混频器电路可以由两个单平衡换衡器混频器电路所形成。在双平衡换衡器混频器电路中,中心分接头端子接收基带差分信号。
根据本发明的一个实施例,一种双平衡镜像抑制混频器电路可以由两个双平衡换衡器混频器电路所形成,其中合成的双平衡换衡器混频器电路分别接收相应LO信号和基带差分信号的同相和正交通道。
根据本发明的一个实施例,能够提供一种无源LO链以生成局部振荡器的正交信号。还可以在该换衡器混频器中提供多相滤波器。
本发明的换衡器混频器的优势包括低电压、低功率操作以及低噪声。与现有技术的Gilbert混频器不同的是,本发明的换衡器混频器并不需要单独的电压-电流转换级。
通过结合附图考虑以下详细描述而更好地对本发明加以理解。
附图说明
图1示出了依据本发明的一个实施例的换衡器混频器100。
图2示出了现有技术的Gilbert混频器200。
图3示出了依据本发明的一个实施例的具有双平衡配置的换衡器混频器电路300。
图4示出了依据本发明的一个实施例的由图3的双平衡换衡器混频器电路300的两个副本所构建的换衡器混频器400。
图5是双平衡镜像抑制混频器400的示意性表示形式,其中平衡换衡器混频器电路300a和300b的核心由电路模块501a和501b所表示。
图6示出了依据本发明实施例的双平衡镜像抑制换衡器混频器600的一部分;特别地,图6示出了无源LO链650,其经由输入信号IPP、IPM、IMP、IMM、QPP、QPM、QMP和QMM而连接至图5的电路模块501a和501b(从图6省去),电路模块501a和501b提供输出信号RFout103a和103b(见图5)。
为了便于在附图之间对要素进行比较,图中相同的要素被指定同样的附图标记。
具体实施方式
图1示出了依据本发明的一个实施例的换衡器混频器100。如图1所示,换衡器混频器100包括换衡器TX1,它在其单端输入端子接收局部振荡器(LO)信号LO_in,并且在其中间分接头接收基带信号BB_in。换衡器TX1的平衡输出信号被提供至利用尾部电阻器R而形成差分对的NPN晶体管Q1和Q2的基极端子。电阻器R优选地为可变电阻器,从而混频器增益适当地能够有所变化。该电阻可以以数字步幅进行变化(例如,类似于可编程增益放大器(PGA)),或者连续变化(例如,类似于可变增益放大器(VGA))。此外,换衡器TX1的差分输出端子104a和104b能够被具有适当电阻的终端电阻器104所分流以向LO端口提供良好的输入阻抗。
换衡器混频器电路100的一个优势在于其低电压操作。如图1所示,换衡器混频器电路100能够低至基极-射级电压(Vbe,大约为0.7V)加上峰值信号摆动(Vp,例如0.3V)进行操作。因此,换衡器混频器电路100可以以1伏的最低电压进行操作。另外,如果NPN双极晶体管被MOSFET(金氧半场效晶体管)所替换,则工作电压甚至可以进一步减小,这是因为在现代工艺处理之下,MOSFET的阈值电压甚至可以明显低于0.7V。
为了减小RF输出端子103a和103b处相对强的LO信号内容,可以使用诸如图3所示的换衡器混频器电路300。换衡器混频器电路300在输出端子103a和103b具有抑制LO信号内容的双平衡配置。如图3所示,并行连接的TX1和TX2在其公共的单端端子接收LO_in,并且在其各自的中心分接头接收差分基带信号BBP_in和BBN_in。换衡器TX1和TX2的平衡输出信号对由NPN晶体管Q1和Q2以及可变电阻器Rp所形成的差分对与由NPN晶体管Q3和Q4以及可变电阻器Rm所形成的差分对进行驱动。耦合电容器Cka提供NPN晶体管Q2和Q3的集电极-基极结电容(Cμ)的“中和(neutrodynization)”。类似地,耦合电容器Ckb提供NPN晶体管Q1和Q4中的Cμ的中和。因此,通过在LO端口和RF端口之间提供更好的隔离,耦合电容器Cka和Ckb减少了LO信号向RF端子103a和103b的泄漏并且改善了混频器的线性度。
在图3中,可以在LO端口提供CLO。该附加电容允许通过信号LO_in进行较低频率的操作。如果电路以高的LO频率进行操作,则为了更好的性能能够降低电容器CLO中的电容。
图4示出了依据本发明的一个实施例的由图3的双平衡换衡器混频器电路300的两个副本所构建的换衡器混频器电路400。换衡器混频器电路400是双平衡镜像抑制混频器。如图4所示,换衡器混频器电路400由双平衡混频器电路300a和300b所形成,它们均以图3的平衡换衡器混频器电路300的方式进行配置。换衡器混频器电路400在换衡器混频器电路300a和300b的单端输入端子接收LO同相和正交信号LOI_in和LOQ_in(90°相位间隔)。具体而言,同相信号LOI_in在换衡器TX1和TX2的单端输入端子处被接收,正交信号LOQ_in在换衡器TX3和TX4的单端输入端子处被接收。同相和正交差分相位信号BBIP_in、BBIM_in、BBQP_in、BBQM_in分别被提供至换衡器TX1、TX2、TX3和TX4的中心分接头。通过同时改变可变电阻器Rip、Rim、Rqp和Rqm的电阻,换衡器混频器电路400中的增益可以有所变化。具体而言,可以通过改变可变电阻器Rip和Rim中的电阻而实现同相信号中的增益(I-gain),并且可以通过改变可变电阻Rqp和Rqm的电阻而实现正交信号中的增益(Q-gain)。此外,I-gain和Q-gain可以相对于彼此进行调节以为了改进的边带抑制而对I/Q增益误差进行校正。由(i)I通道或Q通道中的DC偏移量,(ii)直接LO引线,或(iii)这些因素的任意组合所导致的RF输出端子103a和103b处的LO泄漏能够通过改变电阻器Rip和Rim之比以及电阻器Rqp和Rqm之比而得以被最小化。
图5是双平衡镜像抑制混频器400的示意性表示形式,其中为了简明,平衡换衡器混频器电路300a和300b的核心(即,差分对、可变电阻器和耦合电容器)由电路模块501a和501b所表示。
图6示出了依据本发明一个实施例的双平衡镜像抑制换衡器混频器600的一部分。特别地,图6示出了无源的LO链650,其经由输入信号IPP、IPM、IMP、IMM、QPP、QPM、QMP和QMM而连接至图5的电路模块501a和501b(从图6省去),电路模块501a和501b提供输出信号RFout103a和103b(见图5)。在图6中,信号IPP、IPM、IMP、IMM、QPP、QPM、QMP和QMM是针对换衡器混频器600的核心电路501a和501b的输入端子。所要理解的是,图5的核心电路501a和501b是双平衡镜像抑制换衡器混频器600的一部分,但是从图6中省去以避免混乱。LO链650包括多相位RC滤波器,其由电阻器R1至R8以及具可变电容器C1至C8所形成。在一个实施例中,电阻器R1至R8均具有相同电阻并且可变电容器C1至C8均具有相同电容。在一个实施例中,可变电容器能够以二进制加权的方式进行调谐,被提供为MOS电容器的阵列或者与MOS开关串联的电容器的阵列。电容器C1至C8允许提供正交信号的LO频率有所变化,从而可以以具体的LO频率使得镜像抑制最大化。电感器LLO和电容器CLO形成简单的同向双工器电路,其从特定频率的单端LO输入信号生成正交信号。虽然电感器L_LO和电容器C_LO可以为固定数值,但是所生成的正交LO信号的量主要由电阻器R1至R8和电容器C1至C8所形成的多相位滤波器所确定,这是因为能够在不改变硬件的情况下使用针对所期望LO频率的出厂调整和设置而更为准确地制造它们。然而,为了改进单调性,优选地仅使得电容器可变或电阻器可变而并非二者均可变。
在图6所示的连接中,正如从基带输入信号所看到的那样,由电阻器R1至R8和电容器C1至C8的双重多相位滤波器对基带信号所引发的电容性负载得以被均等化。仅存在四种可能的连接组合,其中连同正确的正交相位一起实现基带信号处的该电容性负载平衡。
与以上所讨论的Chang的专利相比,本发明实现了更好的噪声性能以及更好的DC匹配性能—因此导致了较低的LO泄漏—这是因为变压器中的副绕组的DC阻抗明显低于例如Chang专利的图3中的电阻器R1至R4。较低的DC阻抗降低了NPN晶体管Q1至Q4中的基础电流不匹配和电阻器热噪声的影响。另外,如图6所示和以上所讨论的,本发明的混频器使用无源电路从单端LO输入生成了正交LO信号。
以上的详细描述被提供以说明本发明的具体实施例而并非意在进行限制。本发明的范围之内可能由多种修改和变化。本发明在所附权利要求中给出。
Claims (9)
1.一种混频器电路,其特征在于,包括:
第一换衡器,其具有单端输入端子和中心分接头输入端子,该第一换衡器提供了平衡输出信号;和
第一差分对,其包括第一晶体管和第二晶体管以及耦合至该第一和第二晶体管的尾部电阻器,其中该平衡输出信号被提供至该第一和第二晶体管的控制端子;
所述混频器电路进一步包括:
第二换衡器,其具有耦合至第一换衡器的单端输入端子的单端输入端子,并具有中心分接头输入端子,该第二换衡器提供了平衡输出信号;
第二差分对,其包括第三晶体管和第四晶体管以及耦合至该第三和第四晶体管的尾部电阻器;和
跨接所述第一换衡器和第二换衡器的平衡输出信号而设置的耦合电容器,其中所述第二换衡器的平衡输出信号被提供至第二差分对的多个晶体管的控制端子,其中第一和第二换衡器的单端输入端子从局部振荡器接收信号,并且其中所述第一换衡器的中心分接头输入端子和第二换衡器的中心分接头输入端子接收差分基带信号,由此该混频器提供第一双平衡换衡器混频器。
2.根据权利要求1所述的混频器电路,其特征在于,该尾部电阻器包括可变电阻的电阻器。
3.根据权利要求1所述的混频器电路,其特征在于,在所述单端输入端子处提供了局部振荡器信号并且在所述中心分接头输入端子处提供了基带信号。
4.根据权利要求1所述的混频器电路,其特征在于,进一步包括实质上以与第一双平衡换衡器混频器相同的方式进行配置的第二双平衡换衡器混频器,其中所述第一双平衡换衡器混频器中的单端输入端子和第二双平衡换衡器混频器中的单端输入端子接收所述局部振荡器的同相信号和正交信号,并且其中所述第一双平衡换衡器混频器的中心分接头输入端子和所述第二双平衡换衡器混频器的中心分接头输入端子分别接收基带信号的同相和正交差分信号。
5.根据权利要求1所述的混频器电路,其特征在于,进一步包括形成LC滤波器以提供所述局部振荡器的同相和正交信号的电感器和电容器。
6.根据权利要求5所述的混频器电路,其特征在于,进一步包括设置在各换衡器的平衡输出端子和相对应差分对的晶体管的控制端子之间的多相位滤波器。
7.根据权利要求6所述的混频器电路,其特征在于,该多相位滤波器包括电阻器和电容器。
8.根据权利要求7所述的混频器电路,其特征在于,该多相位滤波器的电阻器包括可变电阻的电阻器。
9.根据权利要求7所述的混频器电路,其特征在于,该多相位滤波器的电容器包括可变电容的电容器。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361813583P | 2013-04-18 | 2013-04-18 | |
US61/813,583 | 2013-04-18 | ||
US14/061,479 | 2013-10-23 | ||
US14/061,479 US8901988B2 (en) | 2013-04-18 | 2013-10-23 | Balun mixer circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104113284A CN104113284A (zh) | 2014-10-22 |
CN104113284B true CN104113284B (zh) | 2017-04-26 |
Family
ID=51709942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410080701.0A Active CN104113284B (zh) | 2013-04-18 | 2014-03-06 | 换衡器混频器电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104113284B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111293986B (zh) * | 2020-04-28 | 2020-11-10 | 恒玄科技(上海)股份有限公司 | 一种射频调制电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7890076B2 (en) * | 2005-12-15 | 2011-02-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Mixer circuit and method |
US8050644B1 (en) * | 2007-12-18 | 2011-11-01 | Hrl Laboratories, Llc | Highly linear mixer and method for cancelling FET channel resistance modulation |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6959180B2 (en) * | 2002-01-28 | 2005-10-25 | Daxiong Ji | LTCC fet mixer |
-
2014
- 2014-03-06 CN CN201410080701.0A patent/CN104113284B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7890076B2 (en) * | 2005-12-15 | 2011-02-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Mixer circuit and method |
US8050644B1 (en) * | 2007-12-18 | 2011-11-01 | Hrl Laboratories, Llc | Highly linear mixer and method for cancelling FET channel resistance modulation |
Also Published As
Publication number | Publication date |
---|---|
CN104113284A (zh) | 2014-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101231671B1 (ko) | Rf 주파수 변환된 bpf를 갖는 소우-리스 수신기 | |
US11418149B2 (en) | Re-configurable passive mixer for wireless receivers | |
Tabesh et al. | A 65 nm CMOS 4-element sub-34 mW/element 60 GHz phased-array transceiver | |
US8406707B2 (en) | Systems and methods for implementing a harmonic rejection mixer | |
US10581415B2 (en) | Polyphase phase shifter | |
US6819914B2 (en) | Differential mixer injection with optional step gain control | |
EP2611031B1 (en) | Signal filtering | |
CN101507102B (zh) | 多功能无源混频器 | |
US6529721B1 (en) | Low-noise mixer and method | |
Syu et al. | Large improvement in image rejection of double-quadrature dual-conversion low-IF architectures | |
US8521221B2 (en) | Dual mode RF transceiver and receiving method of the same | |
JP2004120478A (ja) | ミキサ回路及び差動増幅回路 | |
JP4478451B2 (ja) | 高調波ミクサ | |
CN104113284B (zh) | 换衡器混频器电路 | |
TWI514660B (zh) | 巴倫混頻器電路 | |
US9450538B2 (en) | Harmonic rejection mixer arrangement | |
US20120321020A1 (en) | Complentary differential input based mixer circuit | |
US20140120846A1 (en) | Mixer | |
JP4634448B2 (ja) | 無線受信機フロントエンド、及び入力信号を周波数変換する方法 | |
WO2009059831A2 (en) | Mixing apparatus | |
TWI485995B (zh) | 可攜式計算裝置 | |
JPH1117455A (ja) | 周波数変換器 | |
WO2003007471A2 (en) | Mixer | |
AU2009100734A4 (en) | HF mixer circuit arrangement | |
CN110460346A (zh) | 软件无线电接收机 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: California, USA Patentee after: LINEAR TECHNOLOGY Corp. Address before: California, USA Patentee before: Linear Technology Corp. |
|
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210823 Address after: Limerick Patentee after: Analog equipment International Co.,Ltd. Address before: California, USA Patentee before: LINEAR TECHNOLOGY Corp. |