KR101651201B1 - 고조파 제거 믹서 및 그 방법 - Google Patents

고조파 제거 믹서 및 그 방법 Download PDF

Info

Publication number
KR101651201B1
KR101651201B1 KR1020090061724A KR20090061724A KR101651201B1 KR 101651201 B1 KR101651201 B1 KR 101651201B1 KR 1020090061724 A KR1020090061724 A KR 1020090061724A KR 20090061724 A KR20090061724 A KR 20090061724A KR 101651201 B1 KR101651201 B1 KR 101651201B1
Authority
KR
South Korea
Prior art keywords
signal
oscillator signal
oscillator
frequency
generating
Prior art date
Application number
KR1020090061724A
Other languages
English (en)
Other versions
KR20110004087A (ko
Inventor
이상성
이상국
Original Assignee
삼성전자주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 한국과학기술원 filed Critical 삼성전자주식회사
Priority to KR1020090061724A priority Critical patent/KR101651201B1/ko
Priority to US12/639,601 priority patent/US7986192B2/en
Publication of KR20110004087A publication Critical patent/KR20110004087A/ko
Application granted granted Critical
Publication of KR101651201B1 publication Critical patent/KR101651201B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/18—Modifications of frequency-changers for eliminating image frequencies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

본 발명은 고조파 제거 믹서(harmonic rejection mixer) 및 그 방법을 개시한다. 본 발명에 의하면 1/3 듀티 사이클(duty cycle)을 갖고 일정한 위상차를 갖는 복수 개의 오실레이터 신호들을 생성할 수 있으며, 이를 이용하여 짝수차(even order) 및 3의 배수차(every third order)의 고조파를 제거하는 디퍼렌셜(differential) 또는 쿼드러처(quadrature) 믹서를 구현할 수 있다.

Description

고조파 제거 믹서 및 그 방법{Harmonic rejection mixer and method thereof}
본 발명은 고조파 제거 믹싱 장치 및 방법에 관한 것으로서, 보다 상세하게는 1/3 듀티 사이클을 갖고 일정한 위상차를 갖는 복수 개의 오실레이터 신호들을 생성하고, 이를 이용하여 고조파를 제거하는 믹싱 장치 및 방법에 관한 것이다.
광대역 무선 통신 시스템, 특히 ATSC(Advanced Television Systems Committee)와 같은 무선 방송 통신 시스템의 수신기에서는 원하는 채널 외의 다른 채널의 신호가 수신기의 입력으로 들어오게 됨에 따라 이러한 신호들이 수신기의 로컬 오실레이터(local oscillator; LO)의 고조파들(harmonics)과 결합하여 주파수 변환이 되는 과정 중에 원하는 채널에 더해지게 되고, 이렇게 더해진 신호들은 잡음과 같은 역할을 하여 수신기의 SNR(Signal to Noise Ratio)을 저해시키는 문제가 있다.
이러한 광대역 수신기에서, 고조파 믹싱으로 인한 문제를 해결하기 위한 방법으로는 RF(Radio Frequency) 필터를 이용하는 방법과 주파수 변환기, 즉 믹서를 이용하는 방법이 있다. RF 필터를 이용하는 방법은 필터 하나만 삽입하여 간단하게 고조파 제거를 얻을 수 있다는 장점이 있으나 시스템 성능이 요구하는 정도의 고조파 제거를 얻기 위해서 외부 소자를 사용해야 한다는 한계점이 있다. 한편, 주파수 변환기를 이용한 방법은 주파수 변환기를 병렬로 여러 개 사용하여 다중 위상 로컬 오실레이터(multi-phase LO)를 입력 신호와 결합한 후 각각의 결합된 신호의 이득을 조절하여 고조파 믹싱으로 인한 효과를 제거하는 방법으로 온칩(on-chip)화 구현에 용의한 장점이 있으나 광대역에 걸쳐 일정한 위상 차이를 갖는 로컬 오실레이터 신호를 만들어내는 것이 어려우며, 여러 개의 병렬 회로 간의 부정합으로 인하여 고조파 제거가 감소되는 단점이 있다. 광대역에 걸쳐 일정한 위상 차이를 만들어 내기 위하여 높은 주파수의 로컬 오실레이터 신호를 분주하여 사용하는 방법이 있으나 이러한 방법의 경우 구현의 복잡도가 높아지고 전력소모가 증가되는 단점이 있다.
따라서 보다 간단한 방법으로 고조파 제거 기능을 얻으며 저전력 구조로 동작하는 주파수 변환기가 요구된다.
상기 기술적 과제를 해결하기 위한, 본 발명에 의한 고조파 성분을 제거하는 주파수 변환기의 일 실시예는 듀티 사이클이 1/3인 오실레이터 신호를 생성하는 오실레이터부; 및 입력 신호와 상기 오실레이터 신호를 믹싱하여 출력 신호를 생성하는 믹서부를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 오실레이터부는 듀티 사이클이 1/3인 제 1 오실레이터 신호를 생성하는 제 1 오실레이터; 및 듀티 사이클이 1/3이고 상기 제 1 오실레이터 신호와 주파수가 같고 위상이 서로 반대인 제 2 오실레이터 신호를 생성하는 제 2 오실레이터를 포함하며, 상기 믹서부는 상기 입력 신호와 상기 제 1 오실레이터 신호를 믹싱하여 제 1 믹스 신호를 생성하는 제 1 믹서; 상기 입력 신호와 상기 제 2 오실레이터 신호를 믹싱하여 제 2 믹스 신호를 생성하는 제 2 믹서; 및 상기 제 1 믹스 신호에서 상기 제 2 믹스 신호를 빼 출력 신호를 생성하는 출력부를 포함하는 것을 특징으로 한다.
본 발명에 의한 고조파 성분을 제거하는 주파수 변환 방법의 일 실시예는 듀티 사이클이 1/3인 오실레이터 신호를 생성하는 단계; 및 입력 신호와 상기 오실레이터 신호를 믹싱하여 출력 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 오실레이터 신호를 생성하는 단계는 듀티 사이클이 1/3인 제 1 오실레이터 신호를 생성하는 단계; 및 듀티 사이클이 1/3이고 상기 제 1 오실레이터 신호와 주파수가 같고 위상이 서로 반대인 제 2 오실레이터 신호를 생성하는 단계를 포함하며, 상기 출력 신호를 생성하는 단계는 상기 입력 신호와 상 기 제 1 오실레이터 신호를 믹싱하여 제 1 믹스 신호를 생성하는 단계; 상기 입력 신호와 상기 제 2 오실레이터 신호를 믹싱하여 제 2 믹스 신호를 생성하는 단계; 및 상기 제 1 믹스 신호에서 상기 제 2 믹스 신호를 빼 상기 출력 신호를 생성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의한 1/3 듀티 사이클 오실레이터 장치의 일 실시예는 듀티 사이클이 1/2이고, 주파수가 동일하며, 위상이 각각 0도, 90도, 180도 및 270도인 제 1 오실레이터 신호, 제 2 오실레이터 신호, 제 3 오실레이터 신호 및 제 4 오실레이터 신호를 생성하는 오실레이터부; 상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 5 오실레이터 신호를 생성하는 제 1 분주부; 상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 6 오실레이터 신호를 생성하는 제 2 분주부; 상기 제 3 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 3 오실레이터 신호의 주파수의 1/3인 제 7 오실레이터 신호를 생성하는 제 3 분주부; 및 상기 제 4 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 4 오실레이터 신호의 주파수의 1/3인 제 8오실레이터 신호를 생성하는 제 4 분주부를 포함하며, 상기 제 5 오실레이터 신호, 상기 제 6 오실레이터 신호, 상기 제 7 오실레이터 신호 및 상기 제 8 오실레이터 신호의 위상이 각각 0도, 270도, 180도 및 90도가 되도록 구성되는 것을 특징으로 한다.
본 발명에 의한 1/3 듀티 사이클 오실레이터 신호 생성 방법의 일 실시예는 듀티 사이클이 1/2이고, 주파수가 동일하며, 위상이 각각 0도, 90도, 180도 및 270도인 제 1 오실레이터 신호, 제 2 오실레이터 신호, 제 3 오실레이터 신호 및 제 4 오실레이터 신호를 생성하는 단계; 상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 5 오실레이터 신호를 생성하는 단계; 상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 6 오실레이터 신호를 생성하는 단계; 상기 제 3 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 3 오실레이터 신호의 주파수의 1/3인 제 7 오실레이터 신호를 생성하는 단계; 및 상기 제 4 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 4 오실레이터 신호의 주파수의 1/3인 제 8오실레이터 신호를 생성하는 단계를 포함하며, 상기 제 5 오실레이터 신호, 상기 제 6 오실레이터 신호, 상기 제 7 오실레이터 신호 및 상기 제 8 오실레이터 신호의 위상이 각각 0도, 270도, 180도 및 90도가 되도록 하는 것을 특징으로 한다.
본 발명에 의한 1/3 듀티 사이클 오실레이터 장치의 일 실시예는 듀티 사이클이 1/2이고, 주파수가 동일하며 위상이 서로 반대인 제 1 오실레이터 신호 및 제 2 오실레이터 신호를 생성하는 오실레이터부; 상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 3 오실레이터 신호를 생성하는 제 1 분주부; 및 상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 4 오실레이터 신호를 생성하는 제 2 분주부를 포함하며, 상기 제 3 오실레이터 신호와 상기 제 4 오실레이터 신호의 위상이 서로 반대가 되도록 구성되는 것을 특징으로 한다.
본 발명에 의한 1/3 듀티 사이클 오실레이터 신호 생성 방법의 일 실시예는 듀티 사이클이 1/2이고, 주파수가 동일하며 위상이 서로 반대인 제 1 오실레이터 신호 및 제 2 오실레이터 신호를 생성하는 단계; 상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 3 오실레이터 신호를 생성하는 단계; 및 상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 3 오실레이터 신호를 생성하는 단계를 포함하며, 상기 제 3 오실레이터 신호와 상기 제 4 오실레이터 신호의 위상이 서로 반대가 되도록 하는 것을 특징으로 한다.
이하에서, 본 발명의 기술적 사상을 명확화하기 위하여 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. 본 발명을 설명함에 있어서, 관련된 공지 기능 또는 구성요소에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략할 것이다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 설명의 편의를 위하여 필요한 경우에는 장치와 방법을 함께 서술하도록 한다.
도면들 중 동일한 구성요소들에 대하여는 비록 다른 도면상에 표시되더라도 가 능한 한 동일한 참조번호들 및 부호들을 부여하였으며 당해 도면에 대한 설명시 필요한 경우 다른 도면의 구성요소를 인용할 수 있음을 미리 밝혀둔다. 또한 도면 상에서 각 구성요소의 크기는 설명의 명료성을 위하여 과장되어 있을 수 있다.
도 1은 무선 통신 시스템에서 사용하는 다운 컨버터(down converter)의 구성을 대략적으로 도시한 도면이다.
도 1을 참조하면, 다운 컨버터는 주파수 변환기(frequency mixer; 110)를 이용하여 안테나로부터 수신한 RF 신호(101)에 로컬 오실레이터의 신호(102)를 곱하여 IF(Intermediate Frequency) 또는 기저대역(baseband) 신호 (103)를 출력하는데, 이때 로컬 오실레이터 신호(102)가 순수한 정현파가 아닌 경우 그 고조파가 RF 신호(101)의 다른 채널과 함께 믹싱 되어 출력 신호에 노이즈가 발생하게 된다.
도 2는 주기가 T, 주파수가 fLO, 듀티 사이클이 1/2인 구형파(201)와 그 주파수 스펙트럼의 크기(202)를 도시한 도면이다. 로컬 오실레이터 신호(102)로 201과 같은 듀티 사이클 1/2인 구형파를 사용하는 경우, 202와 같이 로컬 오실레이터 신호(102)에 짝수차 고조파(even order harmonics) 성분이 없기 때문에 짝수차 고조파에 의한 노이즈가 발생하지 않으며, 홀수차 고조파(odd order harmonics)에 의한 노이즈를 제거하기 위한 기술이 연구되어 왔다.
도 3은 본 발명의 일 실시예에 의한 듀티 사이클 1/3인 로컬 오실레이터 신호(301)와 그 주파수 스펙트럼의 크기(302)를 도시한 도면이다. 301과 같은 듀티 사이클 1/3인 구형파의 경우, 302와 같이 그 주파수 스펙트럼에 3의 배수차 고조파(every third order harmonics) 성분이 0이 된다. 본 발명은 이러한 성질을 이용 하여, 로컬 오실레이터 신호(102)로 듀티 사이클 1/3인 구형파(301)를 사용함으로써 3의 배수차 고조파 제거 효과를 제공한다. 본 발명에 의하면, 기존의 다중 위상 로컬 오실레이터 및 이득 조절을 이용하는 방식에 비하여 간단하고 신뢰도 있는 방법으로 3차 고조파를 제거할 수 있게 된다.
듀티 사이클 1/3인 구형파(301)에는 듀티 사이클 1/2인 구형파(201)와 달리 짝수차 고조파들이 존재하는데, 추가적으로 짝수차 고조파들을 제거하기 위한 방법의 일 실시예를 도 4 및 도5를 참조하여 설명한다.
도 4는 본 발명의 일 실시예에 의한 짝수차 고조파 제거 방법을 설명하기 위한 위상 다이어그램(phase diagram)을 도시한 도면이다.
도 4를 참조하면, 설명의 편의를 위해 401과 같이 듀티 사이클 1/3인 구형파(301)의 각 주파수 성분의 위상을 모두 0도라고 가정하면, 구형파(301)를 180도 위상 천이(phase shift)시키면, 기본 주파수와 홀수차 고조파들의 위상은 180도 천이 되고, 짝수차 고조파들의 위상은 0도가 유지된다. 따라서, 구형파(301)에서 구형파(301)를 180도 위상 천이시킨 신호를 빼면 403과 같이 짝수차 고조파가 모두 상쇄된다.
도 5는 본 발명의 일 실시예에 의한 짝수차 고조파 제거 방법을 설명하기 위한 주파수 스펙트럼을 도시한 도면이다.
도 5를 참조하면, 역시 설명의 편의를 위해 듀티 사이클 1/3인 구형파(301)의 각 주파수 성분의 위상을 모두 0도라고 가정하면, 구형파(301)의 주파수 스펙트럼 Y(f)는 501과 같고, 180도 위상 천이된 신호의 주파수 스펙트럼 Y_180°(f)은 502 와 같으며, Y(f)에서 Y_ 180°(f)를 빼면 503과 같이 짝수차 고조파 및 3의 배수차 고조파가 제거된 스펙트럼이 남게 된다. 따라서 본 발명의 일 실시예에 의한 고조파 제거 믹서는 간단한 구조로 4차 고조파까지 제거가 가능하며, 실시 예에 따라 다른 변형된 방식으로 짝수차 고조파들을 제거할 수도 있음은 물론이다.
도 6은 본 발명의 일 실시예에 의한 고조파 제거 믹서의 구성을 대략적으로 도시한 도면이다.
도 6을 참조하면, 본 발명의 일 실시예에 의한 고조파 제거 믹서는 오실레이터(610a, 610b), 믹서(630a, 630b), 출력부(640)를 포함한다. 이하에서 안테나로부터 수신한 RF 신호인 입력 신호(101)를 기저대역 신호인 출력신호(103)로 다운 컨버팅하는 경우를 위주로 설명하지만, 본 발명은 그 기술사상에서 벗어남이 없이 RF 신호를 IF 신호로, 또는 IF 신호를 기저대역 신호로 다운 컨버팅하기 위하여 사용될 수 있으며, 또한 송신측에서 업 컨버팅하기 위하여도 사용될 수 있다.
오실레이터(610a)는, 듀티 사이클이 1/3이고 주파수가 입력 신호(101)의 반송파(carrier) 주파수와 동일한 오실레이터 신호(601a)를 생성한다. 오실레이터(610b)는 듀티 사이클 1/3이고 상기 오실레이터 신호(601a)와 주파수가 같고 위상이 180도 천이된 오실레이터 신호(601b)를 생성한다. 두 오실레이터 신호 601a 및 601b의 위상을 나타낸 파형이 도 8에 도시되어 있다.
믹서(630a)는 입력 신호(101)와 상기 오실레이터 신호(601a)를 믹싱하여 출력 신호(602a)를 생성하고, 믹서(630b)는 입력 신호(101)와 상기 오실레이터 신호(601b)를 믹싱하여 출력 신호(602b)를 생성하며, 이때 1/3 듀티 오실레이터 신호 를 이용하기 때문에 3의 배수차 고조파 성분에 의한 영향이 제거되게 된다. 출력부(640)는 상기 출력 신호(602a)에서 상기 출력 신호(602b)를 빼 짝수차 고조파 성분에 의한 영향이 제거된 출력신호를 생성한다. 따라서, 최종 출력 신호(103)는 짝수차 및 3의 배수차 고조파, 특히 2차부터 4차까지의 고조파에 의한 영향이 제거된 기저대역 신호가 된다.
도 7은 도 6에 도시된 고조파 제거 믹서를 보다 구체적으로 구성한 회로의 일 실시예를 도시한 도면이다.
입력 신호 VRF(101)는 트랜스컨덕턴스(710a)에 의하여 전류 신호 IRF(701a)로 변환된 후 오실레이터 신호 Fs1(601a)에 의해 제어되는 스위치(740a)에 의해 스위칭 된다. 일반적으로 전압을 스위칭하는 경우, 스위치의 저항에 의한 전압강하가 출력 전압에 영향을 미치게 되며, 스위치의 저항이 입력 전압에 따라 변하게 되어 출력에 비선형 특성을 추가하게 된다. 또한 스위치가 큰 경우 기생 커패시터에 의해 출력 전압이 영향을 받게 되므로 스위치의 크기를 최적화 하는 과정이 필요하다. 본 발명에서는 트랜스컨덕턴스(710a)를 사용함으로써 스위치(740a)가 전압이 아닌 전류를 스위칭하게 되므로, 이러한 문제점들이 해결되고 스위치의 크기를 정함에 있어서 자유도가 높게 된다. 트랜스컨덕턴스(710a)는 Gm 셀(Gm cell) 또는 OTA(Operational Transconductance Amplifier) 등으로 구현될 수 있다. 또한 스위치에 흐르는 DC 전류에 비례하여 플리커 노이즈(flicker noise)가 발생하게 되는데, 이를 제거하기 위하여 트랜스컨덕턴스(710a)와 스위치(740a) 사이에 DC 차단 커패시터(DC blocking capacitor; 730a)를 사용하여 스위치(740a)에 흐르는 DC 전 류를 차단하였다.
스위치(740a)가 열려 있는 동안, 전류 신호(701a)는 Fs1(601a)을 반전한 신호 Fs1_b에 의해 제어되는 스위치(750a)에 의해 Vcm(common mode voltage)으로 흐르게 된다. 이는 스위치에 존재하는 기생 커패시터(parasitic capacitor)에 전류 신호(701a)가 저장되어 출력에 영향을 주는 것을 막기 위하여 전류 신호(701a)를 다른 곳으로 우회(bypass)시키는 것이다.
참조부호가 b 첨자로 표시된 아랫쪽 회로(710b, 730b, 740b, 750b, 701b, 601b 및 602b)는 상기 윗쪽 회로와 마찬가지로 동작하며, 짝수차 고조파를 제거하기 위하여 Fs1과 180도 위상차를 갖는 Fs3를 사용하고 IRF가 반전된 IRF_b를 사용하여 노드 640에서 감산이 이루어지도록 하였다. 커패시터 CEQ 및 저항 REQ는 믹서의 부하를 등가적으로 나타낸 것이다. 따라서 IRF가 Fs1(601a)에 따라 스위칭된 신호 602a와, IRF_b가 Fs3(601b)에 따라 스위칭된 신호 602b가 노드 640에서 더해져 출력 전류 신호 Iout이 되며, Iout이 부하 임피던스 CEQ 및 REQ에 의해 출력 전압 신호 Vout(103)으로 변환된다.
참조부호가 c 또는 d 첨자로 표시된 나머지 회로(730c, 730d, 740c, 740d, 750c, 750d)는 차동 동작(differential operation)을 위한 부분으로서, 차동 회로는 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 알려진 공지기술로 이에 대한 구체적인 설명은 본 발명의 요지를 불필요하게 흐릴 수 있는바 상술하지 않는다. 실시예에 따라 이 부분을 제거하고 싱글 엔드(single-ended) 회로로 구현할 수도 있다.
도 8은 위상이 서로 다른 1/3 듀티 사이클 오실레이터 신호들의 일 실시예를 도시한 도면이다.
도 8을 참조하면, 각 신호는 1/3 듀티 사이클을 가지는바 3의 배수차 고조파를 가지지 않으며, Fs1(601a)과 Fs3(601b)가 서로 180도 위상차를 가지는바 이들을 이용하여 짝수차 고조파를 제거할 수 있다. 또한 Fs2와 Fs4가 서로 180도 위상차를 가지는바 이들을 이용하여 짝수차 고조파를 제거할 수 있다. Fs1과 Fs2, 그리고 Fs3와 Fs4는 90도 위상차를 가지는바 Fs1 내지 Fs4의 네 오실레이터 신호들을 이용하면 쿼드러처 믹서(Quadrature Mixer)를 구현할 수 있게 된다. 즉 Fs1과 Fs3를 I 신호 복조에, F2와 F4를 Q 신호 복조에 사용하면서 4차까지의 고조파를 제거할 수 있다.
도 9는 도 6에 도시된 고조파 제거 믹서를 보다 구체적으로 구성한 회로의 다른 실시예를 도시한 도면이다.
도 9를 참조하면, 믹서(630a)와 믹서(630b)는 각각 오실레이터 신호 Fs1(601a)와 Fs3(601b)를 이용하여 동일한 전류 신호 IRF를 스위칭하며, 스위칭된 전류 신호 602a와 602b가 각각 부하 임피던스에 의해 전압 Va와 Vb로 변환되고, Va와 Vb의 차인 Vout(103)이 출력 전압 신호가 된다.
지금까지 듀티 사이클이 1/3인 오실레이터 신호를 이용하여 4차까지의 고조파를 제거하는 믹서에 대하여 설명하였다. 이제 도 10 내지 도 17을 참조하여 본 발명의 고조파 제거 믹서에 사용하기 위한 듀티 사이클이 1/3이고 위상이 서로 다른 오실레이터 신호들을 발생하는 오실레이터 장치(610a, 610b)에 대하여 설명하도록 한다.
도 10은 본 발명의 일 실시예에 따라 쿼드러처 오실레이터를 이용하여 도 8에 도시된 듀티 사이클 1/3인 쿼드러처 오실레이터 신호들 Fs1 내지 Fs4를 생성하는 방법을 도시한 타이밍 다이어그램이다.
도 10을 참조하면, 본 발명의 일 실시예에 의한 오실레이터 장치(610a, 620b)에서 생성하는 로컬 오실레이터의 주파수는 RF 반송파의 주파수인 fLO이며, 오실레이터 장치(610a, 620b)는 fLO의 3배인 3fLO의 주파수를 갖는 쿼드러처 오실레이터로부터 듀티 사이클이 1/2이고 위상이 각각 0도, 90도, 180도 및 270도인 쿼드러처 오실레이터 신호 I_p, Q_p, I_n, Q_n을 수신하여, 이들을 각각 3분주하여 듀티 사이클이 1/3이고 위상이 각각 0도, 270도, 180도, 90도인 쿼드러처 오실레이터 신호 Fs1, Fs4, Fs2, Fs2를 생성한다. 여기서, fLO 주파수에서 위상이 90도인 Fs2를 생성하기 위하여는 3fLO에서 위상이 270도인 Q_n를 분주해야 하고, fLO 주파수에서 위상이 270도인 Fs4를 생성하기 위하여는 3fLO에서 위상이 90도인 Q_p를 분주해야 한다는 것에 주의해야 한다.
도 11은 도 10에 도시된 쿼드러처 오실레이터 신호 생성 방법을 구현한 오실레이터 회로의 일 실시예이다.
도 11의 1110a 내지 1110d를 참조하면, 각 위상마다 두 개의 플립플롭(Flip-Flop) 및 하나의 NOR 게이트를 이용하고 있으며, 주파수 3fLO인 쿼드러처 오실레이터 신호 I_p, Q_p, I_n, Q_n을 플립플롭의 클럭 신호로 사용하여 이들을 3분주하고 있다. 이때, 도 10을 참조하면 알 수 있듯이 주파수 fLO인 오실레이터 신호의 한 주기 안에 주파수 3fLO인 오실레이터 신호의 에지(edge)가 세 번 발생하게 되므로 주파수 fLO인 각 오실레이터 신호들은 세 가지 위상 값 중 임의의 값을 가질 수 있게 된다.
각 신호의 위상을 올바르게 정렬하기 위하여, 각 위상마다 특정 노드의 신호를 출력 신호로 사용하고 플립플롭의 리셋 신호 Reset_b를 이용한다. 도 11을 참조하면 Fs1과 Fs2는 NOR 게이트의 출력단을, Fs3는 첫 번째 플립플롭의 출력단을, Fs4는 두 번째 플립플롭의 출력단을 각각 출력 신호로 사용한다. 따라서 Fs1과 Fs2는 Reset_b가 활성화(high) 된 후 세 번째 클럭 에지에서 펄스가 발생하기 시작하며, Fs3와 Fs4는 각각 첫 번째 클럭 에지와 두 번째 클럭 에지에서 펄스가 발생하기 시작한다.
도 12는 도 11의 회로에 임의의 리셋 신호를 가한 경우의 타이밍 다이어그램이다.
도 12를 참조하면,1 Fs1은 Reset_b가 활성화 된 후 I_p의 세 번째 상승 에지(rising edge)에서 펄스가 발생하기 시작하므로 0도의 위상을 갖게 되며, Fs2는 Reset_b가 활성화 된 후 Q_n의 세 번째 상승 에지에서 펄스가 발생하기 시작하므로 330도의 위상을 갖게 된다. Fs3는 Reset_b가 활성화 된 후 I_n의 첫 번째 상승 에지에서 펄스가 발생하기 시작하므로 60도의 위상을 갖게 되며, Fs4는 Reset_b가 활성화 된 후 Q_p의 두 번째 상승 에지에서 펄스가 발생하기 시작하므로 150도의 위상을 갖게 된다. 즉, Fs1 내지 Fs4는 각각 0도, 90도, 180도 및 270도의 위상을 가져야 하나 도 12에서는 각각 0도, 330도, 60도 및 150도의 위상을 갖게 된다. 이 경우 Fs1과 Fs3의 위상차가 180도가 아니므로 짝수차 고조파가 제거되지 않으며, Fs1과 Fs2의 위상차가 90도가 아니므로 쿼드러처 믹싱을 할 수 없게 된다.
도 13은 도 11의 회로의 위상을 정렬하기 위한 리셋 신호 발생 회로의 일 실시예이다.
도 13을 참조하면, 오실레이터 회로의 동작을 시작하도록 하는 신호 HR_en이 활성화 되면, 플립플롭(1310a)에 의해 위상이 270도인 Q_n의 상승 에지에 맞추어 Reset_b가 활성화 된다. 여기서 플립플롭 1310b 내지 1310d는 3fLO 오실레이터의 각 채널별 부하를 동일하게 맞추어 주기 위한 더미 소자(dummy element)로서, 아무런 기능을 수행하지 않는다.
도 14는 도 13의 리셋 정렬 회로의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 14를 참조하면, HR_en 신호가 임의의 위치에서 활성화 되더라도 Reset_b는 Q_n의 상승 에지에서 활성화 되기 때문에 Fs1 내지 Fs4가 각각 0도, 90도, 180도 및 270도의 위상을 갖게 됨을 알 수 있다.
도 15는 도 11 및 도 13의 회로의 시뮬레이션 결과를 도시한 도면이다.
도 15를 참조하면 Fs1 내지 Fs4의 위상이 올바르게 정렬되어 출력됨을 알 수 있다.
도 16 및 도 17은 본 발명에 의한 오실레이터 회로의 다른 실시예 및 그 타이밍 다이어그램이다.
도 16를 참조하면, Fs1과 Fs4는 NOR 게이트의 출력단을, Fs2는 첫 번째 플립플 롭의 출력단을, Fs3은 두 번째 플립플롭의 출력단을 각각 출력 신호로 사용하며, Reset_b 신호 발생을 위한 클럭으로 위상이 0도인 I_p을 사용하였다. 도 17을 참조하면, Fs1내지 Fs4의 위상이 올바르게 정렬됨을 알 수 있다.
디퍼렌셜 믹서(Differential Mixer)를 구현할 때에는 쿼드러처 신호가 필요하지 않기 때문에 도 16에서 쿼드러처 위상에 해당하는 부분, 즉 1610b, 1610d, 1620b 및 1620d를 제거하고 1610a, 1610c, 1620a 및 1620c만을 사용하여 디퍼렌셜 오실레이터 신호를 발생할 수 있다.
도 18은 도 7, 도 13 및 도 14의 회로의 시뮬레이션 결과를 도시한 도면이다.
도 18(a)는 시간 영역 시뮬레이션 결과이며, 301MHz, 602MHz, 903MHz 및 1204MHz의 주파수에 동일한 전력을 갖는 입력 RF 신호를, 본 발명에 의한 믹서를 이용하여 기저대역으로 다운 컨버팅한 후 그 스펙트럼을 표시한 것이다. 따라서 1MHz, 2MHz, 3MHz 및 4MHz의 신호가 각각 기본 주파수, 2차 고조파, 3차 고조파, 4차 고조파 성분을 나타내며, 그림에서 알 수 있듯이 2차, 3차 및 4차 고조파에 성분이 각각 101.9dB, 46.4dB 및 99.6dB 억제되고 있다. 여기서 3차 고조파가 2차 및 4차 고조파에 비하여 덜 억제되는 것은, 도 7의 회로에서 스위치의 on/off 타이밍이 출력 전압에 따라 약간 변화하기 때문이며, 스위치가 출력 전압의 영향을 받지 않도록 구조를 변경하면 3차 고조파를 보다 많이 억제할 수 있게 된다.
도 18(b)는 정상 상태 시뮬레이션 (Periodic Steady-state Simulation; PSS) 결과이며, 280~320MHz, 580~620MHz, 880~920MHz 및 1180~1220MHz에서 균일한 전력을 갖는 입력 신호 각각을, 본 발명에 의한 믹서를 이용하여 기저대역으로 다운 컨 버팅한 후 그 스펙트럼들을 표시한 것이다. 그림을 보면 2차, 3차 및 4차 고조파 성분이 각각 107.6dB, 48.4dB 및 95.3dB 억제되어, 도 18(a)의 시간 영역 시뮬레이션 결과와 거의 일치함을 알 수 있다.
도 19는 본 발명의 일 실시예에 의한 고조파 성분을 제거하는 주파수 변환 방법의 흐름을 대략적으로 도시한 흐름도이다.
도 19를 참조하면, 본 발명의 일 실시예에 의한 고조파 성분을 제거하는 주파수 변환 방법은 듀티 사이클이 1/3인 오실레이터 신호를 생성하는 단계(S1910) 및 입력 신호와 상기 오실레이터 신호를 믹싱하여 출력 신호를 생성하는 단계(S1920)를 포함하여 3의 배수차 고조파 성분을 제거한다.
도 20은 본 발명의 다른 실시예에 의한 고조파 성분을 제거하는 주파수 변환 방법의 흐름을 대략적으로 도시한 흐름도이다.
도 20을 참조하면, 본 발명의 다른 실시예에 의한 고조파 성분을 제거하는 주파수 변환 방법은 듀티 사이클이 1/3인 제 1 오실레이터 신호를 생성하는 단계(S2010a), 듀티 사이클이 1/3이고 상기 제 1 오실레이터 신호와 주파수가 같고 위상이 반대인 제 2 오실레이터 신호를 생성하는 단계(S2010b), 상기 입력 신호와 상기 제 1 오실레이터 신호를 믹싱하여 제 1 믹스 신호를 생성하는 단계(S2020a), 상기 입력 신호와 상기 제 2 오실레이터 신호를 믹싱하여 제 2 믹스 신호를 생성하는 단계(S2020b) 및 상기 제 1 믹스 신호에서 상기 제 2 믹스 신호를 빼 상기 출력 신호를 생성하는 단계(S2030)를 포함하여 3의 배수차 및 짝수차 고조파 성분을 제거한다.
도 21은 본 발명의 일 실시예에 의한 1/3 듀티 사이클 쿼드러처 오실레이터 신호 생성 방법의 흐름을 대략적으로 도시한 흐름도이다.
도 21을 참조하면, 본 발명의 일 실시예에 의한 1/3 듀티 사이클 오실레이터 신호 생성 방법은, 듀티 사이클이 1/2이고, 주파수가 동일하며, 위상이 각각 0도, 90도, 180도 및 270도인 제 1 오실레이터 신호, 제 2 오실레이터 신호, 제 3 오실레이터 신호 및 제 4 오실레이터 신호를 생성하는 단계(S2110), 상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 5 오실레이터 신호를 생성하는 단계(S2120a), 상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 6 오실레이터 신호를 생성하는 단계(S2120b), 상기 제 3 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 3 오실레이터 신호의 주파수의 1/3인 제 7 오실레이터 신호를 생성하는 단계(S2120c) 및 상기 제 4 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 4 오실레이터 신호의 주파수의 1/3인 제 8오실레이터 신호를 생성하는 단계(S2120d)를 포함하며, 상기 제 5 오실레이터 신호, 제 6 오실레이터 신호, 제 7 오실레이터 신호 및 상기 제 8 오실레이터 신호의 위상이 각각 0도, 270도, 180도 및 90도가 되도록 하여 듀티 사이클이 1/3인 쿼드러처 오실레이터 신호를 발생한다.
도 22는 본 발명의 일 실시예에 의한 1/3 듀티 사이클 디퍼렌셜 오실레이터 신호 생성 방법의 흐름을 대략적으로 도시한 흐름도이다.
도 22를 참조하면, 본 발명의 일 실시예에 의한 1/3 듀티 사이클 오실레이터 신호 생성 방법은, 듀티 사이클이 1/2이고, 주파수가 동일하며 위상이 서로 반대인 제 1 오실레이터 신호 및 제 2 오실레이터 신호를 생성하는 단계(S2210), 상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 3 오실레이터 신호를 생성하는 단계(S2220a) 및 상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 3 오실레이터 신호를 생성하는 단계(S2220b)를 포함하며, 상기 제 3 오실레이터 신호와 상기 제 4 오실레이터 신호가 서로 위상이 반대가 되도록 하여 디퍼렌셜 오실레이터 신호를 발생한다.
이상에서 살펴본 바와 같이, 본 발명에 의한 고조파 제거 믹서는, 종래의 다중 위상을 이용한 고조파 제거 방법보다 더 간단한 구조로 고조파 제거가 가능하며, 기존의 다중 위상을 이용한 방법의 경우 각 위상 별로 이득을 다르게 조절해야 하는 것에 비하여 동일한 이득 가지므로 부정합에 대하여 강한 특성을 갖게 된다. 또한, 본 발명에 의한 고조파 제거 믹서는 일반적인 수신기에서 기본적으로 사용되는 쿼드러처 오실레이터 신호를 이용하기 때문에, 다중 위상을 이용한 고조파 제거 방법처럼 추가적인 다중 위상 오실레이터 신호를 생성할 필요가 없고, 높은 주파수의 오실레이터 신호를 분주하는 종래 기술에 비하여 3분주만을 이용하므로 저전력소모의 장점이 있다.
지금까지 본 발명에 대하여 도면에 도시된 바람직한 실시예들을 중심으로 상세히 살펴보았다. 이러한 실시예들은 이 발명을 한정하려는 것이 아니라 예시적인 것에 불과하며, 한정적인 관점이 아닌 설명적인 관점에서 고려되어야 한다. 본 명세 서에 특정한 용어들이 사용되었으나 이는 단지 본 발명의 개념을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 청구범위에서 청구하는 본 발명의 본질적인 기술사상에서 벗어나지 않는 범위에서 본 발명의 원리를 구현하는 다양한 변형 형태 및 균등한 타 실시예로 구현될 수 있음을 이해할 수 있을 것이다.
본 발명의 진정한 기술적 보호범위는 전술한 설명이 아니라 첨부된 특허청구범위의 기술적 사상에 의해서 정해져야 하며, 그와 동등한 범위 내에 있는 모든 구조적 및 기능적 균등물은 본 발명에 포함되는 것으로 해석되어야 할 것이다. 이러한 균등물은 현재 공지된 균등물뿐만 아니라 장래에 개발될 균등물 즉 구조와 무관하게 동일한 기능을 수행하도록 발명된 모든 구성요소를 포함하는 것으로 이해되어야 한다.
도 1은 무선 통신 시스템에서 사용하는 다운 컨버터의 구성을 대략적으로 도시한 도면이다.
도 2는 듀티 사이클이 1/2인 구형파와 그 주파수 스펙트럼을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 의한 듀티 사이클 1/3인 로컬 오실레이터 신호와 그 주파수 스펙트럼을 도시한 도면이다.
도 4는 본 발명의 일 실시예에 의한 짝수차 고조파 제거 방법을 설명하기 위한 위상 다이어그램을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 의한 짝수차 고조파 제거 방법을 설명하기 위한 주파수 스펙트럼을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 의한 고조파 제거 믹서의 구성을 대략적으로 도시한 도면이다.
도 7은 도 6에 도시된 고조파 제거 믹서를 보다 구체적으로 구성한 회로의 일 실시예를 도시한 도면이다.
도 8은 위상이 서로 다른 1/3 듀티 사이클 오실레이터 신호들의 일 실시예를 도시한 도면이다.
도 9는 도 6에 도시된 고조파 제거 믹서를 보다 구체적으로 구성한 회로의 다른 실시예를 도시한 도면이다.
도 10은 본 발명의 일 실시예에 따라 쿼드러처 오실레이터를 이용하여 도 8에 도시된 듀티 사이클 1/3인 쿼드러처 오실레이터 신호들을 생성하는 방법을 도시한 타이밍 다이어그램이다.
도 11은 도 10에 도시된 쿼드러처 오실레이터 신호 생성 방법을 구현한 오실레이터 회로의 일 실시예이다.
도 12는 도 11의 회로에 임의의 리셋 신호를 가한 경우의 타이밍 다이어그램이다.
도 13은 도 11의 회로의 위상을 정렬하기 위한 리셋 신호 발생 회로의 일 실시예이다.
도 14는 도 13의 리셋 정렬 회로의 동작을 설명하기 위한 타이밍 다이어그램이다.
도 15는 도 11 및 도 13의 회로의 시뮬레이션 결과를 도시한 도면이다.
도 16 및 도 17은 본 발명에 의한 오실레이터 회로의 다른 실시예 및 그 타이밍 다이어그램이다.
도 18은 도 7, 도 13 및 도 14의 회로의 시뮬레이션 결과를 도시한 도면이다.
도 19는 본 발명의 일 실시예에 의한 고조파 성분을 제거하는 주파수 변환 방법의 흐름을 대략적으로 도시한 흐름도이다.
도 20은 본 발명의 다른 실시예에 의한 고조파 성분을 제거하는 주파수 변환 방법의 흐름을 대략적으로 도시한 흐름도이다.
도 21은 본 발명의 일 실시예에 의한 1/3 듀티 사이클 쿼드러처 오실레이터 신호 생성 방법의 흐름을 대략적으로 도시한 흐름도이다.
도 22는 본 발명의 일 실시예에 의한 1/3 듀티 사이클 디퍼렌셜 오실레이터 신호 생성 방법의 흐름을 대략적으로 도시한 흐름도이다.

Claims (28)

  1. 고조파 성분을 제거하는 주파수 변환기에 있어서,
    듀티 사이클이 1/3인 오실레이터 신호를 생성하는 오실레이터부; 및
    입력 신호와 상기 오실레이터 신호를 믹싱하여 출력 신호를 생성하는 믹서부를 포함하는 것을 특징으로 하는 주파수 변환기.
  2. 제 1항에 있어서,
    상기 믹서부는,
    상기 오실레이터 신호에 따라 상기 입력 신호를 스위칭하여 상기 출력 신호를 생성하는 것을 특징으로 하는 주파수 변환기.
  3. 제 1항에 있어서,
    상기 입력 신호는 전압 신호이며,
    상기 믹서부는,
    상기 입력 신호를 전류 신호로 변환하는 트랜스컨덕턴스; 및
    상기 전류 신호를 상기 출력 신호로 연결하는 스위치를 포함하고,
    상기 오실레이터 신호가 활성 상태일 때 상기 스위치가 켜지고, 상기 오실레이터 신호가 비활성 상태일 때 상기 스위치가 꺼지는 것을 특징으로 하는 주파수 변환기.
  4. 제 1항에 있어서,
    상기 오실레이터부는,
    듀티 사이클이 1/3인 제 1 오실레이터 신호를 생성하는 제 1 오실레이터; 및
    듀티 사이클이 1/3이고 상기 제 1 오실레이터 신호와 주파수가 같고 위상이 서로 반대인 제 2 오실레이터 신호를 생성하는 제 2 오실레이터를 포함하며,
    상기 믹서부는,
    상기 입력 신호와 상기 제 1 오실레이터 신호를 믹싱하여 제 1 믹스 신호를 생성하는 제 1 믹서;
    상기 입력 신호와 상기 제 2 오실레이터 신호를 믹싱하여 제 2 믹스 신호를 생성하는 제 2 믹서; 및
    상기 제 1 믹스 신호에서 상기 제 2 믹스 신호를 빼 출력 신호를 생성하는 출력부를 포함하는 것을 특징으로 하는 주파수 변환기.
  5. 제 4항에 있어서,
    상기 제 1 믹서는,
    상기 제 1 오실레이터 신호에 따라 상기 입력 신호를 스위칭하여 상기 제 1 믹스 신호를 생성하며,
    상기 제 2 믹서는,
    상기 제 2 오실레이터 신호에 따라 상기 입력 신호를 스위칭하여 상기 제 2 믹스 신호를 생성하는 것을 특징으로 하는 주파수 변환기.
  6. 제 4 항에 있어서,
    상기 입력 신호는 전압 신호이며,
    상기 제 1 믹서는,
    상기 입력 신호를 제 1 전류 신호로 변환하는 제 1 트랜스컨덕턴스; 및
    상기 제 1 전류 신호를 상기 제 1 믹스 신호로 연결하는 제 1 스위치를 포함하고,
    상기 제 1 오실레이터 신호가 활성 상태일 때 상기 제 1 스위치가 켜지고, 상기 제 1 오실레이터 신호가 비활성 상태일 때 상기 제 1 스위치가 꺼지는 것을 특징으로 하며,
    상기 제 2 믹서는,
    상기 입력 신호를 제 2 전류 신호로 변환하는 제 2 트랜스컨덕턴스; 및
    상기 제 2 전류 신호를 상기 제 2 믹스 신호로 연결하는 제 2 스위치를 포함하고,
    상기 제 2 오실레이터 신호가 활성 상태일 때 상기 제 2 스위치가 켜지고, 상기 제 2 오실레이터 신호가 비활성 상태일 때 상기 제 2 스위치가 꺼지는 것을 특징으로 하는 것을 특징으로 하는 주파수 변환기.
  7. 고조파 성분을 제거하는 주파수 변환 방법에 있어서,
    듀티 사이클이 1/3인 오실레이터 신호를 생성하는 단계; 및
    입력 신호와 상기 오실레이터 신호를 믹싱하여 출력 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 변환 방법.
  8. 제 7항에 있어서,
    상기 출력 신호를 생성하는 단계는,
    상기 오실레이터 신호에 따라 상기 입력 신호를 스위칭하여 상기 출력 신호를 생성하는 것을 특징으로 하는 주파수 변환 방법.
  9. 제 7항에 있어서,
    상기 입력 신호는 전압 신호이며,
    상기 출력 신호를 생성하는 단계는,
    트랜스컨덕턴스를 이용하여 상기 입력 신호를 전류 신호로 변환하는 단계; 및
    상기 오실레이터 신호가 활성 상태일 때 상기 전류 신호를 상기 출력 신호로 결정하고, 상기 오실레이터 신호가 비활성 상태일 때 0을 출력 신호로 결정하는 단계를 포함하는 것을 특징으로 하는 주파수 변환 방법.
  10. 제 7항에 있어서,
    상기 오실레이터 신호를 생성하는 단계는,
    듀티 사이클이 1/3인 제 1 오실레이터 신호를 생성하는 단계; 및
    듀티 사이클이 1/3이고 상기 제 1 오실레이터 신호와 주파수가 같고 위상이 서로 반대인 제 2 오실레이터 신호를 생성하는 단계를 포함하며,
    상기 출력 신호를 생성하는 단계는,
    상기 입력 신호와 상기 제 1 오실레이터 신호를 믹싱하여 제 1 믹스 신호를 생성하는 단계;
    상기 입력 신호와 상기 제 2 오실레이터 신호를 믹싱하여 제 2 믹스 신호를 생성하는 단계; 및
    상기 제 1 믹스 신호에서 상기 제 2 믹스 신호를 빼 상기 출력 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 변환 방법.
  11. 제 10 항에 있어서,
    상기 제 1 믹스 신호를 생성하는 단계는,
    상기 제 1 오실레이터 신호에 따라 상기 입력 신호를 스위칭하여 상기 제 1 믹스 신호를 생성하는 단계를 포함하며,
    상기 제 2 믹스 신호를 생성하는 단계는,
    상기 제 2 오실레이터 신호에 따라 상기 입력 신호를 스위칭하여 상기 제 2 믹스 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 주파수 변환 방법.
  12. 제 10 항에 있어서,
    상기 입력 신호는 전압 신호이며,
    상기 제 1 믹스 신호를 생성하는 단계는,
    제 1 트랜스컨덕턴스를 이용하여 상기 입력 신호를 제 1 전류 신호로 변환하는 단계; 및
    상기 제 1 오실레이터 신호가 활성 상태일 때 상기 제 1 전류 신호를 상기 제 1 믹스 신호로 결정하고, 상기 제 1 오실레이터 신호가 비활성 상태일 때 0을 상기 제 1 믹스 신호로 결정하는 단계를 포함하며,
    상기 제 2 믹스 신호를 생성하는 단계는,
    제 2 트랜스컨덕턴스를 이용하여 상기 입력 신호를 제 2 전류 신호로 변환하는 단계; 및
    상기 제 2 오실레이터 신호가 활성 상태일 때 상기 제 2 전류 신호를 상기 제 2 믹스 신호로 결정하고, 상기 제 2 오실레이터 신호가 비활성 상태일 때 0을 상기 제 2 믹스 신호로 결정하는 단계를 포함하는 것을 특징으로 하는 주파수 변환 방법.
  13. 듀티 사이클이 1/2이고, 주파수가 동일하며, 위상이 각각 0도, 90도, 180도 및 270도인 제 1 오실레이터 신호, 제 2 오실레이터 신호, 제 3 오실레이터 신호 및 제 4 오실레이터 신호를 생성하는 오실레이터부;
    상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 5 오실레이터 신호를 생성하는 제 1 분 주부;
    상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 6 오실레이터 신호를 생성하는 제 2 분주부;
    상기 제 3 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 3 오실레이터 신호의 주파수의 1/3인 제 7 오실레이터 신호를 생성하는 제 3 분주부; 및
    상기 제 4 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 4 오실레이터 신호의 주파수의 1/3인 제 8오실레이터 신호를 생성하는 제 4 분주부를 포함하며,
    상기 제 5 오실레이터 신호, 상기 제 6 오실레이터 신호, 상기 제 7 오실레이터 신호 및 상기 제 8 오실레이터 신호의 위상이 각각 0도, 270도, 180도 및 90도가 되도록 구성되는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  14. 제 13항에 있어서,
    상기 제 1 오실레이터 신호, 상기 제 2 오실레이터 신호, 상기 제 3 오실레이터 신호 또는 상기 제 4 오실레이터 신호 중 어느 하나의 에지에 맞추어 리셋 신호를 발생시키는 리셋신호발생부를 더 포함하며,
    상기 제 1 분주부, 상기 제 2 분주부, 상기 제 3 분주부 및 상기 제 4 분주부는 상기 리셋 신호에 따라 동작을 시작하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  15. 제 14항에 있어서,
    상기 제 1 분주부, 상기 제 2 분주부, 상기 제 3 분주부 및 상기 제 4 분주부는,
    상기 리셋 신호에 따라 동작을 시작한 후, 각 분주부에 해당하는 분주되는 오실레이터 신호의 에지가 1 내지 3 중에서 미리 결정된 수만큼 수신되었을 때, 각 분주부에 해당하는 생성되는 오실레이터 신호의 펄스 발생을 시작하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  16. 제 15항에 있어서,
    상기 제 1 분주부, 상기 제 2 분주부, 상기 제 3 분주부 및 상기 제 4 분주부는,
    제 1 플립플롭, 제 2 플립플롭 및 NOR 게이트를 포함하며,
    상기 제 1 플립플롭의 출력 신호가 상기 제 2 플립플롭의 입력 신호로 사용되고,
    상기 제 1 플립플롭의 출력 신호 및 상기 제 2 플립플롭의 출력 신호가 상기 NOR 게이트의 입력 신호로 사용되고,
    상기 NOR 게이트의 출력 신호가 상기 제 1 플립플롭의 입력 신호로 사용되고,
    상기 리셋 신호가 상기 제 1 플립플롭 및 상기 제 2 플립플롭의 리셋 신호로 사용되고,
    각 분주부에 해당하는 분주되는 오실레이터 신호가 상기 제 1 플립플롭 및 상기 제 2 플립플롭의 클럭 신호로 사용되며,
    상기 제 1 플립플롭, 상기 제 2 플립플롭 또는 상기 NOR 게이트 중 어느 하나의 출력신호를 각 분주부에 해당하는 생성되는 오실레이터 신호로 하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  17. 제 16항에 있어서,
    상기 제 1 분주부, 상기 제 2 분주부, 상기 제 3 분주부 및 상기 제 4 분주부는,
    상기 미리 결정된 수가 1일 때는 상기 제 1 플립플롭의 출력 신호를 각 분주부에 해당하는 생성되는 오실레이터 신호로 하며,
    상기 미리 결정된 수가 2일 때는 상기 제 2 플립플롭의 출력 신호를 각 분주부에 해당하는 생성되는 오실레이터 신호로 하며,
    상기 미리 결정된 수가 3일 때는 상기 NOR 게이트의 출력 신호를 각 분주부에 해당하는 생성되는 오실레이터 신호로 하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  18. 듀티 사이클이 1/2이고, 주파수가 동일하며, 위상이 각각 0도, 90도, 180도 및 270도인 제 1 오실레이터 신호, 제 2 오실레이터 신호, 제 3 오실레이터 신호 및 제 4 오실레이터 신호를 생성하는 단계;
    상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 5 오실레이터 신호를 생성하는 단계;
    상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 6 오실레이터 신호를 생성하는 단계;
    상기 제 3 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 3 오실레이터 신호의 주파수의 1/3인 제 7 오실레이터 신호를 생성하는 단계; 및
    상기 제 4 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 4 오실레이터 신호의 주파수의 1/3인 제 8오실레이터 신호를 생성하는 단계를 포함하며,
    상기 제 5 오실레이터 신호, 상기 제 6 오실레이터 신호, 상기 제 7 오실레이터 신호 및 상기 제 8 오실레이터 신호의 위상이 각각 0도, 270도, 180도 및 90도가 되도록 하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 신호 생성 방법.
  19. 제 18항에 있어서,
    상기 제 1 오실레이터 신호, 상기 제 2 오실레이터 신호, 상기 제 3 오실레이터 신호 또는 상기 제 4 오실레이터 신호 중 어느 하나의 에지에 맞추어 리셋 신 호를 발생시키는 단계를 더 포함하며,
    상기 제 5 오실레이터 신호를 생성하는 단계, 상기 제 6 오실레이터 신호를 생성하는 단계, 상기 제 7 오실레이터 신호를 생성하는 단계 및 상기 제 8 오실레이터 신호를 생성하는 단계는 상기 리셋 신호에 따라 생성을 시작하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 신호 생성 방법.
  20. 제 19항에 있어서,
    상기 제 5 오실레이터 신호를 생성하는 단계, 상기 제 6 오실레이터 신호를 생성하는 단계, 상기 제 7 오실레이터 신호를 생성하는 단계 및 상기 제 8 오실레이터 신호를 생성하는 단계는,
    상기 리셋 신호에 따라 생성을 시작한 후, 각 단계에 해당하는 분주되는 오실레이터 신호의 에지가 1 내지 3 중에서 미리 결정된 수만큼 수신되었을 때, 각 단계에 해당하는 생성되는 오실레이터 신호의 펄스 발생을 시작하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 신호 생성 방법.
  21. 듀티 사이클이 1/2이고, 주파수가 동일하며 위상이 서로 반대인 제 1 오실레이터 신호 및 제 2 오실레이터 신호를 생성하는 오실레이터부;
    상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 3 오실레이터 신호를 생성하는 제 1 분주부; 및
    상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 4 오실레이터 신호를 생성하는 제 2 분주부를 포함하며,
    상기 제 3 오실레이터 신호와 상기 제 4 오실레이터 신호의 위상이 서로 반대가 되도록 구성되는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  22. 제 21항에 있어서,
    상기 제 1 오실레이터 신호 또는 상기 제 2 오실레이터 신호 중 어느 하나의 에지에 맞추어 리셋 신호를 발생시키는 리셋신호발생부를 더 포함하며,
    상기 제 1 분주부 및 상기 제 2 분주부는 상기 리셋 신호에 따라 동작을 시작하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  23. 제 22항에 있어서,
    상기 제 1 분주부 및 상기 제 2 분주부는,
    상기 리셋 신호에 따라 동작을 시작한 후, 각 분주부에 해당하는 분주되는 오실레이터 신호의 에지가 1 내지 3 중에서 미리 결정된 수만큼 수신되었을 때, 각 분주부에 해당하는 생성되는 오실레이터 신호의 펄스 발생을 시작하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  24. 제 23항에 있어서,
    상기 제 1 분주부 및 상기 제 2 분주부는,
    제 1 플립플롭, 제 2 플립플롭 및 NOR 게이트를 포함하며,
    상기 제 1 플립플롭의 출력 신호가 상기 제 2 플립플롭의 입력 신호로 사용되고,
    상기 제 1 플립플롭의 출력 신호 및 상기 제 2 플립플롭의 출력 신호가 상기 NOR 게이트의 입력 신호로 사용되고,
    상기 NOR 게이트의 출력 신호가 상기 제 1 플립플롭의 입력 신호로 사용되고,
    상기 리셋 신호가 상기 제 1 플립플롭 및 상기 제 2 플립플롭의 리셋 신호로 사용되고,
    각 분주부에 해당하는 분주되는 오실레이터 신호가 상기 제 1 플립플롭 및 상기 제 2 플립플롭의 클럭 신호로 사용되며,
    상기 제 1 플립플롭, 상기 제 2 플립플롭 또는 상기 NOR 게이트 중 어느 하나의 출력신호를 각 분주부에 해당하는 생성되는 오실레이터 신호로 하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  25. 제 24항에 있어서,
    상기 제 1 분주부 및 상기 제 2 분주부는,
    상기 미리 결정된 수가 1일 때는 상기 제 1 플립플롭의 출력 신호를 각 분주부에 해당하는 생성되는 오실레이터 신호로 하며,
    상기 미리 결정된 수가 2일 때는 상기 제 2 플립플롭의 출력 신호를 각 분주부에 해당하는 생성되는 오실레이터 신호로 하며,
    상기 미리 결정된 수가 3일 때는 상기 NOR 게이트의 출력 신호를 각 분주부에 해당하는 생성되는 오실레이터 신호로 하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 장치.
  26. 듀티 사이클이 1/2이고, 주파수가 동일하며 위상이 서로 반대인 제 1 오실레이터 신호 및 제 2 오실레이터 신호를 생성하는 단계;
    상기 제 1 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 1 오실레이터 신호의 주파수의 1/3인 제 3 오실레이터 신호를 생성하는 단계; 및
    상기 제 2 오실레이터 신호를 3분주하여, 듀티 사이클이 1/3이고 주파수가 제 2 오실레이터 신호의 주파수의 1/3인 제 4 오실레이터 신호를 생성하는 단계를 포함하며,
    상기 제 3 오실레이터 신호와 상기 제 4 오실레이터 신호의 위상이 서로 반대가 되도록 하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 신호 생성 방법.
  27. 제 26항에 있어서,
    상기 제 1 오실레이터 신호 또는 상기 제 2 오실레이터 신호 중 어느 하나의 에지에 맞추어 리셋 신호를 발생시키는 단계를 더 포함하며,
    상기 제 3 오실레이터 신호를 생성하는 단계 및 상기 제 4 오실레이터 신호를 생성하는 단계는 상기 리셋 신호에 따라 생성을 시작하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 신호 생성 방법.
  28. 제 27항에 있어서,
    상기 제 3 오실레이터 신호를 생성하는 단계 및 상기 제 4 오실레이터 신호를 생성하는 단계는,
    상기 리셋 신호에 따라 생성을 시작한 후, 각 단계에 해당하는 분주되는 오실레이터 신호의 에지가 1 내지 3 중에서 미리 결정된 수만큼 수신되었을 때, 각 단계에 해당하는 생성되는 오실레이터 신호의 펄스 발생을 시작하는 것을 특징으로 하는 1/3 듀티 사이클 오실레이터 신호 생성 방법.
KR1020090061724A 2009-07-07 2009-07-07 고조파 제거 믹서 및 그 방법 KR101651201B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090061724A KR101651201B1 (ko) 2009-07-07 2009-07-07 고조파 제거 믹서 및 그 방법
US12/639,601 US7986192B2 (en) 2009-07-07 2009-12-16 Harmonic rejection mixer and harmonic rejection mixing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090061724A KR101651201B1 (ko) 2009-07-07 2009-07-07 고조파 제거 믹서 및 그 방법

Publications (2)

Publication Number Publication Date
KR20110004087A KR20110004087A (ko) 2011-01-13
KR101651201B1 true KR101651201B1 (ko) 2016-08-25

Family

ID=43427008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090061724A KR101651201B1 (ko) 2009-07-07 2009-07-07 고조파 제거 믹서 및 그 방법

Country Status (2)

Country Link
US (1) US7986192B2 (ko)
KR (1) KR101651201B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552655B2 (en) 2020-05-25 2023-01-10 Samsung Electronics Co., Ltd. Digital radio frequency transmitter and wireless communication device including the same
WO2023063448A1 (ko) * 2021-10-14 2023-04-20 엘지전자 주식회사 디스플레이 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9197161B2 (en) * 2009-09-03 2015-11-24 Qualcomm Incorporated Driving a mixer with a differential lo signal having at least three signal levels
JP2012065017A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp ハーモニックリジェクションミキサ及び位相調整方法
EP2624462B1 (en) 2012-02-03 2017-07-12 Telefonaktiebolaget LM Ericsson (publ) Down-conversion circuit
EP2624463B1 (en) 2012-02-03 2015-04-15 Telefonaktiebolaget L M Ericsson (PUBL) Down-conversion circuit with interference detection
US8704582B2 (en) * 2012-03-30 2014-04-22 Mediatek Singapore Pte. Ltd. High linearity mixer using a 33% duty cycle clock for unwanted harmonic suppression
US9203385B2 (en) 2012-12-21 2015-12-01 Qualcomm Incorporated Signal component rejection
JP2016144176A (ja) * 2015-02-05 2016-08-08 ソニー株式会社 信号処理装置および方法
EP3349092A4 (en) * 2015-10-16 2018-10-24 Alps Electric Co., Ltd. Sine wave multiplier device and input device comprising same
US10044321B2 (en) 2016-08-02 2018-08-07 Samsung Electronics Co., Ltd System and method for linearizing a transmitter by rejecting harmonics at mixer output
FR3125934A1 (fr) * 2021-08-02 2023-02-03 Université Grenoble Alpes Melangeur a n chemins a rejection d’harmoniques

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7260360B2 (en) 2004-07-22 2007-08-21 Korea Electronics Technology Institute Multi-band ZigBee transceiver supporting IEEE 802.15.4 wireless communication
US7483683B1 (en) 2003-06-09 2009-01-27 National Semiconductor Corporation Harmonic rejection gated-switching mixer
US7535277B2 (en) 2006-04-11 2009-05-19 Nec Electronics Corporation Frequency dividing phase shift circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US748683A (en) * 1904-01-05 No model
US7904036B2 (en) 2005-12-02 2011-03-08 Telefonaktiebolaget Lm Ericsson (Publ) Modulation method and apparatus
US7826816B2 (en) 2006-07-11 2010-11-02 Qualcomm Incorporated Systems, methods, and apparatus for frequency conversion

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483683B1 (en) 2003-06-09 2009-01-27 National Semiconductor Corporation Harmonic rejection gated-switching mixer
US7260360B2 (en) 2004-07-22 2007-08-21 Korea Electronics Technology Institute Multi-band ZigBee transceiver supporting IEEE 802.15.4 wireless communication
US7535277B2 (en) 2006-04-11 2009-05-19 Nec Electronics Corporation Frequency dividing phase shift circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552655B2 (en) 2020-05-25 2023-01-10 Samsung Electronics Co., Ltd. Digital radio frequency transmitter and wireless communication device including the same
US11870471B2 (en) 2020-05-25 2024-01-09 Samsung Electronics Co., Ltd. Digital radio frequency transmitter and wireless communication device including the same
WO2023063448A1 (ko) * 2021-10-14 2023-04-20 엘지전자 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20110006849A1 (en) 2011-01-13
KR20110004087A (ko) 2011-01-13
US7986192B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
KR101651201B1 (ko) 고조파 제거 믹서 및 그 방법
US6313688B1 (en) Mixer structure and method of using same
EP2041864B1 (en) Multi-function passive frequency mixer
EP2408118B1 (en) Conversion system
US20090280762A1 (en) High-order harmonic rejection mixer using current steering technique
EP2047591B1 (en) Multi-function passive frequency mixer
EP2033305B1 (en) Mixer circuit and method to operate this mixer circuit
US9191127B2 (en) Signal filtering
US8538366B2 (en) Rotating harmonic rejection mixer
EP1184971A1 (en) Switching mixer
WO2000005815A1 (en) Single chip cmos transmitter/receiver and vco-mixer structure
US8260244B2 (en) Rotating harmonic rejection mixer
US20080125073A1 (en) Mixer and signal processing method, system-on-chip comprising such a mixer
EP2867989B1 (en) Noise reduction and tilt reduction in passive fet multi-phase mixers
CN107332524B (zh) 抑制低频噪声的运算放大器
WO2009059831A2 (en) Mixing apparatus
KR101654639B1 (ko) 믹서 및 믹싱 방법
EP2980987B1 (en) Frequency down-conversion
Rafi et al. Clock-gated harmonic rejection mixers
KR20200133915A (ko) 디지털 제어 신호에 따라 서브-하모닉 모드 및 이중-평형 모드를 선택적으로 지원하는 주파수 혼합기
Jen CMOS sub-harmonic mixers for direct-conversion receivers
JP2004072515A (ja) 直接変換回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190717

Year of fee payment: 4