JP2016144176A - 信号処理装置および方法 - Google Patents

信号処理装置および方法 Download PDF

Info

Publication number
JP2016144176A
JP2016144176A JP2015021075A JP2015021075A JP2016144176A JP 2016144176 A JP2016144176 A JP 2016144176A JP 2015021075 A JP2015021075 A JP 2015021075A JP 2015021075 A JP2015021075 A JP 2015021075A JP 2016144176 A JP2016144176 A JP 2016144176A
Authority
JP
Japan
Prior art keywords
signal
local
unit
frequency
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015021075A
Other languages
English (en)
Inventor
智宏 松本
Tomohiro Matsumoto
智宏 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015021075A priority Critical patent/JP2016144176A/ja
Priority to US15/547,167 priority patent/US10461698B2/en
Priority to PCT/JP2016/051800 priority patent/WO2016125600A1/ja
Publication of JP2016144176A publication Critical patent/JP2016144176A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H03D7/168—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages using a feedback loop containing mixers or demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

【課題】消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができるようにする。【解決手段】本技術の一側面は、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する。本技術は、例えば、信号処理装置、送信装置、受信装置、通信装置、送信機能、受信機能、若しくは通信機能を備える電子機器、または、これらを制御するコンピュータ等に適用することができる。【選択図】図６

Description

本技術は、信号処理装置および方法に関し、特に、消費電力の増大を抑制しながらハーモニックリジェクション比（HRR（Harmonic Rejection Ratio））をより高くすることができるようにした信号処理装置および方法に関する。
従来、Low-IF型またはZero-IF型の受信機において、所望のLO信号の周波数に存在するRF信号だけでなく、奇数倍のLO信号の周波数に存在するRF信号も同じベースバンド周波数にダウンコンバートされてしまうおそれがあった。例えば、800MHzのTV RF信号に対して2.4GHzのWLAN（Wireless Local Area Network）の信号がちょうど３倍の周波数となる。そのため、TV信号を受信する際に、WLANの信号が混信してしまうおそれがあった。
そのため、受信機において、本来の所望のLO信号周波数からのダウンコンバート成分と意図しないLO信号周波数の3倍、5倍の周波数からのダウンコンバート成分の比であるハーモニックリジェクション比（Harmonic Rejection Ratio）をより大きな値とすることが求められた。
例えば、ゲインとLO信号の位相をずらした３つの信号パスの加算によりLO信号の３倍や５倍の周波数のRF信号のダウンコンバートを抑制する方法があるが、この方法の場合、十分な性能を得るために大きな電流が必要となり、消費電力が増大するおそれがあった。
また、ミキサのスイッチの直後にLO信号の４倍の周波数で共振する並列LC共振器を設け、RF信号に含まれる、LO信号の周波数の３倍や５倍の周波数成分のダウンコンバートを抑制するレゾネータミキサ（Resonator Mixer）が考えられた（例えば、非特許文献１参照）。
Fabiano I, Sosio M, Liscidini A, Castello R, "SAW-Less Analog Front-End Receivers for TDD and FDD", Solid-State Circuits, IEEE Journal of Volume: 48 , Issue: 12 2013, Page(s): 3067 - 3079.
しかしながら、例えばシリコンチューナの場合、40dB程度のハーモニックリジェクション比が必要になるが、非特許文献１に開示されたレゾネータミキサでは、20dB以上のハーモニックリジェクション比を確保することが困難であった。
本技術は、このような状況に鑑みて提案されたものであり、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができるようにすることを目的とする。
本技術の一側面は、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備える信号処理装置である。
前記混合部により前記ローカル信号を混合された前記差動信号に対して所定の共振周波数で共振する共振部をさらに備えることができる。
前記共振部は、前記ローカル信号の６倍の周波数で共振することができる。
前記共振部は、並列LC回路を含むようにすることができる。
前記共振周波数は、可変であるようにすることができる。
前記差動信号に対して電圧を電流に変換する電圧電流変換部をさらに備え、前記混合部は、前記電圧電流変換部より出力される前記差動信号に前記ローカル信号を混合することができる。
前記電圧電流変換部の出力とグランド電位との間にキャパシタをさらに備えることができる。
前記混合部により前記ローカル信号を混合された前記差動信号を増幅する差動増幅部をさらに備えることができる。
前記混合部は、ＩチャンネルのパスとＱチャンネルのパスを有し、前記差動信号の前記Ｉチャンネルと前記Ｑチャンネルに対して、互いの位相差が９０度の前記ローカル信号を混合することができる。
前記ローカル信号を生成するローカル信号生成部をさらに備え、前記混合部は、前記差動信号に、前記ローカル信号生成部により生成された前記ローカル信号を混合することができる。
本技術の一側面は、また、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する信号処理方法である。
本技術の他の側面は、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する生成部を備える信号処理装置である。
前記生成部は、互いに直列にリング状に接続される複数のフリップフロップと、それぞれの前記フリップフロップの入力と出力との論理和を算出する演算部とを有することができる。
前記生成部は、入力されるクロック信号に従って、各フリップフロップに値「１」を順次保持させることができる。
前記クロック信号の周波数は、前記ローカル信号の周波数の６倍であり、前記生成部は、６つの前記フリップフロップと６つの前記演算部とからなるリング構成を有し、互いに３つ離れた２つの前記演算部の出力を、２つの前記ローカル信号として出力することができる。
前記生成部は、前記リング構成を２組有し、一方の前記リング構成によりＩチャンネル用の前記ローカル信号を生成し、他方の前記リング構成により、前記Ｉチャンネル用の前記ローカル信号との位相差が９０度の、Ｑチャンネル用の前記ローカル信号を生成することができる。
前記生成部は、周波数が前記ローカル信号の３倍のクロック信号に対して、周波数およびデューティ比を３分の１にして前記ローカル信号を生成する分周部を有することができる。
前記分周部は、前記クロック信号をカウントするカウンタと、前記カウンタの出力の値が「３」に達した場合、前記カウンタを「０」にリセットするリセット制御部と、前記カウンタの値が「２」の場合、値「１」を出力し、前記カウンタの出力の値が「１」若しくは「０」の場合、値「０」を出力する出力制御部とを有することができる。
前記差動信号のそれぞれについて、前記生成部が生成した前記ローカル信号を混合する混合部をさらに備えることができる。
本技術の他の側面は、また、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する信号処理方法である。
本技術の一側面においては、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号が混合され、その２つのローカル信号の混合結果の差分が算出される。
本技術の他の側面においては、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号が生成される。
本技術によれば、信号を処理することが出来る。また本技術によれば、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
周波数変換の様子の例を示す図である。 不要な周波数成分の抑制の様子の例を示す図である。 ミキサの回路例を示す図である。 位相ずれとスルーレートの関係を説明する図である。 レゾネータミキサの構成例を示す図である。 周波数変換装置の主な構成例を示す図である。 周波数変換装置の主な構成例を示す図である。 1/3dutyLO信号生成部の主な構成例を示す図である。 1/3dutyLO信号生成部の初期状態の例を示す図である。 混合部のIQチャネルに供給されるLO信号の位相の例を示す図である。 1/3dutyLO信号生成部の主な構成例を示す図である。 シミュレーション結果の例を説明する図である。 混合部の状態の例を示す図である。 混合部の状態の例を示す図である。 混合部の状態の例を示す図である。 周波数変換装置の主な構成例を示す図である。 1/3dutyLO信号生成部の主な構成例を示す図である。 1/3dutyLO信号生成部が生成する信号の波形例を示す図である。 混合部の主な構成例を示す図である。 混合部の主な構成例を示す図である。
以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
１．信号の周波数変換
２．第１の実施の形態（周波数変換装置）
３．第２の実施の形態（周波数変換装置）
４．第３の実施の形態（ローカル信号生成部）
５．第４の実施の形態（ローカル信号生成部）
６．第５の実施の形態（周波数変換装置）
＜１．信号の周波数変換＞
＜ミキサを用いた周波数変換＞
信号処理において、処理対象の信号の周波数を所望の周波数に変換する周波数変換が行われる場合がある。例えば、受信機において、受信信号（RF信号）に周波数の異なるローカル信号（LO信号）を混合することにより、周波数を中間周波数にダウンコンバートする（IF信号に変換する）ことが一般的に行われている。
例えば、図１Ａの周波数変換装置１０は、増幅部１１とミキサ１２を有し、増幅部１１において入力されたRF信号を増幅し、ミキサ１２においてその増幅されたRF信号に周波数の異なるLO信号を混合し、所望の周波数（ベースバンド周波数）のBB信号を出力する。
このような構成の周波数変換装置１０の場合、図１の下側に示されるように、デューティ比が50%の矩形波のLO信号がLO信号の奇数倍(3、5、7・・・)の周波数の高調波成分を含むため、所望のLO信号の周波数に存在するRF信号だけでなく、本来不要なLO信号の奇数倍の周波数に存在するRF信号も同じベースバンド周波数にダウンコンバートされ、BB信号に含まれてしまうおそれがあった。
例えば800MHzのテレビジョン（TV）信号のRF信号に対して、2.4GHzのWLAN（Wireless Local Area Network）の信号がちょうど3倍の周波数となる。したがって、このWLANの信号が非常に大きい場合、このテレビジョン信号（TV RF信号）の受信機において、このWLANの信号がIF信号に含まれてしまうおそれがあった。
＜ハーモニックリジェクションミキサ＞
そこで、図１Ｂに示される周波数変換装置２０のように、ゲイン（Gain）とLO信号の位相をずらした３つの信号パスの加算により、LO信号の３倍と５倍の周波数のRF信号のダウンコンバートを抑制する方法が考えられた。この周波数変換装置２０（ハーモニックリジェクションミキサ（Harmonic Rejection Mixer））は、増幅部２１−１とミキサ２２−１とからなるパスと、増幅部２１−２とミキサ２２−２とからなるパスと、増幅部２１−３とミキサ２２−３とからなるパスとを有する。増幅部２１−１は、RF信号を√２倍に増幅し、ミキサ２２−１は、LO信号を混合する。増幅部２１−２は、RF信号を１倍に増幅し、ミキサ２２−２は、ミキサ２２−１において混合されるLO信号に対して位相が+45degずれたLO信号を混合する。増幅部２１−３は、RF信号を１倍に増幅し、ミキサ２２−３は、ミキサ２２−１において混合されるLO信号に対して位相が-45degずれたLO信号を混合する。
なお、増幅部２１−１乃至増幅部２１−３を互いに区別して説明する必要が無い場合、増幅部２１と称する。また、ミキサ２２−１乃至ミキサ２２−３を互いに区別して説明する必要が無い場合、ミキサ２２と称する。
このようにすると、RF信号に含まれる、LO信号の周波数の１倍の周波数成分については、図２Ａに示されるベクトル３１乃至ベクトル３３のようにベクトル加算される。ベクトル３１は、増幅部２１−１とミキサ２２−１とからなるパスで生成されるBB信号を示し、ベクトル３２は、増幅部２１−２とミキサ２２−２とからなるパスで生成されるBB信号を示し、ベクトル３３は、増幅部２１−３とミキサ２２−３とからなるパスで生成されるBB信号を示す。したがって、RF信号に含まれる、LO信号の周波数の１倍の周波数成分は、各パスの信号同士で打ち消し合わず、BB信号に含まれる。
これに対して、RF信号に含まれる、LO信号の周波数の３倍の周波数成分については、図２Ｂに示されるベクトル３１乃至ベクトル３３のようにベクトル加算される。したがって、RF信号に含まれる、LO信号の周波数の３倍の周波数成分は、各パスの信号同士で打ち消し合い、BB信号に含まれない。理想的にはこの周波数成分をBB信号から完全に除去することができる。
同様に、RF信号に含まれる、LO信号の周波数の５倍の周波数成分については、図２Ｃに示されるベクトル３１乃至ベクトル３３のようにベクトル加算される。したがって、RF信号に含まれる、LO信号の周波数の５倍の周波数成分は、各パスの信号同士で打ち消し合い、BB信号に含まれない。理想的にはこの周波数成分を完全に除去することができる。
＜数式表現＞
振幅が１でありデューティ比（duty）がdの矩形波のフーリエ変換は、式（１）のように表すことができる。
Figure 2016144176
 ・・・（１）
図１Ｂに示される周波数変換装置２０（ハーモニックリジェクションミキサ）のように、この矩形波のゲイン（Gain）と位相をずらした信号（つまり、各パスの信号）f1(t)、f2(t)、f3(t)は、式（２）乃至式（４）のように表すことができる。
Figure 2016144176
 ・・・（２）
Figure 2016144176
 ・・・（３）
Figure 2016144176
 ・・・（４）
デューティ比が0.5（d=0.5（Duty=50%））の場合、式（５）乃至式（７）に示されるように、LO信号の3、5倍の周波数成分が0になることがわかる。
Figure 2016144176
 ・・・（５）
Figure 2016144176
 ・・・（６）
Figure 2016144176
 ・・・（７）
周波数変換装置２０（ハーモニックリジェクションミキサ）のより詳細な回路例を図３に示す。図３に示されるように、各パス用のLO信号（位相ずれが0deg、+45deg、-45degのLO信号）は、LO信号生成部５２により、発振器５１において生成された信号を用いて生成され、インバータ５３乃至インバータ５５を介して、ミキサ２２−１乃至ミキサ２２−３に供給される。
ミキサ２２から出力される差動信号は、差動増幅部６１において増幅されて出力される。差動増幅部６１には、抵抗６２−１、抵抗６２−２、キャパシタ６３−１、キャパシタ６３−２が並列に接続されている。なお、抵抗６２−１および抵抗６２−２を互いに区別して説明する必要が無い場合、抵抗６２と称する。また、キャパシタ６３−１およびキャパシタ６３−２を互いに区別して説明する必要が無い場合、キャパシタ６３と称する。
以上のように、周波数変換装置２０（ハーモニックリジェクションミキサ）多くの回路により構成されるが、各回路には互いにばらつき（回路ばらつき）が存在するため、図２に示されるようなベクトル加算は理想的に行うことができない。つまり、RF信号の、LO信号の周波数の３倍や５倍の周波数成分を完全に打ち消すことができず、意図しない周波数成分がダウンコンバートされるおそれがあった。
本来の所望のLO信号周波数からのダウンコンバート成分と意図しないLO信号周波数の３倍や５倍の周波数からのダウンコンバート成分の比であるハーモニックリジェクション比（HRR（Harmonic Rejection Ratio））の値は、大きければ大きいほど良い。
＜ばらつきの抑制とスルーレート＞
つまり、ハーモニックリジェクション比には、この回路ばらつきが影響する。回路ばらつきは、ゲイン成分（図４の点線７１で囲まれる部分）と位相成分（図３の点線７２で囲まれる部分）とを含む。特に高い周波数では、１周期（Ｔ）が短くなるため、固定の時間ばらつき（ｔ）であっても位相成分（位相ばらつき）（2π×t/T）への影響が大きくなる。
したがって、この位相ばらつきを小さくするためには、図３の点線７２で囲まれた部分のロジック（Logic）回路の設計に注意が必要となる。位相ばらつきはロジックトランジスタ（Logic Tr）の閾値ずれ÷スルーレートで見積もることができ、位相ばらつきを小さくするためには、スルーレートを高くする必要がある。
例えば、図４Ａに示されるような回路により、入力信号のエッジを立てるとすると、入力時（Input）の点線で示されるような位相ばらつきによる、出力時（Output）の位相ばらつきは、スルーレートが高い場合（図４Ｂ）の方が、スルーレートが低い場合（図４Ｃ）よりも小さくなる（点線間の幅が狭くなる）。
しかしながら、スルーレートを高くするためには、大きな電流が必要となり、消費電力が増大するおそれがあった。
＜レゾネータミキサ＞
消費電力を増大させずにハーモニックリジェクション比を増大させる方法として、例えば、非特許文献１に記載されるようなレゾネータミキサ（Resonator Mixer）が考えられた。図５にそのレゾネータミキサの主な構成例を示す。
図５に示されるように、レゾネータミキサ８０は、電圧電流変換部８１、混合部８２、並列LC共振器８３、増幅部８４、LO信号生成部８５、キャパシタ８６−１、キャパシタ８６−２を有する。
電圧電流変換部８１は、相互コンダクタンスGmで、入力された差動信号の電圧に応じた電流の差動信号を出力する。電圧電流変換部８１は、図３の増幅部２１と同様の回路である。
混合部８２は、電圧電流変換部８１から出力される差動信号に、LO信号生成部８５において生成されたLO信号を混合し、その混合結果を出力する。混合部８２は、図３のミキサ２２と同様の回路である。
並列LC共振器８３は、混合部８２から出力される差動信号に対して、LO信号の周波数の４倍の周波数で共振する。並列LC共振器８３は、並列に接続されたインダクタ９１−１、インダクタ９１−２、キャパシタ９２−１、キャパシタ９２−２を有する。なお、インダクタ９１−１およびインダクタ９１−２を互いに区別して説明する必要が無い場合、インダクタ９１と称する。また、キャパシタ９２−１およびキャパシタ９２−２を互いに区別して説明する必要が無い場合、キャパシタ９２と称する。
増幅部８４は、並列LC共振器８３から出力される差動信号を増幅し、出力する。増幅部８４は、図３の場合と同様に、互いに並列に接続される差動増幅部６１、抵抗６２、およびキャパシタ６３を有する。
LO信号生成部８５は、差動信号に混合するLO信号を生成し、混合部８２に供給する。
キャパシタ８６−１およびキャパシタ８６−２は、電圧電流変換部８１の各出力とグランド電位との間に設けられている。なお、キャパシタ８６−１およびキャパシタ８６−２を互いに区別して説明する必要が無い場合、キャパシタ８６と称する。
並列LC共振器８３がLO信号の周波数の４倍の周波数で共振することにより、混合部８２によるインピーダンス周波数変換により、混合部８２の入力側から見ると３倍（4*fLO-fLO、fLOはLO信号の周波数）、５倍（4*fLO+fLO）のLO信号の周波数でインピーダンスが非常に大きくなる。そのため、これらの周波数成分は、電圧電流変換部８１の出力からキャパシタ８６を介してグランド電位に流出する。その結果、１つの信号パスでもLO信号周波数の３倍、５倍の周波数からのダウンコンバート成分を小さくすることができる。
しかしながら、このレゾネータミキサ８０は、現実的には、ハーモニックリジェクション比を20dB以上確保することが困難であった。キャパシタ８６の容量を大きくする程LO信号周波数の３倍、５倍の周波数からのダウンコンバート成分が小さくなるが、それと同時に、所望のLO信号周波数のダウンコンバートゲイン（Gain）も小さくなってしまうからである。そのため、キャパシタ８６の容量を無制限に増大させることができず、ハーモニックリジェクション比を十分に高くすることが困難であった。例えば、シリコンチューナの場合、40dB程度のハーモニックリジェクション比が必要になるため、レゾネータミキサ８０では、十分なハーモニックリジェクション比を得ることが困難であった。
＜デューティ比が３分の１のローカル信号と差動構成の混合部＞
そこで、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出するようにする。
例えば、信号処理装置において、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備えるようにする。
このようにすることにより、消費電力を増大させずに、入力信号の、ローカル信号の周波数の２倍乃至４倍の周波数成分のダウンコンバートを抑制することができる。つまり、消費電力の増大と、変換後の信号における不要な周波数成分とをより抑制するように、周波数変換を行うことができる。これにより、所望の周波数以外の周波数成分がより抑制された信号を得ることができる。換言するに、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
なお、信号処理装置が、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成するローカル信号生成部をさらに備え、混合部が、差動信号に対して、ローカル信号生成部により生成されたローカル信号を混合するようにしてもよい。
＜２．第１の実施の形態＞
＜周波数変換装置＞
上述した式（１）から、デューティ比d=0.5（50%）の場合、基本波（n=1）のｋ倍の周波数（n=k）の振幅比（ハーモニックリジェクション比）をHRR_kとすれば、HRR_2=∞、HRR_3=9.54dB、HRR_4=∞、HRR_5=13.98dB、HRR_6=∞、HRR_7=16.9dBとなる。したがって、デューティ比（duty）を50%とすることにより偶数次の成分が略０になる。また、デューティ比d=1/3（33.33・・%）とすれば、HRR_2=6.02dB、HRR_3=∞、HRR_4=12.04dB、HRR_5=13.98dB、HRR_6=∞、HRR_7=16.9dBとなり、基本波の３倍の周波数成分が略０になる。
すなわち、図６の例のようにこれらを組み合わせることにより、式（８）および式（９）に示されるように、理想的には、HRR_2乃至HRR_4（より正確にはHRR_6, HRR_8, …等も）をHRR=∞とすることができる。
Figure 2016144176
 ・・・（８）
Figure 2016144176
 ・・・（９）
このような信号処理装置の一実施の形態である周波数変換装置の主な構成例を図６Ａに示す。図６Ａに示される周波数変換装置１００は、入力される差動信号の周波数を変換する装置である。周波数変換装置１００は、入力される差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する。周波数変換装置１００は、発振部１０１、1/3dutyLO信号生成部１０２、および混合部１０３を有する。
発振部１０１は、所望の周波数のクロック信号を生成し、それを1/3dutyLO信号生成部１０２に供給する。例えば、発振部１０１は、混合部１０３に供給されるローカル信号（LO信号）の６倍の周波数のクロック信号を生成する。
1/3dutyLO信号生成部１０２は、発振部１０１から供給されるクロック信号を用いて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号（LO信号）を生成する。これらのローカル信号の周波数は任意である。ただし、各ローカル信号の周波数は互いに同一である。図６Ｂにこのローカル信号の波形の例を示す。図６Ｂに示されるように、1/3dutyLO信号生成部１０２により生成される２つのローカル信号（f(t),f(t-Ts/2)）は、デューティ比が３分の１であり、位相が互いに半周期（Ts/2）ずれている。1/3dutyLO信号生成部１０２は、生成したローカル信号を混合部１０３に供給する。
混合部１０３は、入力信号に、1/3dutyLO信号生成部１０２から供給されるローカル信号を混合する。混合部１０３は、差動構成を形成し、入力された差動信号の各信号に対して、1/3dutyLO信号生成部１０２から供給される２つのローカル信号（f(t),f(t-Ts/2)）を混合し、それらの混合結果の差分を算出する（式（９））。混合部１０３は、その算出結果である差動信号を出力する。
混合部１０３は、図６Ａのように配置された増幅部１１１−１乃至増幅部１１１−４、スイッチ部１１２−１乃至スイッチ部１１２−４、演算部１１３−１および演算部１１３−２を有する。なお、以下において、増幅部１１１−１乃至増幅部１１１−４を互いに区別して説明する必要が無い場合、増幅部１１１と称する。また、スイッチ部１１２−１乃至スイッチ部１１２−４を互いに区別して説明する必要が無い場合、スイッチ部１１２と称する。さらに、演算部１１３−１および演算部１１３−２を互いに区別して説明する必要が無い場合、演算部１１３と称する。
増幅部１１１は、入力された差動信号を増幅し、スイッチ部１１２に供給する。スイッチ部１１２は、入力と出力の接続を、1/3dutyLO信号生成部１０２から供給されるローカル信号に基づいて接続・切断することにより、増幅部１１１から供給される信号にローカル信号を混合する。スイッチ部１１２−１は、増幅部１１１−１において増幅された差動信号の正側の信号にローカル信号f(t)を混合し、混合結果の信号を演算部１１３−１に供給する。スイッチ部１１２−２は、増幅部１１１−２において増幅された差動信号の正側の信号にローカル信号f(t-Ts/2)を混合し、混合結果を演算部１１３−２に供給する。スイッチ部１１２−３は、増幅部１１１−３において増幅された差動信号の負側の信号にローカル信号f(t-Ts/2)を混合し、混合結果の信号を演算部１１３−１に供給する。スイッチ部１１２−４は、増幅部１１１−４において増幅された差動信号の負側の信号にローカル信号f(t)を混合し、混合結果を演算部１１３−２に供給する。
演算部１１３は、スイッチ部１１２から供給される２信号を合成し、その合成結果の信号を出力する。演算部１１３に供給される２信号は、正負が互いに逆である（差動信号の互いに逆の信号に対応する）ので、両信号を合成する演算は、式（９）のようにローカル信号f(t)とローカル信号f(t-Ts/2)との減算により表される。
演算部１１３−１は、スイッチ部１１２−１から供給される信号とスイッチ部１１２−３から供給される信号とを合成し、その合成結果の信号を周波数変換後の差動信号（IF信号）の正側の信号として出力する。つまり、演算部１１３−１は、スイッチ部１１２−１から供給される信号とスイッチ部１１２−３から供給される信号との差分を出力する。演算部１１３−２は、スイッチ部１１２−２から供給される信号とスイッチ部１１２−４から供給される信号とを合成し、その合成結果の信号を周波数変換後の差動信号（IF信号）の負側の信号として出力する。つまり、演算部１１３−２は、スイッチ部１１２−２から供給される信号とスイッチ部１１２−４から供給される信号との差分を出力する。
このようにすることにより、周波数変換装置１００は、式（８）および式（９）を用いて上述したように、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
＜３．第２の実施の形態＞
＜周波数変換装置＞
本技術を適用する周波数変換装置の構成は、図６の例に限定されない。例えば、図７に示されるように、レゾネータミキサに適用するようにしてもよい。
つまり、混合部によりローカル信号を混合された差動信号に対して所定の共振周波数で共振する共振部を備えるようにしてもよい。そして、その共振部が、ローカル信号の６倍の周波数で共振するようにしてもよい。なお、その共振部の構成は任意であるが、例えば並列LC回路を含むようにしてもよい。また、共振部の共振周波数は、可変であるようにしてもよい。
また、差動信号に対して電圧を電流に変換する電圧電流変換部を備えるようにしてもよい。そして、混合部が、その電圧電流変換部より出力される差動信号にローカル信号を混合するようにしてもよい。また、その電圧電流変換部の出力とグランド電位との間にキャパシタをさらに備えるようにしてもよい。
また、混合部によりローカル信号を混合された差動信号を増幅する差動増幅部を備えるようにしてもよい。
さらに、ローカル信号を生成するローカル信号生成部を備えるようにしてもよい。そして、混合部が、差動信号に、そのローカル信号生成部により生成されたローカル信号を混合するようにしてもよい。
＜構成＞
図７に示される周波数変換装置１５０は、図６Ａの周波数変換装置１００と同様に、入力される差動信号の周波数を変換する装置である。つまり、周波数変換装置１５０は、入力される差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する。図７に示されるように、周波数変換装置１５０は、電圧電流変換部１５１、混合部１５２、共振部１５３、増幅部１５４、発振部１５５、1/3dutyLO信号生成部１５６、キャパシタ１５７−１、キャパシタ１５７−２、バイアス印加部１５８、抵抗１５９−１、抵抗１５９−２、キャパシタ１６０−１、キャパシタ１６０−２を有する。
電圧電流変換部１５１は、相互コンダクタンスGmで、入力された差動信号の電圧に応じた電流の差動信号を出力する。電圧電流変換部１５１は、図５の電圧電流変換部８１と同様の回路である。
混合部１５２は、電圧電流変換部１５１から出力される差動信号に、1/3dutyLO信号生成部１５６において生成されたローカル信号（LO信号）を混合し、その混合結果を周波数変換された差動信号として出力する。
共振部１５３は、混合部１５２から出力される差動信号に対して、所定の周波数で共振する。共振部１５３は、図５の並列LC共振器８３と同様の回路である。つまり、共振部１５３は、並列に接続されたインダクタ９１とキャパシタ９２を有する。
増幅部１５４は、共振部１５３から出力される差動信号を増幅し、出力する。増幅部１５４は、図５の増幅部８４と同様の回路である。すなわち、増幅部１５４は、互いに並列に接続される差動増幅部６１、抵抗６２、およびキャパシタ６３を有する。
発振部１５５は、所望の周波数のクロック信号を生成し、それを1/3dutyLO信号生成部１５６に供給する。発振部１５５は、図６の発振部１０１と同様の回路である。発振部１５５は、例えば、混合部１５２に供給されるローカル信号（LO信号）の６倍の周波数のクロック信号を生成する。
1/3dutyLO信号生成部１５６は、発振部１５５から供給されるクロック信号を用いて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号（LO信号）を生成する。これらのローカル信号の周波数は任意である。ただし、各ローカル信号の周波数は互いに同一である。1/3dutyLO信号生成部１５６は、図６の1/3dutyLO信号生成部１０２と同様の処理部である。1/3dutyLO信号生成部１５６は、生成したローカル信号を、キャパシタ１５７−１およびキャパシタ１５７−２を介して混合部１５２に供給する。キャパシタ１５７−１とキャパシタ１５７−２とを互いに区別して説明する必要が無い場合、キャパシタ１５７と称する。
バイアス印加部１５８は、所定のバイアスを、抵抗１５９−１および抵抗１５９−２を介して混合部１５２に印加する。抵抗１５９−１と抵抗１５９−２とを互いに区別して説明する必要が無い場合、抵抗１５９と称する。
キャパシタ１６０−１およびキャパシタ１６０−２は、電圧電流変換部１５１の各出力とグランド電位との間に設けられている。なお、キャパシタ１６０−１およびキャパシタ１６０−２を互いに区別して説明する必要が無い場合、キャパシタ１６０と称する。
＜ローカル信号と差動構成＞
このような構成の周波数変換装置１５０において、1/3dutyLO信号生成部１５６は、図６Ｂに示されるような波形の、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号（f(t),f(t-Ts/2)）を生成し、キャパシタ１５７を介して混合部１５２に供給する。これにより、上述したように、HRR_3=∞とすることができ、基本波の３倍の周波数成分が略０になる。
また、混合部１５２は、スイッチ１７１−１乃至スイッチ１７１−４を有し、それらが図６の混合部１０３と同様に差動構成を形成する。なお、スイッチ１７１−１乃至スイッチ１７１−４を互いに区別して説明する必要が無い場合、スイッチ１７１と称する。スイッチ１７１は、例えばMOSFET（Metal Oxide Semiconductor Field Effect Transistor）により構成される。
スイッチ１７１は、ソース・ドレイン間の電流をゲートに供給されるローカル信号に基づいて制御する（ソース・ドレイン間を接続・切断する）ことにより、電圧電流変換部１５１から供給される信号にそのローカル信号を混合する。
例えば、スイッチ１７１−１は、電圧電流変換部１５１から供給される差動信号の負側の信号にローカル信号f(t)を混合し、混合結果の信号を周波数変換後の差動信号の負側の信号として混合部１５２の外部に出力する（共振部１５３（のインダクタ９１−１およびキャパシタ９２−１）に供給する）。また、例えば、スイッチ１７１−２は、電圧電流変換部１５１から供給される差動信号の正側の信号にローカル信号f(t-Ts/2)を混合し、混合結果の信号を周波数変換後の差動信号の負側の信号として混合部１５２の外部に出力する（共振部１５３（のインダクタ９１−１およびキャパシタ９２−１）に供給する）。
つまり、混合部１５２から出力される周波数変換後の差動信号の負側の信号は、スイッチ１７１−１から出力される信号とスイッチ１７１−２から出力される信号との合成信号である。スイッチ１７１−１とスイッチ１７１−２においてローカル信号に混合する信号の正負が互いに逆なので、この合成信号（つまり、混合部１５２から出力される周波数変換後の差動信号の負側の信号）は式（９）のような減算で表すことができる。
また、例えば、スイッチ１７１−３は、電圧電流変換部１５１から供給される差動信号の負側の信号にローカル信号f(t-Ts/2)を混合し、混合結果の信号を周波数変換後の差動信号の正側の信号として混合部１５２の外部に出力する（共振部１５３（のインダクタ９１−２およびキャパシタ９２−２）に供給する）。また、例えば、スイッチ１７１−４は、電圧電流変換部１５１から供給される差動信号の正側の信号にローカル信号f(t)を混合し、混合結果の信号を周波数変換後の差動信号の正側の信号として混合部１５２の外部に出力する（共振部１５３（のインダクタ９１−２およびキャパシタ９２−２）に供給する）。
つまり、混合部１５２から出力される周波数変換後の差動信号の負側の信号は、スイッチ１７１−３から出力される信号とスイッチ１７１−４から出力される信号との合成信号である。スイッチ１７１−３とスイッチ１７１−４においてローカル信号に混合する信号の正負が互いに逆なので、この合成信号（つまり、混合部１５２から出力される周波数変換後の差動信号の負側の信号）は式（９）のような減算で表すことができる。
このようにすることにより、周波数変換装置１５０は、周波数変換装置１００の場合と同様に、式（８）および式（９）を用いて上述したように、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
なお、図７においては、スイッチ１７１としてｎ型のMOSFETを用いる例を示しているが、これに限らず、スイッチ１７１としてｐ型のMOSFETを用いるようにしてもよい。その場合、各スイッチ１７１のソースとドレインは、図７の例とは逆に接続される。
＜共振周波数＞
ここで、基本波の５倍と７倍の周波数の振幅比であるHRR_5とHRR_7を改善する（値を大きくする）ために、共振部１５３の共振周波数を、1/3dutyLO信号生成部１５６が生成し、混合部１５２に供給するローカル信号（LO信号）の周波数の６倍に設定する。この設定により、混合部１５２の入力側からみると、５倍（6*fLO-fLO、fLOはLO信号の周波数）、７倍（6*fLO+fLO）のLO信号の周波数でインピーダンスが非常に大きくなる。そのため、これらの周波数成分は、電圧電流変換部１５１の出力からキャパシタ１６０を介してグランド電位に流出する。その結果、１つの信号パスでもLO信号周波数の５倍、７倍の周波数からのダウンコンバート成分を小さくすることができる。つまり、HRR_5、HRR_7を改善する（値を大きくする）ことができる。
LC並列共振器の共振周波数とインダクタ(L)、容量(C)との関係を式（１０）に示す。
Figure 2016144176
 ・・・（１０）
上述したように、共振部１５３は、ローカル信号の周波数の６倍の周波数で共振するため、式（１０）から、仮に容量の値が一定であれば、インダクタ９１のサイズを小さくすることができる。これにより、周波数変換装置１５０の回路規模の増大を抑制することができ、設計の難易度を低減させることができるとともに、コストの増大を抑制することができる。
なお、上述したようにレゾネータミキサの効果は20dB程度のため、40dBという値をHRR_5で達成するためには性能が僅かに足りないようにも思えるが、ローカル信号周波数の5倍や7倍の周波数成分では、周波数変換装置１５０より前段に一般的に設けられる帯域フィルタの効果を見込めるため、十分な性能となる。
なお、この共振部１５３の共振周波数は可変としてもよい。例えば、共振部１５３内のインダクタ(L)や容量(C)を変更することができるようにしてもよい。例えばシリコンチューナの場合、RF受信周波数は40MHz乃至1GHzと広帯域である。したがって、受信周波数に応じて共振部１５３の共振周波数を変更することができるようにしてもよい。その際、容量を可変とするようにしてもよい。
＜４．第３の実施の形態＞
＜ローカル信号生成部＞
次にローカル信号を生成する信号処理装置について説明する。上述したように、ローカル信号（LO信号）のデューティ比を３分の１とすることにより、HRR_3=∞とすることができる。そこで、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成するようにしてもよい。
例えば、信号処理装置において、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する生成部を備えるようにしてもよい。
このようにすることにより、HRR_3を改善する（値を大きくする）ことができ、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
なお、生成部が、互いに直列にリング状に接続される複数のフリップフロップと、それぞれのフリップフロップの入力と出力との論理和を算出する演算部とを有するようにしてもよい。また、生成部が、入力されるクロック信号に従って、各フリップフロップに値「１」を順次保持させるようにしてもよい。
また、クロック信号の周波数は、ローカル信号の周波数の６倍であり、生成部が、６つのフリップフロップと６つの演算部とからなるリング構成を有し、互いに３つ離れた２つの演算部の出力を、２つのローカル信号として出力するようにしてもよい。
＜構成＞
このような生成部の例として、図７の1/3dutyLO信号生成部１５６の主な構成例を図８に示す。図８の例の場合、1/3dutyLO信号生成部１５６は、互いに直列にリング状に接続される６つのD-フリップフロップ２０１と、それぞれのD-フリップフロップ２０１の入力と出力との論理和を算出する６つのORゲート２０２とを有する。
リセット（Reset）時（すなわち初期状態）には、図９のように１つのD-フリップフロップ２０１に値「１」がセットされ、その他のD-フリップフロップ２０１には値「０」がセットされる。図８に示されるように、1/3dutyLO信号生成部１５６に、ローカル信号の周波数（つまり所望の周波数）の６倍の周波数（例えば6GHz）のクロック信号が入力される（Ａ）と、そのクロック信号に同期して、値「１」が、隣のD-フリップフロップ２０１に転送される。同じ要領で値「１」がリング状に接続された各D-フリップフロップ２０１を巡回する（各D-フリップフロップ２０１が順次値「１」を保持する）。
各ORゲート２０２は、対応するD-フリップフロップ２０１の入力（Ｂ）と出力（Ｃ）の論理和（Ｄ）を算出する。この論理和は、図８の上側に示されるように、デューティ比が３分の１の所望の周波数の信号となる。したがって、これらの６つのORゲートの内、所望の位相に対応するORゲート２０２の出力（論理和）がローカル信号として読み出される。
例えば図８の０°のORゲート２０２の出力と１８０°のORゲート２０２の出力とが読み出されると、図６Ｂに示されるような波形の、すなわち、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号が得られる。
このようにすることにより、1/3dutyLO信号生成部１５６は、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成することができる。したがって、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。特に、1/3dutyLO信号生成部１５６は、図８の例のようにすることにより、より容易に、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成することができる。
もちろん、２つのローカル信号の位相が互いに半周期ずれていればよいので、互いに３つ離れた２つのORゲート２０２の出力を、２つのローカル信号として出力すればよい。例えば、図８の６０°のORゲート２０２の出力と２４０°のORゲート２０２の出力とを読み出すようにしてもよいし、図８の１２０°のORゲート２０２の出力と３００°のORゲート２０２の出力とを読み出すようにしてもよい。
また、図８の例では、1/3dutyLO信号生成部１５６は、上述した６つのD-フリップフロップ２０１並びに６つのORゲート２０２からなるリング構成を２つ有しており、クロック信号の逆位相を利用することにより、一方のリング構成のORゲート２０２は、０°、６０°、１２０°、１８０°、２４０°、３００°に対応し、他方のリング構成のORゲート２０２は、３０°、９０°、１５０°、２１０°、２７０°、３３０°に対応している。したがって、図８の３０°のORゲート２０２の出力と２１０°のORゲート２０２の出力とを読み出すようにしてもよいし、図８の９０°のORゲート２０２の出力と２７０°のORゲート２０２の出力とを読み出すようにしてもよいし、図８の１５０°のORゲート２０２の出力と３３０°のORゲート２０２の出力とを読み出すようにしてもよい。
なお、1/3dutyLO信号生成部１５６の構成は任意であり、図８や図９の例に限定されない。例えば、上述したD-フリップフロップ２０１の代わりに、他のフリップフロップを適用するようにしてもよい。また、D-フリップフロップ２０１やORゲート２０２の数は、クロック信号の周波数に対応している限り任意である。つまり、入力されるクロック信号の周波数が所望の周波数の６倍以外であれば、それに応じて、D-フリップフロップ２０１やORゲート２０２の数を変えることができる。
＜IQチャンネル＞
また、混合部が、ＩチャンネルのパスとＱチャンネルのパスを有し、差動信号のＩチャンネルとＱチャンネルに対して、互いの位相差が９０度のローカル信号を混合するようにしてもよい。
また、生成部が、上述したリング構成を２組有し、一方のリング構成によりＩチャンネル用のローカル信号を生成し、他方のリング構成により、Ｉチャンネル用のローカル信号との位相差が９０度の、Ｑチャンネル用のローカル信号を生成するようにしてもよい。
例えば、図１０Ａに示される混合部１５２−Ｉは、図７に示される周波数変換装置１５０の混合部１５２のＩチャンネルのパス（I-Path）である。また、図１０Ｂに示される混合部１５２−Ｑは、図７に示される周波数変換装置１５０の混合部１５２のＱチャンネルのパス（Q-Path）である。
図８の例の1/3dutyLO信号生成部１５６は、３０°単位で所望の位相のローカル信号を生成することができるので、容易に、混合部１５２−Ｉに対して０°と１８０°の位相の1/3dutyのローカル信号を供給し、混合部１５２−Ｑに対して、９０°と２７０°のローカル信号を供給することができる。
もちろん、Ｉチャンネルのパスに供給するローカル信号とＱチャンネルのパスに供給するローカル信号とは互いの位相差が９０°であればよいので、1/3dutyLO信号生成部１５６は、上述した例以外の位相のローカル信号を供給することもできる。例えば、混合部１５２−Ｉに対して３０°と２１０°の位相の1/3dutyのローカル信号を供給し、混合部１５２−Ｑに対して、１２０°と３００°のローカル信号を供給することもできる。
また、1/3dutyLO信号生成部１５６を、周波数変換装置１５０から独立した装置として構成するようにしてもよい。また、その1/3dutyLO信号生成部１５６を含む装置に、混合部１５２が含まれるようにしてもよい。
以上においては、図７の1/3dutyLO信号生成部１５６について説明したが、この説明は、図６の1/3dutyLO信号生成部１０２にも適用することができる。例えば、1/3dutyLO信号生成部１０２の構成を、図８等の例のようにしてもよい。
＜５．第４の実施の形態＞
＜ローカル信号生成部＞
なお、ローカル信号を生成する信号処理装置の構成は、第３の実施の形態において説明した例に限定されない。例えば、生成部が、周波数がローカル信号の３倍のクロック信号に対して、周波数およびデューティ比を３分の１にしてローカル信号を生成する分周部を有するようにしてもよい。また、その分周部が、クロック信号をカウントするカウンタと、カウンタの出力の値が「３」に達した場合、カウンタを「０」にリセットするリセット制御部と、カウンタの値が「２」の場合、値「１」を出力し、カウンタの出力の値が「１」若しくは「０」の場合、値「０」を出力する出力制御部とを有するようにしてもよい。
＜構成＞
1/3dutyLO信号生成部１５６の他の構成例を図１１Ａに示す。図１１Ａの例の場合、1/3dutyLO信号生成部１５６は、カウンタ２５１、出力制御部２５２、リセット制御部２５３、および演算部２５４を有する。
カウンタ２５１は、クロック信号（CLK）をカウントし、クロック信号の１周期毎にカウント値を０、１、２のようにインクリメントする。より具体的には、カウンタ２５１は、演算部２５４の出力を保持し、その値をクロック信号に同期して更新している。カウンタ２５１は、そのカウント値(保持している値）を出力制御部２５２乃至演算部２５４に供給する。
出力制御部２５２は、カウンタ２５１から供給されるカウント値が「２」の場合、値「１」を出力し、カウンタ２５１から供給されるカウント値が「１」若しくは「０」の場合、値「０」を出力する（OUT）。
リセット制御部２５３は、カウンタ２５１から供給されるカウント値が「３」の場合、カウンタ２５１のカウント値(保持している値）をリセット（初期化）する。例えば、リセット制御部２５３は、カウンタ２５１のカウント値を値「０」にする。
演算部２５４は、カウンタ２５１から供給されるカウント値に「１」を加算する。つまり、カウント値をインクリメントする。演算部２５４は、加算結果（すなわち、更新されたカウント値）をカウンタ２５１に供給し、保持させる。
このような構成の1/3dutyLO信号生成部１５６により、図１１Ｂに示されるような、デューティ比が３分の１のローカル信号（OUT）が得られる。また、このクロック信号の逆位相を利用することにより、1/3dutyLO信号生成部１５６は、図１１Ｂに示されるローカル信号と位相差が２分の１周期のローカル信号を容易に生成することができる。
＜シミュレーション結果＞
図８の例の構成の1/3dutyLO信号生成部１５６により生成したローカル信号を用いて周波数変換を行った場合のデューティ比のシミュレーション結果の例を図１２に示す。
図１２に示されるように、ほとんどの周波数帯域、特に基本波の周波数に近い周波数帯域において、ハーモニックリジェクション比（HRR）を46dB以上にすることができる。このように、本技術を適用することにより、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
＜６．第５の実施の形態＞
＜ローカル信号がローの場合の電流制御＞
例えば、図７の周波数変換装置１５０において、1/3dutyLO信号生成部１５６が生成し、混合部１５２のスイッチ１７１−１およびスイッチ１７１−４に供給するローカル信号をLOP（f(t)）とし、1/3dutyLO信号生成部１５６が生成し、混合部１５２のスイッチ１７１−２およびスイッチ１７１−３に供給するローカル信号をLON（f(t-Ts/2)）とする。
ローカル信号LOPおよびローカル信号LONは、ともにデューティ比が３分の１であり、位相が互いに半周期ずれている。したがって、ローカル信号LOPがハイ（High）でローカル信号LONがロー（Low）の場合と、ローカル信号LOPがロー（Low）でローカル信号LONがハイ（High）の場合とに加え、ローカル信号LOPもローカル信号LONもロー（Low）の場合が存在する。
例えば、図１３Ａに示されるように、ローカル信号LOPがハイ（High）でローカル信号LONがロー（Low）である状態の場合、図１３Ｂに示されるように、混合部１５２においてスイッチ１７１−１およびスイッチ１７１−４がオン（ON）状態となるので、RF側から混合部１５２に流れ込む電流は、スイッチ１７１−１およびスイッチ１７１−４を介してIF側に流れる（出力端子IFOUTNや出力端子IFOUTPから後段に出力される）。
また、例えば、図１４Ａに示されるように、ローカル信号LOPがロー（Low）でローカル信号LONがハイ（High）である状態の場合、図１４Ｂに示されるように、混合部１５２においてスイッチ１７１−２およびスイッチ１７１−３がオン（ON）状態となるので、RF側から混合部１５２に流れ込む電流は、スイッチ１７１−２およびスイッチ１７１−３を介してIF側に流れる（出力端子IFOUTNや出力端子IFOUTPから後段に出力される）。
しかしながら、例えば、図１５Ａに示されるように、ローカル信号LOPもローカル信号LONもロー（Low）である状態の場合、図１５Ｂに示されるように、混合部１５２において全てのスイッチ１７１がオフ（OFF）状態となるので、RF側から混合部１５２に流れ込む電流が、IF側に流れることができずに（出力端子IFOUTNや出力端子IFOUTPから後段に出力することができずに）、RF側（入力端子RFINNや入力端子RFINPから前段）に反射（リターン）したり、寄生成分やバイアス抵抗に漏れたりすることが有り得る。そして、そのような電流の反射や漏れが波形を乱す要因となり、ハーモニックリジェクション比を高くすることができない原因となる可能性がある。
そこで、この混合部において、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させるようにする。
このようにすることにより、RF側に反射（リターン）したり、寄生成分やバイアス抵抗に漏れたりすることを抑制することができる。すなわち、差動信号の波形の乱れを抑制することができる。したがって、ハーモニックリジェクション比をより高くすることができる。
＜周波数変換装置＞
図１６に示される周波数変換装置３００は、図７に示される周波数変換装置１５０と同様に、入力される差動信号の周波数を変換する装置である。つまり、周波数変換装置３００は、入力される差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する。また、周波数変換装置３００は、上述したように、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させる。
図１６に示されるように、周波数変換装置３００は、電圧電流変換部１５１、混合部３１２、共振部１５３、増幅部１５４、発振部１５５、1/3dutyLO信号生成部３１１、キャパシタ１６０−１、およびキャパシタ１６０−２を有する。なお、周波数変換装置３００が、図７の周波数変換装置１５０と同様に、キャパシタ１５７、バイアス印加部１５８、および抵抗１５９を有するようにしてもよい。
1/3dutyLO信号生成部３１１は、1/3dutyLO信号生成部１５６と同様に、発振部１５５から供給されるクロック信号を用いて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号（LOPおよびLON）を生成する。これらのローカル信号の周波数は任意である。ただし、各ローカル信号の周波数は互いに同一である。つまり、1/3dutyLO信号生成部１５６は、図６の1/3dutyLO信号生成部１０２と同様の機能を有する。1/3dutyLO信号生成部３１１は、生成した２つローカル信号（LOPおよびLON）を混合部３１２に供給する。
1/3dutyLO信号生成部３１１は、さらに、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させるように制御する制御信号を生成する。1/3dutyLO信号生成部３１１は、生成したその制御信号を混合部３１２に供給する。
混合部３１２は、図７の混合部１５２と同様に、電圧電流変換部１５１から出力される差動信号に、1/3dutyLO信号生成部３１１において生成されたローカル信号（LOPおよびLON）を混合し、その混合結果を出力する。
混合部３１２はさらに、1/3dutyLO信号生成部３１１から供給される制御信号に基づいて、２つのローカル信号（LOPおよびLON）の両方がロー（Low）の場合（すなわち、ローカル信号LOPおよびローカル信号LONの両方がロー（Low）の期間）、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させる。
＜1/3dutyLO信号生成部の構成＞
1/3dutyLO信号生成部３１１の主な構成例を図１７に示す。図１７の例の場合、1/3dutyLO信号生成部３１１は、D-フリップフロップ３２１−１乃至D-フリップフロップ３２１−６を有する。D-フリップフロップ３２１−１乃至D-フリップフロップ３２１−６を互いに区別して説明する必要が無い場合、D-フリップフロップ３２１と称する。
D-フリップフロップ３２１−１乃至D-フリップフロップ３２１−３が互いに直列にリング状に接続されている。D-フリップフロップ３２１−１乃至D-フリップフロップ３２１−３には、デューティ比が２分の１で周波数がローカル信号の３倍のクロック信号（3*fLO）が供給される。D-フリップフロップ３２１−１乃至D-フリップフロップ３２１−３のいずれか１つに値「１」がセットされ（保持され）ており、このクロック信号に従って、その値「１」がD-フリップフロップ３２１−１乃至D-フリップフロップ３２１−３を巡回する（クロック信号の周期毎に次のD-フリップフロップ３２１に転送される）。
そして、いずれかのD-フリップフロップ３２１（例えばD-フリップフロップ３２１−１）の出力がローカル信号LOPとして混合部３１２に供給される。このリングは、３つのD-フリップフロップ３２１により形成されるので、クロック信号の３周期の内１周期においてローカル信号LOPがハイ（High）となる。したがって、ローカル信号LOPのデューティ比が３分の１となる。
同様に、D-フリップフロップ３２１−４乃至D-フリップフロップ３２１−６も互いに直列にリング状に接続されている。1/3dutyLO信号生成部３１１は、さらに、NOTゲート３２２を有する。デューティ比が２分の１で周波数がローカル信号の３倍のクロック信号（3*fLO）は、このNOTゲート３２２を介してD-フリップフロップ３２１−４乃至D-フリップフロップ３２１−６のそれぞれに供給される。つまり、D-フリップフロップ３２１−４乃至D-フリップフロップ３２１−６には、このクロック信号の論理否定（すなわち、位相が半周期ずれたクロック信号）が供給される。この位相が半周期ずれたクロック信号に従って、その値「１」がD-フリップフロップ３２１−４乃至D-フリップフロップ３２１−６を巡回する（クロック信号の周期毎に次のD-フリップフロップ３２１に転送される）。
そして、いずれかのD-フリップフロップ３２１（例えばD-フリップフロップ３２１−５）の出力が、デューティ比３分の１のローカル信号LONとして混合部３１２に供給される。このリングは、３つのD-フリップフロップ３２１により形成されるので、クロック信号の３周期の内１周期においてローカル信号LONがハイ（High）となる。したがって、ローカル信号LONのデューティ比が３分の１となる。
なお、D-フリップフロップ３２１−４乃至D-フリップフロップ３２１−６のリングにおいて、出力信号がローカル信号LONとして取り出されるD-フリップフロップ３２１は、D-フリップフロップ３２１−１乃至D-フリップフロップ３２１−３のリングにおいて、出力信号がローカル信号LOPとして取り出されるD-フリップフロップ３２１に応じて決定される。つまり、ローカル信号LOPに対して半周期ずれたローカル信号LONが得られるD-フリップフロップ３２１の出力が選択される。
図１７の例の場合、D-フリップフロップ３２１−１乃至D-フリップフロップ３２１−３のリングにおいて、D-フリップフロップ３２１−１の出力がローカル信号LOPとして選択されているので、D-フリップフロップ３２１−４乃至D-フリップフロップ３２１−６のリングにおいては、D-フリップフロップ３２１−５の出力がローカル信号LONとして選択されている。D-フリップフロップ３２１−５は、位置がD-フリップフロップ３２１−１に対してローカル信号の周期の３分の１周期分ずれており、かつ、動作がローカル信号の周期の６分の１周期（3*fLOの半周期）ずれている。したがって、D-フリップフロップ３２１−５の出力は、D-フリップフロップ３２１−１の出力に対してローカル信号の半周期ずれている。
なお、ローカル信号LOPおよびローカル信号LONを生成する構成は、任意であり、図１７の例に限定されない。例えば、図８や図９を参照して説明したような構成であってもよいし、図１１を参照して説明した構成を用いるようにしてもよい。また、例えば、上述したD-フリップフロップ３２１の代わりに、他のフリップフロップを適用するようにしてもよい。
1/3dutyLO信号生成部３１１は、さらに、NORゲート３２３を有する。NORゲート３２３は、ローカル信号LOPとローカル信号LONの論理否定和を算出する。1/3dutyLO信号生成部３１１は、その算出結果を制御信号Shuntとして混合部３１２に供給する。つまり、NORゲート３２３は、制御信号Shuntを生成する。
この制御信号Shuntの値は、図１８に示される例のように、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間にハイ（High）となり、それ以外の期間はロー（Low）となる。
なお、図１８に示されるような波形の制御信号Shuntを生成することができるのであれば制御信号Shuntの生成方法は任意であり、NORゲート３２３以外の構成によって制御信号Shuntを生成するようにしてもよい。
＜混合部＞
混合部３１２の主な構成例を図１９に示す。図１９に示されるように、この場合、混合部３１２は、図７の混合部１５２の場合と同様の構成のスイッチ１７１−１乃至スイッチ１７１−４を有し、さらに、スイッチ３３１およびスイッチ３３２を有する。
スイッチ３３１は、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、混合部３１２に入力される差動信号の負側の信号を伝送する、スイッチ１７１−１およびスイッチ１７１−３より入力側（RF側）の信号線（すなわち入力端子RFINN）をグランド電位に短絡させる。つまり、スイッチ３３１は、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号の負側の信号を伝送するRF側の信号線をグランド電位（GND）に短絡させる。これにより、RF側から混合部１５２に流れ込む電流は、GNDに流れることができるので、電流のRF側（入力端子RFINNから前段）への反射や寄生成分やバイアス抵抗への漏れが抑制される。
同様に、スイッチ３３２は、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、混合部３１２に入力される差動信号の正側の信号を伝送する、スイッチ１７１−２およびスイッチ１７１−４より入力側（RF側）の信号線（すなわち入力端子RFINP）をグランド電位に短絡させる。つまり、スイッチ３３２は、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号の正側の信号を伝送するRF側の信号線をグランド電位（GND）に短絡させる。これにより、RF側から混合部１５２に流れ込む電流は、GNDに流れることができるので、電流のRF側（入力端子RFINPから前段）への反射や寄生成分やバイアス抵抗への漏れが抑制される。
以上のように、２つのローカル信号の両方がロー（Low）の場合、混合部３１２が、入力された差動信号を伝送するRF側の信号線をグランド電位に短絡させることにより、波形の乱れが抑制されるので、周波数変換装置３００は、ハーモニックリジェクション比をより高くすることができる。
なお、スイッチ３３１およびスイッチ３３２が、入力された差動信号を伝送するRF側の信号線を短絡させる先の電位は任意でありグランド電位以外であってもよい。例えば、スイッチ３３１が、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号の負側の信号を伝送するRF側の信号線を所定のコモン電位に短絡させるようにしてもよい。また、例えば、スイッチ３３２が、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号の正側の信号を伝送するRF側の信号線をその所定のコモン電位に短絡させるようにしてもよい。
＜混合部＞
混合部３１２の他の構成例を図２０に示す。図２０に示されるように、この場合、混合部３１２は、図７の混合部１５２の場合と同様の構成のスイッチ１７１−１乃至スイッチ１７１−４を有し、さらに、スイッチ３３３を有する。
スイッチ３３３は、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、混合部３１２に入力される差動信号の負側の信号を伝送する、スイッチ１７１−１およびスイッチ１７１−３より入力側（RF側）の信号線（すなわち入力端子RFINN）と、混合部３１２に入力される差動信号の正側の信号を伝送する、スイッチ１７１−２およびスイッチ１７１−４より入力側（RF側）の信号線（すなわち入力端子RFINP）とを短絡させる。つまり、スイッチ３３３は、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号を伝送するRF側の信号線同士を短絡させる。これにより、RF側から混合部１５２に流れ込む正側の電流と負側の電流とが互いに打ち消し合うので、電流のRF側（入力端子RFINNや入力端子RFINPから前段）への反射や寄生成分やバイアス抵抗への漏れが抑制される。
以上のように、２つのローカル信号の両方がロー（Low）の場合、混合部３１２が、入力された差動信号を伝送する信号線同士を短絡させることにより、波形の乱れが抑制されるので、周波数変換装置３００は、ハーモニックリジェクション比をより高くすることができる。
＜1/3dutyLO信号生成部による電流制御＞
以上のように、1/3dutyLO信号生成部３１１は、混合部３１２を制御して、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線をグランド電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させることができる。これにより、周波数変換装置３００は、ハーモニックリジェクション比をより高くすることができる。
換言するに、1/3dutyLO信号生成部３１１は、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させるように混合部３１２を制御する制御信号を生成することができる。
なお、周波数変換装置３００の1/3dutyLO信号生成部３１１および混合部３１２以外の構成は任意であり、図１６の例に限定されない。例えば、図６Ａに示される周波数変換装置１００の混合部１０３において、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線（すなわち、各スイッチ部１１２側よりRF側の信号線）を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士（すなわち、各スイッチ部１１２側よりRF側の信号線同士）を短絡させるようにしてもよい。
このようにすることにより、周波数変換装置１００に本実施の形態において説明した技術を適用することができ、ハーモニックリジェクション比をより高くすることができる。
＜その他＞
また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
また、本技術は、これに限らず、このような装置またはシステムを構成する装置に搭載するあらゆる構成、例えば、システムLSI（Large Scale Integration）等としてのプロセッサ、複数のプロセッサ等を用いるモジュール、複数のモジュール等を用いるユニット、ユニットにさらにその他の機能を付加したセット等（すなわち、装置の一部の構成）として実施することもできる。
なお、本技術は以下のような構成も取ることができる。
（１） 差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備える
信号処理装置。
（２） 前記混合部により前記ローカル信号を混合された前記差動信号に対して所定の共振周波数で共振する共振部をさらに備える
（１）に記載の信号処理装置。
（３） 前記共振部は、前記ローカル信号の６倍の周波数で共振する
（２）に記載の信号処理装置。
（４） 前記共振部は、並列LC回路を含む
（２）または（３）に記載の信号処理装置。
（５） 前記共振周波数は、可変である
（２）乃至（４）のいずれかに記載の信号処理装置。
（６） 前記差動信号に対して電圧を電流に変換する電圧電流変換部をさらに備え、
前記混合部は、前記電圧電流変換部より出力される前記差動信号に前記ローカル信号を混合する
（２）乃至（５）のいずれかに記載の信号処理装置。
（７） 前記電圧電流変換部の出力とグランド電位との間にキャパシタをさらに備える
（６）に記載の信号処理装置。
（８） 前記混合部により前記ローカル信号を混合された前記差動信号を増幅する差動増幅部をさらに備える
（１）乃至（７）のいずれかに記載の信号処理装置。
（９） 前記混合部は、ＩチャンネルのパスとＱチャンネルのパスを有し、前記差動信号の前記Ｉチャンネルと前記Ｑチャンネルに対して、互いの位相差が９０度の前記ローカル信号を混合する
（１）乃至（８）のいずれかに記載の信号処理装置。
（１０） 前記ローカル信号を生成するローカル信号生成部をさらに備え、
前記混合部は、前記差動信号に、前記ローカル信号生成部により生成された前記ローカル信号を混合する
（１）乃至（９）のいずれかに記載の信号処理装置。
（１１） 差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する
信号処理方法。
（１２） 差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する生成部を備える
信号処理装置。
（１３） 前記生成部は、
互いに直列にリング状に接続される複数のフリップフロップと、
それぞれの前記フリップフロップの入力と出力との論理和を算出する演算部と
を有する
（１２）に記載の信号処理装置。
（１４） 前記生成部は、入力されるクロック信号に従って、各フリップフロップに値「１」を順次保持させる
（１３）に記載の信号処理装置。
（１５） 前記クロック信号の周波数は、前記ローカル信号の周波数の６倍であり、
前記生成部は、６つの前記フリップフロップと６つの前記演算部とからなるリング構成を有し、互いに３つ離れた２つの前記演算部の出力を、２つの前記ローカル信号として出力する
（１２）乃至（１４）のいずれかに記載の信号処理装置。
（１６） 前記生成部は、前記リング構成を２組有し、一方の前記リング構成によりＩチャンネル用の前記ローカル信号を生成し、他方の前記リング構成により、前記Ｉチャンネル用の前記ローカル信号との位相差が９０度の、Ｑチャンネル用の前記ローカル信号を生成する
（１５）に記載の信号処理装置。
（１７） 前記生成部は、周波数が前記ローカル信号の３倍のクロック信号に対して、周波数およびデューティ比を３分の１にして前記ローカル信号を生成する分周部を有する
（１２）乃至（１６）のいずれかに記載の信号処理装置。
（１８） 前記分周部は、
前記クロック信号をカウントするカウンタと、
前記カウンタの出力の値が「３」に達した場合、前記カウンタを「０」にリセットするリセット制御部と、
前記カウンタの値が「２」の場合、値「１」を出力し、前記カウンタの出力の値が「１」若しくは「０」の場合、値「０」を出力する出力制御部と
を有する
（１７）に記載の信号処理装置。
（１９） 前記差動信号のそれぞれについて、前記生成部が生成した前記ローカル信号を混合する混合部をさらに備える
（１２）乃至（１８）のいずれかに記載の信号処理装置。
（２０） 差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する
信号処理方法。
（２１） 差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備え、
前記混合部は、前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号を伝送する信号線を所定の電位に短絡させる
信号処理装置。
（２２） 前記混合部は、
前記差動信号の負側の信号にデューティ比が３分の１の第１のローカル信号を混合する第１のスイッチと、
前記差動信号の正側の信号にデューティ比が３分の１であり、かつ、前記第１のローカル信号に対して位相が半周期ずれた第２のローカル信号を混合する第２のスイッチと、
前記差動信号の負側の信号に前記第２のローカル信号を混合する第３のスイッチと、
前記差動信号の正側の信号に前記第１のローカル信号を混合する第４のスイッチと
を備え、
前記第１のスイッチから出力される信号と、前記第２のスイッチから出力される信号とを合成して差動信号の負側の信号として出力し、
前記第３のスイッチから出力される信号と、前記第４のスイッチから出力される信号とを合成して差動信号の正側の信号として出力する
（２１）に記載の信号処理装置。
（２３） 前記混合部は、
前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号の負側の信号を伝送する、前記第１のスイッチおよび前記第３のスイッチより入力側の信号線を前記所定の電位に短絡させる第５のスイッチと、
前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号の正側の信号を伝送する、前記第２のスイッチおよび前記第４のスイッチより入力側の信号線を前記所定の電位に短絡させる第６のスイッチと
をさらに備える（２２）に記載の信号処理装置。
（２４） 前記２つのローカル信号を生成する生成部をさらに備える
（２３）に記載の信号処理装置。
（２５） 前記生成部は、前記第５のスイッチおよび第６のスイッチを制御する制御信号をさらに生成する
（２４）に記載の信号処理装置。
（２６） 前記生成部は、生成した前記２つのローカル信号の値の否定論理和を示す信号を、前記制御信号として生成する
（２５）に記載の信号処理装置。
（２７） 前記所定の電位は、グランド電位である
（２１）乃至（２６）のいずれかに記載の信号処理装置。
（２８） 前記所定の電位は、任意のコモン電位である
（２１）乃至（２６）のいずれかに記載の信号処理装置。
（２９） 差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出し、
前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号を伝送する信号線を前記所定の電位に短絡させる
信号処理方法。
（３０） 差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備え、
前記混合部は、前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号を伝送する信号線同士を短絡させる
信号処理装置。
（３１） 前記混合部は、
前記差動信号の負側の信号にデューティ比が３分の１の第１のローカル信号を混合する第１のスイッチと、
前記差動信号の正側の信号にデューティ比が３分の１であり、かつ、前記第１のローカル信号に対して位相が半周期ずれた第２のローカル信号を混合する第２のスイッチと、
前記差動信号の負側の信号に前記第２のローカル信号を混合する第３のスイッチと、
前記差動信号の正側の信号に前記第１のローカル信号を混合する第４のスイッチと
を備え、
前記第１のスイッチから出力される信号と、前記第２のスイッチから出力される信号とを合成して差動信号の負側の信号として出力し、
前記第３のスイッチから出力される信号と、前記第４のスイッチから出力される信号とを合成して差動信号の正側の信号として出力する
（３０）に記載の信号処理装置。
（３２） 前記混合部は、
前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号の負側の信号を伝送する、前記第１のスイッチおよび前記第３のスイッチより入力側の信号線と、入力された前記差動信号の正側の信号を伝送する、前記第２のスイッチおよび前記第４のスイッチより入力側の信号線とを短絡させる第５のスイッチをさらに備える
（３１）に記載の信号処理装置。
（３３） 前記２つのローカル信号を生成する生成部をさらに備える
（３２）に記載の信号処理装置。
（３４） 前記生成部は、前記第５のスイッチを制御する制御信号をさらに生成する
（３３）に記載の信号処理装置。
（３５） 前記生成部は、生成した前記２つのローカル信号の値の否定論理和を示す信号を、前記制御信号として生成する
（３４）に記載の信号処理装置。
（３６） 差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出し、
前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号を伝送する信号線同士を短絡させる
信号処理方法。
１００ 周波数変換装置， １０１ 発振部， １０２ 1/3dutyLO信号生成部， １０３ 混合部， １１１ 増幅部， １１２ スイッチ部， １１３ 演算部， １５０ 周波数変換装置， １５１ 電圧電流変換部， １５２ 混合部， １５３ 共振部， １５４ 増幅部， １５５ 発振部， １５６ 1/3dutyLO信号生成部， １６０ キャパシタ、 １７１ スイッチ， ２０１ D-フリップフロップ， ２０２ ORゲート， ２５１ カウンタ， ２５２ 出力制御部， ２５３ リセット制御部， ２５４ 演算部， ３００ 周波数変換装置， ３１１ 1/3dutyLO信号生成部， ３１２ 混合部， ３２１ D-フリップフロップ， ３２２ NOTゲート， ３２３ NORゲート， ３３１ スイッチ， ３３２ スイッチ， ３３３ スイッチ

Claims (20)

  1. 差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備える
    信号処理装置。
  2. 前記混合部により前記ローカル信号を混合された前記差動信号に対して所定の共振周波数で共振する共振部をさらに備える
    請求項１に記載の信号処理装置。
  3. 前記共振部は、前記ローカル信号の６倍の周波数で共振する
    請求項２に記載の信号処理装置。
  4. 前記共振部は、並列LC回路を含む
    請求項２に記載の信号処理装置。
  5. 前記共振周波数は、可変である
    請求項２に記載の信号処理装置。
  6. 前記差動信号に対して電圧を電流に変換する電圧電流変換部をさらに備え、
    前記混合部は、前記電圧電流変換部より出力される前記差動信号に前記ローカル信号を混合する
    請求項２に記載の信号処理装置。
  7. 前記電圧電流変換部の出力とグランド電位との間にキャパシタをさらに備える
    請求項６に記載の信号処理装置。
  8. 前記混合部により前記ローカル信号を混合された前記差動信号を増幅する差動増幅部をさらに備える
    請求項１に記載の信号処理装置。
  9. 前記混合部は、ＩチャンネルのパスとＱチャンネルのパスを有し、前記差動信号の前記Ｉチャンネルと前記Ｑチャンネルに対して、互いの位相差が９０度の前記ローカル信号を混合する
    請求項１に記載の信号処理装置。
  10. 前記ローカル信号を生成するローカル信号生成部をさらに備え、
    前記混合部は、前記差動信号に、前記ローカル信号生成部により生成された前記ローカル信号を混合する
    請求項１に記載の信号処理装置。
  11. 差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する
    信号処理方法。
  12. 差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する生成部を備える
    信号処理装置。
  13. 前記生成部は、
    互いに直列にリング状に接続される複数のフリップフロップと、
    それぞれの前記フリップフロップの入力と出力との論理和を算出する演算部と
    を有する
    請求項１２に記載の信号処理装置。
  14. 前記生成部は、入力されるクロック信号に従って、各フリップフロップに値「１」を順次保持させる
    請求項１３に記載の信号処理装置。
  15. 前記クロック信号の周波数は、前記ローカル信号の周波数の６倍であり、
    前記生成部は、６つの前記フリップフロップと６つの前記演算部とからなるリング構成を有し、互いに３つ離れた２つの前記演算部の出力を、２つの前記ローカル信号として出力する
    請求項１３に記載の信号処理装置。
  16. 前記生成部は、前記リング構成を２組有し、一方の前記リング構成によりＩチャンネル用の前記ローカル信号を生成し、他方の前記リング構成により、前記Ｉチャンネル用の前記ローカル信号との位相差が９０度の、Ｑチャンネル用の前記ローカル信号を生成する
    請求項１５に記載の信号処理装置。
  17. 前記生成部は、周波数が前記ローカル信号の３倍のクロック信号に対して、周波数およびデューティ比を３分の１にして前記ローカル信号を生成する分周部を有する
    請求項１２に記載の信号処理装置。
  18. 前記分周部は、
    前記クロック信号をカウントするカウンタと、
    前記カウンタの出力の値が「３」に達した場合、前記カウンタを「０」にリセットするリセット制御部と、
    前記カウンタの値が「２」の場合、値「１」を出力し、前記カウンタの出力の値が「１」若しくは「０」の場合、値「０」を出力する出力制御部と
    を有する
    請求項１７に記載の信号処理装置。
  19. 前記差動信号のそれぞれについて、前記生成部が生成した前記ローカル信号を混合する混合部をさらに備える
    請求項１２に記載の信号処理装置。
  20. 差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する
    信号処理方法。
JP2015021075A 2015-02-05 2015-02-05 信号処理装置および方法 Pending JP2016144176A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015021075A JP2016144176A (ja) 2015-02-05 2015-02-05 信号処理装置および方法
US15/547,167 US10461698B2 (en) 2015-02-05 2016-01-22 Signal processing apparatus and method
PCT/JP2016/051800 WO2016125600A1 (ja) 2015-02-05 2016-01-22 信号処理装置および方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015021075A JP2016144176A (ja) 2015-02-05 2015-02-05 信号処理装置および方法

Publications (1)

Publication Number Publication Date
JP2016144176A true JP2016144176A (ja) 2016-08-08

Family

ID=56563951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015021075A Pending JP2016144176A (ja) 2015-02-05 2015-02-05 信号処理装置および方法

Country Status (3)

Country Link
US (1) US10461698B2 (ja)
JP (1) JP2016144176A (ja)
WO (1) WO2016125600A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502717B2 (en) * 2021-01-22 2022-11-15 Qualcomm Incoporated Multiple element mixer with digital local oscillator synthesis
WO2023062770A1 (ja) * 2021-10-14 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 信号処理回路および受信装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975903A (en) * 1984-05-07 1990-12-04 David Systems, Inc. Digital timeslot and signaling bus in a digital PBX switch
JP4281365B2 (ja) * 2003-01-21 2009-06-17 パナソニック株式会社 高周波信号受信装置
JP2010147988A (ja) * 2008-12-22 2010-07-01 Toshiba Corp 増幅回路および無線受信機
JP5436455B2 (ja) * 2009-01-29 2014-03-05 パナソニック株式会社 ハーモニックリジェクションミキサ
KR101651201B1 (ko) * 2009-07-07 2016-08-25 삼성전자주식회사 고조파 제거 믹서 및 그 방법
JP2012065017A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp ハーモニックリジェクションミキサ及び位相調整方法
TWI441461B (zh) * 2011-05-20 2014-06-11 Sunplus Technology Co Ltd 具可適應性濾波器的通用接收裝置
US8526907B2 (en) * 2011-11-30 2013-09-03 St-Ericsson Sa Power consumption reduction technique for integrated wireless radio receiver front-ends
US8912849B2 (en) * 2013-04-30 2014-12-16 Mstar Semiconductor, Inc. Adaptive operational amplifier bias current
US9692473B2 (en) * 2014-05-16 2017-06-27 Analog Devices, Inc. Offset compensation in a receiver
CN106208968B (zh) * 2015-05-07 2019-04-02 澜起科技股份有限公司 信号混频方法以及混频器
KR101902093B1 (ko) * 2017-01-03 2018-09-28 (주)에프씨아이 Ｌｏ 생성 시스템 및 그 생성 방법

Also Published As

Publication number Publication date
US20180019707A1 (en) 2018-01-18
US10461698B2 (en) 2019-10-29
WO2016125600A1 (ja) 2016-08-11

Similar Documents

Publication Publication Date Title
US9641316B2 (en) Frequency divider and radio communications device
US9191127B2 (en) Signal filtering
US8938204B2 (en) Signal generator circuit and radio transmission and reception device including the same
US20100119022A1 (en) Calibration-free local oscillator signal generation for a harmonic-rejection mixer
CN111211737B (zh) 高谐波抑制比混频电路
US10447250B2 (en) Multi-stage frequency dividers and poly-phase signal generators
TWI619349B (zh) 時脈產生器以及時脈產生方法
EP1351378B1 (en) Quadrature divider
US7085548B1 (en) Harmonic mixer
WO2016125600A1 (ja) 信号処理装置および方法
Razavi The harmonic-rejection mixer [a circuit for all seasons]
Meng et al. 2.4/5.7-GHz CMOS dual-band low-IF architecture using Weaver–Hartley image-rejection techniques
US9680461B1 (en) Generating local oscillator signals in a wireless sensor device
Idachaba et al. Analysis of a Weaver, Hartley and Saw-filter based, image reject architectures for radio receiver design
Tran et al. Pass-band gain improvement technique for passive RC polyphase filter in Bluetooth low-IF receiver using two RC band-stop filters
US6970687B1 (en) Mixer
TWI517551B (zh) 具低轉換損耗之奇數多倍頻裝置
US11190167B2 (en) Discrete time charge sharing IIR bandpass filter incorporating clock phase reuse
Korotkov et al. Passive Mixer with Guard Intervals of the Local Oscillator Signal and the Resonance Circuit of the Input Impedance
CN116405025B (zh) 本振信号产生电路、产生方法及无线通信系统
US20230155552A1 (en) Apparatus Comprising a Local Oscillator for Driving a Mixer
Bonehi et al. Gain and noise optimization of a passive sliding IF architecture
US11677390B2 (en) Multimode frequency multiplier
EP2980987B1 (en) Frequency down-conversion
JP2012217157A (ja) ミキサ回路