WO2016125600A1 - 信号処理装置および方法 - Google Patents

信号処理装置および方法 Download PDF

Info

Publication number
WO2016125600A1
WO2016125600A1 PCT/JP2016/051800 JP2016051800W WO2016125600A1 WO 2016125600 A1 WO2016125600 A1 WO 2016125600A1 JP 2016051800 W JP2016051800 W JP 2016051800W WO 2016125600 A1 WO2016125600 A1 WO 2016125600A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
local
unit
frequency
differential
Prior art date
Application number
PCT/JP2016/051800
Other languages
English (en)
French (fr)
Inventor
智宏 松本
Original Assignee
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニー株式会社 filed Critical ソニー株式会社
Priority to US15/547,167 priority Critical patent/US10461698B2/en
Publication of WO2016125600A1 publication Critical patent/WO2016125600A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H03D7/166—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages
    • H03D7/168—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature using two or more quadrature frequency translation stages using a feedback loop containing mixers or demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/26—Circuits for superheterodyne receivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1466—Passive mixer arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1483—Balanced arrangements with transistors comprising components for selecting a particular frequency component of the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/02—Input circuits
    • H03K21/023—Input circuits comprising pulse shaping or differentiating circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements
    • H04B1/123—Neutralising, balancing, or compensation arrangements using adaptive balancing or compensation means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0084—Lowering the supply voltage and saving power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H04B1/12—Neutralising, balancing, or compensation arrangements

Definitions

  • the present technology relates to a signal processing apparatus and method, and more particularly, to a signal processing apparatus and method that can increase a harmonic rejection ratio (HRR) while suppressing an increase in power consumption.
  • HRR harmonic rejection ratio
  • the harmonic rejection ratio (Harmonic Rejection ⁇ Ratio), which is the ratio of the downconverted component from the original desired LO signal frequency to the unconverted LO signal frequency 3 times or 5 times the unconverted LO signal frequency was required to be a larger value.
  • a parallel LC resonator that resonates at a frequency four times that of the LO signal is provided immediately after the mixer switch to suppress down-conversion of frequency components that are three or five times the frequency of the LO signal included in the RF signal.
  • a resonator mixer (Resonator Mixer) has been considered (for example, see Non-Patent Document 1).
  • Non-Patent Document 1 it is difficult to ensure a harmonic rejection ratio of 20 dB or more.
  • the present technology has been proposed in view of such a situation, and an object thereof is to make it possible to further increase the harmonic rejection ratio while suppressing an increase in power consumption.
  • each differential signal two local signals having a duty ratio of 1/3 and phases shifted from each other by a half cycle are mixed, and a difference between the mixed results of the two local signals is calculated. It is a signal processing apparatus provided with the mixing part of the differential structure to do.
  • It may further include a resonance unit that resonates at a predetermined resonance frequency with respect to the differential signal mixed with the local signal by the mixing unit.
  • the resonance unit can resonate at a frequency six times that of the local signal.
  • the resonating unit may include a parallel LC circuit.
  • the resonance frequency can be made variable.
  • a voltage-current conversion unit that converts a voltage into a current with respect to the differential signal is further included, and the mixing unit can mix the local signal with the differential signal output from the voltage-current conversion unit.
  • a capacitor can be further provided between the output of the voltage-current converter and the ground potential.
  • a differential amplification unit that amplifies the differential signal mixed with the local signal by the mixing unit may be further provided.
  • the mixing unit has an I channel path and a Q channel path, and the local signal having a phase difference of 90 degrees is mixed with the I channel and the Q channel of the differential signal. it can.
  • a local signal generation unit that generates the local signal may be further included, and the mixing unit may mix the local signal generated by the local signal generation unit with the differential signal.
  • One aspect of the present technology is also configured to mix two local signals whose duty ratio is 1/3 and whose phases are shifted from each other by a half cycle for each of the differential signals, and to obtain a difference between the mixed results of the two local signals. Is a signal processing method for calculating.
  • Another aspect of the present technology is a signal processing device including a generation unit that generates two local signals that are mixed with a differential signal and have a duty ratio of 1/3 and a phase shifted from each other by a half cycle.
  • the generation unit may include a plurality of flip-flops connected in series with each other in a ring shape, and an arithmetic unit that calculates a logical sum of the input and output of each flip-flop.
  • the generation unit can sequentially hold the value “1” in each flip-flop according to the input clock signal.
  • the frequency of the clock signal is six times the frequency of the local signal
  • the generation unit has a ring configuration including the six flip-flops and the six arithmetic units, and the two are separated from each other by two
  • the output of the arithmetic unit can be output as two local signals.
  • the generation unit has two sets of the ring configuration, generates the local signal for the I channel by one of the ring configurations, and the phase difference from the local signal for the I channel by the other ring configuration. Can generate the local signal for the Q channel of 90 degrees.
  • the generation unit may include a frequency division unit that generates the local signal with a frequency and a duty ratio of one third with respect to a clock signal having a frequency three times that of the local signal.
  • the frequency dividing unit includes a counter that counts the clock signal, a reset control unit that resets the counter to “0” when the output value of the counter reaches “3”, and a value of the counter that is “
  • the output control unit outputs a value “1” in the case of “2” and outputs a value “0” when the output value of the counter is “1” or “0”.
  • a mixing unit that mixes the local signal generated by the generation unit can be further provided.
  • Another aspect of the present technology is a signal processing method that generates two local signals that are mixed with a differential signal and have a duty ratio of 1/3 and a phase shifted from each other by a half cycle.
  • each differential signal two local signals whose duty ratio is 1/3 and whose phases are shifted from each other by a half cycle are mixed, and the difference between the mixing results of the two local signals is Calculated.
  • two local signals which are mixed with the differential signal and have a duty ratio of 1/3 and phases shifted from each other by a half cycle, are generated.
  • the signal can be processed.
  • the harmonic rejection ratio can be further increased while suppressing an increase in power consumption.
  • Signal frequency conversion> ⁇ Frequency conversion using a mixer>
  • frequency conversion for converting the frequency of a signal to be processed into a desired frequency may be performed.
  • LO signal local signal
  • RF signal received signal
  • the frequency conversion device 10 of FIG. 1A includes an amplifying unit 11 and a mixer 12, amplifies an RF signal input in the amplifying unit 11, and a LO having a different frequency from the amplified RF signal in the mixer 12.
  • the signals are mixed and a BB signal having a desired frequency (baseband frequency) is output.
  • a rectangular wave LO signal with a duty ratio of 50% is an odd multiple (3, 5, 7,%) Of the LO signal. Therefore, not only the RF signal that exists at the frequency of the desired LO signal, but also the RF signal that exists at an odd multiple of the LO signal that is originally unnecessary is down-converted to the same baseband frequency, There was a risk of being included in the BB signal.
  • a 2.4 GHz WLAN Wireless Local Area Network
  • TV television
  • This frequency converter 20 (Harmonic Rejection Mixer) includes a path composed of an amplifying unit 21-1 and a mixer 22-1, a path composed of an amplifying unit 21-2 and a mixer 22-2, It has a path composed of an amplifier 21-3 and a mixer 22-3.
  • the amplification unit 21-1 amplifies the RF signal by ⁇ 2 times, and the mixer 22-1 mixes the LO signal.
  • the amplification unit 21-2 amplifies the RF signal by a factor of 1, and the mixer 22-2 mixes the LO signal whose phase is shifted by +45 degrees with respect to the LO signal mixed in the mixer 22-1.
  • the amplification unit 21-3 amplifies the RF signal by a factor of 1, and the mixer 22-3 mixes the LO signal whose phase is shifted by ⁇ 45 ° with respect to the LO signal mixed in the mixer 22-1.
  • the amplifying unit 21-1 to the amplifying unit 21-3 are referred to as the amplifying unit 21 when it is not necessary to distinguish between them.
  • the mixer 22-1 to the mixer 22-3 are referred to as a mixer 22 when it is not necessary to distinguish between them.
  • the frequency component that is one time the frequency of the LO signal included in the RF signal is vector-added as in vector 31 to vector 33 shown in A of FIG.
  • a vector 31 indicates a BB signal generated by a path composed of the amplifying unit 21-1 and the mixer 22-1
  • a vector 32 represents a BB signal generated by a path composed of the amplifying unit 21-2 and the mixer 22-2.
  • a vector 33 indicates a BB signal generated by a path including the amplification unit 21-3 and the mixer 22-3. Therefore, a frequency component that is one time the frequency of the LO signal included in the RF signal is included in the BB signal without canceling out the signals of each path.
  • the vector component of the frequency component that is three times the frequency of the LO signal included in the RF signal is added as shown in vectors 31 to 33 shown in FIG. Therefore, the frequency component that is three times the frequency of the LO signal included in the RF signal cancels out the signals of each path and is not included in the BB signal. Ideally, this frequency component can be completely removed from the BB signal.
  • the frequency component of 5 times the frequency of the LO signal included in the RF signal is vector-added as a vector 31 to a vector 33 shown in FIG. Therefore, the frequency component five times the frequency of the LO signal included in the RF signal cancels out between the signals of each path and is not included in the BB signal. Ideally, this frequency component can be completely removed.
  • FIG. 3 shows a more detailed circuit example of the frequency converter 20 (harmonic rejection mixer).
  • the LO signal for each path (LO signal with phase shifts of 0 deg, +45 deg, and ⁇ 45 deg) is generated by the LO signal generator 52 using the signal generated in the oscillator 51. Then, the signals are supplied to the mixers 22-1 to 22-3 via the inverters 53 to 55.
  • the differential signal output from the mixer 22 is amplified by the differential amplifier 61 and output.
  • the differential amplifying unit 61 is connected in parallel with a resistor 62-1, a resistor 62-2, a capacitor 63-1 and a capacitor 63-2.
  • the resistor 62-1 and the resistor 62-2 are referred to as the resistor 62 when it is not necessary to distinguish them from each other.
  • the capacitor 63-1 and the capacitor 63-2 they are referred to as a capacitor 63.
  • the frequency converter 20 (harmonic rejection mixer) is configured by many circuits, but each circuit has variations (circuit variations), and thus vector addition as shown in FIG. 2 is ideal. Cannot be done automatically. That is, the frequency component of the RF signal that is three or five times the frequency of the LO signal cannot be completely canceled, and there is a possibility that an unintended frequency component is down-converted.
  • the harmonic rejection ratio (HRR (Harmonic Rejection Ratio)
  • HRR Harmonic Rejection Ratio
  • the circuit variation affects the harmonic rejection ratio.
  • the circuit variation includes a gain component (portion surrounded by a dotted line 71 in FIG. 4) and a phase component (portion surrounded by a dotted line 72 in FIG. 3).
  • a gain component portion surrounded by a dotted line 71 in FIG. 4
  • a phase component portion surrounded by a dotted line 72 in FIG. 3.
  • phase variation can be estimated by the threshold deviation of the logic transistor (Logic Tr) / the slew rate. To reduce the phase variation, it is necessary to increase the slew rate.
  • FIG. 5 shows a main configuration example of the resonator mixer.
  • the resonator mixer 80 includes a voltage / current converter 81, a mixer 82, a parallel LC resonator 83, an amplifier 84, an LO signal generator 85, a capacitor 86-1, and a capacitor 86-2. .
  • the voltage-current converter 81 outputs a differential signal having a current corresponding to the voltage of the input differential signal with a mutual conductance Gm.
  • the voltage / current converter 81 is a circuit similar to the amplifier 21 in FIG.
  • the mixing unit 82 mixes the LO signal generated by the LO signal generation unit 85 with the differential signal output from the voltage-current conversion unit 81, and outputs the mixing result.
  • the mixing unit 82 is a circuit similar to the mixer 22 of FIG.
  • the parallel LC resonator 83 resonates with respect to the differential signal output from the mixing unit 82 at a frequency four times the frequency of the LO signal.
  • the parallel LC resonator 83 includes an inductor 91-1, an inductor 91-2, a capacitor 92-1 and a capacitor 92-2 connected in parallel. Note that the inductor 91-1 and the inductor 91-2 are referred to as the inductor 91 when there is no need to distinguish them from each other. Further, when it is not necessary to distinguish between the capacitor 92-1 and the capacitor 92-2, they are referred to as a capacitor 92.
  • the amplification unit 84 amplifies and outputs the differential signal output from the parallel LC resonator 83.
  • the amplifying unit 84 includes a differential amplifying unit 61, a resistor 62, and a capacitor 63 that are connected in parallel to each other.
  • the LO signal generation unit 85 generates an LO signal to be mixed with the differential signal and supplies it to the mixing unit 82.
  • the capacitor 86-1 and the capacitor 86-2 are provided between each output of the voltage / current converter 81 and the ground potential. Note that the capacitor 86-1 and the capacitor 86-2 are referred to as a capacitor 86 when it is not necessary to distinguish them from each other.
  • impedance frequency conversion by the mixing unit 82 causes three times as viewed from the input side of the mixing unit 82 (4 * fLO-fLO, fLO is
  • the frequency of the LO signal is 5 times (4 * fLO + fLO), and the impedance becomes very large. Therefore, these frequency components flow out from the output of the voltage / current converter 81 to the ground potential via the capacitor 86. As a result, even in one signal path, the down-converted component from the frequency 3 times or 5 times the LO signal frequency can be reduced.
  • this resonator mixer 80 is difficult to ensure a harmonic rejection ratio of 20 dB or more in practice.
  • the capacitance of the capacitor 86 is increased, the down-conversion component from the frequency three to five times the LO signal frequency is reduced, but at the same time, the down-conversion gain (Gain) of the desired LO signal frequency is also reduced. It is. Therefore, the capacity of the capacitor 86 cannot be increased without limit, and it has been difficult to sufficiently increase the harmonic rejection ratio. For example, in the case of a silicon tuner, a harmonic rejection ratio of about 40 dB is required, so it is difficult for the resonator mixer 80 to obtain a sufficient harmonic rejection ratio.
  • a differential mixing unit is provided.
  • the signal processing apparatus further includes a local signal generation unit that generates two local signals whose duty ratio is 1/3 and whose phases are shifted from each other by a half cycle. You may make it mix the local signal produced
  • FIG. 6A shows a main configuration example of a frequency conversion device which is an embodiment of such a signal processing device.
  • a frequency conversion device 100 shown in FIG. 6A is a device that converts the frequency of an input differential signal. For each of the input differential signals, the frequency conversion device 100 mixes two local signals whose duty ratio is 1/3 and whose phases are shifted from each other by a half cycle, and the difference between the mixing results of the two local signals Is calculated.
  • the frequency conversion device 100 includes an oscillation unit 101, a 1/3 duty LO signal generation unit 102, and a mixing unit 103.
  • the oscillation unit 101 generates a clock signal having a desired frequency and supplies it to the 1/3 duty LO signal generation unit 102.
  • the oscillation unit 101 generates a clock signal having a frequency six times that of a local signal (LO signal) supplied to the mixing unit 103.
  • the 1/3 duty LO signal generation unit 102 uses the clock signal supplied from the oscillation unit 101 to generate two local signals (LO signals) having a duty ratio of 1/3 and phases shifted from each other by a half cycle.
  • the frequency of these local signals is arbitrary. However, the frequency of each local signal is the same.
  • FIG. 6B shows an example of the waveform of the local signal. As shown in FIG. 6B, the two local signals (f (t), f (t ⁇ Ts / 2)) generated by the 1/3 duty LO signal generation unit 102 have a duty ratio of 1/3. Yes, the phases are shifted from each other by a half period (Ts / 2).
  • the 1/3 duty LO signal generation unit 102 supplies the generated local signal to the mixing unit 103.
  • the mixing unit 103 mixes the local signal supplied from the 1/3 duty LO signal generation unit 102 with the input signal.
  • the mixing unit 103 forms a differential configuration, and two local signals (f (t), f (t ⁇ ) supplied from the 1/3 duty LO signal generation unit 102 for each of the input differential signals. Ts / 2)) are mixed and the difference between the mixing results is calculated (formula (9)).
  • the mixing unit 103 outputs a differential signal that is the calculation result.
  • the mixing unit 103 includes an amplification unit 111-1 through amplification unit 111-4, a switch unit 112-1 through switch unit 112-4, a calculation unit 113-1, and a calculation unit 113-2 arranged as shown in FIG.
  • the amplifying units 111-1 to 111-4 are referred to as amplifying units 111 when there is no need to distinguish them from each other.
  • the switch unit 112-1 to the switch unit 112-4 are referred to as a switch unit 112 when it is not necessary to distinguish between them.
  • the calculation unit 113-1 and the calculation unit 113-2 they are referred to as the calculation unit 113.
  • the amplification unit 111 amplifies the input differential signal and supplies it to the switch unit 112.
  • the switch unit 112 mixes the local signal with the signal supplied from the amplifying unit 111 by connecting / disconnecting the input and output based on the local signal supplied from the 1/3 duty LO signal generating unit 102.
  • the switch unit 112-1 mixes the local signal f (t) with the positive signal of the differential signal amplified by the amplification unit 111-1, and supplies the mixed result signal to the calculation unit 113-1.
  • the switch unit 112-2 mixes the local signal f (t-Ts / 2) with the positive signal of the differential signal amplified by the amplification unit 111-2, and supplies the mixed result to the calculation unit 113-2. .
  • the switch unit 112-3 mixes the local signal f (t-Ts / 2) with the negative signal of the differential signal amplified by the amplification unit 111-3, and sends the mixed result signal to the calculation unit 113-1. Supply.
  • the switch unit 112-4 mixes the local signal f (t) with the negative signal of the differential signal amplified by the amplification unit 111-4, and supplies the mixed result to the calculation unit 113-2.
  • the calculation unit 113 combines the two signals supplied from the switch unit 112 and outputs a signal of the combination result. Since the two signals supplied to the calculation unit 113 have opposite signs (corresponding to the opposite signals of the differential signal), the calculation for combining both signals is the local signal f as shown in Equation (9). This is expressed by subtraction between (t) and the local signal f (t ⁇ Ts / 2).
  • the arithmetic unit 113-1 synthesizes the signal supplied from the switch unit 112-1 and the signal supplied from the switch unit 112-3, and the frequency-converted differential signal (IF signal) of the resultant signal is obtained. Is output as a positive signal. That is, the arithmetic unit 113-1 outputs the difference between the signal supplied from the switch unit 112-1 and the signal supplied from the switch unit 112-3.
  • the calculation unit 113-2 combines the signal supplied from the switch unit 112-2 and the signal supplied from the switch unit 112-4, and the resultant signal is a differential signal (IF signal) after frequency conversion. Is output as a negative signal. That is, the calculation unit 113-2 outputs a difference between the signal supplied from the switch unit 112-2 and the signal supplied from the switch unit 112-4.
  • the frequency converter 100 can make a harmonic rejection ratio higher, suppressing the increase in power consumption, as mentioned above using Formula (8) and Formula (9).
  • Second Embodiment> ⁇ Frequency converter>
  • the configuration of the frequency conversion device to which the present technology is applied is not limited to the example of FIG. For example, as shown in FIG. 7, it may be applied to a resonator mixer.
  • the resonance unit may resonate at a frequency six times that of the local signal.
  • the structure of the resonance part is arbitrary, you may make it include a parallel LC circuit, for example. Further, the resonance frequency of the resonance unit may be variable.
  • a voltage-current converter that converts a voltage into a current with respect to the differential signal may be provided.
  • the mixing unit may mix the local signal with the differential signal output from the voltage-current converter.
  • a capacitor may be further provided between the output of the voltage-current converter and the ground potential.
  • a differential amplification unit that amplifies the differential signal mixed with the local signal by the mixing unit may be provided.
  • a local signal generation unit that generates a local signal may be provided.
  • the mixing unit may mix the local signal generated by the local signal generation unit with the differential signal.
  • a frequency conversion device 150 shown in FIG. 7 is a device that converts the frequency of an input differential signal, similarly to the frequency conversion device 100 of FIG. 6A. That is, for each of the input differential signals, the frequency converter 150 mixes two local signals whose duty ratio is 1/3 and whose phases are shifted from each other by a half cycle, and the mixing result of the two local signals The difference is calculated. As shown in FIG.
  • the frequency converter 150 includes a voltage / current converter 151, a mixer 152, a resonator 153, an amplifier 154, an oscillator 155, a 1/3 duty LO signal generator 156, a capacitor 157-1, a capacitor 157-2, a bias application unit 158, a resistor 159-1, a resistor 159-2, a capacitor 160-1, and a capacitor 160-2.
  • the voltage-current converter 151 outputs a differential signal having a current corresponding to the voltage of the input differential signal with a mutual conductance Gm.
  • the voltage / current converter 151 is a circuit similar to the voltage / current converter 81 of FIG.
  • the mixing unit 152 mixes the local signal (LO signal) generated by the 1/3 duty LO signal generation unit 156 with the differential signal output from the voltage-current conversion unit 151, and the frequency of the mixed result is converted to the differential signal. Output as a signal.
  • the resonance unit 153 resonates at a predetermined frequency with respect to the differential signal output from the mixing unit 152.
  • the resonance unit 153 is a circuit similar to the parallel LC resonator 83 in FIG. That is, the resonating unit 153 includes an inductor 91 and a capacitor 92 connected in parallel.
  • the amplification unit 154 amplifies and outputs the differential signal output from the resonance unit 153.
  • the amplifying unit 154 is a circuit similar to the amplifying unit 84 in FIG. That is, the amplification unit 154 includes a differential amplification unit 61, a resistor 62, and a capacitor 63 that are connected in parallel to each other.
  • the oscillation unit 155 generates a clock signal having a desired frequency and supplies it to the 1/3 duty LO signal generation unit 156.
  • the oscillating unit 155 is a circuit similar to the oscillating unit 101 of FIG. For example, the oscillation unit 155 generates a clock signal having a frequency six times that of the local signal (LO signal) supplied to the mixing unit 152.
  • the 1/3 duty LO signal generation unit 156 uses the clock signal supplied from the oscillation unit 155 to generate two local signals (LO signals) having a duty ratio of 1/3 and phases shifted from each other by a half cycle. The frequency of these local signals is arbitrary. However, the frequency of each local signal is the same.
  • the 1/3 duty LO signal generation unit 156 is a processing unit similar to the 1/3 duty LO signal generation unit 102 of FIG.
  • the 1/3 duty LO signal generation unit 156 supplies the generated local signal to the mixing unit 152 via the capacitor 157-1 and the capacitor 157-2. When there is no need to distinguish between the capacitor 157-1 and the capacitor 157-2, they are referred to as a capacitor 157.
  • the bias applying unit 158 applies a predetermined bias to the mixing unit 152 via the resistor 159-1 and the resistor 159-2.
  • the resistors 159-1 and 159-2 are referred to as resistors 159 when there is no need to distinguish them from each other.
  • the capacitor 160-1 and the capacitor 160-2 are provided between each output of the voltage / current converter 151 and the ground potential. Note that the capacitor 160-1 and the capacitor 160-2 are referred to as a capacitor 160 when there is no need to distinguish them from each other.
  • the 1/3 duty LO signal generation unit 156 has two waveforms having a duty ratio of 1/3 and phases shifted from each other by a half cycle, as shown in FIG.
  • Local signals (f (t), f (t ⁇ Ts / 2)) are generated and supplied to the mixing unit 152 via the capacitor 157.
  • HRR_3 ⁇ can be set, and the frequency component that is three times the fundamental wave becomes substantially zero.
  • the mixing unit 152 includes switches 171-1 to 171-4, which form a differential configuration in the same manner as the mixing unit 103 in FIG. Note that the switches 171-1 to 171-4 are referred to as switches 171 when there is no need to distinguish them from each other.
  • the switch 171 is configured by, for example, a MOSFET (Metal
  • the switch 171 controls the current between the source and the drain based on the local signal supplied to the gate (connects and disconnects between the source and the drain), so that the signal supplied from the voltage / current converter 151 is changed to the local signal. Mix the signal.
  • the switch 171-1 mixes the local signal f (t) with the negative signal of the differential signal supplied from the voltage / current converter 151, and converts the mixed signal into the negative signal of the differential signal after frequency conversion. Output to the outside of the mixing unit 152 (supplied to the resonance unit 153 (the inductor 91-1 and the capacitor 92-1)).
  • the switch 171-2 mixes the local signal f (t-Ts / 2) with the positive signal of the differential signal supplied from the voltage-current converter 151, and frequency-converts the resultant signal. Are output to the outside of the mixing unit 152 (supplied to the resonance unit 153 (the inductor 91-1 and the capacitor 92-1)).
  • the negative signal of the frequency-converted differential signal output from the mixing unit 152 is a composite signal of the signal output from the switch 171-1 and the signal output from the switch 171-2. Since the signal mixed with the local signal in the switch 171-1 and the switch 171-2 is opposite to each other, this combined signal (that is, the negative signal of the differential signal after frequency conversion output from the mixing unit 152) is It can be expressed by subtraction as in equation (9).
  • the switch 171-3 mixes the local signal f (t ⁇ Ts / 2) with the negative signal of the differential signal supplied from the voltage / current converter 151, and frequency-converts the signal of the mixing result. Is output to the outside of the mixing unit 152 (supplied to the resonance unit 153 (the inductor 91-2 and the capacitor 92-2)). Further, for example, the switch 171-4 mixes the local signal f (t) with the positive signal of the differential signal supplied from the voltage / current converter 151, and the mixed signal is a differential signal after frequency conversion. Is output to the outside of the mixing unit 152 (supplied to the resonance unit 153 (the inductor 91-2 and the capacitor 92-2)).
  • the signal on the negative side of the differential signal after frequency conversion output from the mixing unit 152 is a composite signal of the signal output from the switch 171-3 and the signal output from the switch 171-4. Since the signal mixed with the local signal in the switch 171-3 and the switch 171-4 is opposite to each other, this combined signal (that is, the negative signal of the differential signal after frequency conversion output from the mixing unit 152) is It can be expressed by subtraction as in equation (9).
  • the frequency converter 150 is similar to the case of the frequency converter 100, as described above using Equation (8) and Equation (9), while suppressing the increase in power consumption.
  • the ratio can be further increased.
  • FIG. 7 illustrates an example in which an n-type MOSFET is used as the switch 171, the present invention is not limited to this, and a p-type MOSFET may be used as the switch 171. In that case, the source and drain of each switch 171 are connected in reverse to the example of FIG.
  • the 1 / 3dutyLO signal generation unit 156 generates the resonance frequency of the resonance unit 153. Then, it is set to 6 times the frequency of the local signal (LO signal) supplied to the mixing unit 152. With this setting, when viewed from the input side of the mixing unit 152, the impedance is very high at the LO signal frequency of 5 times (6 * fLO-fLO, fLO is the frequency of LO signal) and 7 times (6 * fLO + fLO). growing.
  • Equation (10) shows the relationship between the resonant frequency of the LC parallel resonator, inductor (L), and capacitance (C).
  • the resonance unit 153 since the resonance unit 153 resonates at a frequency that is six times the frequency of the local signal, the size of the inductor 91 can be reduced if the value of the capacitance is constant from equation (10). . Thereby, the increase in the circuit scale of the frequency converter 150 can be suppressed, the difficulty of design can be reduced, and the increase in cost can be suppressed.
  • the effect of the resonator mixer is about 20 dB, so it seems that the performance is slightly insufficient to achieve the value of 40 dB with HRR_5, but the frequency is 5 or 7 times the local signal frequency.
  • the effect of a band filter generally provided upstream of the frequency conversion device 150 can be expected, so that the performance is sufficient.
  • the resonance frequency of the resonance unit 153 may be variable.
  • the inductor (L) and the capacitance (C) in the resonating unit 153 may be changed.
  • the RF reception frequency is as wide as 40 MHz to 1 GHz. Therefore, the resonance frequency of the resonance unit 153 may be changed according to the reception frequency. At that time, the capacity may be variable.
  • the signal processing device may include a generation unit that generates two local signals that are mixed with the differential signal and that have a duty ratio of 1/3 and whose phases are shifted from each other by a half cycle.
  • the generation unit may include a plurality of flip-flops connected in series with each other in a ring shape, and an arithmetic unit that calculates a logical sum of the input and output of each flip-flop. Further, the generation unit may sequentially hold the value “1” in each flip-flop according to the input clock signal.
  • the frequency of the clock signal is six times the frequency of the local signal
  • the generation unit has a ring configuration including six flip-flops and six arithmetic units.
  • the output may be output as two local signals.
  • FIG. 8 shows a main configuration example of the 1/3 duty LO signal generation unit 156 of FIG.
  • the 1/3 duty LO signal generation unit 156 performs a logical sum of six D-flip flops 201 connected in series with each other in a ring shape and the input and output of each D-flip flop 201.
  • six OR gates 202 to be calculated.
  • a value “1” is set in one D-flip flop 201 and a value “0” is set in the other D-flip flops 201 as shown in FIG.
  • a clock signal having a frequency for example, 6 GHz
  • the frequency of the local signal that is, a desired frequency
  • the value “1” is transferred to the adjacent D-flip flop 201.
  • each D-flip flop 201 having the value “1” connected in a ring shape is circulated (each D-flip flop 201 sequentially holds the value “1”).
  • Each OR gate 202 calculates the logical sum (D) of the input (B) and output (C) of the corresponding D-flip flop 201.
  • This logical sum is a signal having a desired frequency with a duty ratio of 1/3, as shown in the upper side of FIG. Therefore, among these six OR gates, the output (logical sum) of the OR gate 202 corresponding to the desired phase is read as a local signal.
  • the waveform shown in FIG. 6B that is, the duty ratio is 1/3. Two local signals whose phases are shifted from each other by a half cycle are obtained.
  • the 1/3 duty LO signal generation unit 156 can generate two local signals that are mixed with the differential signal and have a duty ratio of 1/3 and phases that are shifted from each other by a half cycle. Therefore, the harmonic rejection ratio can be further increased while suppressing an increase in power consumption.
  • the 1 / 3dutyLO signal generation unit 156 can easily generate two local signals having a duty ratio of 1/3 and phases shifted from each other by a half cycle by performing the example of FIG. Can do.
  • the outputs of the two OR gates 202 separated from each other by three may be output as the two local signals.
  • the output of the 60 ° OR gate 202 and the output of the 240 ° OR gate 202 in FIG. 8 may be read, or the output of the 120 ° OR gate 202 and the 300 ° OR gate 202 in FIG. May be read out.
  • the 1/3 duty LO signal generation unit 156 has two ring configurations including the six D-flip flops 201 and the six OR gates 202 described above.
  • the OR gate 202 in one ring configuration corresponds to 0 °, 60 °, 120 °, 180 °, 240 °, 300 °
  • the OR gate 202 in the other ring configuration has 30 °, 90 ° Corresponding to °, 150 °, 210 °, 270 ° and 330 °. Therefore, the output of the 30 ° OR gate 202 and the output of the 210 ° OR gate 202 in FIG. 8 may be read, or the output of the 90 ° OR gate 202 and the 270 ° OR gate 202 in FIG.
  • the output of the OR gate 202 at 150 ° and the output of the OR gate 202 at 330 ° in FIG. 8 may be read out.
  • the configuration of the 1/3 duty LO signal generation unit 156 is arbitrary, and is not limited to the examples of FIGS.
  • D-flip flop 201 instead of the above-described D-flip flop 201, another flip flop may be applied.
  • the number of D flip-flops 201 and OR gates 202 is arbitrary as long as it corresponds to the frequency of the clock signal. That is, if the frequency of the input clock signal is other than 6 times the desired frequency, the number of D-flip flops 201 and OR gates 202 can be changed accordingly.
  • the mixing unit may have an I-channel path and a Q-channel path, and may mix local signals having a phase difference of 90 degrees with respect to the I-channel and Q-channel of the differential signal. .
  • the generation unit has two sets of the above-described ring configurations, generates a local signal for I channel by one ring configuration, and a phase difference of 90 degrees from the local signal for I channel by the other ring configuration.
  • a local signal for the Q channel may be generated.
  • the mixing unit 152-I shown in FIG. 10A is an I-channel path of the mixing unit 152 of the frequency converter 150 shown in FIG.
  • the mixing unit 152-Q shown in FIG. 10B is the Q channel path (Q-Path) of the mixing unit 152 of the frequency converter 150 shown in FIG.
  • 1/3 duty LO signal generation unit 156 in the example of FIG. 8 can generate a local signal having a desired phase in units of 30 °, the phase of 0 ° and 180 ° with respect to the mixing unit 152-I can be easily obtained.
  • 1/3 duty local signal can be supplied, and 90 ° and 270 ° local signals can be supplied to the mixing section 152-Q.
  • the 1/3 duty LO signal generation unit 156 does not include the example described above.
  • a phase local signal can also be provided.
  • a 1/3 duty local signal having a phase of 30 ° and 210 ° may be supplied to the mixing unit 152-I, and a local signal of 120 ° and 300 ° may be supplied to the mixing unit 152-Q. it can.
  • the 1/3 duty LO signal generation unit 156 may be configured as a device independent of the frequency conversion device 150.
  • the mixing unit 152 may be included in a device including the 1/3 duty LO signal generation unit 156.
  • 1/3 duty LO signal generation unit 156 of FIG. 7 has been described, but this description can also be applied to the 1/3 duty LO signal generation unit 102 of FIG.
  • the configuration of the 1/3 duty LO signal generation unit 102 may be as shown in the example of FIG.
  • the configuration of the signal processing device that generates the local signal is not limited to the example described in the third embodiment.
  • the generation unit may include a frequency division unit that generates a local signal with a frequency and a duty ratio of 1/3 for a clock signal having a frequency three times that of the local signal.
  • the frequency divider includes a counter that counts the clock signal, a reset control unit that resets the counter to “0” when the counter output value reaches “3”, and a counter value that is “2”.
  • an output control unit that outputs the value “1” and outputs the value “0” when the output value of the counter is “1” or “0” may be included.
  • the 1/3 duty LO signal generation unit 156 includes a counter 251, an output control unit 252, a reset control unit 253, and a calculation unit 254.
  • the counter 251 counts the clock signal (CLK) and increments the count value such as 0, 1, and 2 for each cycle of the clock signal. More specifically, the counter 251 holds the output of the arithmetic unit 254 and updates the value in synchronization with the clock signal. The counter 251 supplies the count value (held value) to the output control unit 252 to the calculation unit 254.
  • the output control unit 252 outputs a value “1” when the count value supplied from the counter 251 is “2”, and outputs a value “1” when the count value supplied from the counter 251 is “1” or “0”. "0" is output (OUT).
  • the reset control unit 253 resets (initializes) the count value (the stored value) of the counter 251. For example, the reset control unit 253 sets the count value of the counter 251 to the value “0”.
  • the calculation unit 254 adds “1” to the count value supplied from the counter 251. That is, the count value is incremented.
  • the calculation unit 254 supplies the addition result (that is, the updated count value) to the counter 251 and holds it.
  • the 1/3 duty LO signal generation unit 156 having such a configuration provides a local signal (OUT) having a duty ratio of 1/3 as shown in FIG. 11B.
  • the 1/3 duty LO signal generation unit 156 can easily generate a local signal whose phase difference is 1 ⁇ 2 of the period of the local signal shown in B of FIG. 11. Can do.
  • FIG. 12 shows an example of a simulation result of the duty ratio when frequency conversion is performed using the local signal generated by the 1/3 duty LO signal generation unit 156 having the configuration of the example of FIG.
  • the harmonic rejection ratio (HRR) can be increased to 46 dB or more in most frequency bands, particularly in a frequency band close to the fundamental frequency.
  • HRR harmonic rejection ratio
  • the local signal generated by the 1/3 duty LO signal generation unit 156 and supplied to the switches 171-1 and 171-4 of the mixing unit 152 is LOP (f (t))
  • a local signal generated by the 1/3 duty LO signal generation unit 156 and supplied to the switch 171-2 and the switch 171-3 of the mixing unit 152 is LON (f (t ⁇ Ts / 2)).
  • Both the local signal LOP and the local signal LON have a duty ratio of 1/3, and the phases are shifted from each other by a half cycle. Therefore, in addition to the case where the local signal LOP is high and the local signal LON is low and the local signal LOP is low and the local signal LON is high, the local signal LOP is also There is a case where the local signal LON is also low.
  • the mixing unit 152 when the local signal LOP is low and the local signal LON is high, the mixing unit 152 is shown in FIG. 14B. , The switch 171-2 and the switch 171-3 are turned on, so that the current flowing from the RF side into the mixing unit 152 flows to the IF side via the switch 171-2 and the switch 171-3 (output terminal) Output from IFOUTN and output terminal IFOUTP to the subsequent stage).
  • the signal line for transmitting the input differential signal is short-circuited to a predetermined potential, or the input differential signal is Shorten signal lines to be transmitted.
  • a frequency conversion device 300 shown in FIG. 16 is a device that converts the frequency of an input differential signal, similarly to the frequency conversion device 150 shown in FIG. That is, for each of the input differential signals, the frequency converter 300 mixes two local signals whose duty ratio is 1/3 and whose phases are shifted from each other by a half cycle, and the mixing result of the two local signals The difference is calculated. Further, as described above, when both of the two local signals are low, the frequency conversion device 300 short-circuits the signal line for transmitting the input differential signal to a predetermined potential, or inputs The signal lines that transmit the differential signal are short-circuited.
  • the frequency converter 300 includes a voltage / current converter 151, a mixing unit 312, a resonance unit 153, an amplification unit 154, an oscillation unit 155, a 1/3 duty LO signal generation unit 311, a capacitor 160-1, and It has a capacitor 160-2.
  • the frequency conversion device 300 may include a capacitor 157, a bias applying unit 158, and a resistor 159, similarly to the frequency conversion device 150 of FIG.
  • the 1 / 3dutyLO signal generation unit 311 uses the clock signal supplied from the oscillation unit 155, and the duty ratio is 1/3 and the phases are shifted from each other by a half cycle. Generate two local signals (LOP and LON). The frequency of these local signals is arbitrary. However, the frequency of each local signal is the same. That is, the 1/3 duty LO signal generation unit 156 has the same function as the 1/3 duty LO signal generation unit 102 in FIG. The 1/3 duty LO signal generation unit 311 supplies the generated two local signals (LOP and LON) to the mixing unit 312.
  • the 1 / 3dutyLO signal generation unit 311 further short-circuits the signal line for transmitting the input differential signal to a predetermined potential when the two local signals are both low, or is input A control signal for controlling the signal lines for transmitting the differential signals to be short-circuited is generated.
  • the 1/3 duty LO signal generation unit 311 supplies the generated control signal to the mixing unit 312.
  • the mixing unit 312 mixes the local signals (LOP and LON) generated by the 1/3 duty LO signal generation unit 311 with the differential signal output from the voltage / current conversion unit 151, similarly to the mixing unit 152 of FIG. , Output the mixed result.
  • the mixing unit 312 further determines that the two local signals (LOP and LON) are both low (that is, the local signal LOP and the local signal). When both LONs are low (Low), the signal lines that transmit the input differential signals are short-circuited to a predetermined potential, or the signal lines that transmit the input differential signals are short-circuited.
  • the 1/3 duty LO signal generation unit 311 includes D-flip flops 321-1 to D-flip flops 321-6.
  • the D-flip flops 321-1 to 321-6 are referred to as D-flip flops 321 when there is no need to distinguish them from each other.
  • D-flip flop 321-1 to D-flip flop 321-3 are connected in a ring shape in series with each other.
  • a clock signal (3 * fLO) having a duty ratio of 1/2 and a frequency three times that of the local signal is supplied to the D-flip flops 321-1 to 321-3.
  • a value “1” is set (held) in any one of the D-flip flops 321-1 to 321-3, and the value “1” is set to the D-flip flop according to the clock signal.
  • 321-1 to D-flip flop 321-3 are circulated (transferred to the next D-flip flop 321 every cycle of the clock signal).
  • the output of one of the D-flip flops 321 (for example, the D-flip flop 321-1) is supplied to the mixing unit 312 as a local signal LOP. Since this ring is formed by three D-flip flops 321, the local signal LOP becomes high in one of the three cycles of the clock signal. Therefore, the duty ratio of the local signal LOP is 1/3.
  • the 1/3 duty LO signal generation unit 311 further includes a NOT gate 322.
  • a clock signal (3 * fLO) having a duty ratio of 1 ⁇ 2 and a frequency three times that of the local signal is supplied to each of the D-flip flops 321-4 to 321-6 via the NOT gate 322.
  • the logical negation of this clock signal that is, a clock signal whose phase is shifted by a half cycle
  • the value “1” circulates through the D-flip flops 321-4 to 321-6 (in the next D-flip flop 321 every clock signal cycle). Forwarded).
  • the output of one of the D-flip flops 321 (for example, the D-flip flop 321-5) is supplied to the mixing unit 312 as a local signal LON having a duty ratio of 1/3. Since this ring is formed by three D-flip flops 321, the local signal LON becomes high in one of the three cycles of the clock signal. Therefore, the duty ratio of the local signal LON is 1/3.
  • the D-flip flop 321 from which the output signal is taken out as a local signal LON is D-flip flop 321-1 to D-flip flop 321.
  • the output signal is determined according to the D-flip flop 321 extracted as the local signal LOP. That is, the output of the D-flip flop 321 that selects the local signal LON shifted by a half cycle with respect to the local signal LOP is selected.
  • the output of the D-flip flop 321-1 is selected as the local signal LOP in the ring of the D-flip flop 321-1 to D-flip flop 321-3
  • the output of D-flip flop 321-5 is selected as the local signal LON.
  • the position of the D-flip flop 321-5 is shifted from the D-flip flop 321-1 by one third of the period of the local signal, and the operation is one sixth of the period of the local signal. (3 * fLO half cycle) Deviation. Therefore, the output of the D-flip flop 321-5 is deviated from the output of the D-flip flop 321-1 by a half cycle of the local signal.
  • generates the local signal LOP and the local signal LON is arbitrary, and is not limited to the example of FIG.
  • the configuration described with reference to FIGS. 8 and 9 may be used, or the configuration described with reference to FIG. 11 may be used.
  • another flip-flop may be applied instead of the above-described D-flip flop 321.
  • the 1/3 duty LO signal generation unit 311 further includes a NOR gate 323.
  • the NOR gate 323 calculates a logical negative sum of the local signal LOP and the local signal LON.
  • the 1/3 duty LO signal generation unit 311 supplies the calculation result to the mixing unit 312 as the control signal Shunt. That is, the NOR gate 323 generates the control signal Shunt.
  • the value of the control signal Shunt is high during a period when both the local signal LOP and the local signal LON are low, and is low during other periods. It becomes.
  • control signal Shunt having the waveform as shown in FIG. 18 can be generated, the method of generating the control signal Shunt is arbitrary, and the control signal Shunt is generated by a configuration other than the NOR gate 323. Also good.
  • FIG. 19 A main configuration example of the mixing unit 312 is shown in FIG. As shown in FIG. 19, in this case, the mixing unit 312 includes switches 171-1 to 171-4 having the same configuration as that of the mixing unit 152 of FIG. 7, and further includes the switch 331 and the switch 332. Have.
  • the switch 331 transmits a negative signal of the differential signal input to the mixing unit 312 based on the control signal Shunt supplied from the 1/3 duty LO signal generation unit 311.
  • the switch 171-1 and the switch 171-3 The signal line on the input side (RF side) (that is, the input terminal RFINN) is short-circuited to the ground potential. In other words, the switch 331 short-circuits the RF signal line for transmitting the negative signal of the differential signal to the ground potential (GND) while both the local signal LOP and the local signal LON are low.
  • the switch 332 transmits the positive signal of the differential signal input to the mixing unit 312 based on the control signal Shunt supplied from the 1/3 duty LO signal generation unit 311.
  • the signal line (namely, input terminal RFINP) on the input side (RF side) from 171-4 is short-circuited to the ground potential. That is, the switch 332 short-circuits the RF-side signal line that transmits the positive signal of the differential signal to the ground potential (GND) while both the local signal LOP and the local signal LON are low.
  • the mixing unit 312 causes the waveform disturbance by short-circuiting the RF-side signal line that transmits the input differential signal to the ground potential. Therefore, the frequency conversion device 300 can further increase the harmonic rejection ratio.
  • the potential at which the switch 331 and the switch 332 short-circuit the signal line on the RF side that transmits the input differential signal is arbitrary and may be other than the ground potential.
  • the switch 331 changes the negative signal of the differential signal while both the local signal LOP and the local signal LON are low.
  • the signal line on the RF side for transmission may be short-circuited to a predetermined common potential.
  • the switch 332 is based on the control signal Shunt supplied from the 1/3 duty LO signal generation unit 311, while both the local signal LOP and the local signal LON are low (Low), the positive side of the differential signal
  • the signal line on the RF side that transmits the signal may be short-circuited to the predetermined common potential.
  • FIG. 20 Another configuration example of the mixing unit 312 is shown in FIG. As shown in FIG. 20, in this case, the mixing unit 312 includes switches 171-1 to 171-4 having the same configuration as that of the mixing unit 152 in FIG. 7, and further includes a switch 333.
  • the switch 333 transmits a negative signal of the differential signal input to the mixing unit 312 based on the control signal Shunt supplied from the 1/3 duty LO signal generation unit 311.
  • the switch 171-1 and the switch 171-3 A signal line on the input side (RF side) (that is, input terminal RFINN) and a signal on the positive side of the differential signal input to the mixing unit 312 are transmitted from the switch 171-2 and the switch 171-4 to the input side ( Short the signal line on the RF side (that is, input terminal RFINP). That is, the switch 333 short-circuits the RF-side signal lines that transmit the differential signals while both the local signal LOP and the local signal LON are low.
  • the positive current and the negative current flowing from the RF side into the mixing unit 152 cancel each other, so that the current is reflected to the RF side (from the input terminal RFINN and the input terminal RFINP), parasitic components, and biases. Leakage to the resistor is suppressed.
  • the mixing unit 312 short-circuits the signal lines that transmit the input differential signal, thereby suppressing waveform disturbance.
  • the frequency conversion apparatus 300 can further increase the harmonic rejection ratio.
  • the 1/3 duty LO signal generation unit 311 controls the mixing unit 312, and when both of the two local signals are low, the signal line for transmitting the input differential signal is set to the ground potential.
  • the signal lines that transmit the input differential signal can be short-circuited. Thereby, the frequency converter 300 can make a harmonic rejection ratio higher.
  • the 1/3 duty LO signal generation unit 311 short-circuits the signal line for transmitting the input differential signal to a predetermined potential when both of the two local signals are low, or inputs
  • a control signal for controlling the mixing unit 312 can be generated so as to short-circuit the signal lines that transmit the differential signal.
  • configurations other than the 1/3 duty LO signal generation unit 311 and the mixing unit 312 of the frequency conversion device 300 are arbitrary, and are not limited to the example of FIG.
  • a signal line that is, each switch unit
  • the signal line on the RF side from the 112 side is short-circuited to a predetermined potential, or the signal lines that transmit the input differential signal (that is, the signal lines on the RF side from each switch unit 112 side) are short-circuited. You may make it make it.
  • the technique described in the present embodiment can be applied to the frequency conversion device 100, and the harmonic rejection ratio can be further increased.
  • the configuration described as one device (or processing unit) may be divided and configured as a plurality of devices (or processing units).
  • the configurations described above as a plurality of devices (or processing units) may be combined into a single device (or processing unit).
  • a configuration other than that described above may be added to the configuration of each device (or each processing unit).
  • a part of the configuration of a certain device (or processing unit) may be included in the configuration of another device (or other processing unit). .
  • the present technology can take a configuration of cloud computing in which one function is shared by a plurality of devices via a network and is jointly processed.
  • the present technology is not limited to this, and any configuration mounted on such a device or a device constituting the system, for example, a processor as a system LSI (Large Scale Integration), a module using a plurality of processors, a plurality of It is also possible to implement as a unit using other modules, a set obtained by further adding other functions to the unit (that is, a partial configuration of the apparatus), and the like.
  • a processor as a system LSI (Large Scale Integration)
  • a module using a plurality of processors a plurality of It is also possible to implement as a unit using other modules, a set obtained by further adding other functions to the unit (that is, a partial configuration of the apparatus), and the like.
  • this technique can also take the following structures.
  • (1) For each differential signal a differential configuration that mixes two local signals having a duty ratio of 1/3 and whose phases are shifted from each other by a half cycle, and calculates a difference between the mixed results of the two local signals
  • a signal processing device comprising a mixing unit.
  • the resonance unit resonates at a frequency six times that of the local signal.
  • a voltage-current converter that converts a voltage into a current with respect to the differential signal is further provided.
  • the mixing unit has an I channel path and a Q channel path, and mixes the local signals having a phase difference of 90 degrees with respect to the I channel and the Q channel of the differential signal.
  • the signal processing apparatus according to any one of (1) to (8).
  • It further includes a local signal generation unit that generates the local signal,
  • the signal processing apparatus according to any one of (1) to (9), wherein the mixing unit mixes the local signal generated by the local signal generation unit with the differential signal.
  • a signal processing device including a generation unit that generates two local signals mixed with a differential signal and having a duty ratio of 1/3 and phases shifted from each other by a half cycle.
  • the generation unit includes: A plurality of flip-flops connected in series with each other in a ring shape;
  • the signal processing device according to (12) further comprising: an arithmetic unit that calculates a logical sum of an input and an output of each flip-flop.
  • the frequency of the clock signal is six times the frequency of the local signal
  • the generation unit has a ring configuration including the six flip-flops and the six arithmetic units, and outputs the outputs of the two arithmetic units separated by three from each other as two local signals. (12) Thru
  • the generation unit includes two sets of the ring configuration, generates the local signal for the I channel by one of the ring configurations, and the local signal for the I channel by the other ring configuration.
  • the signal processing device according to (15), wherein the local signal for the Q channel is generated with a phase difference of 90 degrees.
  • the generation unit includes a frequency division unit that generates the local signal with a frequency and a duty ratio of one third with respect to a clock signal having a frequency three times that of the local signal.
  • the signal processing device according to any one of 16).
  • the frequency divider is A counter for counting the clock signal; A reset control unit that resets the counter to “0” when the value of the output of the counter reaches “3”; An output control unit that outputs a value “1” when the counter value is “2”, and outputs a value “0” when the counter output value is “1” or “0”.
  • the signal processing device according to any one of (12) to (18), further including a mixing unit that mixes the local signal generated by the generation unit for each of the differential signals.
  • a mixing unit that mixes the local signal generated by the generation unit for each of the differential signals.
  • a differential configuration that mixes two local signals having a duty ratio of 1/3 and whose phases are shifted from each other by a half cycle, and calculates a difference between the mixed results of the two local signals.
  • the mixing unit short-circuits a signal line for transmitting the input differential signal to a predetermined potential when both of the two local signals are low.
  • the mixing unit includes: A first switch for mixing a negative signal of the differential signal with a first local signal having a duty ratio of 1/3; A second switch for mixing a second local signal having a duty ratio of 1/3 with a positive signal of the differential signal and having a phase shifted by a half cycle with respect to the first local signal; , A third switch for mixing the second local signal with a negative signal of the differential signal; A fourth switch for mixing the first local signal with the positive signal of the differential signal; The signal output from the first switch and the signal output from the second switch are combined and output as a negative signal of the differential signal, The signal processing device according to (21), wherein the signal output from the third switch and the signal output from the fourth switch are combined and output as a positive signal of the differential signal.
  • the mixing unit includes: When both of the two local signals are low, a signal line on the input side from the first switch and the third switch that transmits a negative signal of the input differential signal is connected to the input signal line. A fifth switch that is short-circuited to a predetermined potential; When both of the two local signals are low, the signal line on the input side from the second switch and the fourth switch that transmits the positive signal of the input differential signal is connected to the input signal line.
  • the mixing unit includes: A first switch for mixing a negative signal of the differential signal with a first local signal having a duty ratio of 1/3; A second switch for mixing a second local signal having a duty ratio of 1/3 with a positive signal of the differential signal and having a phase shifted by a half cycle with respect to the first local signal; , A third switch for mixing the second local signal with a negative signal of the differential signal; A fourth switch for mixing the first local signal with the positive signal of the differential signal; The signal output from the first switch and the signal output from the second switch are combined and output as a negative signal of the differential signal, The signal processing device according to (30), wherein the signal output from the third switch and the signal output from the fourth switch are combined and output as a positive signal of the differential signal.
  • the mixing unit includes: When both of the two local signals are low, a signal line on the input side from the first switch and the third switch that transmits a negative signal of the input differential signal; According to (31), further comprising a fifth switch for transmitting a signal on the positive side of the inputted differential signal and short-circuiting the signal line on the input side with respect to the second switch and the fourth switch. Signal processing device. (33) The signal processing device according to (32), further including a generation unit that generates the two local signals. (34) The signal processing device according to (33), wherein the generation unit further generates a control signal for controlling the fifth switch.
  • 100 frequency conversion device 101 oscillation unit, 102 1/3 duty LO signal generation unit, 103 mixing unit, 111 amplification unit, 112 switch unit, 113 operation unit, 150 frequency conversion device, 151 voltage-current conversion unit, 152 mixing unit, 153 resonance Unit, 154 amplification unit, 155 oscillation unit, 156 1/3 duty LO signal generation unit, 160 capacitor, 171 switch, 201 D-flip flop, 202 OR gate, 251 counter, 252 output control unit, 253 reset control unit, 254 arithmetic unit , 300 frequency converter, 311 1 / 3dutyLO signal generator, 312 mixer, 321 D-flip flop, 322 NOT gate, 323 NOR gate, 331 switch, 332 switch, 333 Switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

　本技術は、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができるようにする信号処理装置および方法に関する。 本技術の一側面は、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する。本技術は、例えば、信号処理装置、送信装置、受信装置、通信装置、送信機能、受信機能、若しくは通信機能を備える電子機器、または、これらを制御するコンピュータ等に適用することができる。

Description

信号処理装置および方法
　本技術は、信号処理装置および方法に関し、特に、消費電力の増大を抑制しながらハーモニックリジェクション比（HRR（Harmonic Rejection Ratio））をより高くすることができるようにした信号処理装置および方法に関する。
　従来、Low-IF型またはZero-IF型の受信機において、所望のLO信号の周波数に存在するRF信号だけでなく、奇数倍のLO信号の周波数に存在するRF信号も同じベースバンド周波数にダウンコンバートされてしまうおそれがあった。例えば、800MHzのTV RF信号に対して2.4GHzのWLAN（Wireless Local Area Network）の信号がちょうど３倍の周波数となる。そのため、TV信号を受信する際に、WLANの信号が混信してしまうおそれがあった。
　そのため、受信機において、本来の所望のLO信号周波数からのダウンコンバート成分と意図しないLO信号周波数の3倍、5倍の周波数からのダウンコンバート成分の比であるハーモニックリジェクション比（Harmonic Rejection Ratio）をより大きな値とすることが求められた。
　例えば、ゲインとLO信号の位相をずらした３つの信号パスの加算によりLO信号の３倍や５倍の周波数のRF信号のダウンコンバートを抑制する方法があるが、この方法の場合、十分な性能を得るために大きな電流が必要となり、消費電力が増大するおそれがあった。
　また、ミキサのスイッチの直後にLO信号の４倍の周波数で共振する並列LC共振器を設け、RF信号に含まれる、LO信号の周波数の３倍や５倍の周波数成分のダウンコンバートを抑制するレゾネータミキサ（Resonator Mixer）が考えられた（例えば、非特許文献１参照）。
Fabiano I, Sosio M, Liscidini A, Castello R, "SAW-Less Analog Front-End Receivers for TDD and FDD", Solid-State Circuits, IEEE Journal of Volume: 48 , Issue: 12 2013, Page(s): 3067 - 3079.
　しかしながら、例えばシリコンチューナの場合、40dB程度のハーモニックリジェクション比が必要になるが、非特許文献１に開示されたレゾネータミキサでは、20dB以上のハーモニックリジェクション比を確保することが困難であった。
　本技術は、このような状況に鑑みて提案されたものであり、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができるようにすることを目的とする。
　本技術の一側面は、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備える信号処理装置である。
　前記混合部により前記ローカル信号を混合された前記差動信号に対して所定の共振周波数で共振する共振部をさらに備えることができる。
　前記共振部は、前記ローカル信号の６倍の周波数で共振することができる。
　前記共振部は、並列LC回路を含むようにすることができる。
　前記共振周波数は、可変であるようにすることができる。
　前記差動信号に対して電圧を電流に変換する電圧電流変換部をさらに備え、前記混合部は、前記電圧電流変換部より出力される前記差動信号に前記ローカル信号を混合することができる。
　前記電圧電流変換部の出力とグランド電位との間にキャパシタをさらに備えることができる。
　前記混合部により前記ローカル信号を混合された前記差動信号を増幅する差動増幅部をさらに備えることができる。
　前記混合部は、ＩチャンネルのパスとＱチャンネルのパスを有し、前記差動信号の前記Ｉチャンネルと前記Ｑチャンネルに対して、互いの位相差が９０度の前記ローカル信号を混合することができる。
　前記ローカル信号を生成するローカル信号生成部をさらに備え、前記混合部は、前記差動信号に、前記ローカル信号生成部により生成された前記ローカル信号を混合することができる。
　本技術の一側面は、また、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する信号処理方法である。
　本技術の他の側面は、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する生成部を備える信号処理装置である。
　前記生成部は、互いに直列にリング状に接続される複数のフリップフロップと、それぞれの前記フリップフロップの入力と出力との論理和を算出する演算部とを有することができる。
　前記生成部は、入力されるクロック信号に従って、各フリップフロップに値「１」を順次保持させることができる。
　前記クロック信号の周波数は、前記ローカル信号の周波数の６倍であり、前記生成部は、６つの前記フリップフロップと６つの前記演算部とからなるリング構成を有し、互いに３つ離れた２つの前記演算部の出力を、２つの前記ローカル信号として出力することができる。
　前記生成部は、前記リング構成を２組有し、一方の前記リング構成によりＩチャンネル用の前記ローカル信号を生成し、他方の前記リング構成により、前記Ｉチャンネル用の前記ローカル信号との位相差が９０度の、Ｑチャンネル用の前記ローカル信号を生成することができる。
　前記生成部は、周波数が前記ローカル信号の３倍のクロック信号に対して、周波数およびデューティ比を３分の１にして前記ローカル信号を生成する分周部を有することができる。
　前記分周部は、前記クロック信号をカウントするカウンタと、前記カウンタの出力の値が「３」に達した場合、前記カウンタを「０」にリセットするリセット制御部と、前記カウンタの値が「２」の場合、値「１」を出力し、前記カウンタの出力の値が「１」若しくは「０」の場合、値「０」を出力する出力制御部とを有することができる。
　前記差動信号のそれぞれについて、前記生成部が生成した前記ローカル信号を混合する混合部をさらに備えることができる。
　本技術の他の側面は、また、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する信号処理方法である。
　本技術の一側面においては、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号が混合され、その２つのローカル信号の混合結果の差分が算出される。
　本技術の他の側面においては、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号が生成される。
　本技術によれば、信号を処理することが出来る。また本技術によれば、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
周波数変換の様子の例を示す図である。 不要な周波数成分の抑制の様子の例を示す図である。 ミキサの回路例を示す図である。 位相ずれとスルーレートの関係を説明する図である。 レゾネータミキサの構成例を示す図である。 周波数変換装置の主な構成例を示す図である。 周波数変換装置の主な構成例を示す図である。 1/3dutyLO信号生成部の主な構成例を示す図である。 1/3dutyLO信号生成部の初期状態の例を示す図である。 混合部のIQチャネルに供給されるLO信号の位相の例を示す図である。 1/3dutyLO信号生成部の主な構成例を示す図である。 シミュレーション結果の例を説明する図である。 混合部の状態の例を示す図である。 混合部の状態の例を示す図である。 混合部の状態の例を示す図である。 周波数変換装置の主な構成例を示す図である。 1/3dutyLO信号生成部の主な構成例を示す図である。 1/3dutyLO信号生成部が生成する信号の波形例を示す図である。 混合部の主な構成例を示す図である。 混合部の主な構成例を示す図である。
　以下、本開示を実施するための形態（以下実施の形態とする）について説明する。なお、説明は以下の順序で行う。
　１．信号の周波数変換
　２．第１の実施の形態（周波数変換装置）
　３．第２の実施の形態（周波数変換装置）
　４．第３の実施の形態（ローカル信号生成部）
　５．第４の実施の形態（ローカル信号生成部）
　６．第５の実施の形態（周波数変換装置）
　＜１．信号の周波数変換＞
　　＜ミキサを用いた周波数変換＞
　信号処理において、処理対象の信号の周波数を所望の周波数に変換する周波数変換が行われる場合がある。例えば、受信機において、受信信号（RF信号）に周波数の異なるローカル信号（LO信号）を混合することにより、周波数を中間周波数にダウンコンバートする（IF信号に変換する）ことが一般的に行われている。
　例えば、図１のＡの周波数変換装置１０は、増幅部１１とミキサ１２を有し、増幅部１１において入力されたRF信号を増幅し、ミキサ１２においてその増幅されたRF信号に周波数の異なるLO信号を混合し、所望の周波数（ベースバンド周波数）のBB信号を出力する。
　このような構成の周波数変換装置１０の場合、図１の下側に示されるように、デューティ比が50%の矩形波のLO信号がLO信号の奇数倍(3、5、7・・・)の周波数の高調波成分を含むため、所望のLO信号の周波数に存在するRF信号だけでなく、本来不要なLO信号の奇数倍の周波数に存在するRF信号も同じベースバンド周波数にダウンコンバートされ、BB信号に含まれてしまうおそれがあった。
　例えば800MHzのテレビジョン（TV）信号のRF信号に対して、2.4GHzのWLAN（Wireless Local Area Network）の信号がちょうど3倍の周波数となる。したがって、このWLANの信号が非常に大きい場合、このテレビジョン信号（TV RF信号）の受信機において、このWLANの信号がIF信号に含まれてしまうおそれがあった。
　　＜ハーモニックリジェクションミキサ＞
　そこで、図１のＢに示される周波数変換装置２０のように、ゲイン（Gain）とLO信号の位相をずらした３つの信号パスの加算により、LO信号の３倍と５倍の周波数のRF信号のダウンコンバートを抑制する方法が考えられた。この周波数変換装置２０（ハーモニックリジェクションミキサ（Harmonic Rejection Mixer））は、増幅部２１－１とミキサ２２－１とからなるパスと、増幅部２１－２とミキサ２２－２とからなるパスと、増幅部２１－３とミキサ２２－３とからなるパスとを有する。増幅部２１－１は、RF信号を√２倍に増幅し、ミキサ２２－１は、LO信号を混合する。増幅部２１－２は、RF信号を１倍に増幅し、ミキサ２２－２は、ミキサ２２－１において混合されるLO信号に対して位相が+45degずれたLO信号を混合する。増幅部２１－３は、RF信号を１倍に増幅し、ミキサ２２－３は、ミキサ２２－１において混合されるLO信号に対して位相が-45degずれたLO信号を混合する。
　なお、増幅部２１－１乃至増幅部２１－３を互いに区別して説明する必要が無い場合、増幅部２１と称する。また、ミキサ２２－１乃至ミキサ２２－３を互いに区別して説明する必要が無い場合、ミキサ２２と称する。
　このようにすると、RF信号に含まれる、LO信号の周波数の１倍の周波数成分については、図２のＡに示されるベクトル３１乃至ベクトル３３のようにベクトル加算される。ベクトル３１は、増幅部２１－１とミキサ２２－１とからなるパスで生成されるBB信号を示し、ベクトル３２は、増幅部２１－２とミキサ２２－２とからなるパスで生成されるBB信号を示し、ベクトル３３は、増幅部２１－３とミキサ２２－３とからなるパスで生成されるBB信号を示す。したがって、RF信号に含まれる、LO信号の周波数の１倍の周波数成分は、各パスの信号同士で打ち消し合わず、BB信号に含まれる。
　これに対して、RF信号に含まれる、LO信号の周波数の３倍の周波数成分については、図２のＢに示されるベクトル３１乃至ベクトル３３のようにベクトル加算される。したがって、RF信号に含まれる、LO信号の周波数の３倍の周波数成分は、各パスの信号同士で打ち消し合い、BB信号に含まれない。理想的にはこの周波数成分をBB信号から完全に除去することができる。
　同様に、RF信号に含まれる、LO信号の周波数の５倍の周波数成分については、図２のＣに示されるベクトル３１乃至ベクトル３３のようにベクトル加算される。したがって、RF信号に含まれる、LO信号の周波数の５倍の周波数成分は、各パスの信号同士で打ち消し合い、BB信号に含まれない。理想的にはこの周波数成分を完全に除去することができる。
　　＜数式表現＞
　振幅が１でありデューティ比（duty）がdの矩形波のフーリエ変換は、式（１）のように表すことができる。
Figure JPOXMLDOC01-appb-M000001
 　・・・（１）
　図１のＢに示される周波数変換装置２０（ハーモニックリジェクションミキサ）のように、この矩形波のゲイン（Gain）と位相をずらした信号（つまり、各パスの信号）f1(t)、f2(t)、f3(t)は、式（２）乃至式（４）のように表すことができる。
Figure JPOXMLDOC01-appb-M000002
 　・・・（２）
Figure JPOXMLDOC01-appb-M000003
 　・・・（３）
Figure JPOXMLDOC01-appb-M000004
 　・・・（４）
　デューティ比が0.5（d=0.5（Duty=50%））の場合、式（５）乃至式（７）に示されるように、LO信号の3、5倍の周波数成分が0になることがわかる。
Figure JPOXMLDOC01-appb-M000005
 　・・・（５）
Figure JPOXMLDOC01-appb-M000006
 　・・・（６）
Figure JPOXMLDOC01-appb-M000007
 　・・・（７）
　周波数変換装置２０（ハーモニックリジェクションミキサ）のより詳細な回路例を図３に示す。図３に示されるように、各パス用のLO信号（位相ずれが0deg、+45deg、-45degのLO信号）は、LO信号生成部５２により、発振器５１において生成された信号を用いて生成され、インバータ５３乃至インバータ５５を介して、ミキサ２２－１乃至ミキサ２２－３に供給される。
　ミキサ２２から出力される差動信号は、差動増幅部６１において増幅されて出力される。差動増幅部６１には、抵抗６２－１、抵抗６２－２、キャパシタ６３－１、キャパシタ６３－２が並列に接続されている。なお、抵抗６２－１および抵抗６２－２を互いに区別して説明する必要が無い場合、抵抗６２と称する。また、キャパシタ６３－１およびキャパシタ６３－２を互いに区別して説明する必要が無い場合、キャパシタ６３と称する。
　以上のように、周波数変換装置２０（ハーモニックリジェクションミキサ）多くの回路により構成されるが、各回路には互いにばらつき（回路ばらつき）が存在するため、図２に示されるようなベクトル加算は理想的に行うことができない。つまり、RF信号の、LO信号の周波数の３倍や５倍の周波数成分を完全に打ち消すことができず、意図しない周波数成分がダウンコンバートされるおそれがあった。
　本来の所望のLO信号周波数からのダウンコンバート成分と意図しないLO信号周波数の３倍や５倍の周波数からのダウンコンバート成分の比であるハーモニックリジェクション比（HRR（Harmonic Rejection Ratio））の値は、大きければ大きいほど良い。
　　＜ばらつきの抑制とスルーレート＞
　つまり、ハーモニックリジェクション比には、この回路ばらつきが影響する。回路ばらつきは、ゲイン成分（図４の点線７１で囲まれる部分）と位相成分（図３の点線７２で囲まれる部分）とを含む。特に高い周波数では、１周期（Ｔ）が短くなるため、固定の時間ばらつき（ｔ）であっても位相成分（位相ばらつき）（2π×t/T）への影響が大きくなる。
　したがって、この位相ばらつきを小さくするためには、図３の点線７２で囲まれた部分のロジック（Logic）回路の設計に注意が必要となる。位相ばらつきはロジックトランジスタ（Logic Tr）の閾値ずれ÷スルーレートで見積もることができ、位相ばらつきを小さくするためには、スルーレートを高くする必要がある。
　例えば、図４のＡに示されるような回路により、入力信号のエッジを立てるとすると、入力時（Input）の点線で示されるような位相ばらつきによる、出力時（Output）の位相ばらつきは、スルーレートが高い場合（図４のＢ）の方が、スルーレートが低い場合（図４のＣ）よりも小さくなる（点線間の幅が狭くなる）。
　しかしながら、スルーレートを高くするためには、大きな電流が必要となり、消費電力が増大するおそれがあった。
　　＜レゾネータミキサ＞
　消費電力を増大させずにハーモニックリジェクション比を増大させる方法として、例えば、非特許文献１に記載されるようなレゾネータミキサ（Resonator Mixer）が考えられた。図５にそのレゾネータミキサの主な構成例を示す。
　図５に示されるように、レゾネータミキサ８０は、電圧電流変換部８１、混合部８２、並列LC共振器８３、増幅部８４、LO信号生成部８５、キャパシタ８６－１、キャパシタ８６－２を有する。
　電圧電流変換部８１は、相互コンダクタンスGmで、入力された差動信号の電圧に応じた電流の差動信号を出力する。電圧電流変換部８１は、図３の増幅部２１と同様の回路である。
　混合部８２は、電圧電流変換部８１から出力される差動信号に、LO信号生成部８５において生成されたLO信号を混合し、その混合結果を出力する。混合部８２は、図３のミキサ２２と同様の回路である。
　並列LC共振器８３は、混合部８２から出力される差動信号に対して、LO信号の周波数の４倍の周波数で共振する。並列LC共振器８３は、並列に接続されたインダクタ９１－１、インダクタ９１－２、キャパシタ９２－１、キャパシタ９２－２を有する。なお、インダクタ９１－１およびインダクタ９１－２を互いに区別して説明する必要が無い場合、インダクタ９１と称する。また、キャパシタ９２－１およびキャパシタ９２－２を互いに区別して説明する必要が無い場合、キャパシタ９２と称する。
　増幅部８４は、並列LC共振器８３から出力される差動信号を増幅し、出力する。増幅部８４は、図３の場合と同様に、互いに並列に接続される差動増幅部６１、抵抗６２、およびキャパシタ６３を有する。
　LO信号生成部８５は、差動信号に混合するLO信号を生成し、混合部８２に供給する。
　キャパシタ８６－１およびキャパシタ８６－２は、電圧電流変換部８１の各出力とグランド電位との間に設けられている。なお、キャパシタ８６－１およびキャパシタ８６－２を互いに区別して説明する必要が無い場合、キャパシタ８６と称する。
　並列LC共振器８３がLO信号の周波数の４倍の周波数で共振することにより、混合部８２によるインピーダンス周波数変換により、混合部８２の入力側から見ると３倍（4*fLO-fLO、fLOはLO信号の周波数）、５倍（4*fLO+fLO）のLO信号の周波数でインピーダンスが非常に大きくなる。そのため、これらの周波数成分は、電圧電流変換部８１の出力からキャパシタ８６を介してグランド電位に流出する。その結果、１つの信号パスでもLO信号周波数の３倍、５倍の周波数からのダウンコンバート成分を小さくすることができる。
　しかしながら、このレゾネータミキサ８０は、現実的には、ハーモニックリジェクション比を20dB以上確保することが困難であった。キャパシタ８６の容量を大きくする程LO信号周波数の３倍、５倍の周波数からのダウンコンバート成分が小さくなるが、それと同時に、所望のLO信号周波数のダウンコンバートゲイン（Gain）も小さくなってしまうからである。そのため、キャパシタ８６の容量を無制限に増大させることができず、ハーモニックリジェクション比を十分に高くすることが困難であった。例えば、シリコンチューナの場合、40dB程度のハーモニックリジェクション比が必要になるため、レゾネータミキサ８０では、十分なハーモニックリジェクション比を得ることが困難であった。
　　＜デューティ比が３分の１のローカル信号と差動構成の混合部＞
　そこで、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出するようにする。
　例えば、信号処理装置において、差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備えるようにする。
　このようにすることにより、消費電力を増大させずに、入力信号の、ローカル信号の周波数の２倍乃至４倍の周波数成分のダウンコンバートを抑制することができる。つまり、消費電力の増大と、変換後の信号における不要な周波数成分とをより抑制するように、周波数変換を行うことができる。これにより、所望の周波数以外の周波数成分がより抑制された信号を得ることができる。換言するに、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
　なお、信号処理装置が、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成するローカル信号生成部をさらに備え、混合部が、差動信号に対して、ローカル信号生成部により生成されたローカル信号を混合するようにしてもよい。
　＜２．第１の実施の形態＞
　　＜周波数変換装置＞
　上述した式（１）から、デューティ比d=0.5（50%）の場合、基本波（n=1）のｋ倍の周波数（n=k）の振幅比（ハーモニックリジェクション比）をHRR_kとすれば、HRR_2=∞、HRR_3=9.54dB、HRR_4=∞、HRR_5=13.98dB、HRR_6=∞、HRR_7=16.9dBとなる。したがって、デューティ比（duty）を50%とすることにより偶数次の成分が略０になる。また、デューティ比d=1/3（33.33・・%）とすれば、HRR_2=6.02dB、HRR_3=∞、HRR_4=12.04dB、HRR_5=13.98dB、HRR_6=∞、HRR_7=16.9dBとなり、基本波の３倍の周波数成分が略０になる。
　すなわち、図６の例のようにこれらを組み合わせることにより、式（８）および式（９）に示されるように、理想的には、HRR_2乃至HRR_4（より正確にはHRR_6, HRR_8, …等も）をHRR=∞とすることができる。
Figure JPOXMLDOC01-appb-M000008
 　・・・（８）
Figure JPOXMLDOC01-appb-M000009
 　・・・（９）
　このような信号処理装置の一実施の形態である周波数変換装置の主な構成例を図６のＡに示す。図６のＡに示される周波数変換装置１００は、入力される差動信号の周波数を変換する装置である。周波数変換装置１００は、入力される差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する。周波数変換装置１００は、発振部１０１、1/3dutyLO信号生成部１０２、および混合部１０３を有する。
　発振部１０１は、所望の周波数のクロック信号を生成し、それを1/3dutyLO信号生成部１０２に供給する。例えば、発振部１０１は、混合部１０３に供給されるローカル信号（LO信号）の６倍の周波数のクロック信号を生成する。
　1/3dutyLO信号生成部１０２は、発振部１０１から供給されるクロック信号を用いて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号（LO信号）を生成する。これらのローカル信号の周波数は任意である。ただし、各ローカル信号の周波数は互いに同一である。図６のＢにこのローカル信号の波形の例を示す。図６のＢに示されるように、1/3dutyLO信号生成部１０２により生成される２つのローカル信号（f(t),f(t-Ts/2)）は、デューティ比が３分の１であり、位相が互いに半周期（Ts/2）ずれている。1/3dutyLO信号生成部１０２は、生成したローカル信号を混合部１０３に供給する。
　混合部１０３は、入力信号に、1/3dutyLO信号生成部１０２から供給されるローカル信号を混合する。混合部１０３は、差動構成を形成し、入力された差動信号の各信号に対して、1/3dutyLO信号生成部１０２から供給される２つのローカル信号（f(t),f(t-Ts/2)）を混合し、それらの混合結果の差分を算出する（式（９））。混合部１０３は、その算出結果である差動信号を出力する。
　混合部１０３は、図６のＡのように配置された増幅部１１１－１乃至増幅部１１１－４、スイッチ部１１２－１乃至スイッチ部１１２－４、演算部１１３－１および演算部１１３－２を有する。なお、以下において、増幅部１１１－１乃至増幅部１１１－４を互いに区別して説明する必要が無い場合、増幅部１１１と称する。また、スイッチ部１１２－１乃至スイッチ部１１２－４を互いに区別して説明する必要が無い場合、スイッチ部１１２と称する。さらに、演算部１１３－１および演算部１１３－２を互いに区別して説明する必要が無い場合、演算部１１３と称する。
　増幅部１１１は、入力された差動信号を増幅し、スイッチ部１１２に供給する。スイッチ部１１２は、入力と出力の接続を、1/3dutyLO信号生成部１０２から供給されるローカル信号に基づいて接続・切断することにより、増幅部１１１から供給される信号にローカル信号を混合する。スイッチ部１１２－１は、増幅部１１１－１において増幅された差動信号の正側の信号にローカル信号f(t)を混合し、混合結果の信号を演算部１１３－１に供給する。スイッチ部１１２－２は、増幅部１１１－２において増幅された差動信号の正側の信号にローカル信号f(t-Ts/2)を混合し、混合結果を演算部１１３－２に供給する。スイッチ部１１２－３は、増幅部１１１－３において増幅された差動信号の負側の信号にローカル信号f(t-Ts/2)を混合し、混合結果の信号を演算部１１３－１に供給する。スイッチ部１１２－４は、増幅部１１１－４において増幅された差動信号の負側の信号にローカル信号f(t)を混合し、混合結果を演算部１１３－２に供給する。
　演算部１１３は、スイッチ部１１２から供給される２信号を合成し、その合成結果の信号を出力する。演算部１１３に供給される２信号は、正負が互いに逆である（差動信号の互いに逆の信号に対応する）ので、両信号を合成する演算は、式（９）のようにローカル信号f(t)とローカル信号f(t-Ts/2)との減算により表される。
　演算部１１３－１は、スイッチ部１１２－１から供給される信号とスイッチ部１１２－３から供給される信号とを合成し、その合成結果の信号を周波数変換後の差動信号（IF信号）の正側の信号として出力する。つまり、演算部１１３－１は、スイッチ部１１２－１から供給される信号とスイッチ部１１２－３から供給される信号との差分を出力する。演算部１１３－２は、スイッチ部１１２－２から供給される信号とスイッチ部１１２－４から供給される信号とを合成し、その合成結果の信号を周波数変換後の差動信号（IF信号）の負側の信号として出力する。つまり、演算部１１３－２は、スイッチ部１１２－２から供給される信号とスイッチ部１１２－４から供給される信号との差分を出力する。
　このようにすることにより、周波数変換装置１００は、式（８）および式（９）を用いて上述したように、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
　＜３．第２の実施の形態＞
　　＜周波数変換装置＞
　本技術を適用する周波数変換装置の構成は、図６の例に限定されない。例えば、図７に示されるように、レゾネータミキサに適用するようにしてもよい。
　つまり、混合部によりローカル信号を混合された差動信号に対して所定の共振周波数で共振する共振部を備えるようにしてもよい。そして、その共振部が、ローカル信号の６倍の周波数で共振するようにしてもよい。なお、その共振部の構成は任意であるが、例えば並列LC回路を含むようにしてもよい。また、共振部の共振周波数は、可変であるようにしてもよい。
　また、差動信号に対して電圧を電流に変換する電圧電流変換部を備えるようにしてもよい。そして、混合部が、その電圧電流変換部より出力される差動信号にローカル信号を混合するようにしてもよい。また、その電圧電流変換部の出力とグランド電位との間にキャパシタをさらに備えるようにしてもよい。
　また、混合部によりローカル信号を混合された差動信号を増幅する差動増幅部を備えるようにしてもよい。
　さらに、ローカル信号を生成するローカル信号生成部を備えるようにしてもよい。そして、混合部が、差動信号に、そのローカル信号生成部により生成されたローカル信号を混合するようにしてもよい。
　　＜構成＞
　図７に示される周波数変換装置１５０は、図６のＡの周波数変換装置１００と同様に、入力される差動信号の周波数を変換する装置である。つまり、周波数変換装置１５０は、入力される差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する。図７に示されるように、周波数変換装置１５０は、電圧電流変換部１５１、混合部１５２、共振部１５３、増幅部１５４、発振部１５５、1/3dutyLO信号生成部１５６、キャパシタ１５７－１、キャパシタ１５７－２、バイアス印加部１５８、抵抗１５９－１、抵抗１５９－２、キャパシタ１６０－１、キャパシタ１６０－２を有する。
　電圧電流変換部１５１は、相互コンダクタンスGmで、入力された差動信号の電圧に応じた電流の差動信号を出力する。電圧電流変換部１５１は、図５の電圧電流変換部８１と同様の回路である。
　混合部１５２は、電圧電流変換部１５１から出力される差動信号に、1/3dutyLO信号生成部１５６において生成されたローカル信号（LO信号）を混合し、その混合結果を周波数変換された差動信号として出力する。
　共振部１５３は、混合部１５２から出力される差動信号に対して、所定の周波数で共振する。共振部１５３は、図５の並列LC共振器８３と同様の回路である。つまり、共振部１５３は、並列に接続されたインダクタ９１とキャパシタ９２を有する。
　増幅部１５４は、共振部１５３から出力される差動信号を増幅し、出力する。増幅部１５４は、図５の増幅部８４と同様の回路である。すなわち、増幅部１５４は、互いに並列に接続される差動増幅部６１、抵抗６２、およびキャパシタ６３を有する。
　発振部１５５は、所望の周波数のクロック信号を生成し、それを1/3dutyLO信号生成部１５６に供給する。発振部１５５は、図６の発振部１０１と同様の回路である。発振部１５５は、例えば、混合部１５２に供給されるローカル信号（LO信号）の６倍の周波数のクロック信号を生成する。
　1/3dutyLO信号生成部１５６は、発振部１５５から供給されるクロック信号を用いて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号（LO信号）を生成する。これらのローカル信号の周波数は任意である。ただし、各ローカル信号の周波数は互いに同一である。1/3dutyLO信号生成部１５６は、図６の1/3dutyLO信号生成部１０２と同様の処理部である。1/3dutyLO信号生成部１５６は、生成したローカル信号を、キャパシタ１５７－１およびキャパシタ１５７－２を介して混合部１５２に供給する。キャパシタ１５７－１とキャパシタ１５７－２とを互いに区別して説明する必要が無い場合、キャパシタ１５７と称する。
　バイアス印加部１５８は、所定のバイアスを、抵抗１５９－１および抵抗１５９－２を介して混合部１５２に印加する。抵抗１５９－１と抵抗１５９－２とを互いに区別して説明する必要が無い場合、抵抗１５９と称する。
　キャパシタ１６０－１およびキャパシタ１６０－２は、電圧電流変換部１５１の各出力とグランド電位との間に設けられている。なお、キャパシタ１６０－１およびキャパシタ１６０－２を互いに区別して説明する必要が無い場合、キャパシタ１６０と称する。
　　＜ローカル信号と差動構成＞
　このような構成の周波数変換装置１５０において、1/3dutyLO信号生成部１５６は、図６のＢに示されるような波形の、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号（f(t),f(t-Ts/2)）を生成し、キャパシタ１５７を介して混合部１５２に供給する。これにより、上述したように、HRR_3=∞とすることができ、基本波の３倍の周波数成分が略０になる。
　また、混合部１５２は、スイッチ１７１－１乃至スイッチ１７１－４を有し、それらが図６の混合部１０３と同様に差動構成を形成する。なお、スイッチ１７１－１乃至スイッチ１７１－４を互いに区別して説明する必要が無い場合、スイッチ１７１と称する。スイッチ１７１は、例えばMOSFET（Metal Oxide Semiconductor Field Effect Transistor）により構成される。
　スイッチ１７１は、ソース・ドレイン間の電流をゲートに供給されるローカル信号に基づいて制御する（ソース・ドレイン間を接続・切断する）ことにより、電圧電流変換部１５１から供給される信号にそのローカル信号を混合する。
　例えば、スイッチ１７１－１は、電圧電流変換部１５１から供給される差動信号の負側の信号にローカル信号f(t)を混合し、混合結果の信号を周波数変換後の差動信号の負側の信号として混合部１５２の外部に出力する（共振部１５３（のインダクタ９１－１およびキャパシタ９２－１）に供給する）。また、例えば、スイッチ１７１－２は、電圧電流変換部１５１から供給される差動信号の正側の信号にローカル信号f(t-Ts/2)を混合し、混合結果の信号を周波数変換後の差動信号の負側の信号として混合部１５２の外部に出力する（共振部１５３（のインダクタ９１－１およびキャパシタ９２－１）に供給する）。
　つまり、混合部１５２から出力される周波数変換後の差動信号の負側の信号は、スイッチ１７１－１から出力される信号とスイッチ１７１－２から出力される信号との合成信号である。スイッチ１７１－１とスイッチ１７１－２においてローカル信号に混合する信号の正負が互いに逆なので、この合成信号（つまり、混合部１５２から出力される周波数変換後の差動信号の負側の信号）は式（９）のような減算で表すことができる。
　また、例えば、スイッチ１７１－３は、電圧電流変換部１５１から供給される差動信号の負側の信号にローカル信号f(t-Ts/2)を混合し、混合結果の信号を周波数変換後の差動信号の正側の信号として混合部１５２の外部に出力する（共振部１５３（のインダクタ９１－２およびキャパシタ９２－２）に供給する）。また、例えば、スイッチ１７１－４は、電圧電流変換部１５１から供給される差動信号の正側の信号にローカル信号f(t)を混合し、混合結果の信号を周波数変換後の差動信号の正側の信号として混合部１５２の外部に出力する（共振部１５３（のインダクタ９１－２およびキャパシタ９２－２）に供給する）。
　つまり、混合部１５２から出力される周波数変換後の差動信号の負側の信号は、スイッチ１７１－３から出力される信号とスイッチ１７１－４から出力される信号との合成信号である。スイッチ１７１－３とスイッチ１７１－４においてローカル信号に混合する信号の正負が互いに逆なので、この合成信号（つまり、混合部１５２から出力される周波数変換後の差動信号の負側の信号）は式（９）のような減算で表すことができる。
　このようにすることにより、周波数変換装置１５０は、周波数変換装置１００の場合と同様に、式（８）および式（９）を用いて上述したように、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
　なお、図７においては、スイッチ１７１としてｎ型のMOSFETを用いる例を示しているが、これに限らず、スイッチ１７１としてｐ型のMOSFETを用いるようにしてもよい。その場合、各スイッチ１７１のソースとドレインは、図７の例とは逆に接続される。
　　＜共振周波数＞
　ここで、基本波の５倍と７倍の周波数の振幅比であるHRR_5とHRR_7を改善する（値を大きくする）ために、共振部１５３の共振周波数を、1/3dutyLO信号生成部１５６が生成し、混合部１５２に供給するローカル信号（LO信号）の周波数の６倍に設定する。この設定により、混合部１５２の入力側からみると、５倍（6*fLO-fLO、fLOはLO信号の周波数）、７倍（6*fLO+fLO）のLO信号の周波数でインピーダンスが非常に大きくなる。そのため、これらの周波数成分は、電圧電流変換部１５１の出力からキャパシタ１６０を介してグランド電位に流出する。その結果、１つの信号パスでもLO信号周波数の５倍、７倍の周波数からのダウンコンバート成分を小さくすることができる。つまり、HRR_5、HRR_7を改善する（値を大きくする）ことができる。
　LC並列共振器の共振周波数とインダクタ(L)、容量(C)との関係を式（１０）に示す。
Figure JPOXMLDOC01-appb-M000010
 　・・・（１０）
　上述したように、共振部１５３は、ローカル信号の周波数の６倍の周波数で共振するため、式（１０）から、仮に容量の値が一定であれば、インダクタ９１のサイズを小さくすることができる。これにより、周波数変換装置１５０の回路規模の増大を抑制することができ、設計の難易度を低減させることができるとともに、コストの増大を抑制することができる。
　なお、上述したようにレゾネータミキサの効果は20dB程度のため、40dBという値をHRR_5で達成するためには性能が僅かに足りないようにも思えるが、ローカル信号周波数の5倍や7倍の周波数成分では、周波数変換装置１５０より前段に一般的に設けられる帯域フィルタの効果を見込めるため、十分な性能となる。
　なお、この共振部１５３の共振周波数は可変としてもよい。例えば、共振部１５３内のインダクタ(L)や容量(C)を変更することができるようにしてもよい。例えばシリコンチューナの場合、RF受信周波数は40MHz乃至1GHzと広帯域である。したがって、受信周波数に応じて共振部１５３の共振周波数を変更することができるようにしてもよい。その際、容量を可変とするようにしてもよい。
　＜４．第３の実施の形態＞
　　＜ローカル信号生成部＞
　次にローカル信号を生成する信号処理装置について説明する。上述したように、ローカル信号（LO信号）のデューティ比を３分の１とすることにより、HRR_3=∞とすることができる。そこで、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成するようにしてもよい。
　例えば、信号処理装置において、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する生成部を備えるようにしてもよい。
　このようにすることにより、HRR_3を改善する（値を大きくする）ことができ、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
　なお、生成部が、互いに直列にリング状に接続される複数のフリップフロップと、それぞれのフリップフロップの入力と出力との論理和を算出する演算部とを有するようにしてもよい。また、生成部が、入力されるクロック信号に従って、各フリップフロップに値「１」を順次保持させるようにしてもよい。
　また、クロック信号の周波数は、ローカル信号の周波数の６倍であり、生成部が、６つのフリップフロップと６つの演算部とからなるリング構成を有し、互いに３つ離れた２つの演算部の出力を、２つのローカル信号として出力するようにしてもよい。
　　＜構成＞
　このような生成部の例として、図７の1/3dutyLO信号生成部１５６の主な構成例を図８に示す。図８の例の場合、1/3dutyLO信号生成部１５６は、互いに直列にリング状に接続される６つのD-フリップフロップ２０１と、それぞれのD-フリップフロップ２０１の入力と出力との論理和を算出する６つのORゲート２０２とを有する。
　リセット（Reset）時（すなわち初期状態）には、図９のように１つのD-フリップフロップ２０１に値「１」がセットされ、その他のD-フリップフロップ２０１には値「０」がセットされる。図８に示されるように、1/3dutyLO信号生成部１５６に、ローカル信号の周波数（つまり所望の周波数）の６倍の周波数（例えば6GHz）のクロック信号が入力される（Ａ）と、そのクロック信号に同期して、値「１」が、隣のD-フリップフロップ２０１に転送される。同じ要領で値「１」がリング状に接続された各D-フリップフロップ２０１を巡回する（各D-フリップフロップ２０１が順次値「１」を保持する）。
　各ORゲート２０２は、対応するD-フリップフロップ２０１の入力（Ｂ）と出力（Ｃ）の論理和（Ｄ）を算出する。この論理和は、図８の上側に示されるように、デューティ比が３分の１の所望の周波数の信号となる。したがって、これらの６つのORゲートの内、所望の位相に対応するORゲート２０２の出力（論理和）がローカル信号として読み出される。
　例えば図８の０°のORゲート２０２の出力と１８０°のORゲート２０２の出力とが読み出されると、図６のＢに示されるような波形の、すなわち、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号が得られる。
　このようにすることにより、1/3dutyLO信号生成部１５６は、差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成することができる。したがって、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。特に、1/3dutyLO信号生成部１５６は、図８の例のようにすることにより、より容易に、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成することができる。
　もちろん、２つのローカル信号の位相が互いに半周期ずれていればよいので、互いに３つ離れた２つのORゲート２０２の出力を、２つのローカル信号として出力すればよい。例えば、図８の６０°のORゲート２０２の出力と２４０°のORゲート２０２の出力とを読み出すようにしてもよいし、図８の１２０°のORゲート２０２の出力と３００°のORゲート２０２の出力とを読み出すようにしてもよい。
　また、図８の例では、1/3dutyLO信号生成部１５６は、上述した６つのD-フリップフロップ２０１並びに６つのORゲート２０２からなるリング構成を２つ有しており、クロック信号の逆位相を利用することにより、一方のリング構成のORゲート２０２は、０°、６０°、１２０°、１８０°、２４０°、３００°に対応し、他方のリング構成のORゲート２０２は、３０°、９０°、１５０°、２１０°、２７０°、３３０°に対応している。したがって、図８の３０°のORゲート２０２の出力と２１０°のORゲート２０２の出力とを読み出すようにしてもよいし、図８の９０°のORゲート２０２の出力と２７０°のORゲート２０２の出力とを読み出すようにしてもよいし、図８の１５０°のORゲート２０２の出力と３３０°のORゲート２０２の出力とを読み出すようにしてもよい。
　なお、1/3dutyLO信号生成部１５６の構成は任意であり、図８や図９の例に限定されない。例えば、上述したD-フリップフロップ２０１の代わりに、他のフリップフロップを適用するようにしてもよい。また、D-フリップフロップ２０１やORゲート２０２の数は、クロック信号の周波数に対応している限り任意である。つまり、入力されるクロック信号の周波数が所望の周波数の６倍以外であれば、それに応じて、D-フリップフロップ２０１やORゲート２０２の数を変えることができる。
　　＜IQチャンネル＞
　また、混合部が、ＩチャンネルのパスとＱチャンネルのパスを有し、差動信号のＩチャンネルとＱチャンネルに対して、互いの位相差が９０度のローカル信号を混合するようにしてもよい。
　また、生成部が、上述したリング構成を２組有し、一方のリング構成によりＩチャンネル用のローカル信号を生成し、他方のリング構成により、Ｉチャンネル用のローカル信号との位相差が９０度の、Ｑチャンネル用のローカル信号を生成するようにしてもよい。
　例えば、図１０のＡに示される混合部１５２－Ｉは、図７に示される周波数変換装置１５０の混合部１５２のＩチャンネルのパス（I-Path）である。また、図１０のＢに示される混合部１５２－Ｑは、図７に示される周波数変換装置１５０の混合部１５２のＱチャンネルのパス（Q-Path）である。
　図８の例の1/3dutyLO信号生成部１５６は、３０°単位で所望の位相のローカル信号を生成することができるので、容易に、混合部１５２－Ｉに対して０°と１８０°の位相の1/3dutyのローカル信号を供給し、混合部１５２－Ｑに対して、９０°と２７０°のローカル信号を供給することができる。
　もちろん、Ｉチャンネルのパスに供給するローカル信号とＱチャンネルのパスに供給するローカル信号とは互いの位相差が９０°であればよいので、1/3dutyLO信号生成部１５６は、上述した例以外の位相のローカル信号を供給することもできる。例えば、混合部１５２－Ｉに対して３０°と２１０°の位相の1/3dutyのローカル信号を供給し、混合部１５２－Ｑに対して、１２０°と３００°のローカル信号を供給することもできる。
　また、1/3dutyLO信号生成部１５６を、周波数変換装置１５０から独立した装置として構成するようにしてもよい。また、その1/3dutyLO信号生成部１５６を含む装置に、混合部１５２が含まれるようにしてもよい。
　以上においては、図７の1/3dutyLO信号生成部１５６について説明したが、この説明は、図６の1/3dutyLO信号生成部１０２にも適用することができる。例えば、1/3dutyLO信号生成部１０２の構成を、図８等の例のようにしてもよい。
　＜５．第４の実施の形態＞
　　＜ローカル信号生成部＞
　なお、ローカル信号を生成する信号処理装置の構成は、第３の実施の形態において説明した例に限定されない。例えば、生成部が、周波数がローカル信号の３倍のクロック信号に対して、周波数およびデューティ比を３分の１にしてローカル信号を生成する分周部を有するようにしてもよい。また、その分周部が、クロック信号をカウントするカウンタと、カウンタの出力の値が「３」に達した場合、カウンタを「０」にリセットするリセット制御部と、カウンタの値が「２」の場合、値「１」を出力し、カウンタの出力の値が「１」若しくは「０」の場合、値「０」を出力する出力制御部とを有するようにしてもよい。
　　＜構成＞
　1/3dutyLO信号生成部１５６の他の構成例を図１１のＡに示す。図１１のＡの例の場合、1/3dutyLO信号生成部１５６は、カウンタ２５１、出力制御部２５２、リセット制御部２５３、および演算部２５４を有する。
　カウンタ２５１は、クロック信号（CLK）をカウントし、クロック信号の１周期毎にカウント値を０、１、２のようにインクリメントする。より具体的には、カウンタ２５１は、演算部２５４の出力を保持し、その値をクロック信号に同期して更新している。カウンタ２５１は、そのカウント値(保持している値）を出力制御部２５２乃至演算部２５４に供給する。
　出力制御部２５２は、カウンタ２５１から供給されるカウント値が「２」の場合、値「１」を出力し、カウンタ２５１から供給されるカウント値が「１」若しくは「０」の場合、値「０」を出力する（OUT）。
　リセット制御部２５３は、カウンタ２５１から供給されるカウント値が「３」の場合、カウンタ２５１のカウント値(保持している値）をリセット（初期化）する。例えば、リセット制御部２５３は、カウンタ２５１のカウント値を値「０」にする。
　演算部２５４は、カウンタ２５１から供給されるカウント値に「１」を加算する。つまり、カウント値をインクリメントする。演算部２５４は、加算結果（すなわち、更新されたカウント値）をカウンタ２５１に供給し、保持させる。
　このような構成の1/3dutyLO信号生成部１５６により、図１１のＢに示されるような、デューティ比が３分の１のローカル信号（OUT）が得られる。また、このクロック信号の逆位相を利用することにより、1/3dutyLO信号生成部１５６は、図１１のＢに示されるローカル信号と位相差が２分の１周期のローカル信号を容易に生成することができる。
　　＜シミュレーション結果＞
　図８の例の構成の1/3dutyLO信号生成部１５６により生成したローカル信号を用いて周波数変換を行った場合のデューティ比のシミュレーション結果の例を図１２に示す。
　図１２に示されるように、ほとんどの周波数帯域、特に基本波の周波数に近い周波数帯域において、ハーモニックリジェクション比（HRR）を46dB以上にすることができる。このように、本技術を適用することにより、消費電力の増大を抑制しながらハーモニックリジェクション比をより高くすることができる。
　＜６．第５の実施の形態＞
　　＜ローカル信号がローの場合の電流制御＞
　例えば、図７の周波数変換装置１５０において、1/3dutyLO信号生成部１５６が生成し、混合部１５２のスイッチ１７１－１およびスイッチ１７１－４に供給するローカル信号をLOP（f(t)）とし、1/3dutyLO信号生成部１５６が生成し、混合部１５２のスイッチ１７１－２およびスイッチ１７１－３に供給するローカル信号をLON（f(t-Ts/2)）とする。
　ローカル信号LOPおよびローカル信号LONは、ともにデューティ比が３分の１であり、位相が互いに半周期ずれている。したがって、ローカル信号LOPがハイ（High）でローカル信号LONがロー（Low）の場合と、ローカル信号LOPがロー（Low）でローカル信号LONがハイ（High）の場合とに加え、ローカル信号LOPもローカル信号LONもロー（Low）の場合が存在する。
　例えば、図１３のＡに示されるように、ローカル信号LOPがハイ（High）でローカル信号LONがロー（Low）である状態の場合、図１３のＢに示されるように、混合部１５２においてスイッチ１７１－１およびスイッチ１７１－４がオン（ON）状態となるので、RF側から混合部１５２に流れ込む電流は、スイッチ１７１－１およびスイッチ１７１－４を介してIF側に流れる（出力端子IFOUTNや出力端子IFOUTPから後段に出力される）。
　また、例えば、図１４のＡに示されるように、ローカル信号LOPがロー（Low）でローカル信号LONがハイ（High）である状態の場合、図１４のＢに示されるように、混合部１５２においてスイッチ１７１－２およびスイッチ１７１－３がオン（ON）状態となるので、RF側から混合部１５２に流れ込む電流は、スイッチ１７１－２およびスイッチ１７１－３を介してIF側に流れる（出力端子IFOUTNや出力端子IFOUTPから後段に出力される）。
　しかしながら、例えば、図１５のＡに示されるように、ローカル信号LOPもローカル信号LONもロー（Low）である状態の場合、図１５のＢに示されるように、混合部１５２において全てのスイッチ１７１がオフ（OFF）状態となるので、RF側から混合部１５２に流れ込む電流が、IF側に流れることができずに（出力端子IFOUTNや出力端子IFOUTPから後段に出力することができずに）、RF側（入力端子RFINNや入力端子RFINPから前段）に反射（リターン）したり、寄生成分やバイアス抵抗に漏れたりすることが有り得る。そして、そのような電流の反射や漏れが波形を乱す要因となり、ハーモニックリジェクション比を高くすることができない原因となる可能性がある。
　そこで、この混合部において、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させるようにする。
　このようにすることにより、RF側に反射（リターン）したり、寄生成分やバイアス抵抗に漏れたりすることを抑制することができる。すなわち、差動信号の波形の乱れを抑制することができる。したがって、ハーモニックリジェクション比をより高くすることができる。
　　＜周波数変換装置＞
　図１６に示される周波数変換装置３００は、図７に示される周波数変換装置１５０と同様に、入力される差動信号の周波数を変換する装置である。つまり、周波数変換装置３００は、入力される差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、その２つのローカル信号の混合結果の差分を算出する。また、周波数変換装置３００は、上述したように、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させる。
　図１６に示されるように、周波数変換装置３００は、電圧電流変換部１５１、混合部３１２、共振部１５３、増幅部１５４、発振部１５５、1/3dutyLO信号生成部３１１、キャパシタ１６０－１、およびキャパシタ１６０－２を有する。なお、周波数変換装置３００が、図７の周波数変換装置１５０と同様に、キャパシタ１５７、バイアス印加部１５８、および抵抗１５９を有するようにしてもよい。
　1/3dutyLO信号生成部３１１は、1/3dutyLO信号生成部１５６と同様に、発振部１５５から供給されるクロック信号を用いて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号（LOPおよびLON）を生成する。これらのローカル信号の周波数は任意である。ただし、各ローカル信号の周波数は互いに同一である。つまり、1/3dutyLO信号生成部１５６は、図６の1/3dutyLO信号生成部１０２と同様の機能を有する。1/3dutyLO信号生成部３１１は、生成した２つローカル信号（LOPおよびLON）を混合部３１２に供給する。
　1/3dutyLO信号生成部３１１は、さらに、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させるように制御する制御信号を生成する。1/3dutyLO信号生成部３１１は、生成したその制御信号を混合部３１２に供給する。
　混合部３１２は、図７の混合部１５２と同様に、電圧電流変換部１５１から出力される差動信号に、1/3dutyLO信号生成部３１１において生成されたローカル信号（LOPおよびLON）を混合し、その混合結果を出力する。
　混合部３１２はさらに、1/3dutyLO信号生成部３１１から供給される制御信号に基づいて、２つのローカル信号（LOPおよびLON）の両方がロー（Low）の場合（すなわち、ローカル信号LOPおよびローカル信号LONの両方がロー（Low）の期間）、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させる。
　　＜1/3dutyLO信号生成部の構成＞
　1/3dutyLO信号生成部３１１の主な構成例を図１７に示す。図１７の例の場合、1/3dutyLO信号生成部３１１は、D-フリップフロップ３２１－１乃至D-フリップフロップ３２１－６を有する。D-フリップフロップ３２１－１乃至D-フリップフロップ３２１－６を互いに区別して説明する必要が無い場合、D-フリップフロップ３２１と称する。
　D-フリップフロップ３２１－１乃至D-フリップフロップ３２１－３が互いに直列にリング状に接続されている。D-フリップフロップ３２１－１乃至D-フリップフロップ３２１－３には、デューティ比が２分の１で周波数がローカル信号の３倍のクロック信号（3*fLO）が供給される。D-フリップフロップ３２１－１乃至D-フリップフロップ３２１－３のいずれか１つに値「１」がセットされ（保持され）ており、このクロック信号に従って、その値「１」がD-フリップフロップ３２１－１乃至D-フリップフロップ３２１－３を巡回する（クロック信号の周期毎に次のD-フリップフロップ３２１に転送される）。
　そして、いずれかのD-フリップフロップ３２１（例えばD-フリップフロップ３２１－１）の出力がローカル信号LOPとして混合部３１２に供給される。このリングは、３つのD-フリップフロップ３２１により形成されるので、クロック信号の３周期の内１周期においてローカル信号LOPがハイ（High）となる。したがって、ローカル信号LOPのデューティ比が３分の１となる。
　同様に、D-フリップフロップ３２１－４乃至D-フリップフロップ３２１－６も互いに直列にリング状に接続されている。1/3dutyLO信号生成部３１１は、さらに、NOTゲート３２２を有する。デューティ比が２分の１で周波数がローカル信号の３倍のクロック信号（3*fLO）は、このNOTゲート３２２を介してD-フリップフロップ３２１－４乃至D-フリップフロップ３２１－６のそれぞれに供給される。つまり、D-フリップフロップ３２１－４乃至D-フリップフロップ３２１－６には、このクロック信号の論理否定（すなわち、位相が半周期ずれたクロック信号）が供給される。この位相が半周期ずれたクロック信号に従って、その値「１」がD-フリップフロップ３２１－４乃至D-フリップフロップ３２１－６を巡回する（クロック信号の周期毎に次のD-フリップフロップ３２１に転送される）。
　そして、いずれかのD-フリップフロップ３２１（例えばD-フリップフロップ３２１－５）の出力が、デューティ比３分の１のローカル信号LONとして混合部３１２に供給される。このリングは、３つのD-フリップフロップ３２１により形成されるので、クロック信号の３周期の内１周期においてローカル信号LONがハイ（High）となる。したがって、ローカル信号LONのデューティ比が３分の１となる。
　なお、D-フリップフロップ３２１－４乃至D-フリップフロップ３２１－６のリングにおいて、出力信号がローカル信号LONとして取り出されるD-フリップフロップ３２１は、D-フリップフロップ３２１－１乃至D-フリップフロップ３２１－３のリングにおいて、出力信号がローカル信号LOPとして取り出されるD-フリップフロップ３２１に応じて決定される。つまり、ローカル信号LOPに対して半周期ずれたローカル信号LONが得られるD-フリップフロップ３２１の出力が選択される。
　図１７の例の場合、D-フリップフロップ３２１－１乃至D-フリップフロップ３２１－３のリングにおいて、D-フリップフロップ３２１－１の出力がローカル信号LOPとして選択されているので、D-フリップフロップ３２１－４乃至D-フリップフロップ３２１－６のリングにおいては、D-フリップフロップ３２１－５の出力がローカル信号LONとして選択されている。D-フリップフロップ３２１－５は、位置がD-フリップフロップ３２１－１に対してローカル信号の周期の３分の１周期分ずれており、かつ、動作がローカル信号の周期の６分の１周期（3*fLOの半周期）ずれている。したがって、D-フリップフロップ３２１－５の出力は、D-フリップフロップ３２１－１の出力に対してローカル信号の半周期ずれている。
　なお、ローカル信号LOPおよびローカル信号LONを生成する構成は、任意であり、図１７の例に限定されない。例えば、図８や図９を参照して説明したような構成であってもよいし、図１１を参照して説明した構成を用いるようにしてもよい。また、例えば、上述したD-フリップフロップ３２１の代わりに、他のフリップフロップを適用するようにしてもよい。
　1/3dutyLO信号生成部３１１は、さらに、NORゲート３２３を有する。NORゲート３２３は、ローカル信号LOPとローカル信号LONの論理否定和を算出する。1/3dutyLO信号生成部３１１は、その算出結果を制御信号Shuntとして混合部３１２に供給する。つまり、NORゲート３２３は、制御信号Shuntを生成する。
　この制御信号Shuntの値は、図１８に示される例のように、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間にハイ（High）となり、それ以外の期間はロー（Low）となる。
　なお、図１８に示されるような波形の制御信号Shuntを生成することができるのであれば制御信号Shuntの生成方法は任意であり、NORゲート３２３以外の構成によって制御信号Shuntを生成するようにしてもよい。
　　＜混合部＞
　混合部３１２の主な構成例を図１９に示す。図１９に示されるように、この場合、混合部３１２は、図７の混合部１５２の場合と同様の構成のスイッチ１７１－１乃至スイッチ１７１－４を有し、さらに、スイッチ３３１およびスイッチ３３２を有する。
　スイッチ３３１は、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、混合部３１２に入力される差動信号の負側の信号を伝送する、スイッチ１７１－１およびスイッチ１７１－３より入力側（RF側）の信号線（すなわち入力端子RFINN）をグランド電位に短絡させる。つまり、スイッチ３３１は、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号の負側の信号を伝送するRF側の信号線をグランド電位（GND）に短絡させる。これにより、RF側から混合部１５２に流れ込む電流は、GNDに流れることができるので、電流のRF側（入力端子RFINNから前段）への反射や寄生成分やバイアス抵抗への漏れが抑制される。
　同様に、スイッチ３３２は、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、混合部３１２に入力される差動信号の正側の信号を伝送する、スイッチ１７１－２およびスイッチ１７１－４より入力側（RF側）の信号線（すなわち入力端子RFINP）をグランド電位に短絡させる。つまり、スイッチ３３２は、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号の正側の信号を伝送するRF側の信号線をグランド電位（GND）に短絡させる。これにより、RF側から混合部１５２に流れ込む電流は、GNDに流れることができるので、電流のRF側（入力端子RFINPから前段）への反射や寄生成分やバイアス抵抗への漏れが抑制される。
　以上のように、２つのローカル信号の両方がロー（Low）の場合、混合部３１２が、入力された差動信号を伝送するRF側の信号線をグランド電位に短絡させることにより、波形の乱れが抑制されるので、周波数変換装置３００は、ハーモニックリジェクション比をより高くすることができる。
　なお、スイッチ３３１およびスイッチ３３２が、入力された差動信号を伝送するRF側の信号線を短絡させる先の電位は任意でありグランド電位以外であってもよい。例えば、スイッチ３３１が、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号の負側の信号を伝送するRF側の信号線を所定のコモン電位に短絡させるようにしてもよい。また、例えば、スイッチ３３２が、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号の正側の信号を伝送するRF側の信号線をその所定のコモン電位に短絡させるようにしてもよい。
　　＜混合部＞
　混合部３１２の他の構成例を図２０に示す。図２０に示されるように、この場合、混合部３１２は、図７の混合部１５２の場合と同様の構成のスイッチ１７１－１乃至スイッチ１７１－４を有し、さらに、スイッチ３３３を有する。
　スイッチ３３３は、1/3dutyLO信号生成部３１１から供給される制御信号Shuntに基づいて、混合部３１２に入力される差動信号の負側の信号を伝送する、スイッチ１７１－１およびスイッチ１７１－３より入力側（RF側）の信号線（すなわち入力端子RFINN）と、混合部３１２に入力される差動信号の正側の信号を伝送する、スイッチ１７１－２およびスイッチ１７１－４より入力側（RF側）の信号線（すなわち入力端子RFINP）とを短絡させる。つまり、スイッチ３３３は、ローカル信号LOPとローカル信号LONの両方がロー（Low）の期間、差動信号を伝送するRF側の信号線同士を短絡させる。これにより、RF側から混合部１５２に流れ込む正側の電流と負側の電流とが互いに打ち消し合うので、電流のRF側（入力端子RFINNや入力端子RFINPから前段）への反射や寄生成分やバイアス抵抗への漏れが抑制される。
　以上のように、２つのローカル信号の両方がロー（Low）の場合、混合部３１２が、入力された差動信号を伝送する信号線同士を短絡させることにより、波形の乱れが抑制されるので、周波数変換装置３００は、ハーモニックリジェクション比をより高くすることができる。
　　＜1/3dutyLO信号生成部による電流制御＞
　以上のように、1/3dutyLO信号生成部３１１は、混合部３１２を制御して、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線をグランド電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させることができる。これにより、周波数変換装置３００は、ハーモニックリジェクション比をより高くすることができる。
　換言するに、1/3dutyLO信号生成部３１１は、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士を短絡させるように混合部３１２を制御する制御信号を生成することができる。
　なお、周波数変換装置３００の1/3dutyLO信号生成部３１１および混合部３１２以外の構成は任意であり、図１６の例に限定されない。例えば、図６のＡに示される周波数変換装置１００の混合部１０３において、２つのローカル信号の両方がロー（Low）の場合、入力された差動信号を伝送する信号線（すなわち、各スイッチ部１１２側よりRF側の信号線）を所定の電位に短絡させるか、若しくは、入力された差動信号を伝送する信号線同士（すなわち、各スイッチ部１１２側よりRF側の信号線同士）を短絡させるようにしてもよい。
　このようにすることにより、周波数変換装置１００に本実施の形態において説明した技術を適用することができ、ハーモニックリジェクション比をより高くすることができる。
　　＜その他＞
　また、以上において、１つの装置（または処理部）として説明した構成を分割し、複数の装置（または処理部）として構成するようにしてもよい。逆に、以上において複数の装置（または処理部）として説明した構成をまとめて１つの装置（または処理部）として構成されるようにしてもよい。また、各装置（または各処理部）の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置（または処理部）の構成の一部を他の装置（または他の処理部）の構成に含めるようにしてもよい。
　以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
　例えば、本技術は、１つの機能を、ネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
　また、本技術は、これに限らず、このような装置またはシステムを構成する装置に搭載するあらゆる構成、例えば、システムLSI（Large Scale Integration）等としてのプロセッサ、複数のプロセッサ等を用いるモジュール、複数のモジュール等を用いるユニット、ユニットにさらにその他の機能を付加したセット等（すなわち、装置の一部の構成）として実施することもできる。
　なお、本技術は以下のような構成も取ることができる。
　（１）　差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備える
　信号処理装置。
　（２）　前記混合部により前記ローカル信号を混合された前記差動信号に対して所定の共振周波数で共振する共振部をさらに備える
　（１）に記載の信号処理装置。
　（３）　前記共振部は、前記ローカル信号の６倍の周波数で共振する
　（２）に記載の信号処理装置。
　（４）　前記共振部は、並列LC回路を含む
　（２）または（３）に記載の信号処理装置。
　（５）　前記共振周波数は、可変である
　（２）乃至（４）のいずれかに記載の信号処理装置。
　（６）　前記差動信号に対して電圧を電流に変換する電圧電流変換部をさらに備え、
　前記混合部は、前記電圧電流変換部より出力される前記差動信号に前記ローカル信号を混合する
　（２）乃至（５）のいずれかに記載の信号処理装置。
　（７）　前記電圧電流変換部の出力とグランド電位との間にキャパシタをさらに備える
　（６）に記載の信号処理装置。
　（８）　前記混合部により前記ローカル信号を混合された前記差動信号を増幅する差動増幅部をさらに備える
　（１）乃至（７）のいずれかに記載の信号処理装置。
　（９）　前記混合部は、ＩチャンネルのパスとＱチャンネルのパスを有し、前記差動信号の前記Ｉチャンネルと前記Ｑチャンネルに対して、互いの位相差が９０度の前記ローカル信号を混合する
　（１）乃至（８）のいずれかに記載の信号処理装置。
　（１０）　前記ローカル信号を生成するローカル信号生成部をさらに備え、
　前記混合部は、前記差動信号に、前記ローカル信号生成部により生成された前記ローカル信号を混合する
　（１）乃至（９）のいずれかに記載の信号処理装置。
　（１１）　差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する
　信号処理方法。
　（１２）　差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する生成部を備える
　信号処理装置。
　（１３）　前記生成部は、
　　互いに直列にリング状に接続される複数のフリップフロップと、
　　それぞれの前記フリップフロップの入力と出力との論理和を算出する演算部と
　を有する
　（１２）に記載の信号処理装置。
　（１４）　前記生成部は、入力されるクロック信号に従って、各フリップフロップに値「１」を順次保持させる
　（１３）に記載の信号処理装置。
　（１５）　前記クロック信号の周波数は、前記ローカル信号の周波数の６倍であり、
　前記生成部は、６つの前記フリップフロップと６つの前記演算部とからなるリング構成を有し、互いに３つ離れた２つの前記演算部の出力を、２つの前記ローカル信号として出力する
　（１２）乃至（１４）のいずれかに記載の信号処理装置。
　（１６）　前記生成部は、前記リング構成を２組有し、一方の前記リング構成によりＩチャンネル用の前記ローカル信号を生成し、他方の前記リング構成により、前記Ｉチャンネル用の前記ローカル信号との位相差が９０度の、Ｑチャンネル用の前記ローカル信号を生成する
　（１５）に記載の信号処理装置。
　（１７）　前記生成部は、周波数が前記ローカル信号の３倍のクロック信号に対して、周波数およびデューティ比を３分の１にして前記ローカル信号を生成する分周部を有する
　（１２）乃至（１６）のいずれかに記載の信号処理装置。
　（１８）　　前記分周部は、
　　　前記クロック信号をカウントするカウンタと、
　　　前記カウンタの出力の値が「３」に達した場合、前記カウンタを「０」にリセットするリセット制御部と、
　　　前記カウンタの値が「２」の場合、値「１」を出力し、前記カウンタの出力の値が「１」若しくは「０」の場合、値「０」を出力する出力制御部と
　　を有する
　（１７）に記載の信号処理装置。
　（１９）　前記差動信号のそれぞれについて、前記生成部が生成した前記ローカル信号を混合する混合部をさらに備える
　（１２）乃至（１８）のいずれかに記載の信号処理装置。
　（２０）　差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する
　信号処理方法。
　（２１）　差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備え、
　前記混合部は、前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号を伝送する信号線を所定の電位に短絡させる
　信号処理装置。
　（２２）　前記混合部は、
　　前記差動信号の負側の信号にデューティ比が３分の１の第１のローカル信号を混合する第１のスイッチと、
　　前記差動信号の正側の信号にデューティ比が３分の１であり、かつ、前記第１のローカル信号に対して位相が半周期ずれた第２のローカル信号を混合する第２のスイッチと、
　　前記差動信号の負側の信号に前記第２のローカル信号を混合する第３のスイッチと、
　　前記差動信号の正側の信号に前記第１のローカル信号を混合する第４のスイッチと
　を備え、
　前記第１のスイッチから出力される信号と、前記第２のスイッチから出力される信号とを合成して差動信号の負側の信号として出力し、
　前記第３のスイッチから出力される信号と、前記第４のスイッチから出力される信号とを合成して差動信号の正側の信号として出力する
　（２１）に記載の信号処理装置。
　（２３）　前記混合部は、
　　前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号の負側の信号を伝送する、前記第１のスイッチおよび前記第３のスイッチより入力側の信号線を前記所定の電位に短絡させる第５のスイッチと、
　　前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号の正側の信号を伝送する、前記第２のスイッチおよび前記第４のスイッチより入力側の信号線を前記所定の電位に短絡させる第６のスイッチと
　をさらに備える（２２）に記載の信号処理装置。
　（２４）　前記２つのローカル信号を生成する生成部をさらに備える
　（２３）に記載の信号処理装置。
　（２５）　前記生成部は、前記第５のスイッチおよび第６のスイッチを制御する制御信号をさらに生成する
　（２４）に記載の信号処理装置。
　（２６）　前記生成部は、生成した前記２つのローカル信号の値の否定論理和を示す信号を、前記制御信号として生成する
　（２５）に記載の信号処理装置。
　（２７）　前記所定の電位は、グランド電位である
　（２１）乃至（２６）のいずれかに記載の信号処理装置。
　（２８）　前記所定の電位は、任意のコモン電位である
　（２１）乃至（２６）のいずれかに記載の信号処理装置。
　（２９）　差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出し、
　前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号を伝送する信号線を前記所定の電位に短絡させる
　信号処理方法。
　（３０）　差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備え、
　前記混合部は、前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号を伝送する信号線同士を短絡させる
　信号処理装置。
　（３１）　前記混合部は、
　　前記差動信号の負側の信号にデューティ比が３分の１の第１のローカル信号を混合する第１のスイッチと、
　　前記差動信号の正側の信号にデューティ比が３分の１であり、かつ、前記第１のローカル信号に対して位相が半周期ずれた第２のローカル信号を混合する第２のスイッチと、
　　前記差動信号の負側の信号に前記第２のローカル信号を混合する第３のスイッチと、
　　前記差動信号の正側の信号に前記第１のローカル信号を混合する第４のスイッチと
　を備え、
　前記第１のスイッチから出力される信号と、前記第２のスイッチから出力される信号とを合成して差動信号の負側の信号として出力し、
　前記第３のスイッチから出力される信号と、前記第４のスイッチから出力される信号とを合成して差動信号の正側の信号として出力する
　（３０）に記載の信号処理装置。
　（３２）　前記混合部は、
　　前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号の負側の信号を伝送する、前記第１のスイッチおよび前記第３のスイッチより入力側の信号線と、入力された前記差動信号の正側の信号を伝送する、前記第２のスイッチおよび前記第４のスイッチより入力側の信号線とを短絡させる第５のスイッチをさらに備える
　（３１）に記載の信号処理装置。
　（３３）　前記２つのローカル信号を生成する生成部をさらに備える
　（３２）に記載の信号処理装置。
　（３４）　前記生成部は、前記第５のスイッチを制御する制御信号をさらに生成する
　（３３）に記載の信号処理装置。
　（３５）　前記生成部は、生成した前記２つのローカル信号の値の否定論理和を示す信号を、前記制御信号として生成する
　（３４）に記載の信号処理装置。
　（３６）　差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出し、
　前記２つのローカル信号の両方がロー（Low）の場合、入力された前記差動信号を伝送する信号線同士を短絡させる
　信号処理方法。
　１００　周波数変換装置，　１０１　発振部，　１０２　1/3dutyLO信号生成部，　１０３　混合部，　１１１　増幅部，　１１２　スイッチ部，　１１３　演算部，　１５０　周波数変換装置，　１５１　電圧電流変換部，　１５２　混合部，　１５３　共振部，　１５４　増幅部，　１５５　発振部，　１５６　1/3dutyLO信号生成部，　１６０　キャパシタ、　１７１　スイッチ，　２０１　D-フリップフロップ，　２０２　ORゲート，　２５１　カウンタ，　２５２　出力制御部，　２５３　リセット制御部，　２５４　演算部，　３００　周波数変換装置，　３１１　1/3dutyLO信号生成部，　３１２　混合部，　３２１　D-フリップフロップ，　３２２　NOTゲート，　３２３　NORゲート，　３３１　スイッチ，　３３２　スイッチ，　３３３　スイッチ

Claims (20)

  1. 　差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する差動構成の混合部を備える
    　信号処理装置。
  2. 　前記混合部により前記ローカル信号を混合された前記差動信号に対して所定の共振周波数で共振する共振部をさらに備える
    　請求項１に記載の信号処理装置。
  3. 　前記共振部は、前記ローカル信号の６倍の周波数で共振する
    　請求項２に記載の信号処理装置。
  4. 　前記共振部は、並列LC回路を含む
    　請求項２に記載の信号処理装置。
  5. 　前記共振周波数は、可変である
    　請求項２に記載の信号処理装置。
  6. 　前記差動信号に対して電圧を電流に変換する電圧電流変換部をさらに備え、
    　前記混合部は、前記電圧電流変換部より出力される前記差動信号に前記ローカル信号を混合する
    　請求項２に記載の信号処理装置。
  7. 　前記電圧電流変換部の出力とグランド電位との間にキャパシタをさらに備える
    　請求項６に記載の信号処理装置。
  8. 　前記混合部により前記ローカル信号を混合された前記差動信号を増幅する差動増幅部をさらに備える
    　請求項１に記載の信号処理装置。
  9. 　前記混合部は、ＩチャンネルのパスとＱチャンネルのパスを有し、前記差動信号の前記Ｉチャンネルと前記Ｑチャンネルに対して、互いの位相差が９０度の前記ローカル信号を混合する
    　請求項１に記載の信号処理装置。
  10. 　前記ローカル信号を生成するローカル信号生成部をさらに備え、
    　前記混合部は、前記差動信号に、前記ローカル信号生成部により生成された前記ローカル信号を混合する
    　請求項１に記載の信号処理装置。
  11. 　差動信号のそれぞれについて、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を混合し、前記２つのローカル信号の混合結果の差分を算出する
    　信号処理方法。
  12. 　差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する生成部を備える
    　信号処理装置。
  13. 　前記生成部は、
    　　互いに直列にリング状に接続される複数のフリップフロップと、
    　　それぞれの前記フリップフロップの入力と出力との論理和を算出する演算部と
    　を有する
    　請求項１２に記載の信号処理装置。
  14. 　前記生成部は、入力されるクロック信号に従って、各フリップフロップに値「１」を順次保持させる
    　請求項１３に記載の信号処理装置。
  15. 　前記クロック信号の周波数は、前記ローカル信号の周波数の６倍であり、
    　前記生成部は、６つの前記フリップフロップと６つの前記演算部とからなるリング構成を有し、互いに３つ離れた２つの前記演算部の出力を、２つの前記ローカル信号として出力する
    　請求項１３に記載の信号処理装置。
  16. 　前記生成部は、前記リング構成を２組有し、一方の前記リング構成によりＩチャンネル用の前記ローカル信号を生成し、他方の前記リング構成により、前記Ｉチャンネル用の前記ローカル信号との位相差が９０度の、Ｑチャンネル用の前記ローカル信号を生成する
    　請求項１５に記載の信号処理装置。
  17. 　前記生成部は、周波数が前記ローカル信号の３倍のクロック信号に対して、周波数およびデューティ比を３分の１にして前記ローカル信号を生成する分周部を有する
    　請求項１２に記載の信号処理装置。
  18. 　　前記分周部は、
    　　　前記クロック信号をカウントするカウンタと、
    　　　前記カウンタの出力の値が「３」に達した場合、前記カウンタを「０」にリセットするリセット制御部と、
    　　　前記カウンタの値が「２」の場合、値「１」を出力し、前記カウンタの出力の値が「１」若しくは「０」の場合、値「０」を出力する出力制御部と
    　　を有する
    　請求項１７に記載の信号処理装置。
  19. 　前記差動信号のそれぞれについて、前記生成部が生成した前記ローカル信号を混合する混合部をさらに備える
    　請求項１２に記載の信号処理装置。
  20. 　差動信号に混合する、デューティ比が３分の１であり位相が互いに半周期ずれた２つのローカル信号を生成する
    　信号処理方法。
PCT/JP2016/051800 2015-02-05 2016-01-22 信号処理装置および方法 WO2016125600A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/547,167 US10461698B2 (en) 2015-02-05 2016-01-22 Signal processing apparatus and method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015021075A JP2016144176A (ja) 2015-02-05 2015-02-05 信号処理装置および方法
JP2015-021075 2015-02-05

Publications (1)

Publication Number Publication Date
WO2016125600A1 true WO2016125600A1 (ja) 2016-08-11

Family

ID=56563951

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/051800 WO2016125600A1 (ja) 2015-02-05 2016-01-22 信号処理装置および方法

Country Status (3)

Country Link
US (1) US10461698B2 (ja)
JP (1) JP2016144176A (ja)
WO (1) WO2016125600A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023062770A1 (ja) * 2021-10-14 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 信号処理回路および受信装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11502717B2 (en) * 2021-01-22 2022-11-15 Qualcomm Incoporated Multiple element mixer with digital local oscillator synthesis

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228753A (ja) * 2003-01-21 2004-08-12 Matsushita Electric Ind Co Ltd 同調回路とこれを用いた高周波信号受信装置
WO2010087199A1 (ja) * 2009-01-29 2010-08-05 パナソニック株式会社 ハーモニックリジェクションミキサ
US20110006849A1 (en) * 2009-07-07 2011-01-13 Samsung Electronics Co., Ltd. Harmonic rejection mixer and harmonic rejection mixing method
JP2012065017A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp ハーモニックリジェクションミキサ及び位相調整方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4975903A (en) * 1984-05-07 1990-12-04 David Systems, Inc. Digital timeslot and signaling bus in a digital PBX switch
JP2010147988A (ja) * 2008-12-22 2010-07-01 Toshiba Corp 増幅回路および無線受信機
TWI441461B (zh) * 2011-05-20 2014-06-11 Sunplus Technology Co Ltd 具可適應性濾波器的通用接收裝置
US8526907B2 (en) * 2011-11-30 2013-09-03 St-Ericsson Sa Power consumption reduction technique for integrated wireless radio receiver front-ends
US8912849B2 (en) * 2013-04-30 2014-12-16 Mstar Semiconductor, Inc. Adaptive operational amplifier bias current
US9692473B2 (en) * 2014-05-16 2017-06-27 Analog Devices, Inc. Offset compensation in a receiver
CN106209147B (zh) * 2015-05-07 2018-08-24 上海澜至半导体有限公司 调谐器及信号调谐方法
KR101902093B1 (ko) * 2017-01-03 2018-09-28 (주)에프씨아이 Ｌｏ 생성 시스템 및 그 생성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228753A (ja) * 2003-01-21 2004-08-12 Matsushita Electric Ind Co Ltd 同調回路とこれを用いた高周波信号受信装置
WO2010087199A1 (ja) * 2009-01-29 2010-08-05 パナソニック株式会社 ハーモニックリジェクションミキサ
US20110006849A1 (en) * 2009-07-07 2011-01-13 Samsung Electronics Co., Ltd. Harmonic rejection mixer and harmonic rejection mixing method
JP2012065017A (ja) * 2010-09-14 2012-03-29 Renesas Electronics Corp ハーモニックリジェクションミキサ及び位相調整方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023062770A1 (ja) * 2021-10-14 2023-04-20 ソニーセミコンダクタソリューションズ株式会社 信号処理回路および受信装置

Also Published As

Publication number Publication date
US10461698B2 (en) 2019-10-29
US20180019707A1 (en) 2018-01-18
JP2016144176A (ja) 2016-08-08

Similar Documents

Publication Publication Date Title
US9641316B2 (en) Frequency divider and radio communications device
US9191127B2 (en) Signal filtering
US8938204B2 (en) Signal generator circuit and radio transmission and reception device including the same
US8880018B2 (en) Rotating harmonic rejection mixer
US20100119022A1 (en) Calibration-free local oscillator signal generation for a harmonic-rejection mixer
CN105723624B (zh) 谐波抑制转移滤波器
TWI619349B (zh) 時脈產生器以及時脈產生方法
US7085548B1 (en) Harmonic mixer
EP3228010A1 (en) Multi-stage frequency dividers and poly-phase signal generators
WO2016125600A1 (ja) 信号処理装置および方法
EP1351378B1 (en) Quadrature divider
EP1545007B1 (en) Local oscillator for harmonic image-rejection mixers
Razavi The harmonic-rejection mixer [a circuit for all seasons]
Meng et al. 2.4/5.7-GHz CMOS dual-band low-IF architecture using Weaver–Hartley image-rejection techniques
Idachaba et al. Analysis of a Weaver, Hartley and Saw-filter based, image reject architectures for radio receiver design
US9680461B1 (en) Generating local oscillator signals in a wireless sensor device
US6970687B1 (en) Mixer
Tran et al. Pass-band Gain Improvement Technique for Passive RC Polyphase Filter in Bluetooth Low-IF Receiver using Two RC Band-stop Filters
CN113261208B (zh) 一种用于载波聚合的射频接收机
Forbes et al. Embedded LO synthesis method in harmonic rejection mixers
US11190167B2 (en) Discrete time charge sharing IIR bandpass filter incorporating clock phase reuse
US20230155552A1 (en) Apparatus Comprising a Local Oscillator for Driving a Mixer
Bonehi et al. Gain and noise optimization of a passive sliding IF architecture
TW201448450A (zh) 具低轉換損耗之奇數多倍頻裝置
EP2980987B1 (en) Frequency down-conversion

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16746431

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15547167

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16746431

Country of ref document: EP

Kind code of ref document: A1