WO2010087199A1 - ハーモニックリジェクションミキサ - Google Patents

ハーモニックリジェクションミキサ Download PDF

Info

Publication number
WO2010087199A1
WO2010087199A1 PCT/JP2010/000554 JP2010000554W WO2010087199A1 WO 2010087199 A1 WO2010087199 A1 WO 2010087199A1 JP 2010000554 W JP2010000554 W JP 2010000554W WO 2010087199 A1 WO2010087199 A1 WO 2010087199A1
Authority
WO
WIPO (PCT)
Prior art keywords
mixer
output
control signal
phase
signal
Prior art date
Application number
PCT/JP2010/000554
Other languages
English (en)
French (fr)
Inventor
清水克人
齊藤典昭
荒木純道
那須貴文
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2010548441A priority Critical patent/JP5436455B2/ja
Priority to US13/143,789 priority patent/US8483643B2/en
Publication of WO2010087199A1 publication Critical patent/WO2010087199A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0086—Reduction or prevention of harmonic frequencies

Definitions

  • the present invention relates to a technique for suppressing (harmonic rejection) an odd-order harmonic response of a mixer used in a high-frequency processing unit in a wireless communication system.
  • TV tuners need to cover a wide reception band allocated to TV broadcast signals. For example, in Japan, it is necessary to support VHF (Very High Frequency) channels (100 MHz band, 200 MHz band) and UHF (Ultra High Frequency) channels (470 MHz to 770 MHz).
  • VHF Very High Frequency
  • UHF Ultra High Frequency
  • the software defined radio needs to support a plurality of wireless systems that use different wireless bands.
  • the desired frequency is caused by the nonlinearity of the mixer.
  • a disturbance signal that has been frequency-converted to a frequency in the vicinity of the output of the received signal having the following is output (hereinafter, this disturbance signal is referred to as an odd-order harmonic response).
  • TV tuners and software defined radios have a wide reception band, and signal amplitude when receiving a signal of a desired frequency and signal amplitudes other than the desired frequency component output due to the harmonic response
  • the ratio becomes a predetermined value
  • the reception sensitivity deteriorates. Therefore, a technique is known that suppresses the odd-order harmonic response by bringing the output waveform of the high-frequency component at the mixer output closer to a sine wave (see, for example, Non-Patent Document 1).
  • FIG. 1 is a block diagram showing a conventional harmonic rejection mixer described in FIG. 26.6.3 of Non-Patent Document 1.
  • a conventional harmonic rejection mixer 10 includes gm elements 1, 2, and 3, and mixers 4, 5, and 6, frequency-converts a signal input from an input terminal 11, and outputs it. Output from terminal 12.
  • the gm elements 1, 2, and 3 convert the voltage input from the input terminal 11 into current.
  • the mixers 4, 5, and 6 are driven using control signals 21, 22, and 23 as shown in FIG.
  • the control signals 21, 22, and 23 are pulse trains having the same frequency, a Hi period (on period) ratio to one period (hereinafter referred to as a DUTY ratio) of 50%, and a phase shifted by 45 degrees. is there.
  • the weighting of the amplitude is performed by the gm element arranged in each path, and the output signal of the mixer driven by the control signal whose phase is shifted by 45 degrees is added and synthesized.
  • the output waveform of the high frequency component as shown in FIG. 3 is obtained. Since this output waveform approximates a sine wave, it is possible to suppress odd-order harmonic responses.
  • Non-Patent Document 1 a technique for suppressing a harmonic response of a reception mixer used in a radio receiver by suppressing the output waveform to be a sine wave, and a transmission mixer used in an amplifier and a radio transmitter Techniques for suppressing generated harmonic distortion are known (see Patent Document 1 to Patent Document 6 and Non-Patent Document 2).
  • FIG. 4 is a configuration diagram of the power amplifier described in FIG.
  • the power amplifier 50 includes an amplifier circuit 51 and an amplifier circuit 52, amplifies signals input from the input terminal 61, the input terminal 62, and the input terminal 63 and outputs the amplified signal from the output terminal 64.
  • the amplifier circuit 51 has an inverter configuration composed of PMOS (Positive channel Metal Metal Oxide Semiconductor) and NMOS (Negative channel Metal Metal Oxide Semiconductor).
  • the PMOS gate terminal is connected to the input terminal 61 and the NMOS gate terminal is input. Connected to the terminal 62, the PMOS and NMOS are driven by independent input signals (input signal 55 and input signal 56).
  • the amplifier circuit 52 has an inverter configuration composed of PMOS and NMOS, and the gate terminals of the PMOS and NMOS are connected to the input terminal 63. The PMOS and NMOS are driven by the same input signal (input signal 57). .
  • FIG. 5 is a diagram showing input signals 55, 56, 57 to the power amplifier 50.
  • the input signal 57 is a signal having a DUTY ratio of 50%, and is input to the amplifier circuit 52 via the input terminal 63.
  • the input signal 55 is a signal that falls during the Hi period of the input signal 57 so that the operation time of the PMOS constituting the amplifier circuit 51 is less than 50% for one period. It is input to the PMOS constituting the amplifier circuit 51.
  • the input signal 56 is a signal that rises during the Low period of the input signal 57 so that the operation time of the NMOS constituting the amplifier circuit 51 is less than 50% for one period, and is amplified via the input terminal 62. This is input to the NMOS constituting the circuit 51.
  • the output output through the output terminal 64.
  • the waveform of the signal (the signal obtained by adding the output signals of the amplifier circuit 51 and the amplifier circuit 52) can be made close to a sine wave.
  • a conventional harmonic rejection mixer after branching an input signal, weights the amplitude by a gm element arranged in each path and adds the output signal of the mixer driven by a control signal whose phase is shifted by 45 degrees. By combining, the harmonic response is suppressed. Therefore, there is a problem that the gm element is increased and the circuit scale and the current consumption are increased by adopting a configuration in which the harmonic response is suppressed.
  • the quadrature demodulator in order to adjust the output waveform in each of the I phase and the Q phase, more gm elements are required, and there is a problem that the circuit scale and current consumption increase.
  • An object of the present invention is to provide a harmonic rejection mixer capable of suppressing a harmonic response while suppressing an increase in the number of gm elements.
  • the harmonic rejection mixer of the present invention is a harmonic rejection mixer that first adjusts the waveform of an output signal by synthesizing outputs of a plurality of mixers connected in parallel to a subsequent stage of a plurality of gm elements.
  • a plurality of gm elements that convert an I-phase gm element, a Q-phase gm element, and a shared gm element shared by the I-phase and the Q-phase,
  • Each output of the element is branched into a plurality, and each of the plurality of mixers has a configuration in which a switching element is connected to each output branch destination of the plurality of gm elements, and the I
  • the switching element connected to the branch destination of the output of the phase gm element and the Q phase gm element is controlled by a drive signal whose ON period ratio to one cycle is 50%, and the output of the shared gm element is
  • the switching element connected to the tip is controlled by a drive signal having an on-period ratio of less than 50% for one cycle
  • a harmonic rejection mixer can be configured.
  • the harmonic rejection mixer of the present invention is configured such that, in any of the plurality of gm elements, the switching elements connected to the branch destinations of the output of the same gm element are mutually connected. It is configured to be controlled by a drive signal composed of a pulse train that does not turn on at the same time.
  • a harmonic rejection mixer can be configured while suppressing an increase in the number of gm elements, and the harmonic response suppression effect can be improved.
  • the harmonic rejection mixer of the present invention has a switching element connected to the branch destination of the output of the shared gm element having an ON period for one cycle. It is configured to be controlled by a drive signal having a ratio of 25%.
  • a harmonic rejection mixer can be configured while suppressing an increase in the number of gm elements, and the harmonic response suppression effect can be improved.
  • the harmonic rejection mixer of the present invention is a harmonic rejection mixer that adjusts the waveform of the output signal by synthesizing the outputs of a plurality of mixers connected in parallel to the subsequent stage of the plurality of gm elements.
  • a plurality of gm elements that convert an I-phase gm element, a Q-phase gm element, and a shared gm element shared by the I-phase and the Q-phase,
  • Each output of the element is branched into a plurality, and each of the plurality of mixers has a configuration in which a switching element is connected to each output branch destination of the plurality of gm elements, and the I
  • the switching element connected to the branch destination of the output of each of the phase gm element, the Q phase gm element, and the shared gm element has a common value in which the ratio of the on period to one cycle is less than 50%.
  • the Q-phase output switching element is turned on at least during a period in which the I-phase output switching element is turned off among
  • a harmonic rejection mixer can be configured.
  • the harmonic rejection mixer of the present invention fifthly, in addition to the fourth configuration, further includes a plurality of capacitors connected to the subsequent stage of the plurality of mixers, and the same gm is used in any of the plurality of gm elements.
  • the switching elements connected to each of the output branch destinations of the elements are configured to be controlled by drive signals composed of pulse trains that are not simultaneously turned on.
  • a harmonic rejection mixer can be configured while suppressing an increase in the number of gm elements, and the harmonic response suppression effect can be improved.
  • the harmonic rejection mixer of the present invention includes, in addition to the fourth configuration or the fifth configuration, each of the I-phase gm element, the Q-phase gm element, and the shared gm element.
  • the switching element connected to the output branch destination is configured to be controlled by a drive signal whose ratio of the on period to one cycle is 25%.
  • a harmonic rejection mixer can be configured while suppressing an increase in the number of gm elements, and the harmonic response suppression effect can be improved.
  • the drive signal group for controlling the switching element is composed of pulse trains having the same frequency and different phases.
  • a harmonic rejection mixer can be configured while suppressing an increase in the number of gm elements, and the harmonic response suppression effect can be improved.
  • the harmonic rejection mixer of the present invention has a configuration in which the plurality of gm elements perform amplitude weighting on an input signal.
  • a harmonic rejection mixer can be configured while suppressing an increase in the number of gm elements, and the harmonic response suppression effect can be improved.
  • the figure which shows the structure of the harmonic rejection mixer of nonpatent literature 1 The figure which shows the control signal waveform of a nonpatent literature 1 description The figure which shows the output signal waveform of a nonpatent literature 1
  • the figure which shows the structure of the power amplifier of patent document 6 The figure which shows the input signal waveform to the power amplifier of patent document 6
  • the figure which shows an example of the harmonic rejection mixer in Embodiment 1 The figure which shows the structural example of the mixer in Embodiment 1 to Embodiment 4.
  • the figure which shows the waveform of the control signal in Embodiment 1 The figure which shows another example of the harmonic rejection mixer in Embodiment 1.
  • FIG. The figure which shows the waveform of the control signal in Embodiment 1 The figure which shows an example of the harmonic rejection mixer in Embodiment 2.
  • FIG. 10 is a diagram illustrating an example of a direct sampling mixer according to the fifth embodiment.
  • the present embodiment relates to a configuration in which the number of gm elements used in a harmonic rejection mixer is reduced by using a control signal whose duty ratio (ratio of on period to one cycle) is other than 50%, particularly less than 50%.
  • a control signal whose duty ratio (ratio of on period to one cycle) is other than 50%, particularly less than 50%.
  • FIG. 6 is a block diagram showing a schematic configuration of the harmonic rejection mixer according to the first embodiment of the present invention.
  • the harmonic rejection mixer 100 includes a gm element 101, a gm element 102, a mixer 103, a mixer 104, and a control signal generation unit 105, and a signal input from the input terminal 111 is a frequency.
  • the output signal 123 is output from the output terminal 112 after conversion.
  • the gm element 101 and the gm element 102 convert an alternating voltage input from the input terminal 111 into an alternating current.
  • the mixer 103 is connected to the gm element 101 and is driven by a control signal 121 output from the control signal generator 105.
  • the mixer 104 is connected to the gm element 102 and is driven by a control signal 122 output from the control signal generation unit 105.
  • the mixer 103 and the mixer 104 are preferably NMOS switches shown in FIG. 7A, PMOS switches shown in FIG. 7B, or CMOS (ComplementaryCompMetal Oxide Semiconductor) switches using the PMOS and NMOS shown in FIG. 7C in a complementary manner.
  • the passive mixer is configured and is driven by a control voltage and outputs an alternating current output from the gm element 101 or the gm element 102 to the output terminal 112 only during a period in which it is in an active state.
  • FIG. 8 is a diagram illustrating time waveforms of the control signal 121, the control signal 122, and the output signal 123.
  • the control signal 121 is a rectangular wave with a DUTY ratio of 50%.
  • the control signal 122 is a rectangular wave with a DUTY ratio of 25%, and preferably has the same frequency as the control signal 121 and a phase difference of 45 degrees.
  • the output signal 123 is obtained by adding the output signals of the mixer 103 and the mixer 104.
  • An AC voltage signal input from the input terminal 111 is branched and input to the gm element 101 and the gm element 102.
  • the gm element 101 outputs an alternating current corresponding to the gm 101 to the mixer 103.
  • the mixer 103 is driven by the control signal 121 and performs frequency conversion processing on the alternating current output from the gm element 101 based on the frequency of the control signal 121, and only during the period when the control signal 121 is in the active state.
  • the frequency-converted alternating current is output.
  • the gm element 102 outputs an alternating current corresponding to the gm 102 to the mixer 104.
  • the mixer 104 is driven by the control signal 122 and performs frequency conversion processing on the alternating current output from the gm element 102 based on the frequency of the control signal 122, and only during a period when the control signal 122 is active.
  • the frequency-converted alternating current is output.
  • a stepped voltage waveform shown in the output signal 123 can be taken out, and a half of the sine wave is obtained.
  • An output waveform close to a repetitive waveform of a cycle can be output.
  • a capacitive element such as a capacitor can be used as a load connected to the output terminal 112. In the case of using a capacitive element, it is possible to add a filter characteristic corresponding to the time for injecting current into the capacitive element.
  • FIG. 9 is a block diagram showing another example of the schematic configuration of the harmonic rejection mixer according to the present embodiment.
  • the harmonic rejection mixer 400 includes a gm element 401, a gm element 402, a mixer 403, a mixer 404, a mixer 405, a mixer 406, and a control signal generation unit 407.
  • An input signal is frequency-converted, and an output signal 423 and an output signal 424 are output from the output terminal 412 and the output terminal 413.
  • the gm element 401 and the gm element 402 convert an alternating voltage input from the input terminal 411 into an alternating current.
  • the mixer 403 is connected to the gm element 401 and is driven by the control signal 121 output from the control signal generation unit 407.
  • the mixer 404 is connected to the gm element 401 and is driven by a control signal 421 output from the control signal generation unit 407.
  • the mixer 405 is connected to the gm element 402 and is driven by the control signal 122 output from the control signal generation unit 407.
  • the mixer 406 is connected to the gm element 402 and is driven by a control signal 422 output from the control signal generation unit 407.
  • the mixer 403, the mixer 404, the mixer 405, and the mixer 406 preferably use the NMOS switch shown in FIG. 7A, the PMOS switch shown in FIG. 7B, or the PMOS and NMOS shown in FIG. 7C in a complementary manner.
  • This is a passive mixer composed of CMOS switches.
  • Each of the mixers is driven by the control signal, and the alternating current output from the gm element 401 or the gm element 402 is output to the output terminal 412 and the output terminal 413 only during a period of being in an active state (on period). Output.
  • FIG. 10 is a diagram illustrating time waveforms of the control signal 121, the control signal 122, the control signal 421, the control signal 422, the output signal 423, and the output signal 424.
  • the control signal 121 and the control signal 122 have the same waveforms as those described with reference to FIG.
  • the control signal 421 is a rectangular wave with a DUTY ratio of 50%.
  • the control signal 422 is a rectangular wave with a DUTY ratio of 25%, and preferably has the same frequency as the control signal 421 and a phase difference of 45 degrees.
  • the output signal 423 is obtained by adding the output signals of the mixer 403 and the mixer 405, and has the same waveform as the output signal 123 shown in FIG.
  • the output signal 424 is obtained by adding the output signals of the mixer 404 and the mixer 406.
  • the control signal 121 and the control signal 421, the control signal 122 and the control signal 422, the output signal 423 and the output signal 424 have the same frequency, and the phase difference between the signals is 180 degrees.
  • An AC voltage signal input from the input terminal 411 is branched and input to the gm element 401 and the gm element 402.
  • the gm element 401 outputs an alternating current corresponding to the gm 401 to the mixer 403 and the mixer 404.
  • the mixer 403 is driven by the control signal 121 and performs frequency conversion processing on the alternating current output from the gm element 401 based on the frequency of the control signal 121, and only during the period when the control signal 121 is in the active state.
  • the frequency-converted alternating current is output.
  • the mixer 404 is driven by the control signal 421 and performs frequency conversion processing on the alternating current output from the gm element 401 based on the frequency of the control signal 421, and only during the period when the control signal 421 is in the active state.
  • the frequency-converted alternating current is output.
  • the gm element 402 outputs an alternating current corresponding to the gm 402 to the mixer 405 and the mixer 406.
  • the mixer 405 is driven by the control signal 122 and performs frequency conversion processing on the alternating current output from the gm element 402 based on the frequency of the control signal 122, and only during the period when the control signal 122 is in the active state.
  • the frequency-converted alternating current is output.
  • the mixer 406 is driven by the control signal 422 and performs frequency conversion processing on the alternating current output from the gm element 402 based on the frequency of the control signal 422, and only during the period when the control signal 422 is in the active state.
  • the frequency-converted alternating current is output.
  • An output waveform close to a repetitive waveform of a cycle can be output.
  • a current obtained by adding the output currents of the mixer 404 and the mixer 406 flows to the output terminal 413.
  • a stepped voltage waveform shown in the output signal 424 can be taken out, and a sine wave It is possible to output an output waveform close to a repetitive waveform of a half cycle.
  • a capacitive element such as a capacitor can be used as a load connected to the output terminals 412 and 413.
  • the output signal 423 and the output signal 424 have the same frequency and the phase difference between the signals is 180 degrees
  • the output signal 423 is used after the load by using a differential amplifier (not shown) or the like.
  • a differential amplifier not shown
  • the harmonic rejection mixer described in Non-Patent Document 1 requires three gm elements, whereas the harmonic rejection mixer described in the first embodiment of the present invention includes two gm elements. Since it is configured, the purpose of reducing the number of gm elements can be realized.
  • the present embodiment a configuration has been described in which the number of gm elements used in a harmonic rejection mixer is reduced by combining a control signal having a DUTY ratio of 50% and a control signal having a DUTY ratio of 25%.
  • the present invention is not limited to this.
  • the DUTY ratio of a control signal having a duty ratio of less than 50% is set to N%
  • the reference phase difference between the control signal having a duty ratio of 50% and the control signal having a duty ratio of N% is set to (180 ⁇ N / 100) degrees.
  • the ratio of the gm of the gm element at the front stage of the mixer driven at a duty ratio of 50% and the gm of the gm element at the front stage of the mixer driven at a duty ratio of N% can be simulated as a sine wave by a rectangular wave.
  • the number of gm elements used in the harmonic rejection mixer can be reduced.
  • FIG. 11 is a block diagram showing a schematic configuration of a harmonic rejection mixer according to the second embodiment of the present invention.
  • the harmonic rejection mixer 600 includes a gm element 601, a gm element 602, a mixer 603, a mixer 604, a mixer 605, a mixer 606, a mixer 607, a mixer 608, a mixer 609, a mixer 610, and a control signal.
  • the gm element 601 and the gm element 602 convert the differential AC voltage input from the input terminal 611 into a differential AC current. Specifically, the gm element 601 and the gm element 602 output a differential AC current having a phase difference corresponding to the positive phase and the negative phase of the input differential AC voltage.
  • the mixer 603 is connected to the positive phase output unit of the gm element 601 and is driven by the control signal 121 output from the control signal generation unit 407.
  • the mixer 604 is connected to the positive phase output unit of the gm element 601 and is driven by the control signal 421 output from the control signal generation unit 407.
  • the mixer 605 is connected to the negative phase output unit of the gm element 601 and is driven by the control signal 421 output from the control signal generation unit 407.
  • the mixer 606 is connected to the negative phase output unit of the gm element 601 and is driven by the control signal 121 output from the control signal generation unit 407.
  • the mixer 607 is connected to the positive phase output unit of the gm element 602 and is driven by the control signal 122 output from the control signal generation unit 407.
  • the mixer 608 is connected to the positive phase output unit of the gm element 602 and is driven by the control signal 422 output from the control signal generation unit 407.
  • the mixer 609 is connected to the negative phase output unit of the gm element 602 and is driven by the control signal 422 output from the control signal generation unit 407.
  • the mixer 610 is connected to the negative phase output unit of the gm element 602 and is driven by the control signal 122 output from the control signal generation unit 407.
  • the mixer 603, the mixer 604, the mixer 605, the mixer 606, the mixer 607, the mixer 608, the mixer 609, and the mixer 610 are preferably an NMOS switch shown in FIG. 7A, a PMOS switch shown in FIG. This is a passive mixer composed of CMOS switches using the PMOS and NMOS shown in 7C in a complementary manner.
  • Each of the mixers is driven by a control signal and is in the active state (on period) only during the positive phase output unit or negative phase output unit of the gm element 601 or the positive phase output unit or negative phase of the gm element 602.
  • the alternating current output from the output unit is output to the output terminal 612.
  • FIG. 12 is a diagram showing time waveforms of the control signal 121, the control signal 122, the control signal 421, the control signal 422, the output signal 621, and the output signal 622.
  • the control signal 121, the control signal 122, the control signal 421, and the control signal 422 have the same waveforms as those described with reference to FIGS.
  • the output signal 621 is obtained by adding the output signals of the mixer 603, the mixer 605, the mixer 607, and the mixer 609.
  • An output signal 622 is obtained by adding the output signals of the mixer 604, the mixer 606, the mixer 608, and the mixer 610.
  • the output signal 621 and the output signal 622 have the same frequency, and the phase difference between the signals is 180 degrees.
  • the differential AC voltage signal input from the input terminal 611 is branched and input to the gm element 601 and the gm element 602.
  • the gm element 601 outputs a positive phase alternating current corresponding to the gm 601 to the mixer 603 and the mixer 604, and outputs a negative phase alternating current corresponding to the gm 601 to the mixer 605 and the mixer 606.
  • the mixer 603 is driven by the control signal 121 and performs a frequency conversion process on the positive-phase alternating current output from the gm element 601 based on the frequency of the control signal 121 and is in an active state by the control signal 121. Only in the middle, frequency-converted alternating current is output.
  • the mixer 604 is driven by the control signal 421, performs a frequency conversion process on the positive-phase AC current output from the gm element 601 based on the frequency of the control signal 421, and is in an active state by the control signal 421. Only in the middle, frequency-converted alternating current is output.
  • the mixer 605 is driven by the control signal 421, performs a frequency conversion process on the negative-phase alternating current output from the gm element 601 based on the frequency of the control signal 421, and is in the active state by the control signal 421. Only in the middle, frequency-converted alternating current is output.
  • the mixer 606 is driven by the control signal 121, performs a frequency conversion process on the negative phase alternating current output from the gm element 601 based on the frequency of the control signal 121, and is in an active state by the control signal 121. Only in the middle, the frequency-converted alternating current is output.
  • the gm element 602 outputs a positive-phase AC current corresponding to the gm 602 to the mixer 607 and the mixer 608, and outputs a negative-phase AC current corresponding to the gm 602 to the mixer 609 and the mixer 610.
  • the mixer 607 is driven by the control signal 122 and performs frequency conversion processing on the positive-phase alternating current output from the gm element 602 based on the frequency of the control signal 122 and is in an active state by the control signal 122. Only in the middle, frequency-converted alternating current is output.
  • the mixer 608 is driven by the control signal 422, performs a frequency conversion process on the positive-phase alternating current output from the gm element 602 based on the frequency of the control signal 422, and is in the active state by the control signal 422. Only in the middle, frequency-converted alternating current is output.
  • the mixer 609 is driven by the control signal 422, performs a frequency conversion process on the negative-phase alternating current output from the gm element 602 based on the frequency of the control signal 422, and is a period in which the control signal 422 enters an active state. Only in the middle, frequency-converted alternating current is output.
  • the mixer 610 is driven by the control signal 122 and performs frequency conversion processing on the negative-phase alternating current output from the gm element 602 based on the frequency of the control signal 122 and is in an active state by the control signal 122. Only in the middle, frequency-converted alternating current is output.
  • the output terminal 612 includes a positive phase current obtained by adding the output currents of the mixer 603, the mixer 605, the mixer 607, and the mixer 609, and a negative phase current obtained by adding the output currents of the mixer 604, the mixer 606, the mixer 608, and the mixer 610. Is output.
  • the stepped voltage waveforms shown in the output signal 621 and the output signal 622 can be taken out, and an output waveform close to a one-cycle repetitive waveform of a sine wave is output. can do. In this way, the harmonic response can be suppressed.
  • a capacitive element such as a capacitor can be used as a load connected to the output terminal 612.
  • the harmonic rejection mixer 100 is a single-ended mixer
  • the harmonic rejection mixer 400 is a single balance mixer
  • the harmonic rejection mixer 600 is a double balance mixer. Therefore, based on Embodiment 1 and Embodiment 2, it is possible to change to another configuration by disclosing any one configuration. Therefore, in the following embodiments, only the single balance configuration will be described for the sake of simplicity.
  • the present embodiment a configuration has been described in which the number of gm elements used in a harmonic rejection mixer is reduced by combining a control signal having a DUTY ratio of 50% and a control signal having a DUTY ratio of 25%.
  • the present invention is not limited to this.
  • the DUTY ratio of a control signal having a duty ratio of less than 50% is set to N%
  • the reference phase difference between the control signal having a duty ratio of 50% and the control signal having a duty ratio of N% is set to (180 ⁇ N / 100) degrees.
  • the ratio of the gm of the gm element at the front stage of the mixer driven at a duty ratio of 50% and the gm of the gm element at the front stage of the mixer driven at a duty ratio of N% can be simulated as a sine wave by a rectangular wave.
  • the number of gm elements used in the harmonic rejection mixer can be reduced.
  • a quadrature demodulator that generates an I-phase output and a Q-phase output having a phase difference of 90 degrees is configured using the harmonic rejection mixer 400 (FIG. 9) shown in the first embodiment.
  • a description will be given of a configuration in which some mixers are driven using a control signal having a DUTY ratio of less than 50%, and a gm element is shared between the I phase and the Q phase using a period in which the mixer is inactive (off period). To do.
  • FIG. 13 is a block diagram showing a schematic configuration of a harmonic rejection mixer according to the third embodiment of the present invention.
  • the harmonic rejection mixer 800 includes an I-phase gm element 801, a shared gm element 802, a Q-phase gm element 803, a mixer 804, a mixer 805, a mixer 806, a mixer 807, a mixer 808, and a mixer. 809, a mixer 810, a mixer 811, and a control signal generation unit 812, frequency-convert the signal input from the input terminal 821, and output an I-phase positive-phase signal from the output terminal 822 and I from the output terminal 823.
  • the negative phase signal of the phase is outputted from the output terminal 824, the positive phase signal of Q phase, and the negative phase signal of Q phase is outputted from the output terminal 825, respectively.
  • the gm shared unit 840 includes a gm element 802, a mixer 806, a mixer 807, a mixer 808, and a mixer 809.
  • the gm element 801, the gm element 802, and the gm element 803 convert an alternating voltage input from the input terminal 821 into an alternating current.
  • the mixer 804 is connected to the gm element 801 and is driven by the control signal 831 output from the control signal generation unit 812.
  • the mixer 805 is connected to the gm element 801 and is driven by a control signal 832 output from the control signal generation unit 812.
  • the mixer 806 is connected to the gm element 802 and driven by a control signal 835 output from the control signal generation unit 812.
  • the mixer 807 is connected to the gm element 802 and driven by a control signal 836 output from the control signal generation unit 812.
  • the mixer 808 is connected to the gm element 802 and driven by a control signal 837 output from the control signal generation unit 812.
  • the mixer 809 is connected to the gm element 802 and driven by a control signal 838 output from the control signal generation unit 812.
  • the mixer 810 is connected to the gm element 803 and driven by a control signal 833 output from the control signal generation unit 812.
  • the mixer 811 is connected to the gm element 803 and driven by a control signal 834 output from the control signal generation unit 812.
  • the mixer 804, the mixer 805, the mixer 806, the mixer 807, the mixer 808, the mixer 809, the mixer 810, and the mixer 811 are preferably an NMOS switch shown in FIG. 7A, a PMOS switch shown in FIG. 7B, or FIG.
  • the passive mixer is composed of CMOS switches using the PMOS and NMOS shown in FIG.
  • Each of the mixers is driven by a control signal, and only during a period of being in an active state (on period), an alternating current output from the gm element 801, the gm element 802, or the gm element 803 is output as an output terminal 822, an output terminal. 823, the output terminal 824, or the output terminal 825.
  • FIG. 14 is a diagram showing time waveforms of the control signals 831, 832, 833, 834, 835, 836, 837 and 838. These control signals have the same frequency, but differ in phase and DUTY ratio.
  • the control signal 831, the control signal 832, the control signal 833, and the control signal 834 are rectangular waves with a DUTY ratio of 50%.
  • the phase difference between the control signal 831 and the control signal 832 and the phase difference between the control signal 833 and the control signal 834 are 180 degrees. Further, the phase difference between the control signal 831 and the control signal 833 and the phase difference between the control signal 832 and the control signal 834 are 90 degrees.
  • control signals 835, 836, 837, and 838 are rectangular waves having a DUTY ratio of 25%, and are each shifted in phase by 90 degrees. Further, the reference phase of the rectangular wave group having a DUTY ratio of 50% and the reference phase of the rectangular wave group having a DUTY ratio of 25% have a phase difference of 45 degrees.
  • control signals 831, 832, 833, 833, 834, 835, 836, 837, and 838 have the same frequency and are synchronized.
  • control signals 831 and 832, the control signal 833 and the control signal 834, the control signal 835, the control signal 836, the control signal 837, and the control signal 838 are set so that the mixers driven by the respective control signals do not become active at the same time. It is desirable to control. For example, when the DUTY ratio is 50% so that the time when each control signal becomes Hi (on period) does not overlap, the waveform of the actual control signal is shaped to be less than 50%, and the DUTY ratio is In the case of 25%, it is desirable to shape the waveform of the actual control signal so that it is less than 25%. Further, it is desirable to adjust the phase of the control signal with a DUTY of 50% and the control signal with a DUTY ratio of 25% so that the error from the pseudo sine wave does not increase with the waveform shaping of the control signal.
  • the AC voltage signal input from the input terminal 821 is branched and input to the gm element 801, the gm element 802, and the gm element 803.
  • the gm element 801 outputs an alternating current corresponding to the gm 801 to the mixer 804 and the mixer 805.
  • the mixer 804 is driven by the control signal 831 and performs frequency conversion processing on the alternating current output from the gm element 801 based on the frequency of the control signal 831, and only during the period when the control signal 831 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 822.
  • the mixer 805 is driven by the control signal 832 and performs frequency conversion processing on the alternating current output from the gm element 801 based on the frequency of the control signal 832, and only during the period when the control signal 832 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 823.
  • the gm element 802 outputs an alternating current corresponding to the gm 802 to the mixer 806, the mixer 807, the mixer 808, and the mixer 809.
  • the mixer 806 is driven by the control signal 835 and performs frequency conversion processing on the alternating current output from the gm element 802 based on the frequency of the control signal 835, and is in the active state by the control signal 835 (ON Only during the period), the frequency-converted alternating current is output to the output terminal 822.
  • the mixer 807 is driven by the control signal 836 and performs frequency conversion processing on the alternating current output from the gm element 802 based on the frequency of the control signal 836, and only during the period when the control signal 836 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 823.
  • the mixer 808 is driven by the control signal 837 and performs frequency conversion processing on the alternating current output from the gm element 802 based on the frequency of the control signal 837, and only during the period when the control signal 837 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 824.
  • the mixer 809 is driven by the control signal 838 and performs frequency conversion processing on the alternating current output from the gm element 802 based on the frequency of the control signal 838, and only during the period when the control signal 838 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 825.
  • the gm element 803 outputs an alternating current corresponding to the gm 803 to the mixer 810 and the mixer 811.
  • the mixer 810 is driven by the control signal 833 and performs frequency conversion processing on the alternating current output from the gm element 803 based on the frequency of the control signal 833 and only during a period when the control signal 833 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 824.
  • the mixer 811 is driven by the control signal 834 and performs frequency conversion processing on the alternating current output from the gm element 803 based on the frequency of the control signal 834, and only during the period when the control signal 834 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 825.
  • the current obtained by adding the output currents of the mixer 804 and the mixer 806 flows to the output terminal 822 (I positive phase).
  • a current obtained by adding the output currents of the mixer 805 and the mixer 807 flows through the output terminal 823 (I negative phase).
  • a current obtained by adding the output currents of the mixer 808 and the mixer 810 flows to the output terminal 824 (Q positive phase).
  • a current obtained by adding the output currents of the mixer 809 and the mixer 811 flows through the output terminal 825 (Q negative phase).
  • a step-like output signal 423 and an output signal 424 as shown in FIG. 10 can be taken out.
  • two stepped voltage waveforms having a phase difference of 90 degrees with respect to each of the output signal 423 and the output signal 424 can be extracted. it can.
  • an I-phase output signal is obtained using the gm element 801 and the gm element 802 and the mixer 804, the mixer 805, the mixer 806, and the mixer 807. Further, a Q-phase output signal is obtained using the gm element 803 and the gm element 802 and the mixer 808, the mixer 809, the mixer 810, and the mixer 811.
  • the gm element 802 can be shared between the I phase and the Q phase by using a control signal having a DUTY ratio of 25% for the gm sharing unit 840.
  • the difference between the output signal of the output terminal 822 and the output signal of the output terminal 823 is obtained by using a differential amplifier (not shown) after the load. As shown in FIG. 10, a stepped output signal 425 close to a one-cycle repetitive waveform of a sine wave can be obtained. Similarly, by taking the difference between the output signal at the output terminal 824 and the output signal at the output terminal 825, an output signal having a 90-degree phase difference with respect to the output signal 425 can be obtained. In this way, the harmonic response can be suppressed while suppressing the number of gm elements to be used.
  • a capacitive element such as a capacitor can be used as a load connected to the output terminals 822, 823, 824, and 825.
  • the harmonic rejection mixer described in Non-Patent Document 1 requires three gm elements. If a quadrature demodulator is configured using the technique of Non-Patent Document 1, six gm elements are required. . On the other hand, according to the configuration of the present embodiment, since the quadrature demodulator can be configured using three gm elements, the number of gm elements can be reduced, and the circuit scale can be reduced. Furthermore, power consumption of the entire circuit can be suppressed.
  • the configuration in which the number of gm elements used in the harmonic rejection mixer is reduced by combining a control signal having a DUTY ratio of 50% and a control signal having a DUTY ratio of 25% has been described.
  • the combination of ratios is not limited to this.
  • the DUTY ratio of a control signal having a duty ratio of less than 50% is set to N%
  • the reference phase difference between the control signal having a duty ratio of 50% and the control signal having a duty ratio of N% is set to (180 ⁇ N / 100) degrees.
  • the ratio of the gm of the gm element at the front stage of the mixer driven at a duty ratio of 50% and the gm of the gm element at the front stage of the mixer driven at a duty ratio of N% can be simulated as a sine wave by a rectangular wave.
  • the number of gm elements used in the harmonic rejection mixer can be reduced.
  • a quadrature demodulator that generates an I-phase output and a Q-phase output with a phase difference of 90 degrees is configured using a harmonic rejection mixer. Indicates.
  • the third embodiment only some of the mixers are driven by using a control signal with a DUTY ratio of less than 50%. However, in this embodiment, all the mixers have a common value with a DUTY ratio of less than 50%. The difference is that the mixer is driven using a certain control signal. The point that the gm element is shared between the I phase and the Q phase using the period in which the mixer is inactive is the same as in the third embodiment.
  • FIG. 15 is a block diagram showing a schematic configuration of the harmonic rejection mixer according to the present embodiment.
  • the harmonic rejection mixer 1000 includes an I-phase gm element 801, a Q-phase gm element 803, a shared gm element 802, a mixer 806, a mixer 807, a mixer 808, and a mixer 809.
  • the same components as those described in the third embodiment with reference to FIG. 13 are denoted by the same reference numerals as those in FIG.
  • the gm element 801, the gm element 802, and the gm element 803 convert an alternating voltage input from the input terminal 821 into an alternating current.
  • the mixer 1001 is connected to the gm element 801 and is driven by the control signal 1031 output from the control signal generation unit 1009.
  • the mixer 1002 is connected to the gm element 801 and driven by a control signal 1032 output from the control signal generation unit 1009.
  • the mixer 1003 is connected to the gm element 801 and driven by a control signal 1033 output from the control signal generation unit 1009.
  • the mixer 1004 is connected to the gm element 801 and driven by the control signal 1034 output from the control signal generation unit 1009.
  • the mixer 1005 is connected to the gm element 803 and driven by the control signal 1032 output from the control signal generation unit 1009.
  • the mixer 1006 is connected to the gm element 803 and driven by a control signal 1033 output from the control signal generation unit 1009.
  • the mixer 1007 is connected to the gm element 803 and driven by a control signal 1034 output from the control signal generation unit 1009.
  • the mixer 1008 is connected to the gm element 803 and driven by a control signal 1031 output from the control signal generation unit 1009.
  • the mixer 1001, the mixer 1002, the mixer 1003, the mixer 1004, the mixer 1005, the mixer 1006, the mixer 1007, and the mixer 1008 are preferably an NMOS switch shown in FIG. 7A, a PMOS switch shown in FIG. 7B, or FIG.
  • the passive mixer is composed of CMOS switches using the PMOS and NMOS shown in FIG.
  • Each of the mixers is driven by a control signal and outputs an alternating current output from the gm element 801 or the gm element 803 only during the active period (on period), as an output terminal 822, an output terminal 823, and an output terminal. 824 or output to the output terminal 825.
  • FIG. 16 is a diagram showing time waveforms of the control signals 1031, 1032, 1033, 1034, 835, 836, 837, and 838. These control signals have the same frequency, have a common DUTY ratio, and differ only in phase.
  • the control signals 835, 836, 837, and 838 input to the gm shared unit 840 are the same as those described in Embodiment 3 with reference to FIG.
  • the control signals 1031, 1032, 1033, and 1034 are rectangular waves with a DUTY ratio of 25%, and are obtained by shifting the phase by 90 degrees.
  • the reference phase of the control signals 1031, 1032, 1033, 1034 and the reference phase of the control signals 835, 836, 837, 838 have a phase difference of 45 degrees.
  • control signals 1031, 1032, 1033, 1034, 835, 836, 837 and 838 have the same frequency and are synchronized.
  • control signal 835, the control signal 836, the control signal 837, and the control signal 838 are controlled so that the mixers driven by the respective control signals are not simultaneously activated.
  • the AC voltage signal input from the input terminal 821 is branched and input to the gm element 801, the gm element 802, and the gm element 803.
  • the I-phase gm element 801 outputs an alternating current corresponding to the gm 801 to the mixer 1001, the mixer 1002, the mixer 1003, and the mixer 1004.
  • the mixer 1001 is driven by the control signal 1031 and performs frequency conversion processing on the alternating current output from the gm element 801 based on the frequency of the control signal 1031, and only during the period when the control signal 1031 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 822.
  • the mixer 1002 is driven by the control signal 1032 and performs frequency conversion processing on the alternating current output from the gm element 801 based on the frequency of the control signal 1032, and only during a period in which the control signal 1032 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 822.
  • the mixer 1003 is driven by the control signal 1033 and performs frequency conversion processing on the alternating current output from the gm element 801 based on the frequency of the control signal 1033 and only during a period when the control signal 1033 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 823.
  • the mixer 1004 is driven by the control signal 1034 and performs frequency conversion processing on the alternating current output from the gm element 801 based on the frequency of the control signal 1034, and only during the period when the control signal 1034 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 823.
  • Q phase gm element 803 outputs an alternating current corresponding to gm 803 to mixer 1005, mixer 1006, mixer 1007 and mixer 1008.
  • the mixer 1005 is driven by the control signal 1032 and performs frequency conversion processing on the alternating current output from the gm element 803 based on the frequency of the control signal 1032, and only during the period when the control signal 1032 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 824.
  • the mixer 1006 is driven by the control signal 1033 and performs frequency conversion processing on the alternating current output from the gm element 803 based on the frequency of the control signal 1033, and only during the period when the control signal 1033 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 824.
  • the mixer 1007 is driven by the control signal 1034 and performs frequency conversion processing on the alternating current output from the gm element 803 based on the frequency of the control signal 1034, and only during the period when the control signal 1034 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 825.
  • the mixer 1008 is driven by the control signal 1031 and performs frequency conversion processing on the alternating current output from the gm element 803 based on the frequency of the control signal 1031, and only during the period when the control signal 1031 is in the active state.
  • the frequency-converted alternating current is output to the output terminal 825.
  • a current obtained by adding the output currents of the mixer 806, the mixer 1001, and the mixer 1002 flows through the output terminal 822 (I positive phase).
  • a current obtained by adding the output currents of the mixer 807, the mixer 1003, and the mixer 1004 flows to the output terminal 823 (I negative phase).
  • a current obtained by adding the output currents of the mixer 808, the mixer 1005, and the mixer 1006 flows to the output terminal 824 (Q positive phase).
  • a current obtained by adding the output currents of the mixer 809, the mixer 1007, and the mixer 1008 flows to the output terminal 825 (Q negative phase).
  • a step-like output signal 423 and an output signal 424 as shown in FIG. 10 can be taken out. Further, by connecting an appropriate load to the output terminal 824 and the output terminal 825, a stepped voltage waveform having a phase difference of 90 degrees with respect to the output signal 423 and the output signal 424 can be extracted.
  • an I-phase output signal is obtained using the gm element 801 and the gm element 802 and the mixer 806, the mixer 807, the mixer 1001, the mixer 1002, the mixer 1003, and the mixer 1004. Further, a Q-phase output signal is obtained using the gm element 803 and the gm element 802 and the mixer 808, the mixer 809, the mixer 1005, the mixer 1006, the mixer 1007, and the mixer 1008.
  • the gm element 802 can be shared between the I phase and the Q phase. Further, according to the configuration of the present embodiment, since all the mixers can be driven only with a control signal having a DUTY ratio of 25%, self-mixing, which is a problem in the direct conversion configuration or the low-IF configuration, is avoided. it can.
  • a step-like output signal 425 similar to a one-cycle repetitive waveform of a sine wave shown in FIG. 10 can be obtained.
  • an output signal having a 90-degree phase difference with respect to the output signal 425 can be obtained. In this way, the harmonic response can be suppressed while suppressing the number of gm elements to be used.
  • a capacitive element such as a capacitor can be used as a load connected to the output terminals 822, 823, 824, and 825.
  • the harmonic rejection mixer described in Non-Patent Document 1 requires three gm elements. If a quadrature demodulator is configured using the technique of Non-Patent Document 1, six gm elements are required. . On the other hand, according to the configuration of the present embodiment, since the quadrature demodulator can be configured using three gm elements, the number of gm elements can be reduced, and the circuit scale can be reduced. Furthermore, power consumption of the entire circuit can be suppressed. Furthermore, since all the mixers are driven using only control signals having a common DUTY ratio, there is an effect that self-mixing, which is a problem in the direct conversion configuration or the low-IF configuration, can be avoided.
  • a single-ended mixer configuration and a double balance mixer configuration can be realized.
  • the configuration example using only the control signal having the DUTY ratio of 25% is described.
  • the DUTY ratio of the control signal is less than 50%, and some of the gm elements are I-phase and Q-phase. If it can share in a phase, it will not be limited to this.
  • the present embodiment shows a configuration for realizing a direct sampling mixer using the harmonic rejection mixer shown in the first to fourth embodiments.
  • FIG. 17 is a block diagram showing a schematic configuration of a direct sampling mixer according to the fifth embodiment of the present invention.
  • the direct sampling mixer 1200 includes a harmonic rejection mixer 1201, a switched capacitor filter unit 1202, and a control signal generation unit 1203, and frequency-converts a signal input from the input terminal 1221.
  • harmonic rejection mixer 1201 As a configuration of the harmonic rejection mixer 1201, a configuration in which a quadrature demodulator is configured using the harmonic rejection mixer shown in the first or second embodiment, or a quadrature shown in the third or fourth embodiment. It is a harmonic rejection mixer having a demodulator configuration.
  • the switched capacitor filter unit 1202 performs, for example, I-phase and Q-phase processing using a sampling circuit disclosed in Patent Document 7, and is a filter configured by a MOS switch and a capacitor.
  • the control signal generation unit 1203 receives a control signal for driving the harmonic rejection mixer 1201, a control signal for controlling the mixer included in the harmonic rejection mixer 1201, and a control signal for driving the switched capacitor filter unit 1202. It consists of a digital control unit to generate. As a digital control unit that generates a control signal for driving the switched capacitor filter unit 1202, for example, a configuration disclosed in Patent Document 7 can be used.
  • a direct sampling mixer can be realized by using the harmonic rejection mixer shown in the first to fourth embodiments.
  • the mixer is described as being active during the period when the control signal is Hi (the peak period of the rectangular wave pulse).
  • Hi the peak period of the rectangular wave pulse
  • NMOS complementary metal-oxide-semiconductor
  • the mixer using PMOS can be made active by rereading the Hi period as the Low period (the period of the valley of the rectangular wave pulse). Yes.
  • the period in which the mixer is in the active state can be referred to as the on period
  • the period in which the mixer is in the inactive state can be referred to as the off period.
  • the control signal generation unit is realized by a semiconductor element
  • the ratio of the on period to one cycle in the drive signal may be shifted from 50% or 25% to several percent.
  • the waveform shape of the output signal of the harmonic rejection mixer varies.
  • the harmonic rejection mixer is close to a repetitive waveform of one period (or half period) of a sine wave. A stepped output signal is obtained.
  • the harmonic response is suppressed compared to the case where the ratio of the on period to one period is 50% or 25%.
  • the effect is slightly reduced, the effect of the present invention can be enjoyed.
  • the present inventors have confirmed that the effect of the present invention can be obtained even when variations in semiconductor elements are taken into account when the control signal generation unit is realized by a semiconductor element.
  • the harmonic rejection mixer of the present invention can realize a harmonic rejection mixer capable of suppressing the harmonic response while suppressing an increase in the number of gm elements. This is useful for the next harmonic response suppression technology (harmonic rejection).

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

　ｇｍ素子数の増大を抑制しながら、高調波応答を抑圧可能なハーモニックリジェクションミキサを開示する。複数のｇｍ素子の後段に並列に接続された複数のミキサの出力を合成することにより、出力信号の波形を調整するハーモニックリジェクションミキサにおいて、少なくとも一部のミキサを、ＤＵＴＹ比が５０％未満である制御信号を用いて駆動し、Ｉ相用のミキサが非アクティブとなる期間を利用して、Ｑ相用のミキサをアクティブとすることにより、Ｉ相とＱ相で一部のｇｍ素子を共用する。

Description

ハーモニックリジェクションミキサ
　本発明は、無線通信システムにおける高周波処理部に用いられるミキサの奇数次の高調波応答の抑圧（ハーモニックリジェクション）技術に関する。
　テレビチューナは、テレビ放送信号に割り当てられている広い受信帯域をカバーする必要がある。例えば、日本においては、ＶＨＦ（Very High Frequency）チャネル（100MHz帯、200MHz帯）、ＵＨＦ（Ultra High Frequency）チャネル（470MHz～770MHz）に対応する必要がある。また、ソフトウェア無線機は、異なる無線帯域を使用する複数の無線システムに対応する必要がある。
　一般的に、無線機受信部を構成するミキサに対して、ミキサを駆動するための局部発振信号の奇数倍の周波数帯の無線周波数信号を入力すると、ミキサの非線形性に起因して、所望周波数を有する受信信号出力の近傍の周波数へと周波数変換された妨害信号が出力される（以下、この妨害信号を奇数次の高調波応答と呼ぶ）。
　ここで、テレビチューナや、ソフトウェア無線機は対応すべき受信帯域が広く、所望周波数の信号を受信する時の信号振幅と、高調波応答に起因して出力される所望周波数成分以外の信号振幅との比が所定値になると受信感度が劣化する。そこで、ミキサ出力における高周波成分の出力波形を正弦波に近づけることで、奇数次の高調波応答を抑圧する技術が知られている（例えば、非特許文献１参照）。
　図１は非特許文献１の第２６．６．３図に記載された従来のハーモニックリジェクションミキサを示すブロック図である。図１に示すように、従来のハーモニックリジェクションミキサ１０は、ｇｍ素子１、２、３と、ミキサ４、５、６とを備え、入力端子１１から入力される信号を周波数変換して、出力端子１２から出力する。
　ｇｍ素子１、２、３は、入力端子１１より入力される電圧を電流に変換する。ここで、ｇｍ素子１、２、３それぞれの出力電流に対する入力電圧の比は、ｇｍ１：ｇｍ２：ｇｍ３＝１：√２：１に設定されている。
　ミキサ４、５、６は、図２に示すような制御信号２１、２２、２３を用いて駆動される。この制御信号２１、２２、２３は、周波数が同一で、１周期に対するＨｉ期間（オン期間）の比（以下、ＤＵＴＹ比と呼ぶ）が５０％であり、４５度ずつ位相がシフトされたパルス列である。
　このように、入力信号を分岐後、各経路に配置するｇｍ素子により振幅の重み付けを実施するとともに、４５度ずつ位相をシフトした制御信号により駆動するミキサの出力信号を加算して合成することで、図３に示すような高周波成分の出力波形を得る。この出力波形は正弦波に近似しているため、奇数次の高調波応答を抑圧できる。
　上記非特許文献１のほかにも、出力波形を正弦波に近づけることで、無線機受信部に用いる受信ミキサの高調波応答を抑圧する技術、及び、増幅器や無線機送信部に用いる送信ミキサの発生する高調波歪を抑制する技術が知られている（特許文献１から特許文献６、及び、非特許文献２参照）。
　ここでは、一例として、特許文献６記載のパワーアンプにおけるハーモニックリジェクション技術について説明する。図４は、特許文献６の第１Ａ図に記載されたパワーアンプの構成図である。図４に示すように、パワーアンプ５０は、増幅回路５１、増幅回路５２を備え、入力端子６１、入力端子６２、入力端子６３より入力される信号を増幅して、出力端子６４より出力する。
　増幅回路５１は、ＰＭＯＳ（Positive channel Metal Oxide Semiconductor）とＮＭＯＳ（Negative channel Metal Oxide Semiconductor）より構成されるインバータ構成で、ＰＭＯＳのゲート端子が入力端子６１に接続されるとともに、ＮＭＯＳのゲート端子が入力端子６２に接続され、ＰＭＯＳとＮＭＯＳとは独立の入力信号（入力信号５５と入力信号５６）により駆動される。一方、増幅回路５２は、ＰＭＯＳとＮＭＯＳより構成されるインバータ構成で、ＰＭＯＳ及びＮＭＯＳのゲート端子が入力端子６３に接続され、ＰＭＯＳとＮＭＯＳとは同一の入力信号（入力信号５７）により駆動される。
　図５は、パワーアンプ５０への入力信号５５、５６、５７を示す図である。入力信号５７は、ＤＵＴＹ比が５０％の信号であり、入力端子６３を介して、増幅回路５２に対して入力される。入力信号５５は、増幅回路５１を構成するＰＭＯＳの動作時間が一周期間に対して５０％未満となるように、入力信号５７のＨｉ区間中に立ち下がる信号であり、入力端子６１を介して、増幅回路５１を構成するＰＭＯＳに対して入力される。入力信号５６は、増幅回路５１を構成するＮＭＯＳの動作時間が一周期間に対して５０％未満となるように、入力信号５７のＬｏｗ区間中に立ち上がる信号であり、入力端子６２を介して、増幅回路５１を構成するＮＭＯＳに対して入力される。
　ここで、入力信号５５及び５６によって駆動される増幅回路５１と、入力信号５７によって駆動される増幅回路５２とのトランジスタサイズ比を適切に設定することによって、出力端子６４を介して出力される出力信号（増幅回路５１及び増幅回路５２の出力信号を加算することにより得られる信号）の波形を正弦波に近づけることができる。
米国特許第３９６２５５１号明細書 米国特許第５２２０６０７号明細書 特開昭５５－０９５１７８号公報 特表２００５－５３６０９９号公報 特表２００７－５３５８３０号公報 国際公開第２００８／０３２７８２号パンフレット 特開２００４－２８９７９３号公報
R. Bagheri, et al、"An 800MHz to 5GHz Software-Defined RadioReceiver in 90nm CMOS"、Dig. Tech. Papers of the 2006 IEEE International Solid-State Circuits Conference(ISSCC), Feb. 2006, pp.480-481. Weldon, J.A. et al、"A 1.75GHz Highly-Integrated Narrow-Band CMOS Transmitter with Harmonic-Rejection Mixers,"Section 10.4 of Dig. Tech. Papers of the 2001 IEEE ISSCC, Feb. 5-7 2001, pp.160-162.
　従来のハーモニックリジェクションミキサは、入力信号を分岐後、各経路に配置するｇｍ素子により振幅の重み付けを実施するとともに、４５度ずつ位相をシフトした制御信号により駆動するミキサの出力信号を加算して合成することで、高調波応答を抑圧する構成である。それゆえに、高調波応答を抑圧する構成とすることで、ｇｍ素子が増大し、回路規模、消費電流が増大するという課題があった。
　また、直交復調器を構成する場合、Ｉ相とＱ相のそれぞれで出力波形を調整するために、さらに多くのｇｍ素子が必要となり、回路規模及び消費電流が増大するという課題があった。
　本発明の目的は、ｇｍ素子数の増大を抑制しながら、高調波応答を抑圧可能なハーモニックリジェクションミキサを提供することである。
　本発明のハーモニックリジェクションミキサは、第一に、複数のｇｍ素子の後段に並列に接続された複数のミキサの出力を合成することにより、出力信号の波形を調整するハーモニックリジェクションミキサであって、電圧信号を電流信号に変換する複数のｇｍ素子として、Ｉ相用ｇｍ素子と、Ｑ相用ｇｍ素子と、Ｉ相とＱ相とで共用する共用ｇｍ素子とを有し、前記複数のｇｍ素子の各々の出力は複数に分岐しており、前記複数のミキサの各々は、前記複数のｇｍ素子のうちの一つの出力の分岐先の各々にスイッチング素子を接続した構成を有し、前記Ｉ相用ｇｍ素子及び前記Ｑ相用ｇｍ素子の出力の分岐先に接続されたスイッチング素子は、１周期に対するオン期間の比が５０％である駆動信号で制御され、前記共用ｇｍ素子の出力の分岐先に接続されたスイッチング素子は、１周期に対するオン期間の比が５０％未満である駆動信号で制御され、共用ｇｍ素子に接続された複数のスイッチング素子のうちＩ相出力用のスイッチング素子がオフの期間の少なくとも一部において、Ｑ相出力用のスイッチング素子がオンとなる構成をとる。
　この構成により、１周期に対するオン期間の比が５０％未満である駆動信号で制御スイッチング素子が接続されるｇｍ素子をＩ相とＱ相で共用可能となり、ｇｍ素子数の増大を抑制しながら、ハーモニックリジェクションミキサを構成できる。
　本発明のハーモニックリジェクションミキサは、第二に、第一の構成に加え、前記複数のｇｍ素子のいずれにおいても、同じｇｍ素子の出力の分岐先の各々に接続された前記スイッチング素子は、互いに同時にオン状態にならないようなパルス列からなる駆動信号で制御される構成をとる。
　この構成により、ｇｍ素子数の増大を抑制しながら、ハーモニックリジェクションミキサを構成できるとともに、高調波応答の抑圧効果を向上できる。
　本発明のハーモニックリジェクションミキサは、第三に、第一の構成、あるいは、第二の構成に加え、前記共用ｇｍ素子の出力の分岐先に接続されたスイッチング素子は、１周期に対するオン期間の比が２５％である駆動信号で制御される構成をとる。
　この構成により、ｇｍ素子数の増大を抑制しながら、ハーモニックリジェクションミキサを構成できるとともに、高調波応答の抑圧効果を向上できる。
　本発明のハーモニックリジェクションミキサは、第四に、複数のｇｍ素子の後段に並列に接続された複数のミキサの出力を合成することにより、出力信号の波形を調整するハーモニックリジェクションミキサであって、電圧信号を電流信号に変換する複数のｇｍ素子として、Ｉ相用ｇｍ素子と、Ｑ相用ｇｍ素子と、Ｉ相とＱ相とで共用する共用ｇｍ素子とを有し、前記複数のｇｍ素子の各々の出力は複数に分岐しており、前記複数のミキサの各々は、前記複数のｇｍ素子のうちの一つの出力の分岐先の各々にスイッチング素子を接続した構成を有し、前記Ｉ相用ｇｍ素子、前記Ｑ相用ｇｍ素子、及び、前記共用ｇｍ素子の各々の出力の分岐先に接続されたスイッチング素子は、１周期に対するオン期間の比が５０％未満の共通した値である駆動信号で制御され、共用ｇｍ素子に接続された複数のスイッチング素子のうちＩ相出力用のスイッチング素子がオフの期間の少なくとも一部において、Ｑ相出力用のスイッチング素子がオンとなる構成をとる。
　この構成により、１周期に対するオン期間の比が５０％未満である駆動信号で制御スイッチング素子が接続されるｇｍ素子をＩ相とＱ相で共用可能となり、ｇｍ素子数の増大を抑制しながら、ハーモニックリジェクションミキサを構成できる。
　本発明のハーモニックリジェクションミキサは、第五に、第四の構成に加え、前記複数のミキサの後段に接続された複数のキャパシタをさらに有し、前記複数のｇｍ素子のいずれにおいても、同じｇｍ素子の出力の分岐先の各々に接続された前記スイッチング素子のうち、異なるキャパシタに接続されるスイッチング素子については、互いに同時にオン状態にならないようなパルス列からなる駆動信号で制御される構成をとる。
　この構成により、ｇｍ素子数の増大を抑制しながら、ハーモニックリジェクションミキサを構成できるとともに、高調波応答の抑圧効果を向上できる。
　本発明のハーモニックリジェクションミキサは、第六に、第四の構成、あるいは、第五の構成に加え、前記Ｉ相用ｇｍ素子、前記Ｑ相用ｇｍ素子、及び、前記共用ｇｍ素子の各々の出力の分岐先に接続されたスイッチング素子は、１周期に対するオン期間の比が２５％である駆動信号で制御される構成をとる。
　この構成により、ｇｍ素子数の増大を抑制しながら、ハーモニックリジェクションミキサを構成できるとともに、高調波応答の抑圧効果を向上できる。
　本発明のハーモニックリジェクションミキサは、第七に、第一から第六のいずれかの構成に加え、前記スイッチング素子を制御する駆動信号群は、互いに位相の異なる同一周波数のパルス列で構成される。
　この構成により、ｇｍ素子数の増大を抑制しながら、ハーモニックリジェクションミキサを構成できるとともに、高調波応答の抑圧効果を向上できる。
　本発明のハーモニックリジェクションミキサは、第八に、第一から第七のいずれかの構成に加え、前記複数のｇｍ素子は、入力信号に対して振幅の重み付けを行う構成をとる。
　この構成により、ｇｍ素子数の増大を抑制しながら、ハーモニックリジェクションミキサを構成できるとともに、高調波応答の抑圧効果を向上できる。
非特許文献１記載のハーモニックリジェクションミキサの構成を示す図 非特許文献１記載の制御信号波形を示す図 非特許文献１記載の出力信号波形を示す図 特許文献６記載のパワーアンプの構成を示す図 特許文献６記載のパワーアンプへの入力信号波形を示す図 実施の形態１におけるハーモニックリジェクションミキサの一例を示す図 実施の形態１から実施の形態４におけるミキサの構成例を示す図 実施の形態１における制御信号の波形を示す図 実施の形態１におけるハーモニックリジェクションミキサの別の例を示す図 実施の形態１における制御信号の波形を示す図 実施の形態２におけるハーモニックリジェクションミキサの一例を示す図 実施の形態２における制御信号の波形を示す図 実施の形態３におけるハーモニックリジェクションミキサの一例を示す図 実施の形態３における制御信号の波形を示す図 実施の形態４におけるハーモニックリジェクションミキサの一例を示す図 実施の形態４における制御信号の波形を示す図 実施の形態５におけるダイレクトサンプリングミキサの一例を示す図
　以下、本発明の実施の形態について、図面を参照しつつ詳細に説明する。
　（実施の形態１）
　本実施の形態は、ＤＵＴＹ比（１周期に対するオン期間の比）が５０％以外、特に、５０％未満となる制御信号を用いることで、ハーモニックリジェクションミキサに用いるｇｍ素子数を削減する構成に関して説明するものである。
　図６は、本発明の第１の実施形態に係るハーモニックリジェクションミキサの概略構成を示すブロック図である。図６に示すように、ハーモニックリジェクションミキサ１００は、ｇｍ素子１０１、ｇｍ素子１０２と、ミキサ１０３、ミキサ１０４と、制御信号生成部１０５と、を備え、入力端子１１１より入力される信号を周波数変換して、出力端子１１２より出力信号１２３を出力する。
　ｇｍ素子１０１、ｇｍ素子１０２は、入力端子１１１より入力される交流電圧を交流電流に変換する。ここで、ｇｍ素子１０１、ｇｍ素子１０２それぞれの出力電流に対する入力電圧の比をｇｍ１０１、ｇｍ１０２として、ｇｍ１０１：ｇｍ１０２＝１：√２と設定する。
　ミキサ１０３は、ｇｍ素子１０１に接続され、制御信号生成部１０５より出力される制御信号１２１によって駆動される。ミキサ１０４は、ｇｍ素子１０２に接続され、制御信号生成部１０５より出力される制御信号１２２によって駆動される。
　ここで、ミキサ１０３及びミキサ１０４は、好ましくは、図７Ａに示すＮＭＯＳスイッチ、図７Ｂに示すＰＭＯＳスイッチ、あるいは図７Ｃに示すＰＭＯＳ及びＮＭＯＳを相補的に用いたＣＭＯＳ（Complementary Metal Oxide Semiconductor）スイッチで構成されるパッシブミキサであり、制御電圧によって駆動され、アクティブ状態となる期間中のみ、ｇｍ素子１０１、あるいは、ｇｍ素子１０２より出力される交流電流を、出力端子１１２に対して出力する。
　図８は、制御信号１２１、制御信号１２２、及び、出力信号１２３の時間波形を示す図である。制御信号１２１は、ＤＵＴＹ比５０％の矩形波である。制御信号１２２は、ＤＵＴＹ比２５％の矩形波であり、好ましくは、制御信号１２１と同一の周波数を有し、かつ、位相差が４５度のものである。出力信号１２３は、ミキサ１０３及びミキサ１０４の出力信号を加算したものである。
　次に、図６に示すハーモニックリジェクションミキサ１００の動作説明を行う。入力端子１１１より入力される交流電圧信号は、ｇｍ素子１０１及びｇｍ素子１０２に分岐されて入力される。ｇｍ素子１０１は、ｇｍ１０１に応じた交流電流をミキサ１０３に対して出力する。ミキサ１０３は、制御信号１２１によって駆動され、ｇｍ素子１０１より出力される交流電流に対して、制御信号１２１の周波数をもとに周波数変換処理を行い、制御信号１２１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。また、ｇｍ素子１０２は、ｇｍ１０２に応じた交流電流をミキサ１０４に対して出力する。ミキサ１０４は、制御信号１２２によって駆動され、ｇｍ素子１０２より出力される交流電流に対して、制御信号１２２の周波数をもとに周波数変換処理を行い、制御信号１２２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。
　出力端子１１２には、ミキサ１０３及びミキサ１０４の出力電流を加算した電流が流れ、適切な負荷を接続することで、出力信号１２３に示す階段状の電圧波形を取り出すことができ、正弦波の半周期の繰り返し波形に近い出力波形を出力することができる。なお、出力端子１１２に接続する負荷としては、例えば、キャパシタなどの容量素子を用いることができる。容量素子を用いる場合には、容量素子に対して電流を注入する時間に応じたフィルタ特性を付加することができる。
　次に、正弦波の１周期の繰り返し波形に近い出力波形を得る構成について図９、及び、図１０を用いて説明する。
　図９は、本実施の形態に係るハーモニックリジェクションミキサの概略構成の別の例を示すブロック図である。図９に示すように、ハーモニックリジェクションミキサ４００は、ｇｍ素子４０１、ｇｍ素子４０２と、ミキサ４０３、ミキサ４０４、ミキサ４０５、ミキサ４０６と、制御信号生成部４０７と、を備え、入力端子４１１より入力される信号を周波数変換して、出力端子４１２及び出力端子４１３より、出力信号４２３及び出力信号４２４を出力する。
　ｇｍ素子４０１、ｇｍ素子４０２は、入力端子４１１より入力される交流電圧を交流電流に変換する。ここで、ｇｍ素子４０１、ｇｍ素子４０２それぞれの出力電流に対する入力電圧の比をｇｍ４０１、ｇｍ４０２として、ｇｍ４０１：ｇｍ４０２＝１：√２と設定する。
　ミキサ４０３は、ｇｍ素子４０１に接続され、制御信号生成部４０７より出力される制御信号１２１によって駆動される。ミキサ４０４は、ｇｍ素子４０１に接続され、制御信号生成部４０７より出力される制御信号４２１によって駆動される。ミキサ４０５は、ｇｍ素子４０２に接続され、制御信号生成部４０７より出力される制御信号１２２によって駆動される。ミキサ４０６は、ｇｍ素子４０２に接続され、制御信号生成部４０７より出力される制御信号４２２によって駆動される。
　ここで、ミキサ４０３、ミキサ４０４、ミキサ４０５、及び、ミキサ４０６は、好ましくは、図７Ａに示すＮＭＯＳスイッチ、図７Ｂに示すＰＭＯＳスイッチ、あるいは、図７Ｃに示すＰＭＯＳ及びＮＭＯＳを相補的に用いたＣＭＯＳスイッチにて構成されるパッシブミキサである。ミキサの各々は、制御信号によって駆動され、アクティブ状態となる期間（オン期間）中のみ、ｇｍ素子４０１、あるいは、ｇｍ素子４０２より出力される交流電流を、出力端子４１２、出力端子４１３に対して出力する。
　図１０は、制御信号１２１、制御信号１２２、制御信号４２１、制御信号４２２、及び、出力信号４２３、出力信号４２４の時間波形を示す図である。制御信号１２１、制御信号１２２は、図８を用いて説明したものと同一の波形であり、説明を省略する。図１０に示すように、制御信号４２１は、ＤＵＴＹ比５０％の矩形波である。また、制御信号４２２は、ＤＵＴＹ比２５％の矩形波であり、好ましくは、制御信号４２１と同一周波数、かつ、位相差が４５度のものである。
　出力信号４２３は、ミキサ４０３及びミキサ４０５の出力信号を加算したものであり、波形としては、図８に示す出力信号１２３と同一のものである。出力信号４２４は、ミキサ４０４及びミキサ４０６の出力信号を加算したものである。また、制御信号１２１と制御信号４２１、制御信号１２２と制御信号４２２、出力信号４２３と出力信号４２４は、それぞれ同一の周波数を有し、かつ、信号間の位相差が１８０度である。
　次に、図９に示すハーモニックリジェクションミキサ４００の動作説明を行う。入力端子４１１より入力される交流電圧信号は、ｇｍ素子４０１及びｇｍ素子４０２に分岐されて入力される。
　ｇｍ素子４０１は、ｇｍ４０１に応じた交流電流をミキサ４０３及びミキサ４０４に対して出力する。ミキサ４０３は、制御信号１２１によって駆動され、ｇｍ素子４０１より出力される交流電流に対して、制御信号１２１の周波数をもとに周波数変換処理を行い、制御信号１２１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。ミキサ４０４は、制御信号４２１によって駆動され、ｇｍ素子４０１より出力される交流電流に対して、制御信号４２１の周波数をもとに周波数変換処理を行い、制御信号４２１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。
　ｇｍ素子４０２は、ｇｍ４０２に応じた交流電流をミキサ４０５及びミキサ４０６に対して出力する。ミキサ４０５は、制御信号１２２によって駆動され、ｇｍ素子４０２より出力される交流電流に対して、制御信号１２２の周波数をもとに周波数変換処理を行い、制御信号１２２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。ミキサ４０６は、制御信号４２２によって駆動され、ｇｍ素子４０２より出力される交流電流に対して、制御信号４２２の周波数をもとに周波数変換処理を行い、制御信号４２２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。
　出力端子４１２には、ミキサ４０３及びミキサ４０５の出力電流を加算した電流が流れ、適切な負荷を接続することで、出力信号４２３に示す階段状の電圧波形を取り出すことができ、正弦波の半周期の繰り返し波形に近い出力波形を出力することができる。
　また、出力端子４１３には、ミキサ４０４及びミキサ４０６の出力電流を加算した電流が流れ、適切な負荷を接続することで、出力信号４２４に示す階段状の電圧波形を取り出すことができ、正弦波の半周期の繰り返し波形に近い出力波形を出力することができる。なお、出力端子４１２及び４１３に接続する負荷としては、例えば、キャパシタなどの容量素子を用いることができる。
　ここで、出力信号４２３と出力信号４２４とは、同一周波数、かつ、信号間の位相差が１８０度であるので、負荷以降の後段にて、図示しない差動増幅器などを用いて、出力信号４２３と４２４の差分をとることで、図１０の一番下に示すような、正弦波の１周期の繰り返し波形に近い階段状の出力信号４２５を得ることができる。このようにして、高調波応答を抑圧することができる。
　ここで、非特許文献１に記載のハーモニックリジェクションミキサは、ｇｍ素子を３つ必要とするのに対し、本発明の第１の実施形態に記載のハーモニックリジェクションミキサは、２つのｇｍ素子より構成されるので、ｇｍ素子数を削減する目的を実現できる。
　なお、本実施の形態では、ＤＵＴＹ比５０％の制御信号とＤＵＴＹ比２５％の制御信号とを組み合わせて、ハーモニックリジェクションミキサに用いるｇｍ素子数を削減する構成に関して説明したが、これに限定されない。ＤＵＴＹ比５０％未満の制御信号のＤＵＴＹ比をＮ％とする場合に、ＤＵＴＹ比５０％の制御信号とＤＵＴＹ比Ｎ％の制御信号との基準位相差を（１８０×Ｎ／１００）度とするとともに、ＤＵＴＹ比５０％で駆動されるミキサの前段のｇｍ素子のｇｍと、ＤＵＴＹ比Ｎ％で駆動されるミキサの前段のｇｍ素子のｇｍとの比を正弦波を矩形波で模擬できるように設定することでハーモニックリジェクションミキサに用いるｇｍ素子数を削減することができる。
　（実施の形態２）
　本実施形の態は、実施の形態１に記載のハーモニックリジェクションミキサに対して、ｇｍ素子への入力信号を差動信号とした場合の例を説明するものである。
　図１１は、本発明の第２の実施形態に係るハーモニックリジェクションミキサの概略構成を示すブロック図である。図１１に示すように、ハーモニックリジェクションミキサ６００は、ｇｍ素子６０１、ｇｍ素子６０２と、ミキサ６０３、ミキサ６０４、ミキサ６０５、ミキサ６０６、ミキサ６０７、ミキサ６０８、ミキサ６０９、ミキサ６１０と、制御信号生成部４０７と、を備え、入力端子６１１より入力される差動信号を周波数変換して、出力端子６１２より、１８０度位相差となる出力信号６２１及び出力信号６２２を出力する。
　ｇｍ素子６０１、ｇｍ素子６０２は、入力端子６１１より入力される差動交流電圧を差動交流電流に変換する。具体的には、ｇｍ素子６０１、ｇｍ素子６０２は、入力される差動交流電圧のうちの正相、負相に対応する位相差の差動交流電流を出力する。
　ここで、ｇｍ素子６０１、ｇｍ素子６０２それぞれの出力電流に対する入力電圧の比をｇｍ６０１、ｇｍ６０２として、ｇｍ６０１：ｇｍ６０２＝１：√２と設定する。
　ミキサ６０３は、ｇｍ素子６０１の正相出力部に接続され、制御信号生成部４０７より出力される制御信号１２１によって駆動される。ミキサ６０４は、ｇｍ素子６０１の正相出力部に接続され、制御信号生成部４０７より出力される制御信号４２１によって駆動される。ミキサ６０５は、ｇｍ素子６０１の負相出力部に接続され、制御信号生成部４０７より出力される制御信号４２１によって駆動される。ミキサ６０６は、ｇｍ素子６０１の負相出力部に接続され、制御信号生成部４０７より出力される制御信号１２１によって駆動される。ミキサ６０７は、ｇｍ素子６０２の正相出力部に接続され、制御信号生成部４０７より出力される制御信号１２２によって駆動される。ミキサ６０８は、ｇｍ素子６０２の正相出力部に接続され、制御信号生成部４０７より出力される制御信号４２２によって駆動される。ミキサ６０９は、ｇｍ素子６０２の負相出力部に接続され、制御信号生成部４０７より出力される制御信号４２２によって駆動される。ミキサ６１０は、ｇｍ素子６０２の負相出力部に接続され、制御信号生成部４０７より出力される制御信号１２２によって駆動される。
　ここで、ミキサ６０３、ミキサ６０４、ミキサ６０５、ミキサ６０６、ミキサ６０７、ミキサ６０８、ミキサ６０９、及び、ミキサ６１０は、好ましくは、図７Ａに示すＮＭＯＳスイッチ、図７Ｂに示すＰＭＯＳスイッチ、あるいは、図７Ｃに示すＰＭＯＳ及びＮＭＯＳを相補的に用いたＣＭＯＳスイッチにて構成されるパッシブミキサである。ミキサの各々は、制御信号によって駆動され、アクティブ状態となる期間（オン期間）中のみ、ｇｍ素子６０１の正相出力部、負相出力部、あるいは、ｇｍ素子６０２の正相出力部、負相出力部より出力される交流電流を、出力端子６１２に対して出力する。
　図１２は、制御信号１２１、制御信号１２２、制御信号４２１、制御信号４２２、及び、出力信号６２１、出力信号６２２の時間波形を示す図である。制御信号１２１、制御信号１２２、制御信号４２１、制御信号４２２は、図８及び図１０を用いて説明したものと同一の波形であり、説明を省略する。出力信号６２１は、ミキサ６０３とミキサ６０５とミキサ６０７とミキサ６０９の出力信号を加算したものある。また、出力信号６２２は、ミキサ６０４とミキサ６０６とミキサ６０８とミキサ６１０の出力信号を加算したものである。ここで、出力信号６２１と出力信号６２２は、それぞれ同一の周波数を有し、かつ、信号間の位相差が１８０度である。
　次に、図１１に示すハーモニックリジェクションミキサ６００の動作説明を行う。
　入力端子６１１より入力される差動交流電圧信号は、ｇｍ素子６０１及びｇｍ素子６０２に分岐されて入力される。ｇｍ素子６０１は、ｇｍ６０１に応じた正相交流電流をミキサ６０３及びミキサ６０４に対して出力し、ｇｍ６０１に応じた負相交流電流をミキサ６０５及びミキサ６０６に対して出力する。
　ミキサ６０３は、制御信号１２１によって駆動され、ｇｍ素子６０１より出力される正相交流電流に対して、制御信号１２１の周波数をもとに周波数変換処理を行い、制御信号１２１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。ミキサ６０４は、制御信号４２１によって駆動され、ｇｍ素子６０１より出力される正相交流電流に対して、制御信号４２１の周波数をもとに周波数変換処理を行い、制御信号４２１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。ミキサ６０５は、制御信号４２１によって駆動され、ｇｍ素子６０１より出力される負相交流電流に対して、制御信号４２１の周波数をもとに周波数変換処理を行い、制御信号４２１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。ミキサ６０６は、制御信号１２１によって駆動され、ｇｍ素子６０１より出力される負相交流電流に対して、制御信号１２１の周波数をもとに周波数変換処理を行い、制御信号１２１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。
　さらに、ｇｍ素子６０２は、ｇｍ６０２に応じた正相交流電流をミキサ６０７及びミキサ６０８に対して出力し、ｇｍ６０２に応じた負相交流電流をミキサ６０９及びミキサ６１０に対して出力する。
　ミキサ６０７は、制御信号１２２によって駆動され、ｇｍ素子６０２より出力される正相交流電流に対して、制御信号１２２の周波数をもとに周波数変換処理を行い、制御信号１２２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。ミキサ６０８は、制御信号４２２によって駆動され、ｇｍ素子６０２より出力される正相交流電流に対して、制御信号４２２の周波数をもとに周波数変換処理を行い、制御信号４２２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。ミキサ６０９は、制御信号４２２によって駆動され、ｇｍ素子６０２より出力される負相交流電流に対して、制御信号４２２の周波数をもとに周波数変換処理を行い、制御信号４２２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。ミキサ６１０は、制御信号１２２によって駆動され、ｇｍ素子６０２より出力される負相交流電流に対して、制御信号１２２の周波数をもとに周波数変換処理を行い、制御信号１２２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を出力する。
　出力端子６１２には、ミキサ６０３とミキサ６０５とミキサ６０７とミキサ６０９の出力電流を加算した正相電流と、ミキサ６０４とミキサ６０６とミキサ６０８とミキサ６１０の出力電流を加算した負相電流とが出力される。出力端子６１２のそれぞれに、適切な負荷を接続することで、出力信号６２１と出力信号６２２に示す階段状の電圧波形を取り出すことができ、正弦波の１周期の繰り返し波形に近い出力波形を出力することができる。このようにして、高調波応答を抑圧することができる。
　なお、出力端子６１２に接続する負荷としては、例えば、キャパシタなどの容量素子を用いることができる。
　本実施の形態では、制御信号１２１、制御信号１２２、制御信号４２１、制御信号４２２を分岐する方法として、単に、配線を分岐する構成を示したが、分岐の後段に、バッファを設ける構成としてもよい。
　実施の形態１、あるいは、実施の形態２にて示したハーモニックリジェクションミキサは、ハーモニックリジェクションミキサ１００がシングルエンドミキサであり、ハーモニックリジェクションミキサ４００がシングルバランスミキサであり、ハーモニックリジェクションミキサ６００がダブルバランスミキサである。よって、実施の形態１、及び、実施の形態２をもとにすれば、いずれか一つの構成を開示することで、他の構成への変更が可能である。よって、以降の実施形態では、説明の簡素化のため、シングルバランス構成のみに関して説明する。
　なお、本実施の形態では、ＤＵＴＹ比５０％の制御信号とＤＵＴＹ比２５％の制御信号とを組み合わせて、ハーモニックリジェクションミキサに用いるｇｍ素子数を削減する構成に関して説明したが、これに限定されない。ＤＵＴＹ比５０％未満の制御信号のＤＵＴＹ比をＮ％とする場合に、ＤＵＴＹ比５０％の制御信号とＤＵＴＹ比Ｎ％の制御信号との基準位相差を（１８０×Ｎ／１００）度とするとともに、ＤＵＴＹ比５０％で駆動されるミキサの前段のｇｍ素子のｇｍと、ＤＵＴＹ比Ｎ％で駆動されるミキサの前段のｇｍ素子のｇｍとの比を正弦波を矩形波で模擬できるように設定することでハーモニックリジェクションミキサに用いるｇｍ素子数を削減することができる。
　（実施の形態３）
　本実施の形態は、実施の形態１に示すハーモニックリジェクションミキサ４００（図９）を用いて、９０度位相差となるＩ相出力、Ｑ相出力を生成する直交復調器を構成するものである。一部のミキサをＤＵＴＹ比が５０％未満の制御信号を用いて駆動し、ミキサが非アクティブとなる期間（オフ期間）を利用して、Ｉ相とＱ相でｇｍ素子を共用する構成に関して説明するものである。
　図１３は、本発明の第３の実施形態に係るハーモニックリジェクションミキサの概略構成を示すブロック図である。図１３に示すように、ハーモニックリジェクションミキサ８００は、Ｉ相用ｇｍ素子８０１、共用ｇｍ素子８０２、Ｑ相用ｇｍ素子８０３と、ミキサ８０４、ミキサ８０５、ミキサ８０６、ミキサ８０７、ミキサ８０８、ミキサ８０９、ミキサ８１０、ミキサ８１１と、制御信号生成部８１２と、を備え、入力端子８２１より入力される信号を周波数変換して、出力端子８２２よりＩ相の正相信号を、出力端子８２３よりＩ相の負相信号を、出力端子８２４よりＱ相の正相信号を、出力端子８２５よりＱ相の負相信号を、それぞれ、出力する。また、ｇｍ共用部８４０は、ｇｍ素子８０２と、ミキサ８０６、ミキサ８０７、ミキサ８０８、ミキサ８０９とより構成される。
　ｇｍ素子８０１、ｇｍ素子８０２、ｇｍ素子８０３は、入力端子８２１より入力される交流電圧を交流電流に変換する。ここで、ｇｍ素子８０１、ｇｍ素子８０２、ｇｍ素子８０３、それぞれの出力電流に対する入力電圧の比をｇｍ８０１、ｇｍ８０２、ｇｍ８０３として、ｇｍ８０１：ｇｍ８０２：ｇｍ８０３＝１：√２：１と設定する。
　ミキサ８０４は、ｇｍ素子８０１に接続され、制御信号生成部８１２より出力される制御信号８３１によって駆動される。ミキサ８０５は、ｇｍ素子８０１に接続され、制御信号生成部８１２より出力される制御信号８３２によって駆動される。ミキサ８０６は、ｇｍ素子８０２に接続され、制御信号生成部８１２より出力される制御信号８３５によって駆動される。ミキサ８０７は、ｇｍ素子８０２に接続され、制御信号生成部８１２より出力される制御信号８３６によって駆動される。ミキサ８０８は、ｇｍ素子８０２に接続され、制御信号生成部８１２より出力される制御信号８３７によって駆動される。ミキサ８０９は、ｇｍ素子８０２に接続され、制御信号生成部８１２より出力される制御信号８３８によって駆動される。ミキサ８１０は、ｇｍ素子８０３に接続され、制御信号生成部８１２より出力される制御信号８３３によって駆動される。ミキサ８１１は、ｇｍ素子８０３に接続され、制御信号生成部８１２より出力される制御信号８３４によって駆動される。
　ここで、ミキサ８０４、ミキサ８０５、ミキサ８０６、ミキサ８０７、ミキサ８０８、ミキサ８０９、ミキサ８１０、及び、ミキサ８１１は、好ましくは、図７Ａに示すＮＭＯＳスイッチ、図７Ｂに示すＰＭＯＳスイッチ、あるいは図７Ｃに示すＰＭＯＳ及びＮＭＯＳを相補的に用いたＣＭＯＳスイッチで構成されるパッシブミキサである。ミキサの各々は、制御信号によって駆動され、アクティブ状態となる期間（オン期間）中のみ、ｇｍ素子８０１、ｇｍ素子８０２、あるいは、ｇｍ素子８０３より出力される交流電流を、出力端子８２２、出力端子８２３、出力端子８２４、あるいは、出力端子８２５に対して出力する。
　図１４は、制御信号８３１、８３２、８３３、８３４、８３５、８３６、８３７及び８３８の時間波形を示す図である。これらの制御信号は、同一の周波数を有するが、位相やＤＵＴＹ比が異なる。
　制御信号８３１、制御信号８３２、制御信号８３３、制御信号８３４は、ＤＵＴＹ比５０％の矩形波である。また、制御信号８３１と制御信号８３２の位相差、及び、制御信号８３３と制御信号８３４の位相差は１８０度である。さらに、制御信号８３１と制御信号８３３の位相差、及び、制御信号８３２と制御信号８３４の位相差は、９０度である。
　一方、制御信号８３５、８３６、８３７、８３８は、ＤＵＴＹ比２５％の矩形波であり、各々、９０度位相をシフトしたものである。また、ＤＵＴＹ比５０％の矩形波群の基準位相と、ＤＵＴＹ比２５％の矩形波群の基準位相は４５度の位相差をもつ。
　ここで、制御信号８３１、８３２、８３３、８３３、８３４、８３５、８３６、８３７、８３８は、同一の周波数を有するとともに、同期が取れていることが好ましい。
　また、制御信号８３１と制御８３２、制御信号８３３と制御信号８３４、制御信号８３５と制御信号８３６と制御信号８３７と制御信号８３８は、それぞれの制御信号によって駆動されるミキサが同時にアクティブとならないように制御することが望ましい。例えば、各制御信号がＨｉとなる時間（オン期間）が重ならないように、ＤＵＴＹ比が５０％の場合には、実際の制御信号の波形が５０％未満となるように整形し、ＤＵＴＹ比が２５％の場合には、実際の制御信号の波形が２５％未満となるように整形することが望ましい。さらに、制御信号の波形整形に伴い、擬似的正弦波からの誤差が大きくならないように、ＤＵＴＹ５０％の制御信号とＤＵＴＹ比２５％の制御信号との位相調整を行うことが望ましい。
　次に、図１３に示すハーモニックリジェクションミキサ８００の動作説明を行う。入力端子８２１より入力される交流電圧信号は、ｇｍ素子８０１、ｇｍ素子８０２及びｇｍ素子８０３に分岐されて入力される。ｇｍ素子８０１は、ｇｍ８０１に応じた交流電流をミキサ８０４とミキサ８０５に対して出力する。
　ミキサ８０４は、制御信号８３１によって駆動され、ｇｍ素子８０１より出力される交流電流に対して、制御信号８３１の周波数をもとに周波数変換処理を行い、制御信号８３１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２２に対して出力する。ミキサ８０５は、制御信号８３２によって駆動され、ｇｍ素子８０１より出力される交流電流に対して、制御信号８３２の周波数をもとに周波数変換処理を行い、制御信号８３２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２３に対して出力する。
　ｇｍ素子８０２は、ｇｍ８０２に応じた交流電流をミキサ８０６、ミキサ８０７、ミキサ８０８、ミキサ８０９に対して出力する。ミキサ８０６は、制御信号８３５によって駆動され、ｇｍ素子８０２より出力される交流電流に対して、制御信号８３５の周波数をもとに周波数変換処理を行い、制御信号８３５によってアクティブ状態となる期間（オン期間）中のみ、周波数変換された交流電流を、出力端子８２２に対して出力する。ミキサ８０７は、制御信号８３６によって駆動され、ｇｍ素子８０２より出力される交流電流に対して、制御信号８３６の周波数をもとに周波数変換処理を行い、制御信号８３６によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２３に対して出力する。ミキサ８０８は、制御信号８３７によって駆動され、ｇｍ素子８０２より出力される交流電流に対して、制御信号８３７の周波数をもとに周波数変換処理を行い、制御信号８３７によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２４に対して出力する。ミキサ８０９は、制御信号８３８によって駆動され、ｇｍ素子８０２より出力される交流電流に対して、制御信号８３８の周波数をもとに周波数変換処理を行い、制御信号８３８によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２５に対して出力する。
　ｇｍ素子８０３は、ｇｍ８０３に応じた交流電流をミキサ８１０とミキサ８１１に対して出力する。ミキサ８１０は、制御信号８３３によって駆動され、ｇｍ素子８０３より出力される交流電流に対して、制御信号８３３の周波数をもとに周波数変換処理を行い、制御信号８３３によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２４に対して出力する。ミキサ８１１は、制御信号８３４によって駆動され、ｇｍ素子８０３より出力される交流電流に対して、制御信号８３４の周波数をもとに周波数変換処理を行い、制御信号８３４によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２５に対して出力する。
　出力端子８２２には、ミキサ８０４及びミキサ８０６の出力電流を加算した電流が流れる（Ｉ正相）。出力端子８２３には、ミキサ８０５及びミキサ８０７の出力電流を加算した電流が流れる（Ｉ負相）。出力端子８２４には、ミキサ８０８及びミキサ８１０の出力電流を加算した電流が流れる（Ｑ正相）。出力端子８２５には、ミキサ８０９及びミキサ８１１の出力電流を加算した電流が流れる（Ｑ負相）。
　ここで、出力端子８２２、出力端子８２３に適切な負荷を接続することで、図１０に示すような階段状の出力信号４２３、及び、出力信号４２４を取り出すことができる。また、出力端子８２４、出力端子８２５に適切な負荷を接続することで、出力信号４２３、及び、出力信号４２４のそれぞれに対して９０度位相差となる２つの階段状の電圧波形を取り出すことができる。
　すなわち、ｇｍ素子８０１、ｇｍ素子８０２と、ミキサ８０４、ミキサ８０５、ミキサ８０６、ミキサ８０７とを用いて、Ｉ相の出力信号が得られる。また、ｇｍ素子８０３、ｇｍ素子８０２と、ミキサ８０８、ミキサ８０９、ミキサ８１０、ミキサ８１１とを用いて、Ｑ相の出力信号が得られる。
　このように、ｇｍ共用部８４０に対して、ＤＵＴＹ比が２５％の制御信号を用いることで、ｇｍ素子８０２をＩ相及びＱ相にて共用できる。
　また、第１の実施形態に記載したように、負荷以降の後段にて、図示しない差動増幅器などを用いて、出力端子８２２の出力信号と出力端子８２３の出力信号との差分をとることで、図１０に示す、正弦波の１周期の繰り返し波形に近い階段状の出力信号４２５を得ることができる。同様に、出力端子８２４の出力信号と出力端子８２５の出力信号との差分をとることで、出力信号４２５に対して９０度位相差となる出力信号を得ることができる。このようにして、用いるｇｍ素子の数を抑制しつつ、高調波応答を抑圧することができる。
　なお、出力端子８２２、８２３、８２４及び８２５に接続する負荷としては、例えば、キャパシタなどの容量素子を用いることができる。
　ここで、非特許文献１に記載のハーモニックリジェクションミキサは、ｇｍ素子を３つ必要としており、仮に非特許文献１の技術を用いて直交復調器を構成すると、ｇｍ素子が６つ必要となる。これに対し、本実施の形態の構成によれば、３つのｇｍ素子を用いて直交復調器を構成できるので、ｇｍ素子数を削減することができ、回路規模を減少させることができる。さらに、回路全体の消費電力を抑えることもできる。
　また、本技術をもとに、シングルエンドミキサ構成や、ダブルバランスミキサ構成を実現することもできる。
　なお、本実施の形態では、ＤＵＴＹ比５０％の制御信号とＤＵＴＹ比２５％の制御信号とを組み合わせて、ハーモニックリジェクションミキサに用いるｇｍ素子数を削減する構成に関して説明したが、制御信号のＤＵＴＹ比の組み合わせはこれに限定されない。ＤＵＴＹ比５０％未満の制御信号のＤＵＴＹ比をＮ％とする場合に、ＤＵＴＹ比５０％の制御信号とＤＵＴＹ比Ｎ％の制御信号との基準位相差を（１８０×Ｎ／１００）度とするとともに、ＤＵＴＹ比５０％で駆動されるミキサの前段のｇｍ素子のｇｍと、ＤＵＴＹ比Ｎ％で駆動されるミキサの前段のｇｍ素子のｇｍとの比を正弦波を矩形波で模擬できるように設定することでハーモニックリジェクションミキサに用いるｇｍ素子数を削減することができる。
　（実施の形態４）
　本実施の形態は、ハーモニックリジェクションミキサを用いて、９０度位相差となるＩ相出力、Ｑ相出力を生成する直交復調器を構成するものであり、実施の形態３とは別の構成例を示す。実施の形態３では、一部のミキサのみをＤＵＴＹ比が５０％未満の制御信号を用いて駆動したが、本実施の形態では、全てのミキサを、ＤＵＴＹ比が５０％未満の共通した値である制御信号を用いてミキサを駆動する点が異なる。ミキサが非アクティブとなる期間を利用して、Ｉ相とＱ相でｇｍ素子を共用する点については、実施の形態３と共通である。
　図１５は、本実施の形態に係るハーモニックリジェクションミキサの概略構成を示すブロック図である。図１５に示すように、ハーモニックリジェクションミキサ１０００は、Ｉ相用のｇｍ素子８０１と、Ｑ相用のｇｍ素子８０３と、共用ｇｍ素子８０２、ミキサ８０６、ミキサ８０７、ミキサ８０８、ミキサ８０９より構成されるｇｍ共用部８４０と、ミキサ１００１と、ミキサ１００２と、ミキサ１００３と、ミキサ１００４と、ミキサ１００５と、ミキサ１００６と、ミキサ１００７と、ミキサ１００８と、制御信号生成部１００９と、を備え、入力端子８２１より入力される信号を周波数変換して、出力端子８２２よりＩ相の正相信号を、出力端子８２３よりＩ相の負相信号を、出力端子８２４よりＱ相の正相信号を、出力端子８２５よりＱ相の負相信号を、それぞれ、出力する。ここで、第３の実施形態において図１３を用いて説明したものと同一の構成要素については、図１３と同一の番号を付して、説明を省略する。
　ｇｍ素子８０１、ｇｍ素子８０２、ｇｍ素子８０３は、入力端子８２１より入力される交流電圧を交流電流に変換する。ここで、ｇｍ素子８０１、ｇｍ素子８０２、ｇｍ素子８０３、それぞれの出力電流に対する入力電圧の比をｇｍ８０１、ｇｍ８０２、ｇｍ８０３として、ｇｍ８０１：ｇｍ８０２：ｇｍ８０３＝１：√２：１と設定する。
　ミキサ１００１は、ｇｍ素子８０１に接続され、制御信号生成部１００９より出力される制御信号１０３１によって駆動される。ミキサ１００２は、ｇｍ素子８０１に接続され、制御信号生成部１００９より出力される制御信号１０３２によって駆動される。ミキサ１００３は、ｇｍ素子８０１に接続され、制御信号生成部１００９より出力される制御信号１０３３によって駆動される。ミキサ１００４は、ｇｍ素子８０１に接続され、制御信号生成部１００９より出力される制御信号１０３４によって駆動される。
　さらに、ミキサ１００５は、ｇｍ素子８０３に接続され、制御信号生成部１００９より出力される制御信号１０３２によって駆動される。ミキサ１００６は、ｇｍ素子８０３に接続され、制御信号生成部１００９より出力される制御信号１０３３によって駆動される。ミキサ１００７は、ｇｍ素子８０３に接続され、制御信号生成部１００９より出力される制御信号１０３４によって駆動される。ミキサ１００８は、ｇｍ素子８０３に接続され、制御信号生成部１００９より出力される制御信号１０３１によって駆動される。
　ここで、ミキサ１００１、ミキサ１００２、ミキサ１００３、ミキサ１００４、ミキサ１００５、ミキサ１００６、ミキサ１００７、及び、ミキサ１００８は、好ましくは、図７Ａに示すＮＭＯＳスイッチ、図７Ｂに示すＰＭＯＳスイッチ、あるいは図７Ｃに示すＰＭＯＳ及びＮＭＯＳを相補的に用いたＣＭＯＳスイッチで構成されるパッシブミキサである。ミキサの各々は、制御信号によって駆動され、アクティブ状態となる期間（オン期間）中のみ、ｇｍ素子８０１、あるいは、ｇｍ素子８０３より出力される交流電流を、出力端子８２２、出力端子８２３、出力端子８２４、あるいは、出力端子８２５に対して出力する。
　図１６は、制御信号１０３１、１０３２、１０３３、１０３４、８３５、８３６、８３７及び８３８の時間波形を示す図である。これらの制御信号は、同一の周波数を有するとともに、共通のＤＵＴＹ比を有し、位相のみが異なる。
　ｇｍ共用部８４０に入力される制御信号８３５、８３６、８３７及び８３８は、実施の形態３において図１４を用いて説明したものと同一であり、説明を省略する。また、制御信号１０３１、１０３２、１０３３、１０３４は、ＤＵＴＹ比２５％の矩形波であり、各々、９０度位相をシフトしたものである。
　また、制御信号１０３１、１０３２、１０３３、１０３４の基準位相と、制御信号８３５、８３６、８３７、８３８の基準位相は４５度の位相差をもつ。
　ここで、制御信号１０３１、１０３２、１０３３、１０３４、８３５、８３６、８３７及び８３８は、同一の周波数を有するとともに、同期が取れていることが好ましい。
　また、制御信号８３５と制御信号８３６と制御信号８３７と制御信号８３８は、それぞれの制御信号によって駆動されるミキサが同時にアクティブとならないように制御することが望ましい。
　次に、図１５に示すハーモニックリジェクションミキサ１０００の動作説明を行う。入力端子８２１より入力される交流電圧信号は、ｇｍ素子８０１、ｇｍ素子８０２、及びｇｍ素子８０３に分岐されて入力される。
　Ｉ相用のｇｍ素子８０１は、ｇｍ８０１に応じた交流電流をミキサ１００１、ミキサ１００２、ミキサ１００３とミキサ１００４に対して出力する。
　ミキサ１００１は、制御信号１０３１によって駆動され、ｇｍ素子８０１より出力される交流電流に対して、制御信号１０３１の周波数をもとに周波数変換処理を行い、制御信号１０３１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２２に対して出力する。ミキサ１００２は、制御信号１０３２によって駆動され、ｇｍ素子８０１より出力される交流電流に対して、制御信号１０３２の周波数をもとに周波数変換処理を行い、制御信号１０３２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２２に対して出力する。
　ミキサ１００３は、制御信号１０３３によって駆動され、ｇｍ素子８０１より出力される交流電流に対して、制御信号１０３３の周波数をもとに周波数変換処理を行い、制御信号１０３３によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２３に対して出力する。ミキサ１００４は、制御信号１０３４によって駆動され、ｇｍ素子８０１より出力される交流電流に対して、制御信号１０３４の周波数をもとに周波数変換処理を行い、制御信号１０３４によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２３に対して出力する。
　Ｑ相用のｇｍ素子８０３は、ｇｍ８０３に応じた交流電流をミキサ１００５、ミキサ１００６、ミキサ１００７とミキサ１００８に対して出力する。
　ミキサ１００５は、制御信号１０３２によって駆動され、ｇｍ素子８０３より出力される交流電流に対して、制御信号１０３２の周波数をもとに周波数変換処理を行い、制御信号１０３２によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２４に対して出力する。ミキサ１００６は、制御信号１０３３によって駆動され、ｇｍ素子８０３より出力される交流電流に対して、制御信号１０３３の周波数をもとに周波数変換処理を行い、制御信号１０３３によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２４に対して出力する。
　ミキサ１００７は、制御信号１０３４によって駆動され、ｇｍ素子８０３より出力される交流電流に対して、制御信号１０３４の周波数をもとに周波数変換処理を行い、制御信号１０３４によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２５に対して出力する。ミキサ１００８は、制御信号１０３１によって駆動され、ｇｍ素子８０３より出力される交流電流に対して、制御信号１０３１の周波数をもとに周波数変換処理を行い、制御信号１０３１によってアクティブ状態となる期間中のみ、周波数変換された交流電流を、出力端子８２５に対して出力する。
　出力端子８２２には、ミキサ８０６、ミキサ１００１、及び、ミキサ１００２の出力電流を加算した電流が流れる（Ｉ正相）。出力端子８２３には、ミキサ８０７、ミキサ１００３及びミキサ１００４の出力電流を加算した電流が流れる（Ｉ負相）。出力端子８２４には、ミキサ８０８、ミキサ１００５及びミキサ１００６の出力電流を加算した電流が流れる（Ｑ正相）。出力端子８２５には、ミキサ８０９、ミキサ１００７及びミキサ１００８の出力電流を加算した電流が流れる（Ｑ負相）。
　ここで、出力端子８２２、出力端子８２３に適切な負荷を接続することで、図１０に示すような階段状の出力信号４２３、及び、出力信号４２４を取り出すことができる。また、出力端子８２４、出力端子８２５に適切な負荷を接続することで、出力信号４２３、及び、出力信号４２４に対して９０度位相差となる階段状の電圧波形を取り出すことができる。
　すなわち、ｇｍ素子８０１、ｇｍ素子８０２と、ミキサ８０６、ミキサ８０７、ミキサ１００１、ミキサ１００２、ミキサ１００３、ミキサ１００４とを用いて、Ｉ相の出力信号が得られる。また、ｇｍ素子８０３、ｇｍ素子８０２と、ミキサ８０８、ミキサ８０９、ミキサ１００５、ミキサ１００６、ミキサ１００７、ミキサ１００８とを用いて、Ｑ相の出力信号が得られる。
　このように、ＤＵＴＹ比が２５％の制御信号を用いることで、ｇｍ素子８０２をＩ相及びＱ相にて共用できる。また、本実施の形態の構成によれば、ＤＵＴＹ比が２５％の制御信号のみで全てのミキサを駆動できるため、ダイレクトコンバージョン構成、あるいは、Ｌｏｗ－ＩＦ構成にて問題となる、セルフミキシングを回避できる。
　また、実施の形態１に記載したように、負荷以降の後段にて、図示しない差動増幅器などを用いて、出力端子８２２の出力信号と出力端子８２３の出力信号との差分をとることで、図１０に示す、正弦波の１周期の繰り返し波形に近い階段状の出力信号４２５を得ることができる。同様に、出力端子８２４の出力信号と出力端子８２５の出力信号との差分をとることで、出力信号４２５に対して９０度位相差となる出力信号を得ることができる。このようにして、用いるｇｍ素子の数を抑制しつつ、高調波応答を抑圧することができる。
　なお、出力端子８２２、８２３、８２４及び８２５に接続する負荷としては、例えば、キャパシタなどの容量素子を用いることができる。
　ここで、非特許文献１に記載のハーモニックリジェクションミキサは、ｇｍ素子を３つ必要としており、仮に非特許文献１の技術を用いて直交復調器を構成すると、ｇｍ素子が６つ必要となる。これに対し、本実施の形態の構成によれば、３つのｇｍ素子を用いて直交復調器を構成できるので、ｇｍ素子数を削減することができ、回路規模を減少させることができる。さらに、回路全体の消費電力を抑えることもできる。さらに、ＤＵＴＹ比が共通の値の制御信号のみを用いて全てのミキサを駆動するため、ダイレクトコンバージョン構成、あるいは、Ｌｏｗ－ＩＦ構成にて問題となる、セルフミキシングを回避できるという効果もある。
　また、本技術をもとに、シングルエンドミキサ構成や、ダブルバランスミキサ構成を実現することもできる。なお、本実施の形態では、ＤＵＴＹ比２５％の制御信号のみを用いる構成例を用いて説明したが、制御信号のＤＵＴＹ比は５０％未満であって、一部のｇｍ素子をＩ相及びＱ相で共用できるものであれば、これに限定されない。
　（実施の形態５）
　本実施の形態は、実施の形態１から４に示すハーモニックリジェクションミキサを用いて、ダイレクトサンプリングミキサを実現する構成を示すものである。
　図１７は、本発明の第５の実施形態に係るダイレクトサンプリングミキサの概略構成を示すブロック図である。図１７に示すように、ダイレクトサンプリングミキサ１２００は、ハーモニックリジェクションミキサ１２０１と、スイッチドキャパシタフィルタ部１２０２と、制御信号生成部１２０３と、を備え、入力端子１２２１より入力される信号を周波数変換して、出力端子１２２２よりＩ相の正相信号を、出力端子１２２３よりＩ相の負相信号を、出力端子１２２４よりＱ相の正相信号を、出力端子１２２５よりＱ相の負相信号を、それぞれ、出力する。
　ハーモニックリジェクションミキサ１２０１の構成としては、実施の形態１又は実施の形態２に示すハーモニックリジェクションミキサを用いて直交復調器を構成したもの、あるいは、実施の形態３又は実施の形態４に示す直交復調器構成のハーモニックリジェクションミキサである。
　スイッチドキャパシタフィルタ部１２０２は、例えば、特許文献７に示されるサンプリング回路を用いてＩ相、Ｑ相処理を行うものであり、ＭＯＳスイッチ及び容量によって構成されるフィルタである。
　制御信号生成部１２０３は、ハーモニックリジェクションミキサ１２０１を駆動するための、ハーモニックリジェクションミキサ１２０１に含まれるミキサを制御するための制御信号と、スイッチドキャパシタフィルタ部１２０２を駆動するための制御信号を生成するデジタルコントロールユニットより構成される。スイッチドキャパシタフィルタ部１２０２を駆動するため制御信号を生成するデジタルコントロールユニットとしては、例えば、特許文献７に示される構成を用いることができる。
　本構成とすることで、実施の形態１から４に示すハーモニックリジェクションミキサを用いて、ダイレクトサンプリングミキサを実現することができる。
　なお、本発明の実施の形態１から４において、制御信号がＨｉの期間（矩形波パルスの山の期間）にミキサをアクティブ状態にするとして説明しているが、ミキサとして、ＰＭＯＳ構成、あるいは、ＰＭＯＳとＮＭＯＳの相補型のＣＭＯＳ構成を用いる場合には、Ｈｉ期間をＬｏｗ期間（矩形波パルスの谷の期間）として読みかえることで、ＰＭＯＳを用いたミキサをアクティブ状態にすることができることは言うまでもない。いずれの場合でも、ミキサがアクティブ状態である期間はオン期間であり、ミキサが非アクティブ状態である期間はオフ期間と呼ぶことができる。
　以上の説明は本発明の好適な実施の形態の例証であり、本発明の範囲はこれに限定されることはない。例えば、制御信号生成部を半導体素子で実現する場合には、駆動信号において、１周期に対するオン期間の比が５０％又は２５％から数％ずれる可能性がある。この場合には、ハーモニックリジェクションミキサの出力信号の波形形状が変動する。しかし、１周期に対するオン期間の比が５０％又は２５％からのずれが大きくなく数％の場合には、ハーモニックリジェクションミキサからは、正弦波の１周期（又は半周期）の繰り返し波形に近い階段状の出力信号が得られる。したがって、駆動信号において、１周期に対するオン期間の比が５０％又は２５％から数％ずれる場合には、１周期に対するオン期間の比が５０％又は２５％の場合に比べ、高調波応答の抑制効果は若干低下するものの、本発明の効果を享受できる。なお、本発明者らは、開発の過程において、制御信号生成部を半導体素子で実現する場合に、半導体素子のばらつきを考慮しても、本発明の効果が得られることを確認した。
　２００９年１月２９日出願の特願２００９－０１７８９８に含まれる明細書、図面及び要約書の開示内容は、すべて本願に援用される。
　本発明のハーモニックリジェクションミキサは、ｇｍ素子数の増大を抑制しながら、高調波応答を抑圧可能なハーモニックリジェクションミキサを実現することができ、無線通信システムにおける高周波処理部に用いられるミキサの奇数次の高調波応答の抑圧（ハーモニックリジェクション）技術等に有用である。
　１、２、３　ｇｍ素子
　４、５、６　ミキサ
　１０　ハーモニックリジェクションミキサ
　１１　入力端子
　１２　出力端子
　２１、２２、２３　制御信号
　５０　パワーアンプ
　５１、５２　増幅回路
　５５、５６、５７　入力信号
　６１、６２、６３　入力端子
　６４　出力端子
　１００　ハーモニックリジェクションミキサ　
　１０１、１０２　ｇｍ素子
　１０３、１０４　ミキサ
　１０５　制御信号生成部
　１１１　入力端子
　１１２　出力端子
　１２１、１２２　制御信号
　１２３　出力信号
　４００　ハーモニックリジェクションミキサ　
　４０１、４０２　ｇｍ素子
　４０３、４０４、４０５、４０６　ミキサ
　４０７　制御信号生成部
　４１１　入力端子
　４１２、４１３　出力端子
　４２１、４２２　制御信号
　４２３、４２４、４２５　出力信号
　６００　ハーモニックリジェクションミキサ　
　６０１、６０２　ｇｍ素子
　６０３、６０４、６０５、６０６、６０７、６０８、６０９、６１０　ミキサ
　６１１　入力端子
　６１２　出力端子
　６２１、６２２　出力信号
　８００　ハーモニックリジェクションミキサ　
　８０１、８０２、８０３　ｇｍ素子
　８０４、８０５、８０６、８０７、８０８、８０９、８１０、８１１　ミキサ
　８１２　制御信号生成部　
　８２１　入力端子
　８２２、８２３、８２４、８２５　出力端子
　８３１、８３２、８３３、８３４、８３５、８３６、８３７、８３８　制御信号
　１０００　ハーモニックリジェクションミキサ　
　１００１、１００２、１００３、１００４、１００５、１００６、１００７、１００８　ミキサ
　１００９　制御信号生成部　
　１０３１、１０３２、１０３３、１０３４　制御信号
　１２００　ダイレクトサンプリングミキサ
　１２０１　ハーモニックリジェクションミキサ
　１２０２　スイッチドキャパシタフィルタ部
　１２０３　制御信号生成部
　１２２１　入力端子
　１２２２、１２２３、１２２４、１２２５　出力端子

Claims (10)

  1. 　複数のｇｍ素子の後段に並列に接続された複数のミキサの出力を合成することにより、出力信号の波形を調整するハーモニックリジェクションミキサであって、
    　電圧信号を電流信号に変換する複数のｇｍ素子として、Ｉ相用ｇｍ素子と、Ｑ相用ｇｍ素子と、Ｉ相とＱ相とで共用する共用ｇｍ素子とを有し、前記複数のｇｍ素子の各々の出力は複数に分岐しており、
    　前記複数のミキサの各々は、前記複数のｇｍ素子のうちの一つの出力の分岐先の各々にスイッチング素子を接続した構成を有し、
    　前記Ｉ相用ｇｍ素子及び前記Ｑ相用ｇｍ素子の出力の分岐先に接続された前記スイッチング素子は、１周期に対するオン期間の比が５０％である駆動信号で制御され、前記共用ｇｍ素子の出力の分岐先に接続された前記スイッチング素子は、１周期に対するオン期間の比が５０％未満である駆動信号で制御され、
    　前記共用ｇｍ素子に接続された複数の前記スイッチング素子のうちＩ相出力用のスイッチング素子がオフの期間の少なくとも一部において、Ｑ相出力用のスイッチング素子がオンとなる、
    　ハーモニックリジェクションミキサ。
  2. 　前記複数のｇｍ素子のいずれにおいても、同じｇｍ素子の出力の分岐先の各々に接続された前記スイッチング素子は、互いに同時にオン状態にならないようなパルス列からなる駆動信号で制御される、
    　請求項１に記載のハーモニックリジェクションミキサ。
  3. 　前記共用ｇｍ素子の出力の分岐先に接続された前記スイッチング素子は、１周期に対するオン期間の比が２５％である駆動信号で制御される、
    　請求項１に記載のハーモニックリジェクションミキサ。
  4. 　前記スイッチング素子を制御する駆動信号群は、互いに位相の異なる同一周波数のパルス列で構成される、
    　請求項１に記載のハーモニックリジェクションミキサ。
  5. 　前記複数のｇｍ素子は、入力信号に対して振幅の重み付けを行う、
    　請求項１に記載のハーモニックリジェクションミキサ。
  6. 　複数のｇｍ素子の後段に並列に接続された複数のミキサの出力を合成することにより、出力信号の波形を調整するハーモニックリジェクションミキサであって、
    　電圧信号を電流信号に変換する複数のｇｍ素子として、Ｉ相用ｇｍ素子と、Ｑ相用ｇｍ素子と、Ｉ相とＱ相とで共用する共用ｇｍ素子とを有し、前記複数のｇｍ素子の各々の出力は複数に分岐しており、
    　前記複数のミキサの各々は、前記複数のｇｍ素子のうちの一つの出力の分岐先の各々にスイッチング素子を接続した構成を有し、
    　前記Ｉ相用ｇｍ素子、前記Ｑ相用ｇｍ素子、及び、前記共用ｇｍ素子の各々の出力の分岐先に接続された前記スイッチング素子は、１周期に対するオン期間の比が５０％未満の共通した値である駆動信号で制御され、
    　前記共用ｇｍ素子に接続された複数の前記スイッチング素子のうちＩ相出力用のスイッチング素子がオフの期間の少なくとも一部において、Ｑ相出力用のスイッチング素子がオンとなる、
    　ハーモニックリジェクションミキサ。
  7. 　前記複数のミキサの後段に接続された複数のキャパシタをさらに有し、
    　前記複数のｇｍ素子のいずれにおいても、同じｇｍ素子の出力の分岐先の各々に接続された前記スイッチング素子のうち、異なるキャパシタに接続されるスイッチング素子については、互いに同時にオン状態にならないようなパルス列からなる駆動信号で制御される、
    　請求項６に記載のハーモニックリジェクションミキサ。
  8. 　前記Ｉ相用ｇｍ素子、前記Ｑ相用ｇｍ素子、及び、前記共用ｇｍ素子の各々の出力の分岐先に接続された前記スイッチング素子は、１周期に対するオン期間の比が２５％である駆動信号で制御される、
    　請求項６に記載のハーモニックリジェクションミキサ。
  9. 　前記スイッチング素子を制御する駆動信号群は、互いに位相の異なる同一周波数のパルス列で構成される、
    　請求項６に記載のハーモニックリジェクションミキサ。
  10. 　前記複数のｇｍ素子は、入力信号に対して振幅の重み付けを行う、
    　請求項６に記載のハーモニックリジェクションミキサ。
     
PCT/JP2010/000554 2009-01-29 2010-01-29 ハーモニックリジェクションミキサ WO2010087199A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010548441A JP5436455B2 (ja) 2009-01-29 2010-01-29 ハーモニックリジェクションミキサ
US13/143,789 US8483643B2 (en) 2009-01-29 2010-01-29 Harmonic rejection mixer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009017898 2009-01-29
JP2009-017898 2009-01-29

Publications (1)

Publication Number Publication Date
WO2010087199A1 true WO2010087199A1 (ja) 2010-08-05

Family

ID=42395463

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000554 WO2010087199A1 (ja) 2009-01-29 2010-01-29 ハーモニックリジェクションミキサ

Country Status (3)

Country Link
US (1) US8483643B2 (ja)
JP (1) JP5436455B2 (ja)
WO (1) WO2010087199A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125600A1 (ja) * 2015-02-05 2016-08-11 ソニー株式会社 信号処理装置および方法
JP2016532336A (ja) * 2013-09-27 2016-10-13 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 高調波除去受動周波数アップコンバータ
CN106576249A (zh) * 2015-07-29 2017-04-19 华为技术有限公司 反馈信息的发送装置、接收装置及方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2654202B1 (en) * 2012-04-19 2020-01-01 Telefonaktiebolaget LM Ericsson (publ) Harmonic Rejection Mixer Arrangement
US9455757B2 (en) * 2012-07-19 2016-09-27 The Trustees Of Columbia University In The City Of New York Circuits and methods for performing harmonic rejection mixing
US9490944B2 (en) * 2012-10-12 2016-11-08 Innoventure L.P. Phase sector based RF signal acquisition
US10033348B2 (en) * 2014-08-07 2018-07-24 Nec Corporation Variable RF filter and wireless apparatus
US10191108B2 (en) * 2015-11-19 2019-01-29 Globalfoundries Inc. On-chip sensor for monitoring active circuits on integrated circuit (IC) chips
US10044321B2 (en) 2016-08-02 2018-08-07 Samsung Electronics Co., Ltd System and method for linearizing a transmitter by rejecting harmonics at mixer output
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
US11637686B2 (en) * 2021-01-31 2023-04-25 Avago Technologies International Sales Pte. Limited Digital transmitter with duty cycle correction
US11923884B2 (en) * 2021-09-24 2024-03-05 Qualcomm Incorporated Configurable harmonic rejection mixer (HRM)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006211153A (ja) * 2005-01-26 2006-08-10 Sharp Corp ミキサー

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3962551A (en) 1974-03-28 1976-06-08 Motorola, Inc. Methods and systems for providing stereo decoding signals
JPS5947349B2 (ja) 1979-01-09 1984-11-19 日本ビクター株式会社 乗算方法及び装置
DE4041852C2 (de) 1990-12-24 1995-05-04 Telefunken Microelectron Integrierter Stereodekoder mit Schaltungsanordnung zur Erzeugung eines digitalen Schaltsignals
KR100900080B1 (ko) 2001-05-07 2009-06-01 어드밴스드 마이크로 디바이시즈, 인코포레이티드 자기 조립형 폴리머 막을 구비한 메모리 디바이스 및 그제조 방법
US6856925B2 (en) 2001-10-26 2005-02-15 Texas Instruments Incorporated Active removal of aliasing frequencies in a decimating structure by changing a decimation ratio in time and space
US7057540B2 (en) 2001-10-26 2006-06-06 Texas Instruments Incorporated Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer
US7130604B1 (en) * 2002-06-06 2006-10-31 National Semiconductor Corporation Harmonic rejection mixer and method of operation
CN100431261C (zh) 2002-08-08 2008-11-05 Nxp股份有限公司 具有多个本地振荡器的改进的混频器和基于其的系统
EP1538741A1 (en) 2003-12-05 2005-06-08 Semiconductor Ideas to The Market (ItoM) BV Multiplier device
ATE439699T1 (de) * 2004-03-12 2009-08-15 R F Magic Inc Mischer und tuner mit oberschwingungsunterdrückung
US7509110B2 (en) * 2005-03-14 2009-03-24 Broadcom Corporation High-order harmonic rejection mixer using multiple LO phases
JP4864758B2 (ja) 2006-06-14 2012-02-01 三菱電機株式会社 直交ミクサおよびイメージリジェクションミクサ
US8115540B2 (en) 2006-09-14 2012-02-14 Nec Corporation Amplifying apparatus, method of output control and control program
KR100935983B1 (ko) * 2008-04-02 2010-01-08 삼성전기주식회사 고조파 제거기능을 갖는 전류 샘플링 믹서
EP2302787B1 (en) * 2009-09-23 2012-09-05 Nxp B.V. Frequency conversion

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006211153A (ja) * 2005-01-26 2006-08-10 Sharp Corp ミキサー

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"University/Government/Industry Microelectronics Symposium, 2003. Proceedings of the 15th Biennial, 2003.06.30", article PETROV, A.R.: "System approach for low 1/f noise, high IP2 dynamic range CMOS mixer design.", pages: 74 - 77 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016532336A (ja) * 2013-09-27 2016-10-13 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 高調波除去受動周波数アップコンバータ
WO2016125600A1 (ja) * 2015-02-05 2016-08-11 ソニー株式会社 信号処理装置および方法
CN106576249A (zh) * 2015-07-29 2017-04-19 华为技术有限公司 反馈信息的发送装置、接收装置及方法
CN106576249B (zh) * 2015-07-29 2019-11-26 华为技术有限公司 反馈信息的发送装置、接收装置及方法
US10652895B2 (en) 2015-07-29 2020-05-12 Huawei Technologies Co., Ltd. Feedback information sending apparatus and method, and feedback information receiving apparatus and method

Also Published As

Publication number Publication date
JP5436455B2 (ja) 2014-03-05
US8483643B2 (en) 2013-07-09
US20120049926A1 (en) 2012-03-01
JPWO2010087199A1 (ja) 2012-08-02

Similar Documents

Publication Publication Date Title
JP5436455B2 (ja) ハーモニックリジェクションミキサ
US7474885B2 (en) Passive subharmonic mixer
US9124335B1 (en) Wideband receiver robust to radio frequency harmonics
CN101507103B (zh) 多功能无源混频器
US8212602B2 (en) System and method for signal mixing based on high order harmonics
JP2016105602A (ja) 低雑音および低変換損を有する直交無線周波数ミキサ
JP5622592B2 (ja) 多相ミキサ
US8299865B2 (en) Quadrature modulator and semiconductor integrated circuit with it built-in
JP5751255B2 (ja) 信号処理回路、信号処理方法及び制御プログラムの記録媒体
US9112482B2 (en) Receiver
US7511557B2 (en) Quadrature mixer circuit and RF communication semiconductor integrated circuit
EP2054999B1 (en) Signal processor comprising a frequency converter
US11404780B2 (en) Phase shifter and wireless communication apparatus
CN101542919A (zh) 接收装置及使用其的电子设备
JP2008118474A (ja) イメージ抑圧ミキサおよびそれを備えた半導体装置、通信装置、電子機器
EP3342039B1 (en) Low power and area bootstrapped passive mixer with shared capacitances
CN111162807B (zh) 接收器
CN113261208B (zh) 一种用于载波聚合的射频接收机
US10103914B2 (en) Equalizer circuit and receiving apparatus using the same
JP2009218637A (ja) ミキサ
WO2009059831A2 (en) Mixing apparatus
Yu et al. A BW-Extended Blocker-Tolerant Receiver with RF Passive-Gain and High-Order BB Impedance Achieving 30dBm OOB-IIP3 and 110MHz RF-BW
JP2009182928A (ja) チューナ
WO2012133516A1 (ja) 受信回路およびそのフィルタリング方法
JP2013121018A (ja) ミキサ回路および無線機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10735671

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010548441

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13143789

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 10735671

Country of ref document: EP

Kind code of ref document: A1