JP2012217157A - ミキサ回路 - Google Patents

Abstract

【課題】Ｌｏｗ−ＩＦ方式の受信器の低消費電力化を可能にするミキサ回路を提供する。
【解決手段】信号ＬＯ１と、信号ＬＯ１と逆相の信号ＬＯＢ１とを入力信号Ｖinとミキシングする初段ブロックＢＡや２段目ブロックＢＢを複数直列に接続し、初段ブロックＢＡによってミキシングされた信号が後段の２段目ブロックＢＢに送られて信号ＬＯ２、逆相の信号ＬＯＢ２とミキシングされることによって入力信号Ｖinを複数回にわたってダウンコンバートする多重位相ミキサ部Ｂと、ダウンコンバートされた信号をローカル信号ＬＬＩ、ＬＬIＢ及びローカル信号ＬＬＱ、ＬＬＱＢとそれぞれミキシングして出力信号を生成するＩ／Ｑ生成部Ｃと、を含むミキサ回路本体１を含むミキサ回路１を備えるミキサ回路を構成する。
【選択図】図２

Description

この発明は、ＲＦ信号をＬｏｗ−ＩＦ信号にダウンコンバージョンする受信器に好適なミキサ回路に関する。

ミキサ回路は、周波数が異なる複数の信号を混合して１つの伝送路に出力する回路であって、様々な用途に使用されている。
図１０は、従来のミキサ回路を説明するための図である。図示したミキサ回路は、ギルバートセルと呼ばれる構成を有している。ギルバートセルは、入力信号Ｖinを入力するＭＯＳトランジスタＭ１、Ｍ２でなるＭＯＳトランジスタ対と、ＭＯＳトランジスタＭ１、Ｍ２のドレイン側に接続され、ローカル信号Ｖloを入力するＭＯＳトランジスタＭ３、Ｍ４でなるＭＯＳトランジスタ対及びＭＯＳトランジスタＭ５、Ｍ６でなるＭＯＳトランジスタ対と、各ＭＯＳトランジスタ対に電流を供給する定電流源Ｓ１と、２つの負荷抵抗素子Ｒ0と、を備えている。そして、入力信号Ｖinとローカル信号Ｖloをミキシングし、出力信号Ｖoutを出力する。

アナログＣＭＯＳ集積回路の設計、Behzad Razavi著／黒田忠広 監訳、基礎編、ｐ１５６ページ

しかしながら、非特許文献１に記載されたミキサ回路に入力信号Ｖinを入力した場合、ミキサ回路から出力される出力信号Ｖoutの周波数Ｆoutは、以下のように表される。
Ｆout=Ｆin±Ｆlo
上記した式においてＦinは入力信号Ｖinの周波数、Ｆloはローカル信号Ｖloの周波数である。

ところで、ミキサ回路には、出力信号（ＩＦ信号）の周波数Ｆoutを低く抑えるＬｏｗ−ＩＦ方式がある。Ｌｏｗ−ＩＦ方式では、入力信号Ｖinの周波数Ｆinとローカル信号Ｖloの周波数が等しくなる。つまり、ローカル信号Ｖloの周波数Ｆloを、入力信号（ＲＦ信号）の高周波数とほぼ同じ周波数にする必要がある。
周波数Ｆloが高まると、ローカル信号Ｖloを生成するＰＬＬ回路やＶＣＯは、高い周波数で動作することが必要になる。高周波数での動作は、ＰＬＬ回路やＶＣＯを含む受信器全体としての消費電力を高める。このことから、Ｌｏｗ−ＩＦ方式の受信器には、消費電力をより低減することが要求されている。
本発明は、上記した点に鑑みてなされたものであって、Ｌｏｗ−ＩＦ方式の受信器の低消費電力化を可能にするミキサ回路を提供することを目的とする。

上記した課題を解決するため、本発明のミキサ回路は、第１信号（例えば図１に示した信号ＬＯ１）と、当該第１信号と逆相の第１逆相信号（例えば図１に示した信号ＬＯＢ１）とを入力された信号とミキシングするミキサ部(例えば図２に示した初段ブロックＢＡ、２段目ブロックＢＢ等)を複数直列に接続し、該複数のミキサ部のうち、前段のミキサ部によってミキシングされた信号が後段のミキサ部に送られて前記第１信号及び前記第１逆相信号とミキシングされることによって初段の前記ミキサ回路に入力された入力信号を複数回にわたってダウンコンバートする多重位相ミキサ部（例えば図２に示した多重位相ミキサ部Ｂ）と、前記多重位相ミキサ部においてダウンコンバートされた信号を、Ｉ信号（例えば図１に示したローカル信号ＬＬＩ、ＬＬIＢ）及びＱ信号（例えば図１に示したローカル信号ＬＬＱ、ＬＬＱＢ）とそれぞれミキシングして出力信号を生成するＩ／Ｑ信号生成部（例えば図２に示したＩ／Ｑ生成部Ｃ）と、を含むミキサ回路本体（例えば図１に示したミキサ回路本体１）と、を備えることを特徴とする。

また、本発明のミキサ回路は、上記した発明において、前記第１信号及び前記逆相信号を生成するリングオシレータ（例えば図１に示したリングオシレータ２）をさらに含むことが望ましい。
また、本発明のミキサ回路は、上記した発明において、前記第１信号を分周して前記Ｉ信号及び前記Ｑ信号を生成する分周器（例えば図１に示した分周器３）をさらに含むことが望ましい。

また、本発明のミキサ回路は、上記した発明において、複数の前記第１信号を生成し、前記第１信号の各々を前記複数のミキサ部の各々に入力し、複数の前記第１信号のうち、一の前記第１信号を分周することなく前記Ｉ信号とし、他の前記第１信号を分周することなく前記Ｑ信号として使用する場合、前記入力信号の周波数をＸ（Ｘは任意の周波数）前記多重位相ミキサ部によって前記入力信号がダウンコンバートされる回数をＮ（Ｎは２以上の整数）前記Ｉ信号及び前記Ｑ信号の周波数をＦloとしたとき、前記ミキサ回路本体によりダウンコンバートされた信号の周波数Ｆsubは式（１）で表され、前記分周器の分周比をＭ（Ｍは２以上の整数）としたとき、前記Ｉ信号及びＱ信号の周波数ＦIFは、式（２）で表されることが望ましい。
Ｆsub＝Ｘ−Ｎ×Ｆlo …式（１）
ＦIF＝Ｆsub±Ｆlo／Ｍ
＝Ｘ−Ｎ×Ｆlo±Ｆlo／Ｍ
＝Ｘ−（Ｎ±１／Ｍ）×Ｆlo …式（２）

また、本発明のミキサ回路は、上記した発明において、複数の前記第１信号のうち、前段の前記ミキサ部に入力される前記第１信号の位相は、前記前段の直後の段のミキサ部に入力される前記第１信号の位相よりも１８０／Ｎ度遅れることが望ましい。

上記した本発明によれば、複数のミキサ部が複数段階に入力信号をダウンコンバートするので、第１信号に高い周波数の信号を用いる必要がないため、第１信号を生成する機器が高い周波数で動作する必要がなくなって、消費電力を小さくすることができる。また、従前のＰＬＬ回路やＶＣＯより回路面積や消費電力の少ないリングオシレータを使って第１信号を生成することができるので、消費電力が小さく、より小型化に有利なミキサ回路を提供することができる。

本発明の実施形態１のミキサ回路を説明するための図である。 本発明の実施形態１のミキサ回路本体の回路構成を説明するための回路図である。 本発明の実施形態１のリングオシレータの構成を説明するための図である。 本発明の実施形態１の信号ＬＯ１と信号ＬＯ２との関係を示すための図である。 本発明の実施形態２のミキサ回路を説明するための図である。 本発明の実施形態２のミキサ回路本体の回路構成を説明するための回路図である。 本発明の実施形態２の信号ＬＯ１、信号ＬＯ２、信号ＬＯ３の関係を示すための図である。 本発明の実施形態２のリングオシレータを説明するための図である。 本発明の実施形態３のミキサ回路を説明するための図である。 従来のミキサ回路を説明するための図である。

以下、本発明の実施形態１、実施形態２、実施形態３について図面を参照して説明する。
［実施形態１］
・全体構成
図１は、実施形態１のミキサ回路を説明するための図である。図示したミキサ回路は、ミキサ回路本体１と、リングオシレータ２と、分周器３とによって構成されている。このようなミキサ回路は、例えば、受信器に利用されている。

リングオシレータ２は、周波数６６０ＭＨｚの信号ＬＯ１、ＬＯ２、ＬＯＢ１、ＬＯＢ２を生成する。分周器３は、例えば信号ＬＯ１を入力して４分周し、周波数１６５ＭＨｚのローカル信号ＬＬＩ、ＬＬＩＢ、ＬＬＱ、ＬＬＱＢを生成する。ローカル信号ＬＬＩとＬＬＱ、ローカル信号ＬＬＩＢとＬＬＱＢとは、各々が互いに直交するベースバンド信号（後にＩ（in-phase）ローカル信号とＱ（quadrature）ローカル信号と記す）になる。

リングオシレータ２によって生成された信号ＬＯ１、ＬＯ２、ＬＯＢ１、ＬＯＢ２、分周器３によって生成されたローカル信号ＬＬＩ、ＬＬＩＢ、ＬＬＱ、ＬＬＱＢは、ミキサ回路本体１に入力される。
ミキサ回路本体１には、信号ＬＯ１、ＬＯ２、ＬＯＢ１、ＬＯＢ２、ローカル信号ＬＬＩ、ＬＬＩＢ、ＬＬＱ、ＬＬＱＢの他、周波数１５００ＭＨｚのＲＦ信号Ｖinが入力される。ミキサ回路本体１は、入力された信号から、周波数１５ＭＨｚのＩ／Ｑ信号（Ｌｏｗ−ＩＦ信号）のＶＩＯ、ＶＱＯを生成する。

このように、実施形態１は、ミキサ部１を設けることによって周波数１６５ＭＨｚのローカル信号の周波数を１５ＭＨｚにまで低減することができる。このため、分周器３においてローカル信号ＬＬＩ、ＬＬＩＢ、ＬＬＱ、ＬＬＱＢを生成する図示しないＰＬＬやＶＣＯを高い周波数で動作させる必要がなくなり、受信器全体としての消費電流を低減することができる。

（構成）
・ミキサ回路本体
図２は、実施形態１のミキサ回路本体１の回路構成を説明するための回路図である。なお、図示したミキサ回路本体１は、図１に示した入力信号Ｖin（ＲＦ信号）の周波数Ｆinが１５００ＭＨｚの受信回路のミキサ回路の本体として機能する。また、メインクロックの周波数は２２．５ＭＨｚを想定している。

ミキサ回路本体１は、Ｖ／Ｉ変換部Ａと、多重位相ミキサ部Ｂと、Ｉ／Ｑ生成部Ｃと、Ｉ／Ｖ変換部Ｄと、から構成されている。Ｖ／Ｉ変換部Ａは、Ｖ／Ｉ変換回路５１、２つの容量素子６１、６２、２つの抵抗素子７１、７２を含んでいる。
多重位相ミキサ部Ｂは、信号ＬＯ１と、信号ＬＯ１と逆相の信号ＬＯＢ１とを入力された信号Ｖinとミキシングする初段ブロックＢＡ、信号ＬＯ２と逆相の信号ＬＯＢ２とを入力された信号とミキシングする２段目ブロックＢＢを複数直列に接続し、複数のブロックのうち、初段ブロックＢＡによってミキシングされた信号が後段の２段目ブロックＢＢに送られて信号ＬＯ２、信号ＬＯＢ２とミキシングされることによって入力信号Ｖinを複数回にわたってダウンコンバートする。

初段ブロックＢＡは、ソース同士が接続されたＭＯＳトランジスタ２１、２２と、ソース同士が接続されたＭＯＳトランジスタ２３、２４の２対のＭＯＳトランジスタ対と、ＭＯＳトランジスタ２２、２３のゲート端子と接続されているバッファ４１、ＭＯＳトランジスタ２１、２４のゲート端子と接続されている４２とを含んでいる。
２段目ブロックＢＢは、ソース同士が接続されたＭＯＳトランジスタ２５、２６と、ソース同士が接続されたＭＯＳトランジスタ２７、２８の２対のＭＯＳトランジスタ対と、ＭＯＳトランジスタ２６、２７のゲート端子に接続されたバッファ４３、ＭＯＳトランジスタ２５、２８のゲート端子と接続されたバッファ４４とを含んでいる。

初段ブロックＢＡには図１に示したリングオシレータ２から信号ＬＯ１、ＬＯＢ１が入力される。信号ＬＯ１は、ＭＯＳトランジスタ２２、２３のゲート端子に入力され、信号ＬＯＢ１は、ＭＯＳトランジスタ２１、２４のゲート端子に入力される。また、２段目ブロックＢＢにはリングオシレータ２から信号ＬＯ２、ＬＯＢ２が入力される。信号ＬＯ２は、ＭＯＳトランジスタ２６、２７のゲート端子に入力され、信号ＬＯＢ２は、ＭＯＳトランジスタ２５、２８のゲート端子に入力される。

本実施形態では、初段ブロックＢＡ、２段目ブロックＢＢの各々が、信号ＬＯ１、ＬＯＢ１また信号ＬＯ２、ＬＯＢ２と入力信号Ｖinとをミキシングする多重位相ミキサ部を構成する。
Ｉ／Ｑ生成部Ｃは、多重位相ミキサ部Ｂにおいてダウンコンバートされた信号を、ローカル信号ＬＬＩ、ＬＬIＢ及びローカル信号ＬＬＱ、ＬＬＱＢとそれぞれミキシングして出力信号を生成する。

すなわち、Ｉ／Ｑ生成部Ｃは、第１Ｉ／Ｑ生成部ＣＡ、第２Ｉ／Ｑ生成部ＣＢから構成されている。第１Ｉ／Ｑ生成部ＣＡは、ソース同士が接続されたＭＯＳトランジスタ２９、３０と、ソース同士が接続されたＭＯＳトランジスタ３１、３２の２対のＭＯＳトランジスタ対と、ＭＯＳトランジスタ３０、３１のゲート端子と接続されているバッファ４７、ＭＯＳトランジスタ２９、３２のゲート端子と接続されているバッファ４８を含んでいる。

第２Ｉ／Ｑ生成部ＣＢは、ソース同士が接続されたＭＯＳトランジスタ３３、３４と、ソース同士が接続されたＭＯＳトランジスタ３５、３６の２対のＭＯＳトランジスタ対と、ＭＯＳトランジスタ３４、３５のゲート端子と接続されているバッファ４９、ＭＯＳトランジスタ３３、３６のゲート端子と接続されているバッファ５０を含んでいる。
Ｉ／Ｖ変換部Ｄは、第１Ｉ／Ｑ生成部ＣＡと接続される第１Ｉ／Ｖ変換部ＤＡと、第２Ｉ／Ｑ生成部ＣＢと接続される第２Ｉ／Ｖ変換部ＤＢとから構成されている。第１Ｉ／Ｖ変換部ＤＡは、容量素子６３及びＩ／Ｖ変換回路５２を含んでいる。また、第２Ｉ／Ｖ変換部ＤＢは、容量素子６４及びＩ／Ｖ変換回路５３を含んでいる。

・リングオシレータ
図３は、リングオシレータ２の構成を説明するための図である。リングオシレータ２は、２段に接続された増幅器３０１ａ、３０１ｂと、増幅器３０２ａ、３０２ｂとを直列に２組接続して構成されている。図４は、信号ＬＯ１と信号ＬＯ２との関係を示すための図である。図３に示した構成により、実施形態１のリングオシレータ２は、１８０度をミキサ回路本体１によってダウンコンバートされる回数Ｎで割って得られる位相分ずつずれた複数の信号を生成する。

すなわち、ミキサ回路本体１によって入力信号Ｖinを２回ダウンコンバートする実施形態１では、信号ＬＯ１と、信号ＬＯ１よりも９０度進んだ位相を有する信号ＬＯ２とを生成してミキサ回路に入力する。信号ＬＯ１は前段の初段ブロックＢＡに入力され、信号ＬＯ２は初段ブロックＢＡの直後の２段目ブロックＢＢに入力される。

（動作）
Ｖ／Ｉ変換回路５１には、ＲＦ信号である入力信号Ｖinが入力される。入力信号Ｖinは、Ｖ／Ｉ変換回路５１によって電圧−電流変換され、容量素子６１、６２によってＤＣ成分がカットされた後、多重位相ミキサ部Ｂに入力される。なお、多重位相ミキサ部Ｂへ入力されるＲＦ信号は、抵抗素子７１、７２によってバイアスされている。

初段ブロックＢＡには、信号ＬＯ１と、信号ＬＯ１と１８０度位相の異なる信号ＬＯＢ１とが入力される。２段目ブロックＢＢには、信号ＬＯ２と、信号ＬＯ２と１８０度位相が異なる信号ＬＯＢ２とが入力される。図４に示したように、信号ＬＯ２の位相は信号ＬＯ１よりも９０度進んでいる。
信号ＬＯ１、ＬＯ２、信号ＬＯＢ１、ＬＯＢ２の周波数はいずれも６６０ＭＨｚ（＝２２．５ＭＨｚ×２／３×４４）である。つまり、多重位相ミキサ部Ｂに入力される信号の周波数は、入力信号Ｖinの周波数１５００ＭＨｚと比較して十分低いものになる。

初段ブロックＢＡは、信号ＬＯ１、信号ＬＯＢ１を使って入力信号Ｖinをダウンコンバートする。２段目ブロックＢＢは、信号ＬＯ２、信号ＬＯＢ２を使って初段ブロックＢＡによってダウンコンバートされた入力信号Ｖinを、さらにダウンコンバートする。
すなわち、周波数１５００ＭＨｚの入力信号Ｖinは、初段ブロックＢＡと、２段目ブロックＢＢとにおいて２段階にダウンコンバートされる。ダウンコンバートされた入力信号Ｖinの周波数は、最終的に１５００ＭＨｚ−６６０ＭＨｚ×２＝１８０ＭＨｚとなる。

周波数１８０ＭＨｚの信号は、Ｉ／Ｑ生成部Ｃに入力される。Ｉ／Ｑ生成部ＣのうちのＩＱ生成部ＣＡには、ローカル信号ＬＬＩ及びＬＬＩＢ（両者を総称してＩローカル信号とも記す）が入力される。ＩＱ生成部ＣＡにおいて、周波数１８０ＭＨｚの信号はローカル信号ＬＬＩ及びＬＬＩＢ（両者を総称してＱローカル信号とも記す）によってＬｏｗ−ＩＦ信号（Ｉ／Ｑ信号）に変換される。また、ＩＱ生成部ＣＢには、ローカル信号ＬＬＱ及びＬＬＱＢが入力される。ＩＱ生成部ＣＢにおいて、周波数１８０ＭＨｚの信号はローカル信号ＬＬＱ及びＬＬＱＢによってＩ／Ｑ信号に変換される。

より具体的には、Ｉローカル信号、Ｑローカル信号は、例えば信号ＬＯ１（周波数６６０ＭＨｚ）を取り出して図１に示した分周器３によって４分周することによって生成される。したがって、Ｉ／Ｑ生成部Ｃによって生成されるＩ／Ｑ信号の周波数は、
１８０ＭＨｚ−６６０ＭＨｚ／４
＝１８０ＭＨｚ−１６５ＭＨｚ
＝１５ＭＨｚ
となる。

Ｉ／Ｑ生成部Ｃから出力されたＩ／Ｑ信号は、Ｉ／Ｖ変換回路ＤＡ、ＤＢにそれぞれ入力される。Ｉ／Ｖ変換回路ＤＡでは、容量素子６３によってＩ／Ｑ信号の高周波成分が減衰された後、Ｉ／Ｑ信号から電圧信号ＶＩＯが取り出される。また、Ｉ／Ｖ変換回路ＤＢでは、容量素子６４によってＩ／Ｑ信号の高周波成分が減衰された後、Ｉ／Ｑ信号から電圧信号ＶＱＯが取り出される。

以上説明したように、実施形態１によれば、多重位相ミキサ部Ｂによって周波数の低い信号ＬＯ１、ＬＯ２を使って入力信号Ｖinの周波数をダウンコンバートすることができる。このため、Ｌｏｗ−ＩＦ信号の生成に使用されるローカル信号の周波数を従来技術よりも低くすることができる。このことにより、実施形態１は、従来技術のようにＩ／Ｑ信号を生成するために高い周波数のローカル信号を生成する必要がなくなる。

このことから、実施形態１は、従来技術でローカル信号の生成に使用されていたアナログ分周器を用いたＰＬＬ回路やＬＣ共振回路を用いたＶＣＯに代えて、リングオシレータを使ってローカル信号を生成することができる。高周波数のローカル信号を生成するアナログ分周器の消費電力が大きく、また、その素子面積も大きいものであった。さらに、ＶＣＯは、ＬＣ共振回にインダクタ素子が内蔵されることによって素子面積が大きかった。

一方、リングオシレータは、ＰＬＬ回路やＶＣＯをリングオシレータよりも消費電力が小さく、素子面積が小規模である。このことから、ＰＬＬ回路やＶＣＯをリングオシレータに代えることができる実施形態１は、ミキサ回路を含む受信器の消費電力を低減することができる。さらに、素子面積を小さくし、受信器をより小型化することに有利なミキサ回路を提供することができる。

なお、実施形態１では、信号ＬＯ１を４分周することによってＩ／Ｑ生成部に入力されるローカル信号ＬＬＩ〜ＬＬＱＢを生成している。しかし、実施形態１では、信号ＬＯ１を４分周するものに限定されるものでなく、２分周するものでもよい。

［実施形態２］
次に、本発明の実施形態２を説明する。
図５は、実施形態２のミキサ回路を説明するための図である。実施形態２は、ミキサ回路の多重位相ミキサ部の段数が３段である点で実施形態１と相違する。なお、実施形態２では、実施形態１において図１、図２に示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。

図示したミキサ回路は、ミキサ回路本体５０１と、リングオシレータ５０２と、分周器３とによって構成されている。ミキサ回路本体５０１には、周波数１５００ＭＨｚのＲＦ信号である入力信号Ｖinと、周波数５４０ＭＨｚの信号ＬＯ１、ＬＯ２、ＬＯ３、信号ＬＯＢ１、ＬＯＢ２、ＬＯＢ３、周波数１３５ＭＨｚのローカル信号ＬＬＩ、ＬＬＩＢ、ＬＬＱ、ＬＬＱＢが入力される。ミキサ回路本体５０１では、以上の信号を使って周波数１５ＭＨｚのＩ／Ｑ信号（Ｌｏｗ−ＩＦ信号）ＶＩＯ、ＶＱＯを生成する。
リングオシレータ５０２は、周波数５４０ＭＨｚの信号ＬＯ１、ＬＯ２、ＬＯ３、Ｂ１、ＬＯＢ２、ＬＯＢ３を生成する。分周器３は、例えば信号ＬＯ１を入力し、４分周して周波数１３５ＭＨｚのローカル信号ＬＬＩ、ＬＬＩＢ、ＬＬＱ、ＬＬＱＢを生成する。

（構成）
・ミキサ回路
図６は、実施形態２のミキサ回路本体５０１の回路構成を説明するための回路図である。なお、図示したミキサ回路本体５０１は、入力信号Ｖin（ＲＦ信号）の周波数Ｆinが１５００ＭＨｚの受信回路のミキサ回路である。また、メインクロックの周波数は２２．５ＭＨｚを想定している。

ミキサ回路本体５０１は、Ｖ／Ｉ変換部Ａと、多重位相ミキサ部Ｂと、Ｉ／Ｑ生成部Ｃと、Ｉ／Ｖ変換部Ｄと、から構成されている。
多重位相ミキサ部Ｂは、初段ブロックＢＡ、２段目ブロックＢＢ、３段目ブロックＢＣから構成されている。３段目ブロックＢＣは、実施形態１で説明した２段目ブロックＢＢの後段に設けられたブロックである。３段目ブロックＢＣは、ソース同士が接続されたＭＯＳトランジスタ６２９、６３０と、ソース同士が接続されたＭＯＳトランジスタ６３１、６３２の２対のＭＯＳトランジスタ対と、ＭＯＳトランジスタ６３０、６３１のゲート端子に接続されたバッファ４５、ＭＯＳトランジスタ６２９、６３２のゲート端子と接続されたバッファ４６とを含んでいる。

３段目ブロックＢＣには、図５に示したリングオシレータ５０２から信号ＬＯ３と、信号ＬＯ３に対して１８０度位相の異なるＬＯＢ３が入力される。信号ＬＯ３は、ＭＯＳトランジスタ６３０、６３１のゲート端子に入力され、信号ＬＯＢ３は、ＭＯＳトランジスタ６２９、６３２のゲート端子に入力される。また、実施形態１と同様に、初段ブロックＢＡには信号ＬＯ１、ＬＯＢ１が入力され、２段目ブロックＢＢには信号ＬＯ２、ＬＯＢ２が入力される。信号ＬＯ１〜ＬＯ３、ＬＯＢ１〜ＬＯＢ３の周波数は全て５４０ＭＨｚ（２２．５ＭＨｚ×２／３×３６）である。

図７は、信号ＬＯ１、ＬＯ２、ＬＯ３の関係を説明するための図である。図示したように、信号ＬＯ２の位相は信号ＬＯ１よりも６０度進んでいる。また、信号ＬＯ３の位相は信号ＬＯ２よりも６０度進んでいる。
多重位相ミキサ部Ｂに入力した周波数１５００ＭＨｚの入力信号Ｖinは、初段ブロックＢＡと、２段目ブロックＢＢと、３段目ブロックＢＣとにおいて３段階にダウンコンバートされる。ダウンコンバートされた入力信号Ｖinの周波数は、最終的に１５００ＭＨｚ−５４０ＭＨｚ×３＝−１２０ＭＨｚとなる。

３段目ブロックＢＣを出た信号はＩ／Ｑ生成部Ｃに入力され、Ｉ／Ｑ生成部Ｃに入力されるＩ／Ｑローカル信号（図６ではＬＬＩ、ＬＬＩＢ、ＬＬＱ、ＬＬＱＢ）によってＬｏｗ−ＩＦ信号であるＩ／Ｑ信号に変換される。Ｉ／Ｑ生成部に入力されるＩローカル信号（ＬＬＩ、ＬＬＩＢ）と、Ｑローカル信号（ＬＬＱ、ＬＬＱＢ）とは、上記の５４０ＭＨｚの信号（例えば、ＬＯ１）を取り出して図１に示した分周器３によって４分周することで生成される。ここで、Ｉローカル信号とＱローカル信号の周波数は、ＲＦ信号Ｖinの周波数１５００ＭＨｚと比較して十分低い周波数である。Ｉ／Ｑ生成部Ｃによって生成されるＩ／Ｑ信号の周波数は、
１２０ＭＨｚ−５４０ＭＨｚ／４
＝１２０ＭＨｚ−１３５ＭＨｚ
＝−１５ＭＨｚとなる。

Ｉ／Ｑ生成部Ｃから出力されたＩ／Ｑ信号は、Ｉ／Ｖ変換回路ＤＡ、ＤＢにそれぞれ入力される。Ｉ／Ｖ変換回路ＤＡでは、容量素子６３によってＩ／Ｑ信号の高周波成分が減衰された後、Ｉ／Ｑ信号から電圧信号ＶＩＯが取り出される。また、Ｉ／Ｖ変換回路ＤＢでは、容量素子６４によってＩ／Ｑ信号の高周波成分が減衰された後、Ｉ／Ｑ信号から電圧信号ＶＱＯが取り出される。

以上説明した実施形態２においても、前記した実施形態１と同様に、ＰＬＬ回路やＶＣＯに代えて、リングオシレータを使ってローカル信号を生成することができる。このことから、実施形態２は、ミキサ回路を含む受信器の消費電力を低減することができる。さらに、素子面積を小さくし、受信器をより小型化することに有利なミキサ回路を提供することができる。

図８は、実施形態２のリングオシレータを説明するための図である。図５に示した実施形態２のリングオシレータ５０２は、２段に接続された増幅器３０１ａ、３０１ｂと、増幅器３０２ａ、３０２ｂと、増幅器３０３ａ、３０３ｂとを直列に３組接続して構成されている。リングオシレータ５０２は、３つの増幅器を用いることで、図７に示した６０度ずつ位相がずれた信号ＬＯ１〜ＬＯ３を生成してミキサ回路本体５０１に入力する。

［実施形態３］
次に、本発明の実施形態３について説明する。実施形態３は、多重位相ミキサ回路の段数がＮ（Ｎは２以上の整数）段であって、分周器が不要となる点で実施形態１、２と相違する。
図９は、実施形態３のミキサ回路を説明するための図である。図示したミキサ回路は、ミキサ回路本体９０１と、リングオシレータ９０２とによって構成されている。ミキサ回路本体９０１には、周波数１５００ＭＨｚのＲＦ信号Ｖinが入力される。
実施形態３のリングオシレータ９０２は、周波数４９５ＭＨｚの信号ＬＯ１、ＬＯ２、ＬＯＢ１、ＬＯＢ２を生成する。また、信号ＬＯ１をローカル信号ＬＬＩ、信号ＬＯＢ１をローカル信号ＬＬＩＢ、信号ＬＯ２をローカル信号ＬＬＱ、信号ＬＯＢ２をローカル信号ＬＬＱＢとしてそれぞれ使用する。ミキサ回路本体９０１によれば、周波数１５ＭＨｚのＩ／Ｑ信号（Ｌｏｗ−ＩＦ信号）ＶＩＯ、ＶＱＯが生成される。

より具体的には、ローカル信号の周波数をＦloとすると、多重位相ミキサ部の最後段の周波数Ｆsubは、式（１）によって与えられる。
Ｆsub＝１５００ＭＨｚ−Ｎ×Ｆlo …式（１）
ローカル信号ＬＬＩ、ＬＬＩＢ、ＬＬＱ、ＬＬＱＢは、ローカル信号をＭ分周（Ｍは２以上の整数）したものなので、最終的なＩ／Ｑ信号の周波数ＦIFは、式（２）によって与えられる。
ＦIF＝Ｆsub±Ｆlo／Ｍ
＝１５００ＭＨｚ−Ｎ×Ｆlo±Ｆlo／Ｍ
＝１５００ＭＨｚ−（Ｎ±１／Ｍ）×Ｆlo …式（２）

実施形態３では、式（２）で表される周波数ＦIFが所望の周波数になるようにＭ、Ｎ、Ｆloを設定する。例えば、Ｍ＝４、Ｎ＝２、Ｆlo＝６６０ＭＨｚとしたのが実施形態１であり、Ｍ＝４、Ｎ＝３、Ｆlo＝５４０ＭＨｚとしたのが実施形態２である。
また、特にＮ＝２とした場合、図９に示したリングオシレータ９０２で生成されるローカル信号の位相が９０度ずれているので、信号ＬＯ１、ＬＯＢ２の周波数によっては分周器によって信号ＬＯ１、ＬＯ２を分周しなくてよい場合がある。
具体的には、信号ＬＯ１〜ＬＯＢ２の周波数を、図９に示したように４９５ＭＨｚ（２２．５ＭＨｚ×２／３×３３）の場合、信号ＬＯ１、ＬＯＢ２をローカル信号としても使うことにより、最終的なＩ／Ｑ信号の周波数は、
１５００ＭＨｚ−４９５ＭＨｚ×３＝１５ＭＨｚとなる。

以上の実施形態３によれば、分周器も不要となるため、回路面積をより小型化し、消費電力もいっそう低減することができる。

本願発明は、消費電力の低減が望まれるミキサ回路に特に好適である。

１、５０１、９０１ ミキサ回路
２、５０２、９０２ リングオシレータ
２１〜３６、６２９〜６３１ ＭＯＳトランジスタ
４１〜５０ バッファ
５１ Ｖ／Ｉ変換回路
５２、５３ Ｉ／Ｖ変換回路
６１〜６４ 容量素子
７１、７２ 抵抗素子
３０１ａ〜３０３ａ、３０１ｂ〜３０３ｂ 増幅器
Ａ Ｖ／Ｉ変換部
Ｂ 多重位相ミキサ部
Ｃ Ｉ／Ｑ生成部
Ｄ Ｉ／Ｖ変換部
ＢＡ 初段ブロック
ＢＢ ２段目ブロック
ＢＣ ３段目ブロック

Claims (5)

1. 第１信号と、当該第１信号と逆相の第１逆相信号とを入力された信号とミキシングするミキサ部を複数直列に接続し、該複数のミキサ部のうち、前段のミキサ部によってミキシングされた信号が後段のミキサ部に送られて前記第１信号及び前記第１逆相信号とミキシングされることによって初段の前記ミキサ回路に入力された入力信号を複数回にわたってダウンコンバートする多重位相ミキサ部と、
   前記多重位相ミキサ部においてダウンコンバートされた信号を、Ｉ信号及びＱ信号とそれぞれミキシングして出力信号を生成するＩ／Ｑ信号生成部と、
   を含むミキサ回路本体を備えることを特徴とするミキサ回路。
2. 前記第１信号及び前記第１逆相信号を生成するリングオシレータをさらに含むことを特徴とする請求項１に記載のミキサ回路。
3. 前記第１信号を分周して前記Ｉ信号及び前記Ｑ信号を生成する分周器をさらに含むことを特徴とする請求項２に記載のミキサ回路。
4. 前記リングオシレータは、
   複数の前記第１信号を生成し、前記第１信号の各々を前記複数のミキサ部の各々に入力し、
   複数の前記第１信号のうち、一の前記第１信号を分周することなく前記Ｉ信号とし、他の前記第１信号を分周することなく前記Ｑ信号として使用する場合、
   前記入力信号の周波数をＸ（Ｘは任意の周波数）
   前記多重位相ミキサ部によって前記入力信号がダウンコンバートされる回数をＮ（Ｎは２以上の整数）
   前記Ｉ信号及び前記Ｑ信号の周波数をＦloとしたとき、
   前記ミキサ回路本体によりダウンコンバートされた信号の周波数Ｆsubは式（１）で表され、
   前記分周器の分周比をＭ（Ｍは２以上の整数）としたとき、前記Ｉ信号及びＱ信号の周波数ＦIFは、式（２）で表されることを特徴とする請求項３に記載のミキサ回路。
   Ｆsub＝Ｘ−Ｎ×Ｆlo …式（１）
   ＦIF＝Ｆsub±Ｆlo／Ｍ
   ＝Ｘ−Ｎ×Ｆlo±Ｆlo／Ｍ
   ＝Ｘ−（Ｎ±１／Ｍ）×Ｆlo …式（２）
5. 複数の前記第１信号のうち、前段の前記ミキサ部に入力される前記第１信号の位相は、前記前段の直後の段のミキサ部に入力される前記第１信号の位相よりも１８０／Ｎ度遅れることを特徴とする請求項４に記載のミキサ回路。

Images