CN1146113C - 电容快速模数转换器 - Google Patents

电容快速模数转换器 Download PDF

Info

Publication number
CN1146113C
CN1146113C CNB998161942A CN99816194A CN1146113C CN 1146113 C CN1146113 C CN 1146113C CN B998161942 A CNB998161942 A CN B998161942A CN 99816194 A CN99816194 A CN 99816194A CN 1146113 C CN1146113 C CN 1146113C
Authority
CN
China
Prior art keywords
negative
positive
node
signal
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB998161942A
Other languages
English (en)
Other versions
CN1348628A (zh
Inventor
P����ķ˹
P·海姆
A·莫尔塔拉
P·马萨
��ظ�
F·海特格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Swiss Microelectronic Technology Center
Bishop Innovation Pty Ltd
Original Assignee
Swiss Microelectronic Technology Center
Bishop Innovation Pty Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AUPP7828A external-priority patent/AUPP782898A0/en
Priority claimed from AUPQ1097A external-priority patent/AUPQ109799A0/en
Application filed by Swiss Microelectronic Technology Center, Bishop Innovation Pty Ltd filed Critical Swiss Microelectronic Technology Center
Publication of CN1348628A publication Critical patent/CN1348628A/zh
Application granted granted Critical
Publication of CN1146113C publication Critical patent/CN1146113C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Stroboscope Apparatuses (AREA)

Abstract

一种用于电容快速模数转换器的电子电路,用于利用并行电容比较器分支的排列把第一和第二模拟信号的比值转换成数字码表示,每个分支根据其排列下标同时计算所述数字码的其中一位,其中所述第一模拟信号作为包括第一正信号节点和第一负信号节点的第一信号节点之间的电压差而被施加,所述第二模拟信号作为包括第二正信号节点和第二负信号节点的第二信号节点之间的电压差而被施加。

Description

电容快速模数转换器
技术领域
本发明涉及模数转换器(ADC),具体地说,涉及具有准确电容加权、一个时钟周期转换、简单控制、可互换输入以及线性或非线性转换的快速ADC的电子电路。
背景技术
电容在许多超大规模集成(VLSI)过程中是最准确的器件。这是许多ADC使用电容器和电荷重分配原理的原因之一。先有技术中大多数紧凑结构都以许多步骤执行转换,而不是为了节省硬件而并行执行转换(例如美国专利4831381、美国专4517549、美国专利4129863和美国专利4922252)。这些ADC是硬件高效的,但因为转换需要许多时钟周期,故不能以非常高的速度使用。
快速转换器通常在一个时钟周期中并行地执行转换。先有技术中大部分n-位结构使用具有2n个电阻器的电阻梯(resistive ladder)以产生2n个参考电压系列,并使用2n个比较器来将输入电压和多个参考电压并行地进行比较。在这些结构中,必须考虑将电阻梯连接到参考电压的开关的电阻。
美国专利4742330公开了一种电容快速ADC。这种ADC在三个阶段中使用2n个并行分支执行2n位转换。在第一阶段,出现偏移相消(offsetcancellation)。在第二和第三阶段分别得到n位最高有效位(MSB)和n位最低有效位(LSB)。第二阶段的操作与上述具有电阻梯的传统快速ADC结构的操作密切相关。MSB确定输入信号所处的大致范围{Vi…Vi+1。在第三阶段,通过使用2n个并行分支将大致电压范围{Vi…Vi+1分成2n个精细电压等级来确定LSB,其中每个并行分支都包括log2n个二进制加权电容器。这些电容器的某些连接到Vi而其它的则连接到Vi+1以在两端间进行内插。2n个比较器并行地将输入电压和所产生的2n个精细参考电压进行比较。
先有技术ADC实现的一般特征是对参考电压和将被转换的信号电压这两个输入电压来说结构不对称。一般还假定参考电压是非时变的。下文公开了克服上述局限的一个原理。
发明内容
本发明的目的是提供改进或克服已知电容快速ADC电路中一个或多个缺点的电容快速ADC的电子电路:
如果:
●对两个输入电压而言,电路结构对称,因此参考电压和将被转换的信号电压在操作期间可以互换;
●参考电压可以是时间变化的,而且可以具有和将被转换的信号电压一样高的频率分量;
●将受益于用VLSI过程中最准确的元件—电容器来进行处理;
●将在一个时钟周期中执行模数转换;以及
●结构易于控制,
则所述电路符合要求。
本发明在于一种用于电容快速模数转换器的电子电路,用于利用并行电容比较器分支的排列把第一和第二模拟信号的比值转换成数字码表示,每个分支根据其排列下标(index)  同时计算所述数字码的其中一位,其中所述第一模拟信号作为包括第一正信号节点和第一负信号节点的第一信号节点之间的电压差而被施加,所述第二模拟信号作为包括第二正信号节点和第二负信号节点的第二信号节点之间的电压差而被施加,每个分支包括:
(i)比较器,它具有正输入节点、负输入节点、正输出节点和负输出节点,
(ii)第一和第二正电容器,它们具有连接到所述比较器的所述正输入节点的正公共板(common plate),
(iii)第一和第二负电容器,它们具有连接到所述比较器的所述负输入节点的负公共板,和
(iv)第一和第二反馈开关,分别将连接到所述比较器的正输出节点或负输出节点连接到相应的正输入节点或负输入节点;并且
其中所述第一和第二正电容器还分别具有分别可转换地连接到所述第一和第二信号节点的第一和第二正对置板(opposite plate),而所述第一和第二负电容器还分别具有分别可转换地连接到所述第一和第二信号节点的第一和第二负对置板。
最好,在包括第一和第二阶段的一个时钟周期内完成所述模数转换。
最好,所述数字码是数字温度计码。
最好,在所述时钟周期的所述第一阶段,所述第一正对置板连接到所述第一正信号节点,而所述第二正对置板连接到所述第二负信号节点,所述第一负对置板连接到所述第一负信号节点,而所述第二负对置板连接到所述第二正信号节点,所述第一反馈开关将所述比较器的所述负输出节点连接到所述比较器的所述正输入节点,而所述第二反馈开关将所述比较器的所述正输出节点连接到所述比较器的所述负输入节点;并且在所述时钟周期的所述第二阶段,所述第一正对置板连接到所述第一负信号节点,而所述第二正对置板连接到所述第二正信号节点,所述第一负对置板连接到所述第一正信号节点,而所述第二负对置板连接到所述第二负信号节点,并且第一和第二反馈开关两者都是断开的,因此通过所述比较器的所述正和负输出节点之间的电压差的极性来输出所述数字码的其中一位。
最好,对每个分支来说,所述各个第一正、第一负、第二正、第二负电容器的电容随所述分支的排列下标而不同。
最好,在任何一个分支中,所述第一正电容器的电容等于所述第一负电容器的电容,而所述第二正电容器的电容等于所述第二负电容器的电容。
最好,在任何一个分支中,所述第一正和第二正电容器的电容比值是所述分支的排列下标的线性函数,因此提供所述第一和第二模拟信号的比值与所述数字码之间的线性转换。
另一方面,在任何一个分支中,所述第一正和第二正电容器的电容比值是所述分支的排列下标的非线性函数,因此提供所述第一和第二模拟信号的比值与所述数字码之间的非线性转换。
最好,不同分支中的所述各个电容器的电容比值作为所述排列下标的函数而被线性地隔一定间距进行配置。
另一方面,不同分支中的所述各个电容器的电容比值作为所述排列下标的函数而被非线性地隔一定间距进行配置。
最好,所述第一模拟信号对应于周期信号的相位角的正弦函数,所述第二模拟信号对应于周期信号的相位角的余弦函数,并且在任何一个分支中,第一正和第二正电容器的电容比值是所述分支的排列下标的线性函数的正切函数,因此提供所述相位角和该相位角的数字码表示之间的线性转换。
附图说明
图1示出说明两个模拟信号的电容比较的基本原理的电子电路;
图2示出图1所示电子电路的相应差分布置;
图3示出根据本发明的电容快速ADC的电子电路;
图4示出图3的一个电容比较器分支的详细视图;和
图5示出根据本发明的由电子电路执行的模数转换的一个时钟周期内的两个阶段。
具体实施方式
图1示出作为根据本发明的电容快速ADC的电子电路的基础的基本原理。模拟输入信号ΔVx、ΔVr和输出信号ΔVout为电压变化,而不是相应的电压Vx、Vr和Vout。在ADC的传统讨论中,输入信号Vx可以是与参考电压Vr预定部分相比较的信号电压。然而,在本发明此实施例中,对两个输入信号来说,电路应该是对称的,因此没有固定参考,并且实际上可互换Vr和Vx
在以下解释中,如果一个电容器的板与另一个电容器的板共用,我们则称电容器的共用板为“公共板”,并且,我们用术语“对置板”表示不公共的板。电容比较的基本思想是将两个输入电压的变化施加到图1所示电容器的对置板上。所述变化具有相反的符号,因此一个变化减少电容器的公共板电压,而另一个变化增加电容器的公共板电压。电容器越大,相应输入的影响就越大。
利用电荷守恒原理,我们可以计算图1中施加到比较器输入端的输出电压变化为:
Δ V out = ΔVr · Cr - ΔVx · Cx Cr + Cx + Co [方程1]
其中ΔVx和ΔVr是输入电压的变化,Cx和Cr是相应的电容值,而C0是公共板与地之间的寄生电容。假定在施加输入电压变化之前,Vout=0,因此,在输入电压变化之后,比较器输出将取决于输出电压变化的符号。如果Vout增加,则比较器输出“位(Bit)”为“1”,或如果Vout减少则比较器输出“位”为-1。从方程1,我们得到比较器输出:
Figure C9981619400082
[方程2]
因此,电容比较器电路将输入电压变化的比值与预定电容比值Cx/Cr进行比较。
图2示出图1所示电子电路的相应差分布置。差分布置的优点之一在于可以通过反转差分信号的极性可以简单地产生正负电压变化。
图3示出根据本发明的电容快速ADC的实施例,所述实施例利用电容比较器并行分支排列将第一和第二模拟信号的比值转换成数字码。在该实施例中,所示数字码是数字温度计码。因此,例如十进制数字“5”的8位表示是00011111,而十进制数字“6”的8位表示是00111111等。应该认识到,按照本发明,除温度计码外,数字码也可用作它用。如图5所示,在包括第一阶段31和第二阶段32的一个时钟周期33中执行模数转换。在第一阶段31中产生偏移相消,而在第二阶段32期间执行实际的模数转换。图4示出图3中的一个电容比较器分支10的详细视图。
如图3和图4所示,在第一阶段中,所有开关都在位置“1”,开关组11和12处于第一配置,以便第一模拟信号Vx具有有效正极性而第二模拟信号Vr具有有效负极性。因此,第一正电容器20的第一正对置板20a连接到开关组11的第一正信号节点11a,而第二正电容器18的第二正对置板18a连接到开关组12的负信号节点12b。第一负电容器21的第一负对置板21a连接到开关组11的第一负信号节点11b,而第二负电容器19的第二负对置板19a连接到开关组12的第二正信号节点12a。第一反馈开关13将负输出节点16连接到比较器15的正输入节点22,而第二反馈开关14将正输出节点17连接到比较器15的负输入节点23。通过闭合的反馈开关13、14的负反馈强制比较器15的正输入节点22和负输入节点23之间的差分电压以及比较器15的正输出节点17和负输出节点16之间的差分电压都为0。
在第二阶段,图中未示出,但除了所有的开关现在都在位置“2”外,第二阶段类似图3及图4,开关组11和12处于第二配置,以便第一模拟信号Vx具有有效负极性,而第二模拟信号Vr具有有效正极性。因此,第一正电容器20的第一正对置板20a连接到开关组11的第一负信号节点11b,而第二正电容器18的第二正对置板18a连接到开关组12的第二正信号节点12a。第一负电容器21的第一负对置板21a连接到开关组11的第一正信号节点11a,而第二负电容器19的第二负对置板19a连接到开关组12的第二负信号节点12b。反馈开关13和14断开,由此通过比较器15的正输出节点17和负输出节点16之间的电压差极性来输出一位温度计码。
并行电容比较器分支排列中的电容比值定义模数转换的参考等级。现参考来进行描述,图4详细地示出电容比较器分支10。应该指出,除了电容器18、19、20和21的实际电容值外,所有并行分支都有类似的电子电路。
并行分支的总数n确定数字温度计码的分辨率(即位数),例如,如果使用8个并行分支(n=8)的电容比较器,则ADC的输出将具有8位的分辨率。在本文中,应该指出,在温度计码情况下的8位分辨率仅能对8个不同等级而不是对非冗余8位二进制码情况下的256个等级进行编码。n个并行电容比较器分支(例如分支10)都接收对应于第一和第二模拟信号的相同的电压变化,并通过n个预定电容比值并行地比较这些电压变化的比值。预定比值是加权电容20和18(或21和19)的比值,即Cx/Cr
第一和第二正电容器18和20的公共板20b/18b连接到比较器15的正输入节点22,而第一和第二负电容器21和19的公共板21b/19b连接到比较器15的负输入节点23。在时钟周期的第二阶段期间,第一正电容器20的第一对置板20a和第一负电容器21的第一负对置板21a分别连接到第一负信号节点11b(Vx-)和第一正信号节点11a(Vx+)。类似地,第二正电容器18的第二正对置板18a和第二负电容器19的第二负对置板19a分别连接到第二正信号节点12a(Vr+)和第二负信号节点(Vr-)。第一正、负电容器20和21的电容准确匹配(即设计成具有相等电容),并且第二正、负电容器21和19的电容也同样匹配。因此,在时钟周期的第二阶段期间,比较器5的正输入节点22和负输入节点23上的电压变化分别能从方程1得到:
Δ V 22 = ( V r + - V r - ) · C r - ( V x + - V x - ) · C x C r + C x + C o = V r · C r - V x · C x C r + C x + C o [方程3]
Δ V 23 = ( V r - - V r + ) · C r - ( V x - - V x + ) · C x C r + C x + C 0 = V r · C r + V x · C x C r + C x + C 0 [方程4]
其中,Vr+和Vr-分别为开关组12的第二正信号节点12a和第二负信号节点12b上由第二模拟(差分电压)信号Vr(即Vr=Vr+-Vr-)所致的电压,Vx+和Vx-分别为开关组11的第一正信号节点11a和第一负信号节点11b上由第一模拟(差分电压)信号Vx(即Vx=Vx+-Vx-)所致的电压,Cx是Vx的加权电容,Cr是Vr的加权电容,以及C0是相应的公共板与地之间的寄生电容。
因此,在比较器15的正输入节点22和负输入节点23之间的差分电压变化由下述减法给出:
Δ V 22,23 = 2 V r · C r - V x · C x C r + C x + C 0 [方程5]
通常,对应于比较器15的正输出节点16和负输出节点17之间的(二进制)差分电压变化的温度计码的第n位,可以类似于方程2,由下式得到:
Figure C9981619400104
[方程6]
因此二进制串(位,1;位,2;位,3;…位,n)包括第一和第二模拟(差分电压)信号比值Vr/Vx的数字n位温度计码表示。
为了得到对第一模拟信号Vx进行模数转换的线性ADC,第二模拟信号Vr作为参考被施加,并且安排加权电容比值为排列下标的线性函数。因此:
Cx,1/Cr,1=n
Cx,2/Cr,2=n-1
Cx,3/Cr,3=n-2
Cx,n/Cr,n=n
应该指出,在该实施例中,较大模拟信号(即参考电压)的加权电容小于较小信号(即将要进行模数转换的电压信号)的加权电容。因此,在这样的安排中,固定电容比值后输入信号是不可互换的。
在其它可能的根据本发明的电子电路的实施例中,对电容比值的设置不限于线性空间向量。实际上甚至也不要求有单调性。
这样一个可能的实施例是某一种非线ADC的电子电路。假定要对周期性信号的相位角α进行编码,但相位角α不能直接获得。关于相位角α仅有的间接信息是两个模拟信号,一个与相位角的正弦函数成比例,另一个与相位角的余弦函数成比例,即:
Vr=c·sin(α)                                      [方程7]
Vx=c·cos(α)                                      [方程8]
为了得到从相位角α到α的n位温度计码表示的线性转换,把加权电容比值设计成相位角的正切函数,即排列下标的线性函数的正切函数。即对在
Figure C9981619400111
范围内变化的相位角α有:
Cxi/Cri=tan(αi),αi=iπ/4n   当i=1……n时
应该理解,以上描述仅用作示例,在本发明的精神和范围内可能会有许多其它实施例。

Claims (11)

1.一种用于电容快速模数转换器的电子电路,用于利用并行电容比较器分支的排列把第一和第二模拟信号的比值转换成数字码表示,每个分支根据其排列下标(index)同时计算所述数字码的其中一位,其中所述第一模拟信号作为包括第一正信号节点和第一负信号节点的第一信号节点之间的电压差而被施加,所述第二模拟信号作为包括第二正信号节点和第二负信号节点的第二信号节点之间的电压差而被施加,每个分支包括:
(i)比较器,它具有正输入节点、负输入节点、正输出节点和负输出节点,
(ii)第一和第二正电容器,它们具有连接到所述比较器的所述正输入节点的正公共板,
(iii)第一和第二负电容器,它们具有连接到所述比较器的所述负输入节点的负公共板,和
(iv)第一和第二反馈开关,分别将连接到所述比较器的正输出节点或负输出节点连接到相应的正输入节点或负输入节点;并且
其中所述第一和第二正电容器还分别具有分别可转换地连接到所述第一和第二信号节点的第一和第二正对置板,而所述第一和第二负电容器还分别具有分别可转换地连接到所述第一和第二信号节点的第一和第二负对置板。
2.权利要求1的电子电路,其特征在于:在包括第一和第二阶段的一个时钟周期内完成所述模数转换。
3.权利要求1的电子电路,其特征在于:所述数字码是数字温度计码。
4.权利要求2的电子电路,其特征在于:在所述时钟周期的所述第一阶段,所述第一正对置板连接到所述第一正信号节点,而所述第二正对置板连接到所述第二负信号节点,所述第一负对置板连接到所述第一负信号节点,而所述第二负对置板连接到所述第二正信号节点,所述第一反馈开关将所述比较器的所述负输出节点连接到所述比较器的所述正输入节点,而所述第二反馈开关将所述比较器的所述正输出节点连接到所述比较器的所述负输入节点;并且在所述时钟周期的所述第二阶段,所述第一正对置板连接到所述第一负信号节点,而所述第二正对置板连接到所述第二正信号节点,所述第一负对置板连接到所述第一正信号节点,而所述第二负对置板连接到所述第二负信号节点,并且第一和第二反馈开关两者都是断开的,因此通过所述比较器的所述正和负输出节点之间的电压差的极性来输出所述数字码的其中一位。
5.权利要求1的电子电路,其特征在于:对每个分支来说,所述各个第一正、第一负、第二正、第二负电容器的电容随所述分支的排列下标而不同。
6.权利要求1的电子电路,其特征在于:在任何一个分支中,所述第一正电容器的电容等于所述第一负电容器的电容,而所述第二正电容器的电容等于所述第二负电容器的电容。
7.权利要求6的电子电路,其特征在于:在任何一个分支中,所述第一正和第二正电容器的电容比值是所述分支的排列下标的线性函数,因此提供所述第一和第二模拟信号的比值与所述数字码之间的线性转换。
8.权利要求6的电子电路,其特征在于:在任何一个分支中,所述第一正和第二正电容器的电容比值是所述分支的排列下标的非线性函数,因此提供所述第一和第二模拟信号的比值与所述数字码之间的非线性转换。
9.权利要求1中的电子电路,其特征在于:不同分支中的所述各个电容器的电容比值作为所述排列下标的函数而被线性地隔一定间距进行配置。
10.权利要求1中的电子电路,其特征在于:不同分支中的所述各个电容器的电容比值作为所述排列下标的函数而被非线性地隔一定间距进行配置。
11.权利要求8中的电子电路,其特征在于:所述第一模拟信号对应于周期信号的相位角的正弦函数,所述第二模拟信号对应于周期信号的相位角的余弦函数,并且在任何一个分支中,第一正和第二正电容器的电容比值是所述分支的排列下标的线性函数的正切函数,因此提供所述相位角和该相位角的数字码表示之间的线性转换。
CNB998161942A 1998-12-22 1999-12-01 电容快速模数转换器 Expired - Fee Related CN1146113C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
AUPP7828A AUPP782898A0 (en) 1998-12-22 1998-12-22 Capacitive flash analog to digital converter
AUPP7828 1998-12-22
AUPQ1097 1999-06-22
AUPQ1097A AUPQ109799A0 (en) 1999-06-22 1999-06-22 Capacitive flash analog to digital converter

Publications (2)

Publication Number Publication Date
CN1348628A CN1348628A (zh) 2002-05-08
CN1146113C true CN1146113C (zh) 2004-04-14

Family

ID=25645950

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB998161942A Expired - Fee Related CN1146113C (zh) 1998-12-22 1999-12-01 电容快速模数转换器

Country Status (13)

Country Link
US (1) US6617994B1 (zh)
EP (1) EP1142126B1 (zh)
JP (1) JP2002533973A (zh)
KR (1) KR20010108035A (zh)
CN (1) CN1146113C (zh)
AT (1) ATE290267T1 (zh)
AU (1) AU752073B2 (zh)
BR (1) BR9917065A (zh)
CA (1) CA2356341A1 (zh)
DE (1) DE69924013T2 (zh)
ES (1) ES2237185T3 (zh)
MX (1) MXPA01006423A (zh)
WO (1) WO2000038326A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7046179B1 (en) * 2004-02-13 2006-05-16 National Semiconductor Corporation Apparatus and method for on-chip ADC calibration
US7403150B1 (en) * 2006-09-20 2008-07-22 Alvand Technologies, Inc. Analog-to-digital converter architecture using a capacitor array structure
US8497690B2 (en) * 2008-10-27 2013-07-30 Microchip Technology Incorporated Automated capacitive touch scan
JP6503198B2 (ja) * 2015-03-05 2019-04-17 エイブリック株式会社 比較回路およびセンサ装置
US10044321B2 (en) * 2016-08-02 2018-08-07 Samsung Electronics Co., Ltd System and method for linearizing a transmitter by rejecting harmonics at mixer output
US10582854B2 (en) * 2016-08-05 2020-03-10 Vital Connect, Inc. Temperature sensor for measuring thermistor resistance

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129863A (en) * 1977-10-03 1978-12-12 Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4517549A (en) * 1980-08-25 1985-05-14 Oki Electric Industry Co., Ltd. Weighted capacitor analogue-digital converters
DE3069190D1 (de) * 1980-12-11 1984-10-18 Itt Ind Gmbh Deutsche Mos-parallel a/d converter
US4395732A (en) * 1981-08-19 1983-07-26 Motorola Inc. Statistically adaptive analog to digital converter
EP0169535B1 (en) * 1984-07-23 1992-06-10 Nec Corporation Analog to digital converter
DE3750797D1 (de) * 1986-09-01 1995-01-12 Siemens Ag Analog-Digital-Umsetzer mit Kapazitätsnetzwerk.
US4742330A (en) * 1987-05-01 1988-05-03 The Regents Of The University Of California Flash A/D converter using capacitor arrays
US4831381A (en) * 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
US5214430A (en) * 1989-01-31 1993-05-25 Zdzislaw Gulczynski Ladderless true flash analog-to-digital converter with automatic calibration
JPH03206730A (ja) * 1990-01-08 1991-09-10 Nec Corp アナログ・ディジタル変換回路
US5138319A (en) 1990-08-30 1992-08-11 Harris Corporation Two stage a/d converter utilizing dual multiplexed converters with a common converter
JP3235696B2 (ja) * 1993-09-20 2001-12-04 株式会社鷹山 多段スイッチ回路
KR950010763B1 (ko) * 1993-12-03 1995-09-22 재단법인한국전자통신연구소 커패시터형 전압분배기 회로
JPH09148932A (ja) * 1995-11-21 1997-06-06 Fuji Xerox Co Ltd Ad変換器
US6268813B1 (en) * 1997-08-29 2001-07-31 Texas Instruments Incorporated Self-test for charge redistribution analog-to-digital converter
US6097326A (en) * 1998-05-26 2000-08-01 National Semiconductor Corporation Algorithmic analog-to-digital converter with reduced differential non-linearity and method

Also Published As

Publication number Publication date
DE69924013T2 (de) 2006-04-13
CA2356341A1 (en) 2000-06-29
CN1348628A (zh) 2002-05-08
MXPA01006423A (es) 2002-06-04
BR9917065A (pt) 2001-09-25
US6617994B1 (en) 2003-09-09
AU752073B2 (en) 2002-09-05
JP2002533973A (ja) 2002-10-08
EP1142126B1 (en) 2005-03-02
AU1644700A (en) 2000-07-12
DE69924013D1 (de) 2005-04-07
WO2000038326A1 (en) 2000-06-29
ATE290267T1 (de) 2005-03-15
ES2237185T3 (es) 2005-07-16
EP1142126A4 (en) 2004-03-31
KR20010108035A (ko) 2001-12-07
EP1142126A1 (en) 2001-10-10

Similar Documents

Publication Publication Date Title
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
CN103227642B (zh) 逐次逼近寄存器模数转换器
US7746262B2 (en) Coding method for digital to analog converter of a SAR analog to digital converter
TWI497918B (zh) 類比數位轉換器及其數位類比轉換器的電容權重估算方法
CN105391451B (zh) 一种逐次逼近型模数转换器及其模数转换时开关切换方法
US7199746B1 (en) Method for search and matching of capacitors for a digital to analog converter of an SAR analog to digital converter
US20120274489A1 (en) Successive approximation register adc with a window predictive function
CN104079298A (zh) 自校准桥接电容结构的逐次逼近型模数转换器
CN110768670B (zh) 一种用于逐次逼近型模数转换器的数字分段线性校准方法
US20180041221A1 (en) Analogue-digital converter of non-binary capacitor array with redundant bit and its chip
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN1146113C (zh) 电容快速模数转换器
CN112583409A (zh) 一种应用于逐次逼近型模数转换器及其三电平开关方法
CN1885723A (zh) 信号幅度区间划分的电荷重分配逐次逼近a/d转换器
Suarez et al. An all-MOS charge-redistribution A/D conversion technique
EP0257878B1 (en) D/A converter
JP4242973B2 (ja) 逐次比較型adコンバータ及びそれを組み込んだマイクロコンピュータ
Li et al. An energy-efficient switching scheme with low common-mode voltage variation and no-capacitor-splitting DAC for SAR ADC
CN113612480B (zh) 基于分段式差分电容阵列的逐次逼近型模数转换器
CN109039337B (zh) 基于预加重的逐次逼近型模数转换器
Zheng et al. A novel two-split capacitor array with linearity analysis for high-resolution SAR ADCs
CN114553226A (zh) 模数转换器的校准方法和校准系统
CN112653469B (zh) 一种混合型sar-adc电路及模数转换方法
CN110299918A (zh) 分割电容镜像搜索的模数转换器校准方法
Xie et al. Energy-efficient DAC switching scheme with operation-mode configurability for SAR ADCs

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee